CN112863580A - 一种存储器的编程方法及存储器 - Google Patents

一种存储器的编程方法及存储器 Download PDF

Info

Publication number
CN112863580A
CN112863580A CN202110088882.1A CN202110088882A CN112863580A CN 112863580 A CN112863580 A CN 112863580A CN 202110088882 A CN202110088882 A CN 202110088882A CN 112863580 A CN112863580 A CN 112863580A
Authority
CN
China
Prior art keywords
memory cell
voltage
selected memory
drain
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110088882.1A
Other languages
English (en)
Inventor
王志刚
李弦
贾宬
叶谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Chuangfeixin Technology Co Ltd
Original Assignee
Zhuhai Chuangfeixin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Chuangfeixin Technology Co Ltd filed Critical Zhuhai Chuangfeixin Technology Co Ltd
Priority to CN202110088882.1A priority Critical patent/CN112863580A/zh
Publication of CN112863580A publication Critical patent/CN112863580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器的编程方法及存储器，该方法包括：在对选中的存储单元进行编程的过程中，利用限流电路调节选中的存储单元漏端和源端的电流；根据调节后的存储单元漏端和源端的电流，对选中的存储单元进行编程。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。

Description

一种存储器的编程方法及存储器
技术领域
本发明涉及数据处理技术领域，尤其涉及一种存储器的编程方法及存储器。
背景技术
随着便携式电子产品的快速发展，特别是在工艺特征尺寸小于65nnm以后，闪存芯片存储区域为了节约芯片面积，一般都采用物理集中放置，构成一个物理存储矩阵，在逻辑上，每个物理存储矩阵被分成多个存储单元。在对存储单元进行编程时，常对选中的存储单元偏置正常编程高压，以通过沟道热载流子注入效应(CHE)机制将沟道热电子注入存储单元，当热载流子浓度达到一定程度后才能进行有效编程。由于使用沟道热载流子注入(CHE)机制进行存储阵列的编程时需要对BL提供较大的编程电流，因此需要驱动能力足够强的片上高压电荷泵才能够提供很大的编程电流，从而导致存储器的芯片面积较大，且存储器编程的功耗较大。
发明内容
有鉴于此，本发明实施例提供一种存储器的编程方法及存储器，以解决现有技术中存储器的芯片面积较大，且存储器编程的功耗较大的问题。
为实现上述目的，本发明实施例提供如下技术方案：
本发明实施例一方面提供了一种存储器的编程方法，应用于存储器，所述存储器包括多列存储单元，每一列存储单元的漏极连接相同的位线BL，每一行所述存储单元的栅端连接相同的字线WL，每一行存储单元的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，所述存储器还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，所述方法包括：
在对选中的存储单元进行编程的过程中，利用所述限流电路调节所述选中的存储单元漏端和源端的电流；
根据调节后的所述存储单元漏端和源端的电流，对所述选中的存储单元进行编程。
可选的，所述限流电路包括开关管，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述选中的存储单元漏端和源端的电流。
可选的，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述选中的存储单元漏端和源端的电流。
可选的，所述限流电路包括限流电阻，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
根据所述位线BL的电压和所述限流电阻的电阻，调节所述选中的存储单元漏端和源端的电流。
可选的，所述根据调节后的所述选中的存储单元漏端和源端的电流，对所述选中的存储单元进行编程包括：
所述选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述存储单元的电荷浮获层，使所述选中的存储单元的阈值电压上升至编程状态电压。
本发明实施例另一方面公开了一种存储器，所述存储器包括多列存储单元，每一列存储单元的漏极连接相同的位线BL，每一行所述存储单元的栅端连接相同的字线WL，每一行存储单元的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述存储器还包括与所述共源端VS连接的限流电路，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容；
在对选中的存储单元进行编程的过程中，利用所述限流电路调节所述选中的存储单元漏端和源端的电流；根据调节后的所述存储单元漏端和源端的电流，对所述选中的存储单元进行编程。
可选的，所述限流电路包括开关管；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述选中的存储单元漏端和源端的电流。
可选的，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述选中的存储单元漏端和源端的电流。
可选的，所述限流电路包括限流电阻；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；根据所述位线BL的电压和所述限流电阻的电阻，调节所述选中的存储单元漏端和源端的电流。
可选的，所述根据调节后的所述选中的存储单元漏端和源端的电流，对所述选中的存储单元进行编程的存储器，具体用于：
所述选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述存储单元的电荷浮获层，使所述选中的存储单元的阈值电压上升至编程状态电压。
基于上述本发明实施例提供的一种存储器的编程方法及存储器，存储器包括多列存储单元，每一列存储单元的漏极连接相同的位线BL，每一行存储单元的栅端连接相同的字线WL，每一行存储单元的源级连接相同的源级线SL，构成共源端VS，共源端VS与第一电容CS连接，且接地，存储器还包括与共源端VS连接的限流电路，限流电路与第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，该方法包括：在对选中的存储单元进行编程的过程中，利用限流电路调节选中的存储单元漏端和源端的电流；根据调节后的存储单元漏端和源端的电流，对选中的存储单元进行编程。在本发明实施例中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种存储器的结构示意图；
图2为本发明实施例提供的另一种存储器的结构示意图；
图3为本发明实施例提供的又一种存储器的结构示意图；
图4为本发明实施例提供的再一种存储器的结构示意图；
图5为本发明实施例提供的一种存储器的编程方法的流程示意图；
图6为本发明实施例提供的另一种存储器的编程方法的流程示意图；
图7为本发明实施例提供的又一种存储器的编程方法的流程示意图；
图8为本发明实施例提供的再一种存储器的编程方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
当前，基于浮栅技术的存储单元主要包括衬底，设置于衬底上的源端、漏端、栅端和浮栅。
在本发明实施例提出的编程方法不仅仅可以应用于浮栅技术存储器，也可以应用于电荷俘获型存储器。
存储单元的编程操作基于CHE原理：源端和衬底偏置0V电压，漏端偏置5V电压，控制栅端偏置10V电压，漏端热电子通过隧穿氧化层被存储至浮栅。此时，存储单元的阈值电压增加，代表写入“0”数据。
存储单元的擦除操作基于FN隧穿原理：源端和漏端悬浮，衬底偏置高压10V，控制栅端偏置负电压-8V电压，浮栅存储的电子基于FN隧穿机理隧穿至衬底，浮栅电子被擦除。此时，存储单元的阈值电压减小，代表擦除回“1”数据。
过擦除是指在存储器进行擦除操作时存储单元的栅端负压和阱电位压差过大，导致存储单元的阈值电压变成负值，从而影响存储单元的正常运行。
参见图1，为本发明实施例示出的一种存储器的结构示意图。
存储器包括多列存储单元10，每一列存储单元10的漏极连接相同的位线BL，每一行存储单元10的栅端连接相同的字线WL，每一行存储单元10的源级连接相同的源级线SL，构成共源端VS，共源端VS与第一电容CS连接，且接地，存储器还包括与共源端VS连接的限流电路20，限流电路20与第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容。
具体的，为了减少存储器对应的存储芯片的面积，存储器的存储区域常采用物理集中放置，构成一个存储阵列，且在逻辑上分成多个存储单元10，该存储阵列包括n个存储单元10×n个存储单元10，每一行的存储单元10的栅端连接一条字线WL，每一列的存储单元10的漏极连接一条位线BL。每一行存储单元10的源级连接一条的源级线SL，n条源级线SL的连接的公共端构成了共源端VS，共源端VS与第一电容CS连接，且接地，共源端VS与地之间连接限流电路20，限流电路20与第一电容CS并联。
比如，第一列的存储单元10的栅端连接位线BL1；第二列的存储单元10的栅端连接位线BL2......第n列的存储单元10的栅端连接一条位线BLn；第一行的存储单元10的漏极连接字线WL1，第二行的存储单元10的漏极连接字线WL2......第n行的存储单元10的漏极连接字线WLn。
需要说明的是，本发明示出的存储器可为电荷俘获型存储器SONOS或者电荷俘获型存储器MONOS。
可选的，第一电容Cs除了可以是上述示出存储单元10共源端VS对地总的寄生电容，也可以是技术人员而外施加的电容，具体的，在存储单元10共源端VS对地总的寄生电容较小，使共源端VS完全浮空时，技术人员可而外施加一个电容。
在对选中的存储单元10进行编程的过程中，利用限流电路20调节选中的存储单元漏端和源端的电流；根据调节后的存储单元漏端和源端的电流，对选中的存储单元10进行编程。
在具体实现中，存储器在对选中的存储单元10进行编程时，利用限流电路调节流过自身的电压，以调节流过选中的存储单元漏端和源端的电流，通过流过存储单元漏端和源端的电流提供可正常编程的电流。利用调节后的选中的存储单元漏端和源端的电流调节选中的存储单元10的阈值电压，使得选中的存储单元10的阈值电压上升至编程状态电压，此时存储单元10的阈值电压达到编程状态的电压，即对选中的存储单元10进行编程。
需要说明的是，编程状态电压是预先设置的能使存储单元10达到编程状态的电压，比如可设置为6到9V。
在本发明实施例中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图1示出的存储器，本发明实施例在具体实现中，还示出了限流电路的一具体结构，如图2所示。
限流电路20包括开关管S1。
开关管S1，用于控制共源端VS与地线的连接。
在具体实现中，在对选中的存储单元进行编程的过程中，将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管S1断开，共源端VS处于浮空状态，根据位线BL的电压调节选中的存储单元10漏端和源端的电流。选中的存储单元阵列块10漏端和源端基于选中的存储单元阵列块10漏端和源端的电流产生的热电子，将热电子注入存储单元10的浮置栅极，使选中的存储单元10的阈值电压上升至编程状态电压。
需要说明的是，确定选中的存储单元10所处的位线BL和字线WL的数量至少为一个。
其中，位线BL的数量和字线WL的数量可能相等，也可能是位线BL的数量比字线WL的数量的多，或是字线WL的数量比位线BL的数量的多。
具体的，在对选中的存储单元10进行编程的过程中，确定选中的存储单元10在存储器所处的位线BL和字线WL。对选中的存储单元10所处的位线BL和字线WL施加高压，使位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，并控制开关管S1断开，共源端VS与地线断开，也就是说，共源端VS处于浮空状态；此时位线BL的电压对第一电容Cs充电，存储单元10中形成漏端到源端的充电电流，同时存储单元10漏端和源端对衬底端形成反向PN结偏置，此时漏端和源端也会出现反向PN结电流，从而调节选中的存储单元10漏端和源端的电流。
选中的存储单元阵列块10漏端和源端基于选中的存储单元阵列块10漏端和源端的电流产生的热电子，在选中的存储单元10的栅端电压的作用下跃迁至存储单元10的电荷俘获层，以将存储单元10的阈值电压提升至编程状态电压。
可选的，若进行编程的存储器为浮栅型存储器，则热电子会在选中的存储单元10的栅端电压的作用下跃迁至存储单元10的浮栅，以将存储单元10的阈值电压提升至编程状态电压。
需要说明的是，预设第一电压的取值范围包括0V至10V；预设第二电压的取值范围包括0V至10V。
在本发明实施例中，确定选中的存储单元所处的位线和字线，将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，开关管断开，共源端处于浮空状态；根据位线BL的电压调节选中的存储单元阵列块漏端和源端的电流。电流流过选中的存储单元会产生电荷，在选中的存储单元的栅端电压的作用下跃迁至存储单元的电荷俘获层，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元阵列块漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图2示出的存储器，本发明实施例在具体实现中，如图3所示，限流电路20还包括：可调电容Ca。
可调电容Ca与第一电容CS并联。
可调电容Ca，用于根据自身的容量大小调节选中的存储单元阵列块漏端和源端的电流的大小，即调节编程过程中位线BL到共源端充电电流的大小，进而调节编程的效果。
需要说明的是，可调电容Ca的取值范围为1pF至1uF。
在具体实现中，在对选中的存储单元10进行编程的过程中，确定选中的存储单元10所处的位线BL和字线WL；将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管S1断开，共源端VS处于浮空状态，根据位线BL的电压和可调电容Ca，调节选中的存储单元10漏端和源端的电流。选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元10的浮置栅极，使选中的存储单元10的阈值电压上升至编程状态电压。
具体的，在对选中的存储单元10进行编程的过程中，确定选中的存储单元10在存储器中所处的位线BL和字线WL。对选中的存储单元10所处的位线BL和字线WL施加高压，使每一条位线BL的电压均相同，且偏置至预设第一电压，每一条字线WL的电压均相同，且偏置至预设第二电压时，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，此时开关管S1断开，共源端VS与地线断开，也就是说，共源端VS处于浮空状态，基于位线BL的电压对第一电容Cs和可调电容Ca充电，存储单元10中形成漏端到源端的充电电流，同时存储单元10漏端和源端对衬底端形成反向PN结偏置，此时漏端和源端也会出现反向PN结电流，从而调节选中的存储单元10漏端和源端的电流。
选中的存储单元阵列块10漏端和源端基于选中的存储单元阵列块10漏端和源端的电流产生的热电子，也就是说，选中的存储单元10会产生电荷，在选中的存储单元10的栅端电压的作用下跃迁至存储单元10的电荷俘获层，以将存储单元10的阈值电压提升至编程状态电压。
在本发明实施例中，确定选中的存储单元所处的位线和字线，将每一条位线BL的电压均偏置至预设第一电压，每一条字线的电压均偏置至预设第二电压，控制开关管断开，共源端处于浮空状态；根据位线的电压和可调电容，调节选中的存储单元漏端和源端的电流。电流流过选中的存储单元会产生电荷，在选中的存储单元漏端和源端基于选中的存储单元漏端和源端的电流产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图1示出的存储器，本发明实施例在具体实现中，还示出了限流电路的另一具体结构，如图4所示。
限流电路20包括限流电阻Rs。
该限流电阻Rs，用于根据自身的电阻值调节选中的存储单元漏端和源端的电流，即调节编程过程中位线BL到共源端充电电流的大小，进而调节编程的效果。
需要说明的是，限流电阻Rs的取值范围为100Ω至100KΩ。
在具体实现中，在对选中的存储单元进行编程的过程中，确定选中的存储单元10所处的位线BL和字线WL；根据位线BL的电压和限流电阻的电阻，调节选中的存储单元漏端和源端的电流。选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元10的浮置栅极，使选中的存储单元10的阈值电压上升至编程状态电压。
具体的，在对选中的存储单元10进行块擦除修复操作的过程中，确定选中的存储单元10所处的位线BL和字线WL；对选中的位线BL施加电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，流过限流电阻Rs的电流使共源端VS的电压升高，与共源端VS连接的限流电阻Rs和接地端0V被限流，此时流过选中的存储单元10的电流会变小，以调节选中的存储单元漏端和源端的电流。
选中的存储单元阵列块10漏端和源端基于选中的存储单元阵列块10漏端和源端的电流产生的热电子，也就是说，选中的存储单元10会产生电荷，在选中的存储单元10的栅端电压的作用下跃迁至存储单元10的电荷俘获层，以将存储单元10的阈值电压提升至编程状态电压。
在发明实施例中，通过限流电阻调节选中的存储单元漏端和源端的电流。在选中的存储单元漏端和源端基于选中的存储单元漏端和源端产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗，进而能够降低编程过程中对BL上供电能力的要求。
基于上述图1示出的存储器，本发明实施例还对应公开了一种存储单元的编程方法，该存储单元的编程方法应用于上述公开的存储器。如图5所示，为本发明实施例示出的一种存储单元的编程方法的流程示意图，该方法包括：
步骤S501：在对选中的存储单元进行编程的过程中，利用限流电路调节选中的存储单元漏端和源端的电流。
在具体实现步骤S501的过程中，存储器在对选中的存储单元进行编程时，利用限流电路调节流过自身的电压，以调节流过选中的存储单元漏端和源端的电流，通过流过存储单元漏端和源端的电流提供可正常编程的电流。
步骤S502：根据调节后的存储单元漏端和源端的电流，对选中的存储单元进行编程。
在具体实现步骤S502的过程中，利用调节后的存储单元漏端和源端的电流调节选中的存储单元的阈值电压，使得选中的存储单元的阈值电压上升至编程状态电压，此时存储单元的阈值电压达到编程状态的电压，即对选中的存储单元进行编程。
需要说明的是，编程状态电压是预先设置的能使存储单元10达到编程状态的电压，比如可设置为6到9V。
在本发明实施例中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图2示出的存储器，本发明实施例还对应公开了一种存储单元的编程方法，如图6所示，该方法包括：
步骤S601：在对选中的存储单元进行编程的过程中，确定选中的存储单元所处的位线BL和字线WL。
在具体实现步骤S601的过程中，确定选中的存储器在Nor flash存储阵列中所处的位线BL和字线WL。
需要说明的是，位线BL和字线WL的数量至少为一个。
步骤S602：将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管断开，共源端VS处于浮空状态，根据位线BL的电压调节选中的存储单元漏端和源端的电流。
在具体实现步骤S602的过程中，对选中的存储单元所处的位线BL和字线WL施加高压。使每一条位线BL的电压均偏置至预设第一电压，每一条字线WL的电压均偏置至预设第二电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，并控制开关管断开，共源端VS与地线断开，也就是说，共源端VS处于浮空状态；此时位线BL的电压对第一电容Cs充电，存储单元中形成漏端到源端的充电电流，同时存储单元漏端和源端对衬底端形成反向PN结偏置，此时漏端和源端也会出现反向PN结电流，从而调节选中的存储单元10漏端和源端的电流。
步骤S603：选中的存储单元阵列块漏端和源端基于选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。
在具体实现步骤S603的过程中，选中的存储单元阵列块10漏端和源端基于选中的存储单元阵列块10漏端和源端的电流，在选中的存储单元的栅端电压的作用下跃迁至存储单元的电荷俘获层，以将存储单元的阈值电压提升至编程状态电压。
在本发明实施例中，确定选中的存储单元所处的位线和字线，将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，开关管断开，共源端处于浮空状态；根据位线BL的电压调节选中的存储单元阵列块漏端和源端的电流。电流流过选中的存储单元会产生电荷，选中的存储单元的栅端电压的作用下跃迁至存储单元的电荷俘获层，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元阵列块漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图3示出的存储器，本发明实施例还对应公开了一种存储单元的编程方法，如图7所示，该方法包括：
步骤S701：在对选中的存储单元进行块擦除修复操作的过程中，确定选中的存储单元所处的位线BL和字线WL。
需要说明的是，步骤S701的具体实现过程与上述步骤S601的具体实现过程相同，可相互参见。
步骤S702：将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管断开，共源端VS处于浮空状态，根据位线BL的电压和可调电容Ca，调节选中的存储单元漏端和源端的电流。
在具体实现步骤S702的过程中，对选中的存储单元所处的位线BL和字线WL施加高压，使每一条位线BL的电压均相同，且偏置至预设第一电压，每一条字线WL的电压均相同，且偏置至预设第二电压时，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，控制开关管断开，共源端VS与地线断开，也就是说，共源端VS处于浮空状态，基于位线BL的电压对第一电容Cs和可调电容Ca充电，存储单元中形成漏端到源端的充电电流，同时存储单元漏端和源端对衬底端形成反向PN结偏置，此时漏端和源端也会出现反向PN结电流，从而调节选中的存储单元10漏端和源端的电流。
需要说明的是，可调电容的取值范围包括1pF～1uF。
步骤S703：选中的存储单元阵列块漏端和源端基于选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。
需要说明的是，步骤S703的具体实现过程与上述步骤S603的具体实现过程相同，可相互参见。
在本发明实施例中，确定选中的存储单元所处的位线和字线，并对该位线和字线施加高压，使每一条位线BL的电压均偏置至预设第一电压，每一条字线的电压均偏置至预设第二电压，控制开关管断开，共源端处于浮空状态；根据位线的电压和可调电容，调节选中的存储单元漏端和源端的电流。电流流过选中的存储单元会产生电荷，在选中的存储单元漏端和源端基于选中的存储单元漏端和源端产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗。
基于上述图4示出的存储器，本发明实施例还对应公开了一种存储单元的编程方法，如图8所示，该方法包括：
步骤S801：在对选中的存储单元进行块擦除修复操作的过程中，确定选中的存储单元所处的位线BL和字线WL。
需要说明的是，步骤S801的具体实现过程与上述步骤S601的具体实现过程相同，可相互参见。
步骤S802：根据位线BL的电压和限流电阻的电阻，调节选中的存储单元漏端和源端的电流。
在具体实现步骤S802的过程中，对选中位线BL施加电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，流过限流电阻的电流使共源端VS的电压升高，与共源端VS连接的限流电阻Rs和接地端0V被限流，此时流过选中的存储单元的电流会变小，以调节选中的存储单元漏端和源端的电流。
需要说明的是，限流电阻的取值范围为100Ω至100KΩ。
步骤S803：选中的存储单元阵列块漏端和源端基于选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。
需要说明的是，步骤S803的具体实现过程与上述步骤S603的具体实现过程相同，可相互参见。
在本发明实施例中，通过限流电阻调节选中的存储单元阵列块漏端和源端的电流。电流流过选中的存储单元会产生电荷，在选选中的存储单元阵列块漏端和源端基于选中的存储单元阵列块漏端和源端的电流产生的热电子，将热电子注入存储单元的浮置栅极，使选中的存储单元的阈值电压上升至编程状态电压。在本方案中，不需要片上高压电荷泵提供很大的编程电流，通过限流电路调节选中的存储单元漏端和源端的电流，以对选中的存储单元进行编程，能够减少存储器的芯片的面积，且能够减少存储器编程的功耗，进而能够降低编程过程中对BL上供电能力的要求。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种存储器的编程方法，应用于存储器，所述存储器包括多列存储单元，每一列存储单元的漏极连接相同的位线BL，每一行所述存储单元的栅端连接相同的字线WL，每一行存储单元的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述存储器还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，所述方法包括：
在对选中的存储单元进行编程的过程中，利用所述限流电路调节所述选中的存储单元漏端和源端的电流；
根据调节后的所述存储单元漏端和源端的电流，对所述选中的存储单元进行编程。
2.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述选中的存储单元漏端和源端的电流。
3.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述选中的存储单元漏端和源端的电流。
4.根据权利要求1所述的方法，其特征在于，所述限流电路包括限流电阻，所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流，包括：
确定所述选中的存储单元所处的位线BL和字线WL；
根据所述位线BL的电压和所述限流电阻的电阻，调节所述选中的存储单元漏端和源端的电流。
5.根据权利要求2-4中任一项所述的方法，其特征在于，所述根据调节后的所述选中的存储单元漏端和源端的电流，对所述选中的存储单元进行编程包括：
所述选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述存储单元的电荷浮获层，使所述选中的存储单元的阈值电压上升至编程状态电压。
6.一种存储器，其特征在于，所述存储器包括多列存储单元，每一列存储单元的漏极连接相同的位线BL，每一行所述存储单元的栅端连接相同的字线WL，每一行存储单元的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述存储器还包括与所述共源端VS连接的限流电路，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容；
在对选中的存储单元进行编程的过程中，利用所述限流电路调节所述选中的存储单元漏端和源端的电流；根据调节后的所述存储单元漏端和源端的电流，对所述选中的存储单元进行编程。
7.根据权利要求6所述的存储器，其特征在于，所述限流电路包括开关管；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述选中的存储单元漏端和源端的电流。
8.根据权利要求6所述的存储器，其特征在于，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述选中的存储单元漏端和源端的电流。
9.根据权利要求6所述的存储器，其特征在于，所述限流电路包括限流电阻；
所述利用所述限流电路调节所述选中的存储单元漏端和源端的电流的存储器，具体用于：确定所述选中的存储单元所处的位线BL和字线WL；根据所述位线BL的电压和所述限流电阻的电阻，调节所述选中的存储单元漏端和源端的电流。
10.根据权利要求7-9中任一项所述的存储器，其特征在于，所述根据调节后的所述选中的存储单元漏端和源端的电流，对所述选中的存储单元进行编程的存储器，具体用于：
所述选中的存储单元阵列块漏端和源端基于所述选中的存储单元阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述存储单元的电荷浮获层，使所述选中的存储单元的阈值电压上升至编程状态电压。
CN202110088882.1A 2021-01-22 2021-01-22 一种存储器的编程方法及存储器 Pending CN112863580A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110088882.1A CN112863580A (zh) 2021-01-22 2021-01-22 一种存储器的编程方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110088882.1A CN112863580A (zh) 2021-01-22 2021-01-22 一种存储器的编程方法及存储器

Publications (1)

Publication Number Publication Date
CN112863580A true CN112863580A (zh) 2021-05-28

Family

ID=76008051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110088882.1A Pending CN112863580A (zh) 2021-01-22 2021-01-22 一种存储器的编程方法及存储器

Country Status (1)

Country Link
CN (1) CN112863580A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897160A (zh) * 2005-07-15 2007-01-17 旺宏电子股份有限公司 包含存储单元与限流器的半导体元件
CN1993767A (zh) * 2004-08-02 2007-07-04 斯班逊有限公司 快闪存储单元以及编程快闪存储装置的方法
US20080310222A1 (en) * 2007-06-18 2008-12-18 Roohparvar Frankie F Programming rate identification and control in a solid state memory
CN203205074U (zh) * 2013-03-12 2013-09-18 北京卓锐微技术有限公司 一种非挥发性多次可编程存储器
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路
CN105024653A (zh) * 2014-05-02 2015-11-04 思睿逻辑国际半导体有限公司 用于mems电容性换能器的低噪声放大器
US20160283121A1 (en) * 2015-03-24 2016-09-29 Fanuc Corporation Numerical controller including maintenance function of data or the like stored in non-volatile memory
US20160373092A1 (en) * 2015-06-19 2016-12-22 Nxp B.V. Driver circuit for memory devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993767A (zh) * 2004-08-02 2007-07-04 斯班逊有限公司 快闪存储单元以及编程快闪存储装置的方法
CN1897160A (zh) * 2005-07-15 2007-01-17 旺宏电子股份有限公司 包含存储单元与限流器的半导体元件
US20080310222A1 (en) * 2007-06-18 2008-12-18 Roohparvar Frankie F Programming rate identification and control in a solid state memory
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法
CN203205074U (zh) * 2013-03-12 2013-09-18 北京卓锐微技术有限公司 一种非挥发性多次可编程存储器
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路
CN105024653A (zh) * 2014-05-02 2015-11-04 思睿逻辑国际半导体有限公司 用于mems电容性换能器的低噪声放大器
US20160283121A1 (en) * 2015-03-24 2016-09-29 Fanuc Corporation Numerical controller including maintenance function of data or the like stored in non-volatile memory
US20160373092A1 (en) * 2015-06-19 2016-12-22 Nxp B.V. Driver circuit for memory devices

Similar Documents

Publication Publication Date Title
TWI606577B (zh) Memory device
US6442070B1 (en) Semiconductor nonvolatile memory apparatus and computer system using the same
KR100530115B1 (ko) 반도체 기억장치 및 메모리 어레이의 소거방법
US7855912B2 (en) Circuit and method for multiple-level programming, reading, and erasing dual-sided nonvolatile memory cell
JP3284358B2 (ja) 不揮発性メモリ装置
KR100761091B1 (ko) 소프트 프로그래밍이 ｖｔ 분포의 폭을 좁힐 수 있게 하는 게이트 램핑 기술
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
US6570787B1 (en) Programming with floating source for low power, low leakage and high density flash memory devices
KR100960352B1 (ko) 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
US20150294726A1 (en) Nand-type flash memory device and method of programming the same
KR950001775A (ko) 불휘발성 반도체 메모리장치
JPH09162314A (ja) 不揮発性半導体記憶装置および記憶方法
KR950014822B1 (ko) 블럭 소거 기능을 갖는 비휘발성 반도체 메모리 장치
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
KR20090007119A (ko) 비휘발성 메모리 소자의 동작 방법
JP3202545B2 (ja) 半導体記憶装置及びその設計方法
US6822910B2 (en) Non-volatile memory and operating method thereof
US6285588B1 (en) Erase scheme to tighten the threshold voltage distribution of EEPROM flash memory cells
JPH05218357A (ja) 電気的消去可能でプログラム可能な読出し専用メモリ
US7355886B1 (en) Method of programming, erasing and reading memory cells in a resistive memory array
US9336893B2 (en) Erase algorithm for flash memory
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN112908404A (zh) Nor flash过擦除的修复方法及Nor flash存储阵列
US8116142B2 (en) Method and circuit for erasing a non-volatile memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528