KR20150139768A - 멀티스테이지 메모리 셀 판독 - Google Patents

멀티스테이지 메모리 셀 판독 Download PDF

Info

Publication number
KR20150139768A
KR20150139768A KR1020150061113A KR20150061113A KR20150139768A KR 20150139768 A KR20150139768 A KR 20150139768A KR 1020150061113 A KR1020150061113 A KR 1020150061113A KR 20150061113 A KR20150061113 A KR 20150061113A KR 20150139768 A KR20150139768 A KR 20150139768A
Authority
KR
South Korea
Prior art keywords
word line
driver
bit line
line driver
voltage
Prior art date
Application number
KR1020150061113A
Other languages
English (en)
Other versions
KR101684104B1 (ko
Inventor
산딥 굴리아니
키란 판갈
발라지 스리니바산
차오홍 후
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150139768A publication Critical patent/KR20150139768A/ko
Application granted granted Critical
Publication of KR101684104B1 publication Critical patent/KR101684104B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Abstract

멀티스테이지 판독은 판독되는 메모리 셀의 문턱 전압의 함수로서 워드라인 캐패시턴스를 동적으로 변화시킬 수 있다. 멀티스테이지 판독은 판독 동안에 전류 스파이크를 감소시키고 메모리 셀의 가열을 감소시킬 수 있다. 메모리 디바이스는 선택된 메모리 셀의 워드라인을 감지 회로에 접속시키는 글로벌 워드라인 드라이버, 및 메모리 셀에 로컬인 로컬 워드라인 드라이버를 포함한다. 워드라인이 판독 전압으로 충전된 후에, 제어 로직은 멀티스테이지 판독을 수행하기 위해 상이한 이산적 전압 레벨들을 비트라인에 인가하는 것과 함께 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버의 일부 또는 전부를 선택적으로 인에이블 및 디스에이블할 수 있다.

Description

멀티스테이지 메모리 셀 판독{MULTISTAGE MEMORY CELL READ}
본 발명의 실시예들은 일반적으로 메모리 디바이스에 관한 것이고, 더 상세하게는 메모리 셀들을 판독하기 위한 상이한 스테이지들에서 상이한 전압 레벨들을 인가하는 것에 관한 것이다.
<저작권 고지/허가>
이 특허 문헌의 개시 내용의 부분들은 저작권 보호를 받는 내용을 포함할 수 있다. 저작권 소유자는, 누구든지 이 특허 문헌 또는 특허 개시 내용을 특허상표청 특허 파일 또는 기록에 나타나 있는 대로 복사하는 것에는 반대하지 않지만, 그렇지 않은 경우 특정 것에든 모든 저작권 권리를 가지고 있다. 이 저작권 고지는 이하에 기술된, 그리고 본원에 첨부된 도면들 내의 모든 데이터에는 물론, 이하에 기술된 임의의 소프트웨어에 적용된다: Copyright ⓒ 2014, Intel Corporation, All Rights Reserved.
컴퓨팅 디바이스들은 컴퓨팅 디바이스들에서 사용되는 코드 및 데이터를 저장하기 위해 저장 디바이스들에 의존한다. 특정 메모리 디바이스들은 바이트 어드레싱 가능하고, 메모리 셀들은 워드라인들과 비트라인들 사이에 있다. 일부 메모리 셀 기술들을 이용하면, 메모리 셀의 판독은 메모리 디바이스의 콘텐츠에 의도하지 않은 변화(셀 교란(cell disturb)이라고 함)를 야기할 수 있다. 더 상세하게는, 메모리 셀의 판독과 연관된 전류는 메모리 디바이스의 가열을 야기하고 저장된 데이터의 불안정성뿐만 아니라, 더 많은 전력의 사용을 야기할 수 있다. 메모리 셀을 판독할 수 있기 위해서는 일정량의 전류가 필요하다. 심지어 가장 잘 알려진 반도체 처리 기술들조차 메모리 디바이스 내부뿐만 아니라 디바이스 간에 동작 및 성능 변동을 야기한다는 것을 이해할 것이다. 전압 레벨들을 판독하는 전통적인 접근 방식은 통상적으로 감지 마진(sense margin)이 저하되는 것을 감수하고 최악의 경우의(worst case) 전류를 목표로 한다. 감지 마진을 향상시키기 위해 전류가 증가될 수 있지만, 전류의 증가는 전력 소비를 증가시킬 뿐만 아니라 셀 교란의 증가를 야기하는 부정적인 효과가 있다. 따라서, 전통적인 접근 방식은 감지 마진과 셀 교란 사이의 트레이드오프를 보이는 경향이 있고, 이는 판독 성능에 부정적인 영향을 미칠 수 있다.
하기의 설명은 본 발명의 실시예들의 구현을 예로서 예시하는 도면들의 논의를 포함한다. 이 도면들은 제한이 아니라 예로서 이해되어야 한다. 본 명세서에서 사용된 바와 같이, 하나 이상의 "실시예들"에 대한 참조들은 본 발명의 적어도 하나의 구현에 포함된 특정한 특징, 구조 및/또는 특성을 설명하는 것으로서 이해되어야 한다. 따라서, 여기에 나오는 "일 실시예에서" 또는 "대안의 실시예에서"와 같은 표현들은 본 발명의 다양한 실시예들 및 구현들을 기술하며, 반드시 모두가 동일한 실시예를 언급하는 것은 아니다. 그러나, 그것들은 반드시 상호 배타적인 것도 아니다.
도 1은 멀티스테이지 판독 동작이 실행되는 메모리 디바이스를 갖는 시스템의 일 실시예의 블록도이다.
도 2는 멀티스테이지 판독 동작을 수행하는 시스템에서의 전압 파형들의 실시예의 다이어그램 표현이다.
도 3은 2-스테이지 판독 동작을 수행하는 시스템에서의 전압 파형들의 실시예의 다이어그램 표현이다.
도 4는 멀티스테이지 판독 동작들을 제공하기 위한 워드라인 및 비트라인 드라이버들의 실시예의 회로도 표현이다.
도 5는 다수의 스테이지들에서의 판독을 위한 프로세스의 실시예의 흐름도이다.
도 6은 멀티스테이지 판독들이 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 7은 멀티스테이지 판독들이 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다.
이하에 설명된 실시예들의 일부 또는 전부를 도시할 수 있는, 도면들의 설명을 포함할 뿐만 아니라, 여기에 제시된 발명의 개념들의 다른 잠재적인 실시예들 또는 구현들을 논의하는, 특정한 상세 및 구현들에 대한 설명이 뒤따른다.
본 명세서에 기술된 바와 같이, 멀티스테이지 판독(멀티스텝 판독이라고도 할 수 있음)은 판독 동작 동안에 전류 스파이크들(current spikes)을 감소시키고 메모리 셀의 가열을 감소시킬 수 있다. 메모리 디바이스는 워드라인들을 감지 회로(sensing circuit)에 접속시키는 글로벌 워드라인 드라이버(global wordline driver), 및 선택된 메모리 셀에 대해 로컬인 로컬 워드라인 드라이버들을 포함한다. 워드라인 드라이버들은 선택된 메모리 셀의 비트라인에 인가되는 비트라인 전압의 준비로 선택된 워드라인을 판독 전압으로 충전할 수 있다. 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버들은 하나 이상의 비트라인 전압 레벨들을 인가한 후에 선택된 메모리 셀로부터 감지 회로를 충전하기 위해 선택된 메모리 셀의 워드라인을 감지 회로에 선택적으로 접속한다. 제어 로직은 멀티스테이지 판독을 수행하기 위해 비트라인에 상이한 이산적(discrete) 전압 레벨들을 인가하는 것과 함께 글로벌 워드라인 드라이버 및/또는 로컬 워드라인 드라이버의 부분들을 선택적으로 인에이블(enable) 및 디스에이블(disable)할 수 있다. 제어 로직은 특정 비트라인 전압에서 인에이블되도록 글로벌 워드라인 경로의 부분들을 제어하는 것에 의해 그리고 로컬 워드라인 경로를 제어하는 것에 의해 판독 스테이지를 위한 캐패시턴스를 제어할 수 있다.
상이한 이산적 비트라인 전압 레벨들을 인가하는 것과 함께 선택된 메모리 셀로부터 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 선택적으로 인에이블 및 디스에이블하는 것에 의해, 제어 로직은 판독되는 메모리 셀의 문턱 전압의 함수로서 워드라인 캐패시턴스를 동적으로 변화시킬 수 있다. 하나 이상의 노드에서 글로벌 워드라인 경로에 선택적으로 탭핑(tapping)하고 로컬 워드라인 경로에 선택적으로 탭핑하는 것은 메모리 셀에서 상이한 캐패시턴스들이 보이도록 제공할 수 있다는 것을 이해할 것이다. 따라서, 경로를 따라 어떤 노드가 워드라인 또는 메모리 셀에 접속되거나 그로부터 분리되는지를 선택적으로 제어하는 것에 의해, 제어 로직은 판독 동안에 메모리 셀에 의해 보이는 유효 캐패시턴스를 동적으로 변화시킬 수 있다. 제어 로직은 비트라인 전압의 증가와 함께 다수의 스테이지들에서 유효 캐패시턴스를 감소시킬 수 있다. 따라서, 멀티스테이지 판독들은 프로세스 변동들에 걸쳐서 판독들이 더욱 일관되게 하여, 감지 마진과 셀 교란 간의 트레이드오프를 개선할 수 있다.
전술한 바와 같이, 메모리 셀 판독을 위한 하나의 전통적인 접근 방식은 판독 동안에 최악의 경우의 온도를 제어하기 위해 워드라인 캐패시턴스를 최소화하는 것이다. 그러나, 낮은 전압 임계값들을 갖는 메모리 셀들에 대해서, 그러한 기술은 낮은 감지 마진을 야기하여, 판독 성능에 영향을 준다. 캐패시턴스의 증가가 감지 마진을 향상시킬 수 있지만, 그러한 캐패시턴스 증가는 결과적으로 전류가 증가함에 따라 셀 교란을 증가시키는 경향이 있다. 이러한 관계들은 감지 마진과 셀 교란 간에 트레이드오프에 관련된 기본적인 문제들을 형성한다. 전통적인 최악의 경우의 접근 방식들은 고정된 셀 교란 및 감지 마진 트레이드오프를 선택한다. 멀티스테이지 판독은 트레이드오프를 제어하는 메커니즘들을 동적으로 변경하기 위해 다수의 스테이지들을 이용한다.
멀티스테이지 판독은 이하에 따라서 구현될 수 있다. 제어 로직은 메모리 셀의 판독을 지원하는 전압 레벨로 워드라인을 충전한다. 제어 로직이라는 표현은 디코드 로직 및/또는 이 디코드 로직과 분리된 것으로 고려되는 경우, 판독 감지를 담당하는 드라이버들을 동작시키는 로직을 일반적으로 지칭하기 위해 사용된다. 본 명세서에 기술된 바와 같이, 제어 로직은 워드라인 경로를 따라 상이한 노드들에서 드라이버들을 선택적으로 제어할 수 있다. 제어 로직은 비트라인의 동작을 제어하는 로직뿐만 아니라 워드라인의 동작을 제어하는 로직도 포함할 수 있다. 비트라인 로직은 또한 글로벌 비트라인과 로컬 비트라인 제어뿐만 아니라, 글로벌 워드라인과 로컬 워드라인 제어를 구분하는 것으로 생각될 수 있다는 것을 이해할 것이다. 글로벌 비트라인과 글로벌 워드라인은, 각각, 비트라인들 또는 워드라인들의 그룹에 적용되는 드라이버들 및/또는 다른 회로를 지칭한다. 로컬 비트라인과 로컬 워드라인은, 각각, 특정의 비트라인들 또는 워드라인들에 적용되는 드라이버들 및/또는 다른 회로를 지칭한다. 워드라인 및/또는 비트라인은 다수(예컨대, 수십, 수백, 또는 수천)의 메모리 셀들을 가로질러 연장하는 도전체를 지칭한다. 본 명세서에서 사용될 때, 워드라인 경로는 드라이버들을 워드라인에 접속시키는 경로 및/또는 드라이버들을 워드라인에 접속시키는 경로에 워드라인 자체를 더하여 지칭할 수 있다. 비트라인의 전압 및/또는 워드라인을 충전하기 위해 제어 로직에 의해 이용되는 특정의 전압 레벨들은 시스템 구현뿐만 아니라 시스템 구현에 이용되는 메모리 기술에 의존할 것이다. 워드라인을 충전할 전압의 값은 구현에 따라 달라질 것이고, 이는 통상의 기술자에 의해 이해될 것이다. 워드라인 전압의 값은 초기 비트라인 전압에서 양호한 판독을 제공하기 위해 필요한 레벨에 기초(예컨대, 감지 회로의 아키텍처에 기초)할 수 있다. 멀티스테이지 판독은 메모리 셀에서 보여지는 유효 워드라인 캐패시턴스를 변화시키는 것과 함께 비트라인 전압을 증가시킨다. 멀티스테이지 판독의 각각의 스테이지는 워드라인 캐패시턴스에 대응하는 특정의 비트라인 전압 레벨을 갖는 것으로 생각될 수 있다. 비트라인 전압 레벨은 그 전압 레벨로 비트라인을 증가시킴으로써(ramping up) 제공된다. 워드라인 캐패시턴스는 워드라인 경로를 따라 상이한 노드들을 선택함으로써 제공된다.
일 실시예에서, 선택된 워드라인이 충전되면, 제어 로직은, 예를 들어, 글로벌 워드라인 드라이버를 선택해제(deselect)하는 제어 로직에 의해 글로벌 워드라인을 플로팅(float)시킨다. 일 실시예에서, 제어 로직은 감지 회로에 접속되는 글로벌 드라이버 회로로부터 워드라인을 플로팅시키면서 로컬 워드라인 드라이버를 선택된 상태로 유지한다. 그 후 제어 로직은 비트라인 전압을 초기 값 또는 초기 전압 레벨로 증가시킨다. 초기 전압 레벨은 메모리 셀을 트리거하거나 임계값을 넘게하는 것으로 예상되는 전통적인 전압 레벨보다 낮다. 일 실시예에서, 비트라인에 대한 초기 전압 레벨은 메모리 디바이스의 메모리 셀들의 문턱 전압들의 예상된 분포에 기초한다. 예를 들어, 프로세싱의 차이들에 기초하여 상이한 문턱 전압들을 갖는 메모리 셀들을 트리거하는 것으로 예상되는 다양한 전압들이 있을 수 있다. 초기 전압은 일정 비율의 디바이스들이 임계값을 넘게 하는 것으로 예상되는 전압 레벨일 수 있다(예컨대, 50%, 33%, 25%).
멀티스테이지 판독에 관련하여 기술된 전압 레벨에 대한 언급은 제어 로직이 비트라인을 충전하는 레벨을 지칭한다는 것을 이해할 것이다. 전압 레벨은 적어도 일부 지연 기간 동안 유지되고, 단순히 전압 레벨까지 증가시키면서 순간적으로 또는 잠깐 지나간 전압 값이 아니다. 예를 들어, 모든 메모리 셀을 트리거하는 것으로 추정되는 전압이, 가장 높은 예상된 Vt(문턱 전압)보다 높은, 전압 Vdm이라고 가정하자. 50% 임계값을 일례로 사용하여, 모든 메모리 셀들의 50%가 전압 Vdm-Vpart에서 트리거하는 것으로 예상된다고 추가로 가정하고, 여기서 Vpart는 전압 스텝 크기를 나타내고, 여기서 전압 레벨 Vdm-Vpart는 메모리 셀들의 50%를 트리거할 것이다. 제어 로직은 초기 전압 Vinitial = Vdm-Vpart까지 증가시키고, 이 전압 레벨 Vinitial을 메모리 셀들이 트리거(이것은 "스냅핑(snapping)"이라고도 할 수 있음)하게 하기에 충분히 오랫동안 유지할 수 있다. 메모리 셀은 Vbl-Vwl = Vt인 경우, 또는, 비트라인 전압에서 워드라인 전압을 뺀 값이 메모리 셀에 대한 문턱 전압과 같은 경우에 트리거할 것이라는 것을 이해할 것이다. 그 후 제어 로직은 Vdm(2 스테이지 판독의 경우), 또는 Vdm과 Vinitial 사이의 일부 값(3 이상의 스테이지인 판독의 경우)인 또 다른 판독 스테이지를 위한 다음 전압 레벨을 가질 수 있다.
일 실시예에서, 제어 로직은 비트라인을 증가시킨 후에 로컬 워드라인을 선택해제함으로써 로컬 워드라인을 플로팅시킨다. 일 실시예에서, 제어 로직은 로컬 워드라인 드라이버를 선택해제한 후에 전압을 더 증가시킬 수 있다. 제어 로직은 비트라인을 최종 전압(예컨대, Vdm)까지 증가시킬 수 있다. 일 실시예에서, 워드라인 경로의 상이한 노드들을 "플로팅"함으로써 3 이상의 판독 스테이지가 구현된다. 따라서, 글로벌 워드라인을 플로팅시키는 것은, 글로벌 워드라인 경로의 하나 이상의 부분이 선택적으로 디스에이블되는, 하나 이상의 스테이지의 글로벌 워드라인 플로팅을 지칭할 수 있다. 통상적으로, 로컬 워드라인을 플로팅시키는 것은, 로컬 워드라인 경로가 선택적으로 디스에이블되는, 로컬 워드라인을 플로팅시키는 것을 지칭한다. 일 실시예에서, 제어 로직이 비트라인을 최종 전압까지 증가시키면, 제어 로직은 판독의 준비로 비트라인 전압을 감소(ramping down)시킬 수 있다. 일 실시예에서, 제어 로직은 선택된 메모리 셀을 감지 회로에 접속하기 위해 로컬 워드라인 드라이버 및 글로벌 워드라인 드라이버를 선택함으로써 판독을 수행한다. 감지 회로는 노드를 기준 전압과 비교하고, 여기서 노드는 통상적으로 HNREG라고 지칭되고, 이것은 메모리 셀의 상태를 결정하기 위해 기준 전압과 비교된다. 워드라인 드라이버들을 선택함으로써, HNREG 노드는 이어서 메모리 셀로부터 충전할 수 있다. 글로벌 워드라인을 플로팅시키면 워드라인 캐패시턴스를 조정할 수 있다는 것을 이해할 것이다. 따라서, 스테이지들에서 워드라인을 플로팅시키고 비트라인을 증가시키면 유효 캐패시턴스를 감소시켜, (전압의 증가 이전에 이미 트리거하였을) 낮은 Vt를 갖는 메모리 셀들에 대한 감지 마진에 영향을 미치지 않고, 높은 Vt를 갖는 메모리 셀들에 대한 판독 교란을 관리할 수 있다.
일 실시예에서, 초기 전압은 글로벌 워드라인을 플로팅시키지 않고 인가된다. 따라서, 멀티스테이지 판독의 제1 스테이지는 플로트 없는 판독(no-float read)일 수 있고, 이는 의사-정적 판독(pseudo-static read)이라고도 알려져 있다. 제1 스테이지가 플로트 없는 판독이라면, 예를 들어 제2 스테이지에서 글로벌 워드라인을 플로팅시키고 제3 스테이지에서 로컬 워드라인을 플로팅시키는 것에 의해 3 스테이지 판독이 있을 수 있다. 일 실시예에서, 감지 회로(예컨대, 감지 증폭기)를 이용해 HNREG 노드를 감지하는 것이 여러 번 수행될 수 있다. 예를 들어, 제어 회로는 비트라인 전압 증가의 각각의 스테이지에서 판독 감지를 수행할 수 있다. 2 스테이지 판독의 경우, 제어 회로는 HNREG를 두 번 감지할 수 있다. 일 실시예에서, 제어 회로는, 최종 비트라인 전압에 도달한 후에, HNREG를 한 번만 감지한다. 특정 상변화 메모리(phase change memory) 디바이스들을 이용한 시뮬레이션들은 2 스테이지 판독에 이어서 제2 비트라인 전압 스테이지의 말미에서의 감지는 양호한 열 성능은 물론, 양호한 감지 마진 성능과 판독 레이턴시 성능을 제공했다는 것을 나타낸다. 상이한 기술들이 상이한 성능을 나타낼 수 있다.
멀티스테이지 판독을 수행함으로써, 시스템 설계자는 감지 마진과 메모리 셀 온도 사이의 트레이드오프를 더 신중하게 관리할 수 있다는 것을 이해할 것이다. 멀티스테이지 판독은 전통적으로 달성할 수 있는 것과 유사한 감지 마진들을 유지하면서 메모리 셀 온도를 최소화하기 위해 이용될 수 있다. 멀티스테이지 판독은 다르게는 전통적으로 달성할 수 있는 것에 비해 메모리 셀 온도를 증가시키지 않고 판독 동안 감지 신호를 최대화하기 위해 이용될 수 있다. 상이한 전압 스테이지들의 전압 레벨들은 어떤 결과를 원하는지에 기초하여 조정될 수 있다(즉, 향상된 메모리 셀 열 성능, 향상된 감지 마진, 또는 둘 다).
감지 마진은 메모리 셀의 문턱 전압, Vt의 함수이다. 따라서, 셀 Vt가 낮아지면 감지 마진이 낮아진다. 메모리 셀 임계값들은 메모리 셀 양단의 전압이 Vt와 같을 때 느린 비트라인 증가 동안 트리거, 즉 스냅핑한다. 임계값을 넘은 후에, 비트라인은 메모리 셀을 통하여 워드라인을 충전한다. 워드라인 캐패시턴스가 비교적 작기 때문에, 전하 공유는 판독을 수행하는 시간에 비해 빠르게 일어나고 따라서 메모리 셀은 빠르게 셧오프(shut off)한다. Vt가 높을수록, 메모리 셀이 임계값을 넘을 때 비트라인 전압은 더 높을 것이다. 따라서, Vt가 더 높을 때, 메모리 셀을 트리거하기 위해 더 높은 비트라인 전압이 요구되고, 따라서 워드라인과 공유되는 전하는 더 높다.
셀 온도 역시 메모리 셀 Vt의 함수이고, 판독 교란을 야기할 수 있다. 다시 말하지만, 더 높은 Vt는 메모리 셀을 트리거하기 위해 더 높은 비트라인 전압을 요구한다. 따라서, 더 높은 Vt는 메모리 셀을 통하여 더 높은 피크 전류를 야기하는데, 그 이유는 피크 전류가 셀 양단의 전압을 셀의 임피던스로 나눈 값이기 때문이다. 더 높은 전류는 임계값을 넘는 것에 응답하여 메모리 셀의 더 높은 온도를 야기하고, 따라서 판독 교란의 우려를 증가시킬 수 있다.
일 실시예에서, 멀티스테이지 판독은 2-레벨 메모리(2LM) 시스템, 또는 2 레벨의 메모리를 갖는 시스템으로서 구성될 수 있는 차세대 메모리 시스템에서 수행된다. 2LM 구성에서, 하드웨어 플랫폼은 니어 메모리(near memory)라고 지칭될 수 있는 제1 레벨의 메모리를 포함할 수 있다. 일 실시예에서, 니어 메모리는 휘발성 메모리로서 구현된다. 하드웨어 플랫폼은 파 메모리(far memory)라고 지칭될 수 있는 제2 레벨의 메모리도 포함할 수 있다. 일 실시예에서, 파 메모리는 비휘발성 메모리로서 구현된다. 파 메모리는 니어 메모리보다 더 크고 느리지만, 메모리 디바이스로의 전력이 일시중단되는(interrupted) 경우에도 확정적인 상태를 갖는다. 본 명세서에 기술된 비휘발성 메모리는 바이트 어드레싱 가능하고 휘발성 메모리가 전통적으로 어드레싱된 것과 동일한 방식으로 어드레싱될 수 있다. 니어 메모리는 파 메모리를 위한 낮은 레이턴시 및 높은 대역폭 캐시를 제공할 수 있다.
일 실시예에서, 니어 메모리는 니어 메모리 인터페이스(NMI)를 통하여 니어 메모리 컨트롤러(NMC)에 의해 관리되고, 파 메모리는 파 메모리 인터페이스(FMI)를 통하여 파 메모리 컨트롤러(FMC)에 의해 관리된다. 일 실시예에서, FMC는 하드웨어 플랫폼에서 실행되는 호스트 운영 체제에 파 메모리를 주 메모리로서 보고한다. 이러한 구현에서, 니어 메모리는 파 메모리의 투명 캐시(transparent cache)로서 동작할 수 있고, 호스트 운영 체제는 니어 메모리를 인식하거나 어드레싱하도록 별도로 구성될 필요가 없다.
바이트 어드레싱 가능하고 시스템의 주 메모리로서 DRAM(dynamic random access memory)을 대체하는 데 이용될 수 있는, 하기의 메모리 기술들 중 임의의 기술에 대해 멀티스테이지 판독이 수행될 수 있다. 이 메모리 기술들은 상변화 메모리(PCM), 3차원 크로스 포인트(cross point) 메모리, 저항성 메모리, 나노와이어 메모리, 강유전성 트랜지스터 랜덤 액세스 메모리(FeTRAM), 멤리스터(memristor) 기술을 포함하는 자기저항성 랜덤 액세스 메모리(MRAM), 스핀 전달 토크(spin transfer torque)(STT)-MRAM, 또는 기타 바이트 어드레싱 가능한 메모리 디바이스, 또는 조합을 포함하지만, 이들에 제한되는 것은 아니다.
2LM 시스템, 니어 메모리, 파 메모리, 및 FMI에 관한 상세한 내용은 2010년 12월 22일에 출원되고, 발명의 명칭이 "Two-Level System Main Memory"이고, 본 특허 출원과 동일한 법인에 양도된, 미국 특허 출원 번호 제12/976,545호에서 찾아볼 수 있다. 2LM 시스템의 실시예는 본 명세서에 기술된 시스템의 임의의 실시예에서 구현될 수 있다. 이에 따라, 본 명세서에 기술된 임의의 실시예에 따라 파 메모리 기술에 대해 멀티스테이지 판독이 수행될 수 있다.
도 1은 멀티스테이지 판독 동작이 실행되는 메모리 디바이스를 갖는 시스템의 실시예의 블록도이다. 시스템(100)은 멀티스테이지 판독이 수행되는 시스템을 나타낸다. 시스템(100)은 상이한 임계값 레벨들의 메모리 셀들을 갖는 메모리 디바이스를 나타내는 메모리 디바이스(110)를 포함한다. 일 실시예에서, 메모리 디바이스(110)는 상변화 메모리 디바이스이다. 메모리 디바이스(110)는 바이트 어드레싱 가능한 비휘발성 메모리 디바이스일 수 있다.
메모리 어레이(140)는 N개 워드라인(WL[0] 내지 WL[N-1])을 포함한다. N은, 예를 들어, 32 또는 64일 수 있지만, 일반적으로 어레이(140)의 크기는 멀티스테이지 판독들을 통하여 감지 마진과 셀 교란 간의 트레이드오프를 향상시키는 능력에 영향을 미치지 않는다. 어레이(140)는 M개 비트라인(BL[0] 내지 BL[M-1])을 포함한다. 일 실시예에서, 메모리 디바이스(110)는 개별적으로 어드레싱 가능한 로케이션들(locations)에 데이터를 저장하기 위해 메모리 셀들의 다수의 어레이(140) 또는 다수의 뱅크를 포함한다. 어레이(140) 내의 각각의 메모리 셀은 워드라인 및 비트라인을 어써팅(asserting)함으로써 어드레싱 또는 선택된다. C/A(열(column) 어드레스) 디코더(122)가 수신된 커맨드로부터 특정 커맨드에 대해 어느 비트라인 또는 비트라인들을 어써팅할지를 결정할 수 있다. R/A(행(row) 어드레스) 디코더(132)가 수신된 커맨드로부터 커맨드에 대해 어느 워드라인을 어써팅할지를 결정할 수 있다. 도시된 메모리 셀들 외에도, 통상의 기술자들이 이해하는 바와 같이, 시스템(100)은 비트라인들의 선택을 가능하게 하는 다양한 선택 라인들을 포함할 수 있다.
일 실시예에서, 메모리 디바이스(110)는 비트라인 판독 로직(124) 및 워드라인 판독 로직(134)을 포함한다. 비트라인 판독 로직(124)은 C/A 디코더(122)의 일부일 수 있고/있거나 별개의 로직 회로로 간주될 수 있다. 비트라인 판독 로직(124)은 글로벌 비트라인 로직(126)뿐만 아니라 로컬 비트라인 로직(128)을 포함한다. 마찬가지로, 워드라인 판독 로직(134)은 R/A 디코더(132)의 일부일 수 있고/있거나 별개의 로직 회로로 간주될 수 있다. 워드라인 판독 로직(134)은 글로벌 워드라인 경로 로직(136) 및 로컬 워드라인 경로 로직(138)을 포함한다. 비트라인 판독 로직(124)은 멀티스테이지 판독을 수행하기 위해 판독 동안 메모리 디바이스(110)가 비트라인 전압을 상이한 이산적 전압 레벨들로 증가시키는 것을 가능하게 한다. 워드라인 판독 로직(134)은 판독 동작 동안 메모리 셀의 유효 캐패시턴스를 동적으로 제어하기 위해 글로벌 워드라인 및 로컬 워드라인을 개별적으로 플로팅시키도록 메모리 디바이스(110)가 글로벌 및 로컬 워드라인 드라이버 로직(예컨대, GWL(136) 및 LWL(138))을 선택적으로 인에이블 및 디스에이블하는 것을 가능하게 한다. 글로벌 워드라인을 플로팅시키는 것과 로컬 워드라인을 플로팅시키는 것은 워드라인 경로를 따라 상이한 노드들에서, 그리고 특히 글로벌 워드라인 드라이버 레벨에서 그리고 로컬 워드라인 드라이버 레벨에서 워드라인을 분리(disconnecting)하는 것을 지칭한다는 것을 이해할 것이다. 글로벌 및 로컬 워드라인 경로들은 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버 양자가 인에이블되는 경우 메모리 셀을 감지 회로에 접속할 수 있다. 디스에이블되는 경우, 워드라인은 감지 회로로부터 분리된다. 따라서, 글로벌 워드라인을 플로팅시키는 것은 글로벌 워드라인 드라이버 로직 내의 하나 이상의 노드에서 워드라인 경로를 분리하는 것을 지칭할 수 있고, 로컬 워드라인을 플로팅시키는 것은 로컬 워드라인 드라이버 로직 내의 다른 노드에서 워드라인을 분리하는 것을 지칭할 수 있고, 여기서 로컬 워드라인 경로는 감지 회로보다 메모리 셀에 더 가깝고, 글로벌 워드라인 경로는 메모리 셀보다 감지 회로에 더 가깝다. 선택적으로 인에이블 또는 디스에이블될 수 있는 각각의 노드는, 시스템(100)이, 선택된 메모리 셀에서 볼 때 상이한 캐패시턴스를 워드라인에 인가하는 것을 허용한다. 드라이버들 및 경로들의 회로 표현의 일 실시예에 대한 더 상세한 내용은 아래에 도 4에 관하여 제공된다.
메모리 디바이스(110)는 전원(152)으로부터 수신된 전력에 기초하여 동작한다. 전원(152)은 시스템(100)을 포함할 수 있는 전자 디바이스의 전자 컴포넌트들에 급전하기 위해 시스템(100) 내에서 생성된 하나 이상의 전압원 또는 전압 레벨을 나타낸다. 전원(152)은 메모리 디바이스(110)에서의 판독 동작을 위해 상이한 전압 레벨들을 제공할 수 있다. 상이한 판독 스테이지들의 특정의 전압 레벨들은 디바이스 특정적 특성들 및 설계에 따를 것이고, 따라서 상이한 제조업체들로부터의 디바이스들에 대해 상이할 수 있다는 것을 이해할 것이다.
커맨드 로직(150)은 메모리 디바이스(110)가 판독 커맨드를 수신하는 데 이용되는 시스템(100) 내의 하드웨어 및/또는 로직을 나타낸다. 일 실시예에서, 커맨드 로직(150)은 또한 하나 이상의 판독 전압 레벨을 메모리 디바이스(110)에 제공한다. 커맨드 로직(150)은 통상적으로 호스트 프로세서(미도시)로부터 판독 커맨드를 수신한다. 일 실시예에서, 커맨드 로직(150)은 호스트 프로세서의 일부이거나, 호스트 프로세서를 포함하는 시스템 온 칩의 일부이다. 일 실시예에서, 커맨드 로직(150)은 메모리 디바이스(110)의 일부이다. 판독 커맨드 또는 커맨드들은 시스템(100)으로 하여금 메모리 어레이(140)의 하나 이상의 메모리 셀에 대한 판독 동작을 수행하게 한다.
일 실시예에서, 커맨드 로직(150)은 메모리 디바이스에 판독 커맨드를 제공하고, 메모리 디바이스는 판독 동작을 위해 선택된 비트라인에 증가된 전압들을 제공한다. 일 실시예에서, 전원(152)은 메모리 어레이(140) 및 디코딩 및 판독 로직 회로에 동작 전압을 제공하고, 판독 로직 회로(124 및 134)는 판독 동작의 상이한 스테이지들을 위해 상이한 전압 레벨들을 생성한다. 워드라인 감지 로직(134) 및 비트라인 판독 로직(124)의 제어 로직은 판독 동작 동안 메모리 어레이(140)에 상이한 전압 레벨들을 제공할 뿐만 아니라, 상이한 판독 동작 스테이지들을 제어한다. 판독 동작 스테이지들은 상이한 전압들을 인가하고 선택된 워드라인을 접속 및 분리하기 위해 제어 로직 내의 시그널링의 타이밍을 제어함으로써 제어될 수 있다.
일반적으로, 커맨드 로직(150)은 메모리 어레이(140) 내의 하나 이상의 메모리 셀에 대해 메모리 디바이스(110)에 의해 수행될 판독 커맨드를 수신 및/또는 생성한다. C/A 디코더(122) 및 R/A 디코더(132)는 판독할 선택된 메모리 셀에서 어느 워드라인 및 비트라인이 교차하는지를 결정한다. 워드라인 판독 로직(134)은 선택된 워드라인을 충전하고, 이는 워드라인을 충전하기 위해 글로벌 워드라인 드라이버(136) 및 로컬 워드라인 드라이버(138)를 선택 또는 인에이블하는 것을 포함할 수 있다. 일 실시예에서, 선택된 워드라인을 충전한 후에, 로직(134)은 로컬 워드라인 드라이버(138)를 인에이블된 상태로 유지하면서 글로벌 워드라인 드라이버(136)를 디스에이블할 수 있다. 그 후 선택된 메모리 셀은 글로벌 워드라인이 플로팅되고 있는 상태에 있다고 말할 수 있다. 글로벌 워드라인이 플로팅되고 있는 동안, 비트라인 판독 로직(124)은 선택된 비트라인 전압을 제1 스테이지 전압 레벨로 증가시킬 수 있고, 이는 선택된 워드라인이 낮은 Vt를 갖는다면 그것을 트리거할 것이다. 일 실시예에서, 비트라인 판독 로직(124)은 Vt에 기초하여 메모리 셀을 트리거하기 위해 비트라인 전압을 하나 이상의 다른 이산적 스테이지 전압 레벨로 증가시킬 수 있고, 대응하여 글로벌 워드라인 경로를 따라 하나 이상의 다른 노드가 선택해제된다.
일 실시예에서, 비트라인 판독 로직(124)이 선택된 비트라인을 제1 또는 그 이상의 비트라인 전압 레벨 스테이지들로 증가시킨 후에, 워드라인 판독 로직(134)은 로컬 워드라인을 플로팅시키기 위해 로컬 워드라인 드라이버(138)를 디스에이블할 수 있다. 워드라인 판독 로직(134)은 로컬 워드라인 드라이버(138)를 디스에이블하는 경우 글로벌 워드라인 드라이버(136)를 디스에이블된 상태로 유지할 수 있고, 그 결과 양쪽 드라이버가 디스에이블된다는 것을 이해할 것이다. 일 실시예에서, 워드라인 판독 로직(134)이 로컬 워드라인을 플로팅시킨 후에, 비트라인 판독 로직(124)은 고전압 레벨을 선택된 비트라인에 인가한다. 선택된 메모리 셀이 더 높은 Vt를 갖는다면, 메모리 셀은 더 높은 비트라인 전압 스테이지 또는 페이즈(phase) 동안 트리거되어야 한다. 워드라인을 플로팅시키면, 유효 캐패시턴스는 감소되고, 메모리 셀을 통하는 전류 스파이크는 그 메모리 셀이 높은 Vt를 갖든 낮은 Vt를 갖든 어느 정도 정규화된(normalized) 것처럼 보일 수 있다.
일 실시예에서, 그 후 비트라인 판독 로직(124)은 선택된 비트라인의 전압을 감소시킨다. 워드라인 판독 로직(134)은 선택된 메모리 셀을 판독하기 위해 선택된 메모리 셀을 감지 회로(감지 증폭기(142)로 표현됨)에 접속하도록 글로벌 워드라인 드라이버(136) 및 로컬 워드라인 드라이버(138)를 인에이블할 수 있다. 일 실시예에서, 워드라인 판독 로직(134)은 모든 비트라인 전압 레벨 스테이지의 말미에 한 번만이 아니라, 2 이상의 판독 동작 스테이지 동안 워드라인 드라이버들을 인에이블한다. 일 실시예에서, 워드라인 판독 로직(134)은 비트라인 판독 로직(124)에 의해 비트라인 전압을 먼저 증가시키기 전에 글로벌 워드라인을 디스에이블하지 않는다.
도 2는 멀티스테이지 판독 동작을 수행하는 시스템에서의 전압 파형들의 일 실시예의 다이어그램 표현이다. 다이어그램(200)은 멀티스테이지 판독 동작과 연관된 다양한 신호를 나타낸다. 시스템(100)은 다이어그램(200)에 묘사된 것들과 유사한 신호들을 가질 수 있는 멀티스테이지 판독을 수행하는 시스템의 일례일 수 있다. 도시된 특정의 신호들은 비트라인(210), 글로벌 워드라인 선택(GWLS)(220), 및 로컬 워드라인 선택(LWLS)(230)이다. 원하는 멀티스테이지 판독을 수행하기 위해 도시되어 있지 않은 추가 신호들이 사용될 수도 있다는 것을 이해할 것이다. GWLS(220)는 글로벌 워드라인 드라이버를 인에이블 및 디스에이블하는 데 이용되는 신호를 나타내는 반면, LWLS(230)는 로컬 워드라인 드라이버를 인에이블 및 디스에이블하는 데 이용되는 신호를 나타낸다. 일 실시예에서, 글로벌 워드라인 드라이버를 부분적으로 인에이블 및 디스에이블하기 위해 하나 이상의 추가 신호 라인이 사용될 수 있고, 로컬 워드라인 드라이버를 인에이블 및 디스에이블하기 위해 하나 이상의 추가 신호 라인이 사용될 수 있다. 글로벌 워드라인을 부분적으로 인에이블 또는 디스에이블하는 것은 글로벌 워드라인 드라이버에 대한 글로벌 워드라인 경로를 따라 디바이스를 활성화(activating) 또는 비활성화(deactivating)하는 것을 지칭한다.
일 실시예에서, 비트라인(210)이 상이한 전압 레벨들로 드라이브되는, 멀티스테이지 판독의 다양한 스테이지들은 GWLS(220) 및 LWLS(230)의 신호들의 타이밍에 대응한다. 제어 로직은, 메모리 셀들의 아키텍처 및 예상 성능(예컨대, 메모리 셀들에 대해 예상되는 Vt의 범위 및 비트라인 상에서 사용할 전압 레벨들)을 고려해볼 때, 메모리 셀의 판독을 지원하는 것으로 결정된 전압 레벨로 워드라인을 충전한다. 일 실시예에서, 워드라인을 충전한 후에, 제어 로직은 GWLS(220) 및 LWLS(230)의 신호들에 의해 각각 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블한다. 제어 로직은 워드라인을 충전한 후에 비트라인(210)을 BL_Initial로 충전한다. 분명히 도시되어 있지는 않지만, 워드라인은 메모리 셀들의 예상되는 문턱 전압 분포에 기초한 전압 레벨인 WL_Vdm의 값으로 충전될 수 있다.
제어 로직은 또한 워드라인 드라이버들을 선택해제 또는 디스에이블하는 타이밍을 제어할 수 있다. 도시된 바와 같이, 일 실시예에서, 제어 로직은 글로벌 워드라인 선택 신호(220)를 선택해제함으로써 글로벌 워드라인 드라이버를 디스에이블한다. 다이어그램(200)은 포괄적인 경우를 나타내고, 글로벌 워드라인 드라이버를 디스에이블하는 것은 글로벌 워드라인 드라이버의 하나 이상의 부분을 한 번에 디스에이블하는 것에 의해 수행될 수 있다. 글로벌 워드라인 드라이버가 디스에이블되고 로컬 워드라인 드라이버가 여전히 인에이블되어 있을 때, 워드라인은 글로벌 워드라인 노드에 관해 플로팅인 것으로 간주된다. 플로팅 글로벌 워드라인 기간은 시간 기간(232)으로 도시되고 "플로트 글로벌"이라고 라벨링되어 있고, 글로벌 워드라인 드라이버에서 워드라인 경로를 플로팅시키는 모든 스테이지를 지칭할 수 있다. 일 실시예에서, 제어 로직은 글로벌 워드라인을 플로팅시킨 후의 일부 시점에서 로컬 워드라인 선택 신호(230)를 선택해제하는 것에 의해 로컬 워드라인 드라이버를 디스에이블할 수 있다. 로컬 워드라인 드라이버가 디스에이블되는 경우, 워드라인은 로컬 워드라인 노드에 관해 플로팅인 것으로 간주될 수 있다. 플로팅 로컬 워드라인 기간은 시간 기간(234)으로 도시되고 "플로트 로컬"이라고 라벨링되어 있고, 로컬 워드라인 드라이버에서 워드라인 경로를 플로팅시키는 스테이지를 지칭한다. 기간들(232 및 234)의 타이밍은 같은 양의 시간일 필요는 없지만, 그럴 수도 있다는 것을 이해할 것이다. 또한 플로트 글로벌(232)의 다수의 스테이지 및 플로트 로컬(234)의 단일 스테이지, 또는 플로트 글로벌(232)의 단일 스테이지 및 플로트 로컬(234)의 단일 스테이지가 있을 수 있다는 것도 이해할 것이다.
일 실시예에서, 제어 로직은 비트라인(210)의 전압을 증가시키는 것을 트리거하는 것과 관련하여 상이한 워드라인 플로트 기간들을 트리거한다. 예시를 위해, 비트라인(210)에 대한 파형은 3개의 상이한 비트라인 전압 레벨: BL_Initial, BL_Global_End, 및 BL_Vdm을 나타낸다. 일반적으로 멀티스테이지 판독은 2 이상의 비트라인 전압 레벨을 가질 것이라는 것을 이해할 것이다. BL_Initial은 멀티스테이지 판독의 제1 스테이지 동안 비트라인에 인가되는 초기 전압을 나타내고, BL_Vdm은 멀티스테이지 판독의 마지막 스테이지 동안 비트라인에 인가되는 최종 전압을 나타낸다. BL_Initial과 BL_Vdm 사이에 0 이상의 추가의 이산적 전압 레벨이 있을 수 있다는 것을 이해할 것이다. 또한 다이어그램(200)에서의 라벨링은 단지 지시를 위한 것이고, 다른 라벨링이 사용될 수도 있다는 것도 이해할 것이다. BL_Initial과 BL_Vdm 사이의 각 이산적 전압 레벨은 글로벌 워드라인 드라이버에서 그리고/또는 로컬 워드라인 드라이버에서의 로직의 상이한 선택에 의해 제공된 상이한 워드라인 캐패시턴스에 대응한다.
BL_Initial, BL_Global_End, 및 BL_Vdm의 값들은 메모리 디바이스의 예상되는 동작에 기초한다. 일 실시예에서, 그 값들은 메모리 디바이스 내의 메모리 셀들에 걸친 Vt 분포의 예상들에 기초하여 결정된다. 다시 말하지만, Vt 분포는 메모리 셀들에서의 프로세스 변동들에 기초하여 자연스럽게 발생한다. 일 실시예에서, BL_Initial 및 BL_Global_End는 단일의 값이다. 따라서, 비트라인 전압의 2 이상의 페이즈가 있을 수 있다. 전압 레벨들의 스케일은 다이어그램(200)에 분명히 도시되어 있지 않다는 것을 이해할 것이다.
BL_Initial은 제어 로직이 비트라인(210)을 증가시키는 초기 전압 레벨이다. 일 실시예에서, 제어 로직은 글로벌 워드라인 선택(220)를 선택해제한 후에 비트라인(210)을 BL_Initial로 증가시킨다. 일 실시예에서, 제어 로직은 기간(232) 동안 비트라인(210)의 0 이상의 추가 전압 증가를 생성하고, 글로벌 워드라인 드라이버의 다른 부분들을 선택해제할 수 있다. BL_Global_End는 기간(232)의 말미에 비트라인(210)의 전압 레벨을 나타내고, 기간(234) 동안 전압을 증가시키기 위한 시작점일 수 있다. 비트라인(210)의 각각의 전압 레벨은 멀티스테이지 판독의 하나의 스테이지로 간주될 수 있다는 것을 이해할 것이다. 각각의 전압 레벨은 메모리 셀을 트리거할 수 있다. 따라서, 메모리 셀은 그의 특정의 Vt를 만족시키기 위해 필요한 가장 낮은 비트라인 전압에서 트리거될 것이고, 이는 판독을 위해 메모리 셀들을 트리거하는 경우 인출되는 전류의 양을 감소시킬 수 있다.
또한 글로벌 워드라인 경로 노드(들) 및 로컬 워드라인 경로로부터 개별적으로 워드라인을 플로팅시켜, 제어 로직은 메모리 셀에서 보여지는 유효 캐패시턴스를 동적으로 변화시킬 수 있다는 것도 이해할 것이다. 시스템은 메모리 셀에 의해 보이는 캐패시턴스를 변화시키기 위해 글로벌 워드라인 경로 및 로컬 워드라인 경로를 따라 메모리 셀을 선택적으로 격리시킬 수 있다. 비트라인 전압이 증가됨에 따라 판독 동안 메모리 셀에서 보여지는 캐패시턴스를 저하시키는 것에 의해, 메모리 셀을 통하는 전류는 메모리 셀에 대한 특정의 Vt에 관계없이 실질적으로 동일할 것이다.
일 실시예에서, 글로벌 워드라인 선택(220)에 대한 그리고/또는 로컬 워드라인 선택(230)에 대한 신호들(및 워드라인 드라이버의 일부를 디스에이블하는 것에 대응하는 임의의 다른 신호들)은 빠르게 셧오프하는 것이 아니라, 의도적으로 경사질 수 있다. 일례로서, 로컬 워드라인 선택(230)의 경사(236)를 생각해보자. 경사(236)는 임의의 형상일 수 있고, 단순화를 위해 선형 램프(linear ramp)로 도시되어 있다. 게다가, 경사(236)의 경사는 반드시 축척대로는 아니고, 다이어그램(200)에서의 표현보다 더 크거나 작을 수 있다. 비트라인 전압이 증가되는 것과 동시에 드라이버 또는 드라이버의 일부를 서서히 턴오프시키는 것에 의해, 더 아날로그식의 메모리 셀 활성화가 일어날 수 있다는 것을 이해할 것이다. 예를 들어, 시스템이 비트라인(210)을 증가시키기 시작하는 것과 같이 로컬 워드라인 선택(230)를 갑자기 셧오프하면, 상이한 Vt의 메모리 셀들은 비트라인 증가를 따라 약간 상이한 곳들에서 트리거할 것이지만, 각각 본질적으로 동일한 워드라인 캐패시턴스를 볼 것이다(그리고 따라서 전류 스파이크들이 상이할 것이다). 그러한 효과는, 전통적인 판독의 경우보다 훨씬 작지만, 비트라인이 증가되는 경우 선택 라인을 감소시키는 것에 의해 더 평활화될 수 있다. 따라서, 메모리 셀에서 보여지는 유효 캐패시턴스는 비트라인(210)이 증가됨에 따라 서서히 감소할 것이고, 그 결과 메모리 셀에 대한 특정의 Vt에 관계없이 전류 스파이크가 더 균일하게 될 수 있다.
도 3은 2 스테이지 판독 동작을 수행하는 시스템에서의 전압 파형들의 일 실시예의 다이어그램 표현이다. 다이어그램(300)은 2 스테이지 판독 동작과 연관된 다양한 신호를 나타내고, 도 2의 다이어그램(200)의 실시예의 일례일 수 있다. 시스템(100)은 다이어그램(300)에 묘사된 것과 유사한 신호들을 가질 수 있는 2 스테이지 판독을 수행하는 시스템의 일례일 수 있다.
시스템은 전통적인 판독과 비교하여 동일한 감지 마진에 대해 판독 동안 더 낮은 최악의 경우의 셀 온도를 가능하게 하기 위해 멀티스테이지 판독을 수행할 수 있다(예컨대, 다이어그램(200) 또는 다이어그램(300)에 묘사된 바와 같이). 대안으로, 시스템은 전통적인 판독과 비교하여 판독 동안 동일한 최악의 경우의 셀 온도에 대해 더 높은 감지 마진을 가능하게 하기 위해 멀티스테이지 판독을 수행할 수 있다(예컨대, 다이어그램(200) 또는 다이어그램(300)에 묘사된 바와 같이). 대안으로, 시스템은 감지 마진과 최악의 경우의 셀 온도 양자를 조정하기 위해 멀티스테이지 판독을 수행할 수 있다.
일반적으로, 멀티스테이지 판독은 비트라인 전압의 증가에 따라 워드라인 캐패시턴스를 동적으로 조정한다. 따라서, 더 낮은 Vt를 갖는 메모리 셀은 더 낮은 비트라인 전압 및 더 높은 워드라인 캐패시턴스를 이용하여 트리거할 것이다. 메모리 셀을 트리거하는 것은 메모리 셀의 문턱 전압을, 임계값을 넘어가거나 지나가는 것을 지칭하고, 이는 메모리로 하여금 순간적으로 턴온되어 다시 턴오프되기 전에 비교적 많은 양의 전류를 전도하게 한다. 더 높은 Vt를 갖는 메모리 셀은 더 높은 비트라인 전압 및 더 낮은 워드라인 캐패시턴스를 이용하여 나중에 트리거할 것이다. 따라서, 멀티스테이지 판독은, 판독되는 메모리 셀의 Vt에 따라서 워드라인 캐패시턴스를 동적으로 조정할 수 있다. 다이어그램(300)에서와 같이 일 실시예에서, 시스템은 2개 스테이지에서 판독 동작(즉, Read) 동안 메모리 셀에 걸쳐 전압을 인가한다. 제1 스테이지에서, 워드라인 캐패시턴스는 하이(high)로 유지되고 시스템은 초기 비트라인 전압을 인가한다. 낮은 Vt 메모리 셀들은 이 제1 스테이지 동안 트리거한다. 제2 스테이지 동안, 시스템은 워드라인 캐패시턴스를 감소시킨다. 높은 Vt 메모리 셀들은 이 제2 스테이지 동안 트리거한다. 전술한 바와 같이, 판독 동안 감지 마진과 셀 온도는 메모리 셀의 Vt와 워드라인 캐패시턴스의 함수이고; 멀티스테이지 판독은 상이한 Vt에 걸쳐서 감지 마진 변동 및/또는 셀 온도 변동을 감소시키거나 최소화한다. 상이한 Vt를 갖는 메모리 셀들에 걸쳐 변동들을 감소시키는 것은 더 낮은 최악의 경우의 셀 온도 및/또는 더 높은 최악의 경우의 감지 마진을 야기할 수 있다. 일 실시예에서, 다이어그램(300)으로 표현된 동작은 글로벌 워드라인을 플로팅시키기 전에 비트라인 전압 증가를 수행하고, 그 후 다이어그램(300)에 도시된 바와 같이 비트라인을 다시 증가하는 것에 의해 3-스테이지 판독으로 수정될 수 있다.
다이어그램(300)에 도시된 특정의 신호들은 비트라인(310), 글로벌 워드라인 선택(GWLS)(320), 로컬 워드라인 선택(LWLS)(330), 워드라인(340), 셀 전류(350), 및 HNREG(350)이다. 비트라인(310), GWLS(320), 및 LWLS(330)는 다이어그램(200)에 표현된 대응 신호들과 유사하고, 다이어그램(200)에 대한 논의는 다이어그램(300)의 이 대응 신호들에 적용된다. 비트라인(310)은 2개의 별개의 비트라인 전압 스테이지, BL_Initial 및 BL_Vdm을 포함한다. 일 실시예에서, 시스템 제어 로직은 GWLS(320)와 LWLS(330) 양자를 인게이지(engage)하고, 이어서 GWLS(320)를 디스인게이지(disengage)한다. 일 실시예에서, 제어 로직은, "플로트 글로벌" 기간이라고 지칭될 수 있는, 기간(332) 동안, GWLS(320)를 디스인게이지한 후에 비트라인(310)을 BL_Initial로 증가시킨다. 다이어그램(200)에 관하여 위에 논의한 바와 같이, 특정 드라이버로부터 워드라인을 서서히 격리시키기 위해 GWLS(320) 및/또는 LWLS(330)의 디스인게이지 신호들은 감소될 수 있다(경사질 수 있다).
일 실시예에서, 제어 로직은 그 후 LWLS(330)를 디스인게이지하여 "플로트 로컬" 기간이라고 지칭될 수 있는, 기간(334)을 개시한다. 기간(334) 동안 제어 로직은 비트라인(310)을 BL_Vdm으로 증가시킬 수 있다. BL_Vdm은 최악의 경우의 Vt를 갖는 메모리 셀들을 트리거할 것으로 예상되는, 시스템 설계자에 의해 선택된 값이다. BL_Initial은 최악의 경우보다 낮은 Vt를 갖는 일정 비율의 메모리 셀들을 트리거할 것으로 예상되는, 시스템 설계자에 의해 선택된 값이다. Vt는 이산적인 경향이 있지 않고, 2개의 별개의 그룹으로, 즉 기간(332)의 하나의 그룹, 및 기간(334)의 다른 하나의 그룹으로 트리거될 수 있는 값들의 범위인 경향이 있다는 것을 이해할 것이다.
워드라인(340)은 워드라인의 전압 신호들을 나타낸다. 셀 전류(350)는 메모리 셀을 통하여 보이는 전류를 나타낸다. 워드라인은 처음에 충전되고, 워드라인 드라이버들이 선택되는 경우 워드라인의 전압은 하락한다는 것을 알 것이다. 워드라인(340)은 2개의 가능한 추가 곡선을 나타낸다. 다이어그램(300)에서 왼쪽에서 오른쪽으로의 첫 번째 곡선은 일점 쇄선이고, 이것은 더 낮은 Vt 메모리 셀의 트리거인 이벤트(312)를 나타내는, 비트라인(310)에서의 일점 쇄선에 대응한다. 비트라인(310)에서, 전압은 회복되기 전에 BL_Initial 값으로부터 순간적으로 하락할 수 있다. 이 하락은 기간(332) 동안 메모리 셀이 트리거하는 경우의 비트라인 전압 곡선을 나타낸다. 메모리 셀이 트리거하면, 이벤트(312) 동안 전하가 전달되므로, 워드라인(340)의 전압이 대응하여 증가할 것이다. 셀 전류(350)는 비트라인 전압(310)을 통해 이벤트(312)로 셀이 트리거될 때의 메모리 셀을 통한 전류 스파이크를 나타내고, 이는 비트라인(310)의 전압의 하락에 대응한다. 워드라인(340)은 메모리 셀의 트리거에 의해 충전되고, 워드라인은 나중의 감지를 위해 그것의 전하를 유지할 것이다.
워드라인(340)에서 왼쪽에서 오른쪽으로의 두 번째 곡선은 더 높은 Vt 메모리 셀의 트리거인 이벤트(314)를 나타내는, 더 높은 Vt를 갖는 메모리 셀로부터의 워드라인(340)의 충전을 나타내는 파선이다. 따라서, 워드라인(340)의 이 파선은, 기간(334) 동안 메모리 셀이 고전압 스테이지 BL_Vdm에서 트리거하는, 비트라인(310)의 파선에 대응한다. 셀 전류(350)는 더 높은 Vt 메모리 셀을 통하여 전류가 순간적으로 전도하는, 이벤트(314)에 대응하는 전류 스파이크를 나타낸다. 이벤트(314)에 대한 전류 스파이크는 이벤트(312)에 대한 전류 스파이크와 크기가 비슷하다는 것을 관찰할 것이다. 비교를 위해, 다이어그램(300)은 전류 스파이크(314')를 포함하고, 이는 전통적인 하나의 비트라인 전압 증가로 나타나게 되는 더 높은 Vt 메모리 셀의 전류 스파이크를 나타낸다. 곡선들은 반드시 축척대로는 아니지만, 전류 스파이크(314')는 이벤트(312) 또는 이벤트(314)에 대한 전류 스파이크보다 크다는 것을 관찰할 것이다. 멀티스테이지 판독에서 워드라인 캐패시턴스를 감소시키는 것에 의해, 전류 스파이크가 제어된다. 워드라인(340)은 이벤트(314)에서 더 높은 Vt 메모리 셀의 트리거에 의한 워드라인의 충전을 나타내는 대응 파선을 나타낸다. 2개의 별개의 이벤트(312 및 314)가 도시되어 있지만, 메모리 셀들은 비트라인(310)의 증가에서 어디에서든 트리거할 수 있고, 따라서 실제 구현은 도시된 2개의 이벤트에서의 임계값을 넘는 것으로 제한되지 않을 것이라는 것을 이해할 것이다.
HNREG(360)는 감지 회로 또는 감지 증폭기로의 입력을 나타낸다. 멀티스테이지 판독을 위한 전압들을 인가한 후에, 제어 로직은 워드라인(340)의 전압으로 감지 회로 입력을 충전하기 위해 GWLS(320) 및 LWLS(330)를 인게이지한다. 이벤트(312) 또는 이벤트(314)로 메모리 셀이 트리거되면, 워드라인(340)은 HNREG(360)를 충전한다. 그 후 제어 로직은 워드라인(340)의 전압을 감지하여 메모리 셀의 상태(1 또는 0)를 결정할 수 있다.
도 4는 멀티스테이지 판독 동작들을 제공하기 위한 워드라인 및 비트라인 드라이버들의 일 실시예의 회로도 표현이다. 회로(400)는 멀티스테이지 판독 동작을 수행하는 제어 로직의 요소들을 나타낸다. 회로(400)는 도 1의 시스템(100)에 따른 회로 요소들의 일 실시예를 나타낼 수 있다. 어레이(410)는 비트라인(422)과 워드라인(424)의 교차 지점에 메모리 셀(420)을 포함하는 메모리 어레이의 요소들을 나타낸다. 일 실시예에서, 어레이(410)는 상변화 메모리 요소들 또는 다른 바이트 어드레싱 가능한 메모리 기술을 포함한다. SA(감지 증폭기)(430)는 메모리 셀의 전압 레벨을 판독하고 판독을 위해 선택된 메모리 셀의 상태를 결정하는 감지 회로를 나타낸다. 하기에서 논의를 위해 메모리 셀(420)이 판독을 위해 선택된다고 가정하자. 따라서, 비트라인(422)은 선택된 비트라인이고, 워드라인(424)은 선택된 워드라인이다. 다른 워드라인들은 셀(420)을 판독하는 동안 선택해제될 수 있다.
먼저 비트라인 제어 로직 회로부터 시작하여, 일 실시예에서, Vpp는 비트라인 하이 전압이고, Vdm은 셀(420)에서 비트라인(422)에 원하는 전압을 제공하는 회로 요소를 드라이브한다. 일 실시예에서, 신호 Vdm은, 예를 들어 Vpp를 증가시키는 것에 의해, 비트라인(422)에 다수의 상이한 전압 레벨을 제공한다. GBLSELB는 글로벌 비트라인 선택 신호이고, LBLSELB는 로컬 비트라인 선택 신호이다. 로컬 비트라인(LBL)은 어레이(410) 내에 셀(420)에 의해 예시되어 있고, 비트라인에 접속되는 로컬 비트라인 경로이다. 다른 비트라인들은 유사한 회로 아키텍처를 가지고 있다.
워드라인 제어 로직 회로는, 일 실시예에서, 회로(400)는 워드라인(424)을 위한 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 포함한다. 다른 워드라인들은 유사한 아키텍처를 가질 것이다. 일 실시예에서, 로컬 워드라인 드라이버는 선택 신호 LWLSEL(로컬 워드라인 선택) 및 선택해제 신호 LWLDESEL(로컬 워드라인 선택해제)에 의해 제어된다. 로컬 워드라인은 LWL이라고 라벨링되고 어레이(410) 내에 예시되어 있고, 전술한 로컬 워드라인 경로에 대응한다. LWLDESEL은 선택되지 않는 경우, 로컬 워드라인 경로를 접지 상태로 유지한다. 글로벌 워드라인은 GWL이라고 라벨링되고 로컬 워드라인 드라이버의 다른 쪽에 예시되어 있고, 홀딩 커패시터(holding capacitor)를 포함할 수 있다. GWL은 전술한 글로벌 워드라인 경로에 대응하고, 다수의 워드라인에 적용된다(글로벌 워드라인에 대해 다수의 로컬 워드라인이 있을 것이다). LWL 및 GWL은 회로(400)에서 별개의 노드들이라고 간주될 수 있다는 것을 이해할 것이다. 글로벌 워드라인 드라이버는 선택 신호 GWLSEL(글로벌 워드라인 선택)에 의해 제어될 수 있다. GWLDESEL은 선택되지 않는 경우, 글로벌 워드라인 경로를 접지 상태로 유지한다. 따라서, 일 실시예에서, 워드라인은, GWL 선택 신호 및 LWL 선택 신호들에 의해 도시된 바와 같이, 2개의 디코딩 레벨을 갖는다. 따라서, 회로(400)는 멀티스테이지 판독을 위한 디코딩 회로 및/또는 제어 로직을 포함할 수 있다. 로컬 워드라인 경로 및 글로벌 워드라인 경로는 2 트랜지스터 아키텍처에 의해 인에이블 및 디스에이블되는 것으로 도시되어 있지만, 회로(400)는 어느 한쪽 또는 양쪽 경로에 대해 단일 트랜지스터 인에이블/디스에이블을 갖도록 수정될 수 있다는 것을 이해할 것이다. 일 실시예에서, 회로(400)의 아키텍처는 2 스테이지 판독 또는 3 스테이지 판독을 지원한다. 3보다 많은 스테이지를 갖는 멀티스테이지 판독을 제공하기 위해, 추가 회로 요소들(예컨대, 추가 커패시터 및 추가의 별도로 선택 가능한 트랜지스터)이 글로벌 워드라인 드라이버 회로에 포함될 필요가 있을 것이다. 일 실시예에서, 디코딩 회로는 멀티스테이지 판독을 위한 제어 로직과 동일하다. WLVDM은 멀티스테이지 판독의 준비로 워드라인이 충전되는 전압과 같이, 워드라인(424)에 인가되도록 요구되는 워드라인 전압을 나타낸다.
일 실시예에서, 전압 레벨 WLVDM은 비트라인 전압원에 대해 도시되어 있는 것과 유사한 회로 아키텍처에 의해 생성된다. NOLIMRD는 전압 WLVDM을 워드라인에 전달하는 선택 신호를 나타낸다. HNREG도 회로(400) 내의 노드라고 간주될 수 있고, 워드라인(424)을 감지 회로에 접속한다. 감지 회로는 감지 증폭기(430)이거나 이를 포함할 수 있다. SA(430)는 하나 이상의 인에이블 신호(인에이블(enable)를 위해 포괄적으로 "EN"이라고 라벨링됨)를 포함한다. SMINHBITFLT는 휴지 선택 신호(idle select signal)를 나타내고, 이 신호는 시스템이 알려진 상태로부터 시작하는 것을 가능하게 할 수 있다. HNBQ는 감지 증폭기 입력 라인들을 리셋하는 것을 가능하게 한다.
회로(400)는 전술한 바와 같이 멀티스테이지 동작들을 인에이블할 수 있다. 일 실시예에서, 회로(400)는 일반적으로 다음과 같이 워드라인(424), 비트라인(422)의 교차 지점에 있는 셀(420)에 대한 멀티스테이지 판독을 실행하도록 동작한다. 도시된 다른 워드라인은 다른 워드라인의 로컬 선택해제 트랜지스터에 -2V를 인가하고, 워드라인의 선택 트랜지스터에 신호 VNN을 인가하는 것에 의해 선택해제된다. 시스템은 로컬 선택과 글로벌 선택을 가능하게 한다(GWLSEL 및 LWLSEL은 각자의 드라이버 회로 요소들을 인에이블하도록 설정된다). 그 후 시스템은 NOLIMRD와 연관된 회로 요소들이 워드라인(424)을 WLVDM으로 충전하는 것을 가능하게 하는 선택 신호를 생성할 수 있다. 그 후 시스템은 NOLIMRD를 선택해제하고 GWLSEL을 선택해제하여 GWL 노드에서 워드라인(424)을 플로팅시키거나, GWL 노드에서 드라이버로부터 워드라인(424)을 격리시킬 수 있다. 시스템은 글로벌 워드라인이 플로팅할 때 VDM 및 GBLSELB 및 LBLSELB를 인에이블하고 Vpp를 증가시키기 시작할 수 있다. 3 스테이지 판독을 위해, 시스템은 글로벌 워드라인을 플로팅시키기 전에 Vpp를 증가시킬 수 있다. 일 실시예에서, 시스템은 그 후 LWLSEL을 선택해제하고 로컬 워드라인을 플로팅시키거나 LWL 노드에서 드라이버로부터 워드라인(424)을 분리시키고, 다시 Vpp를 증가시킬 수 있다. 비트라인 전압 전위가 셀(420)에 대한 임계점에 도달할 때마다, 비트라인 전압은 메모리 셀을 통하여 워드라인(424)으로 클리어된다(clear). 임계값을 넘은 후에, 셀(420)은 턴오프된다. 그 후 시스템은 GWLSEL 및 LWLSEL을 선택하여 워드라인(424)으로부터 HNREG를 충전할 수 있다. 그 후 시스템은 SA(430)를 인에이블하고 HNREG를 기준 전압과 비교하여 메모리 셀이 트리거하였는지를 확인한다. SA(430)의 출력은 구체적으로 도시되어 있지 않지만, 메모리 셀이 트리거하였는지 여부를 나타낼 것이다.
도 5는 다수의 스테이지들에서의 판독을 위한 프로세스(500)의 일 실시예의 흐름도이다. 일 실시예에서, 시스템이 메모리 디바이스 및 이 메모리 디바이스에 저장된 데이터에 액세스하는 프로세서를 포함하고, 프로세서는 메모리 액세스 커맨드를 생성한다. 일 실시예에서, 메모리 디바이스는 바이트 어드레싱 가능한 비휘발성 메모리 디바이스이고 전통적인 비휘발성 메모리 디바이스를 대체할 수 있다. 액세스 커맨드는 판독 커맨드일 수 있다.
메모리 디바이스는 프로세서로부터 판독 요청을 수신하고 판독 요청과 연관된 어드레스를 디코딩하고, 이는 판독을 위해 선택된 메모리 셀의 로케이션을 디코딩하는 것을 포함할 것이다(502). 이 디코딩은 메모리 셀과 연관된 비트라인 및 워드라인을 식별하는 것을 포함한다. 일 실시예에서, 선택된 비트라인 및 선택된 워드라인과 연관된 제어 로직은 워드라인을 선택된 워드라인 판독 전압으로 충전하도록 글로벌 워드라인 및 로컬 워드라인을 드라이브한다(504). 그 후 제어 로직은 워드라인을 드라이버 회로들로부터 격리시키기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 선택적으로 선택해제할 수 있다. 워드라인 드라이버의 전부 또는 일부의 각각의 선택해제는 판독 스테이지라고 간주될 수 있다(506).
일 실시예에서, 플로트 로컬 판독 스테이지 외에도 2 이상의 플로트 글로벌 판독 스테이지가 있을 수 있다. 일 실시예에서, 하나의 플로트 글로벌 판독 스테이지 및 하나의 플로트 로컬 판독 스테이지가 있다. 일 실시예에서, 제어 로직은 글로벌 워드라인 경로 또는 로컬 워드라인 경로를 플로팅시키기 전에 비트라인을 증가시킨다. 판독 스테이지에 따라서, 제어 로직은 글로벌 워드라인 경로의 전부 또는 일부를 플로팅시키거나(508 글로벌 분기), 또는 로컬 워드라인 경로를 플로팅시킬 것이다(508 로컬 분기). 글로벌 플로트 스테이지를 위해, 제어 로직은 글로벌 워드라인 경로의 노드에서 워드라인을 격리시키기 위해 글로벌 워드라인 경로의 일부를 선택해제할 수 있다(510). 로컬 플로트 스테이지를 위해, 제어 로직은 로컬 워드라인 경로에서 워드라인을 격리시키기 위해 로컬 워드라인 경로를 선택해제할 수 있다(512). 일 실시예에서, 제어 로직은 임의의 로컬 플로트 스테이지들에 들어가기 전에 모든 글로벌 플로트 스테이지를 수행한다. 일 실시예에서, 글로벌 플로트 스테이지 또는 로컬 플로트 스테이지 후에, 제어 로직은 워드라인 경로가 플로팅인 동안 비트라인 전압을 증가시킨다(514). 제어 로직은 비트라인을 현재 판독 스테이지 동안 메모리 셀에 의해 보이는 캐패시턴스에 대응하는 상이한 전압 레벨들로 증가시킬 수 있다. 따라서, 각각의 판독 스테이지(글로벌이든 로컬이든)는 연관된 캐패시턴스(캐패시턴스가 감소하는 순서로 순차적으로 스테이지들에 들어가는 경우) 및 연관된 비트라인 전압(각각의 스테이지가 증가하는 비트라인 전압 레벨을 가지는 경우)을 갖는다.
현재 판독 스테이지가 워드라인 캐패시턴스의 마지막 변화 및 대응하는 비트라인 전압 증가에 대응하는 마지막 판독 스테이지가 아니라면(516 아니오 분기), 제어 로직은 다음 판독 스테이지에 들어가고(506), 워드라인 경로의 전부 또는 일부를 선택해제하고 비트라인 전압을 증가시키는 것에 의해 워드라인의 캐패시턴스를 다시 변화시킨다. 현재 판독 스테이지가 마지막 스테이지라면(516 예 분기), 제어 로직은 메모리 셀의 상태를 감지할 수 있다(518).
제어 로직은 비트라인 전압을 감소시킬 수 있다(520). 제어 로직은 HNREG 노드를 워드라인 전압으로 충전하기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 선택할 수 있다(522). 그 후 감지 회로는 선택된 메모리 셀의 비트 값을 결정하기 위해 기준 전압에 대하여 HNREG를 감지한다(524). 일 실시예에서, 셀 상태의 감지는 모든 판독 스테이지 이후에 한 번이 아니라, 각각의 별개의 판독 스테이지의 말미에 수행된다.
도 6은 멀티스테이지 판독들이 구현될 수 있는 컴퓨팅 시스템의 일 실시예의 블록도이다. 시스템(600)은 본 명세서에서 설명된 임의의 실시예에 따른 컴퓨팅 디바이스를 나타내고, 랩톱 컴퓨터, 저장소 디바이스, 데스크톱 컴퓨터, 서버, 게이밍 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터, 라우팅 또는 스위칭 디바이스, 또는 다른 전자 디바이스일 수 있다. 시스템(600)은 시스템(600)을 위한 명령어들의 처리, 동작 관리 및 실행을 제공하는 프로세서(620)를 포함한다. 프로세서(620)는 임의의 유형의 마이크로프로세서, 중앙 처리 유닛(CPU), 프로세싱 코어, 또는 시스템(600)을 위한 프로세싱을 제공하는 다른 프로세싱 하드웨어를 포함할 수 있다. 프로세서(620)는 시스템(600)의 전체적인 동작을 제어하고, 하나 이상의 프로그래밍가능한 범용 또는 특수 목적 마이크로프로세서, DSP(digital signal processor), 프로그램가능한 컨트롤러, ASIC(application specific integrated circuit), PLD(programmable logic device) 등, 또는 그러한 디바이스들의 조합이거나 그것을 포함할 수 있다.
메모리 서브시스템(630)은 시스템(600)의 메인 메모리를 나타내고, 프로세서(620)에 의해 실행될 코드, 또는 루틴을 실행하는 데에 이용될 데이터 값들을 위한 임시 저장소를 제공한다. 메모리 서브시스템(630)은 판독 전용 메모리(ROM), 플래시 메모리, 하나 이상의 각종 랜덤 액세스 메모리(RAM), 또는 다른 메모리 디바이스, 또는 그러한 디바이스들의 조합과 같은 하나 이상의 메모리 디바이스들을 포함할 수 있다. 메모리 서브시스템(630)은 특히, 시스템(600) 내에서의 명령어들의 실행을 위한 소프트웨어 플랫폼을 제공하는 운영 체제(OS)(636)를 저장하고 호스팅한다. 추가로, 시스템(600)의 프로세싱 및 로직을 제공하는 다른 명령어들(638)이 메모리 서브시스템(630)으로부터 저장 및 실행된다. OS(636) 및 명령어들(638)은 프로세서(620)에 의해 실행된다. 메모리 서브시스템(630)은 그것이 데이터, 명령어들, 프로그램들, 또는 기타 항목들을 저장하는 메모리 디바이스(632)를 포함한다. 일 실시예에서, 메모리 서브시스템은, 커맨드들을 생성하여 메모리 디바이스(632)로 발행하기 위한 메모리 컨트롤러인 메모리 컨트롤러(634)를 포함한다. 메모리 컨트롤러(634)는 프로세서(620)의 물리적 부분일 수 있다.
프로세서(620) 및 메모리 서브시스템(630)은 버스/버스 시스템(610)에 접속된다. 버스(610)는 적절한 브리지, 어댑터 및/또는 컨트롤러에 의해 접속된 임의의 하나 이상의 별개의 물리 버스, 통신 라인/인터페이스, 및/또는 점-대-점 접속을 나타내는 추상적 개념(abstraction)이다. 그러므로, 버스(610)는 예를 들어 시스템 버스, PCI(Peripheral Component Interconnect) 버스, 하이퍼트랜스포트(HyperTransport) 또는 ISA(industry standard architecture) 버스, SCSI(small computer system interface) 버스, USB(universal serial bus), 또는 IEEE(Institute of Electrical and Electronics Engineers) 표준 1394 버스(통상적으로 "파이어와이어"라고 지칭됨) 중 하나 이상을 포함할 수 있다. 또한, 버스(610)의 버스들은 네트워크 인터페이스(650) 내의 인터페이스들에 대응할 수 있다.
시스템(600)은 또한 버스(610)에 접속된 하나 이상의 입력/출력(I/O) 인터페이스(들)(640), 네트워크 인터페이스(650), 하나 이상의 내부 대용량 저장 디바이스(들)(660), 및 주변장치 인터페이스(670)를 포함한다. I/O 인터페이스(640)는 사용자가 그를 통하여 시스템(600)과 상호작용(예를 들어, 비디오, 오디오 및/또는 영숫자 인터페이싱)하는 하나 이상의 인터페이스 컴포넌트를 포함할 수 있다. 네트워크 인터페이스(650)는 시스템(600)에게 하나 이상의 네트워크를 통해 원격 디바이스들(예를 들어, 서버, 다른 컴퓨팅 디바이스들)과 통신하는 능력을 제공한다. 네트워크 인터페이스(650)는 이더넷 어댑터, 무선 상호접속 컴포넌트, USB(universal serial bus), 또는 다른 유선 또는 무선의 표준 기반 또는 전용 인터페이스를 포함할 수 있다.
저장소(660)는 하나 이상의 자기, 고체 상태(solid state) 또는 광학 기반 디스크, 또는 그들의 조합과 같이, 대량의 데이터를 비휘발성으로 저장하기 위한 임의의 통상의 매체이거나 그것을 포함할 수 있다. 저장소(660)는 코드 또는 명령어들 및 데이터(662)를 지속적인 상태로 유지한다(즉, 시스템(600)에의 전력이 일시중단되더라도 값이 보유됨). 저장소(660)는 포괄적으로 "메모리"라고 간주될 수 있지만, 메모리(630)는 프로세서(620)에 명령어들을 제공하기 위한 실행 또는 운영 메모리이다. 저장소(660)가 비휘발성인 반면, 메모리(632)는 휘발성 메모리를 포함할 수 있다(즉, 시스템(600)에의 전력이 일시중단되면, 데이터의 값 또는 상태가 불확실(indeterminate)임).
주변장치 인터페이스(670)는 위에서 구체적으로 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변장치들은 일반적으로 시스템(600)에 의존적으로 접속하는 디바이스들을 지칭한다. 의존적인 접속은, 시스템(600)이 그 위에서 동작을 실행하고 사용자 상호작용에 이용할 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 것이다.
일 실시예에서, 프로세서(620)는 메모리 서브시스템(630) 및/또는 저장소(660)(예컨대, 바이트 어드레싱 가능한 메모리를 포함할 수 있는 비휘발성 메모리 기술을 이용하는 솔리드 스테이트 드라이브(SSD))에 저장된 데이터에 대해 동작들을 실행한다. 이 동작은 본 명세서에 기술된 임의의 실시예에 따른 멀티스테이지 판독을 수행할 수 있는 메모리 또는 저장 디바이스에 대한 메모리 액세스 동작을 포함할 수 있다. 멀티스테이지 판독은 선택된 메모리 셀의 비트라인 전압을 별개의 이산적 전압 레벨들로 증가시키는 것을 포함한다. 일 실시예에서, 시스템은 선택된 워드라인의 캐패시턴스를 제어하는 것과 함께 비트라인 전압을 증가시킬 수 있다. 멀티스테이지 판독은 판독 동작 동안에 향상된 감지 마진 및/또는 메모리 셀을 통한 향상된 최악의 경우의 전류 인출로 판독 동작이 일어나게 해준다.
도 7은 멀티스테이지 판독들이 구현될 수 있는 모바일 디바이스의 일 실시예의 블록도이다. 디바이스(700)는 컴퓨팅 태블릿, 고성능 서버, 휴대 전화 또는 스마트폰, 무선 가능 e-리더(wireless enabled e-reader), 웨어러블 컴퓨팅 디바이스(wearable computing device), 울트라북, 또는 기타 모바일 디바이스 등의 모바일 컴퓨팅 디바이스를 나타낸다. 컴포넌트들 중 특정한 것이 일반적으로 도시되어 있고, 이러한 디바이스의 모든 컴포넌트들이 디바이스(700)에 도시되지는 않는다는 것이 이해될 것이다.
디바이스(700)는 디바이스(700)의 주된 프로세싱 동작들을 수행하는 프로세서(710)를 포함한다. 프로세서(710)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그램가능한 로직 디바이스들, 또는 다른 프로세싱 수단과 같은 하나 이상의 물리적 디바이스들을 포함할 수 있다. 프로세서(710)에 의해 수행되는 프로세싱 동작들은 그 위에서 애플리케이션 및/또는 디바이스 기능이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 프로세싱 동작은 인간 사용자 또는 다른 디바이스와의 I/O(입력/출력)에 관련된 동작, 전력 관리에 관련된 동작, 및/또는 디바이스(700)를 다른 디바이스에 접속시키는 것에 관련된 동작을 포함한다. 프로세싱 동작들은 또한, 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.
일 실시예에서, 디바이스(700)는 컴퓨팅 디바이스에 오디오 기능을 제공하는 것에 관련된 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로) 및 소프트웨어(예를 들어, 드라이버, 코덱) 컴포넌트들을 나타내는 오디오 서브시스템(720)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력과, 마이크로폰 입력을 포함할 수 있다. 이러한 기능들을 위한 디바이스들은 디바이스(700)에 통합될 수 있거나, 디바이스(700)에 접속될 수 있다. 일 실시예에서, 사용자는 프로세서(710)에 의해 수신되고 프로세싱되는 오디오 커맨드들을 제공함으로써 디바이스(700)와 상호작용한다.
디스플레이 서브시스템(730)은 사용자가 컴퓨팅 디바이스와 상호작용하기 위한 시각 및/또는 촉각 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스) 및 소프트웨어(예를 들어, 드라이버) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(730)은 디스플레이를 사용자에게 제공하기 위해 사용되는 특정한 스크린 또는 하드웨어 디바이스를 포함하는 디스플레이 인터페이스(732)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(732)는 디스플레이와 관련된 적어도 일부 프로세싱을 수행하기 위해 프로세서(710)와는 별개인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(730)은 사용자에게 출력 및 입력 모두를 제공하는 터치스크린 디바이스를 포함한다.
I/O 컨트롤러(740)는 사용자와의 상호작용과 관련된 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 컨트롤러(740)는 오디오 서브시스템(720) 및/또는 디스플레이 서브시스템(730)의 일부인 하드웨어를 관리하도록 동작할 수 있다. 추가로, I/O 컨트롤러(740)는 디바이스(700)에 접속되는 추가의 디바이스들에 대한 접속 포인트를 예시하고, 이 접속 포인트를 통해, 사용자가 시스템과 상호작용할 수 있다. 예를 들어, 디바이스(700)에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스들, 또는 카드 판독기들 또는 다른 디바이스들과 같은 특정한 애플리케이션들과 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, I/O 컨트롤러(740)는 오디오 서브시스템(720) 및/또는 디스플레이 서브시스템(730)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(700)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 커맨드들을 제공할 수 있다. 부가적으로, 오디오 출력은 디스플레이 출력 대신, 또는 그에 부가하여 제공될 수 있다. 다른 일례에서, 디스플레이 서브시스템이 터치스크린을 포함하면, 디스플레이 디바이스는 I/O 컨트롤러(740)에 의해 적어도 부분적으로 관리될 수 있는 입력 장치로서 또한 동작한다. I/O 컨트롤러(740)에 의해 관리되는 I/O 기능들을 제공하기 위한 디바이스(700) 상의 추가의 버튼들 또는 스위치들이 또한 존재할 수 있다.
일 실시예에서, I/O 컨트롤러(740)는 가속도계, 카메라, 광 센서 또는 다른 환경 센서, 자이로스코프, GPS(global positioning system), 또는 디바이스(700) 내에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 직접적인 사용자 상호작용의 부분일 수 있을 뿐 아니라, (잡음에 대한 필터링, 휘도 검출을 위한 디스플레이의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들과 같은) 시스템의 동작들에 영향을 주도록 시스템에 환경 입력을 제공하는 것일 수 있다. 일 실시예에서, 디바이스(700)는 배터리 전력 사용, 배터리의 충전, 및 절전 동작과 관련된 특징들을 관리하는 전력 관리부(750)를 포함한다.
메모리 서브시스템(760)은 디바이스(700) 내에 정보를 저장하기 위한 메모리 디바이스(들)(762)을 포함한다. 메모리 서브시스템(760)은 비휘발성(메모리 장치로의 전력이 일시중단되는 경우 상태가 변하지 않음) 및/또는 휘발성(메모리 장치로의 전력이 일시중단되는 경우 상태가 불확실함) 메모리 디바이스들을 포함할 수 있다. 메모리(760)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 다른 데이터 뿐만 아니라 시스템(700)의 애플리케이션들 및 기능들의 실행에 관한 시스템 데이터(장기간 또는 일시적)를 저장할 수 있다. 일 실시예에서, 메모리 서브시스템(760)은 (시스템(700)의 제어의 일부인 것으로도 생각될 수 있고 잠재적으로 프로세서(710)의 일부인 것으로 생각될 수 있는) 메모리 컨트롤러(764)를 포함한다. 메모리 컨트롤러(764)는, 커맨드들을 생성하여 메모리 디바이스(762)로 발행하기 위한 스케줄러를 포함한다.
접속성(connectivity)(770)은 디바이스(700)가 외부 디바이스들과 통신할 수 있도록 하기 위한 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버, 프로토콜 스택들)을 포함한다. 외부 디바이스는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별개의 디바이스들은 물론, 헤드셋들, 프린터들 또는 다른 디바이스들과 같은 주변기기들과 같은 별개의 디바이스들일 수 있다.
접속성(770)은 다수의 상이한 타입의 접속성을 포함할 수 있다. 일반화하기 위해, 셀룰러 접속성(772) 및 무선 접속성(774)을 갖는 디바이스(700)가 예시되어 있다. 셀룰러 접속성부(772)는 일반적으로, GSM(global system for mobile communication) 또는 변형물들 또는 파생물들, CDMA(code division multiple access) 또는 변형물들 또는 파생물들, TDM(time division multiple access) 또는 변형물들 또는 파생물들, LTE(long term evolution - "4G"로서도 또한 지칭됨), 또는 다른 셀룰러 서비스 표준을 통해 제공되는 것과 같이, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 접속성을 지칭한다. 무선 접속성(774)은 셀룰러가 아닌 무선 접속성을 지칭하며, (블루투스와 같은) 개인 영역 네트워크, (WiFi와 같은) 근거리 네트워크, 및/또는 (WiMax와 같은) 광역 네트워크, 또는 다른 무선 통신을 포함할 수 있다. 무선 통신은 비-고체 매체(non-solid medium)를 통한 변조된 전자기 방사의 이용을 통한 데이터의 전달을 지칭한다. 유선 통신은 고체 통신 매체를 통해 발생한다.
주변 접속들(780)은 주변 접속을 이루기 위한 하드웨어 인터페이스들 및 커넥터들 뿐만 아니라 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 디바이스(700)는 다른 컴퓨팅 디바이스들로의 주변 디바이스들("으로(to)"(782)) 뿐만 아니라 그에 접속된 주변 디바이스들("로부터(from)"(784)) 양자일 수 있다는 것이 이해될 것이다. 디바이스(700)는 통상적으로 디바이스(700) 상의 콘텐츠를 관리(예를 들어, 다운로드 및/또는 업로딩, 변경, 동기화)하는 것과 같은 목적을 위해 다른 컴퓨팅 디바이스들에 접속하기 위한 "도킹" 커넥터를 갖는다. 추가로, 도킹 커넥터는 예를 들어, 시청각 또는 다른 시스템들로의 콘텐츠 출력을 디바이스(700)가 제어하게 하는 특정한 주변기기들에 디바이스(700)가 접속되게 할 수 있다.
사설 도킹 커넥터 또는 다른 사설 접속 하드웨어에 부가하여, 디바이스(700)는 공통 또는 표준-기반 커넥터들을 통해 주변 접속들(780)을 이룰 수 있다. 공통 타입들은 USB(Universal Serial Bus) 커넥터(다수의 상이한 하드웨어 인터페이스들 중 임의의 인터페이스를 포함할 수 있음), MDP(MiniDisplayPort)를 포함하는 디스플레이포트(DisplayPort), HDMI(High Definition Multimedia Interface), 파이어와이어(Firewire) 또는 다른 유형을 포함할 수 있다.
일 실시예에서, 프로세서(710)는 메모리 서브시스템(760)(예컨대, 바이트 어드레싱 가능한 메모리를 포함할 수 있는 비휘발성 메모리 기술을 이용하는 솔리드 스테이트 드라이브(SSD))에 저장된 데이터에 대해 동작들을 실행한다. 이 동작들은 본 명세서에 기술된 임의의 실시예에 따른 멀티스테이지 판독을 수행할 수 있는 메모리 또는 저장 디바이스에 대한 메모리 액세스 동작을 포함할 수 있다. 멀티스테이지 판독은 선택된 메모리 셀의 비트라인 전압을 별개의 이산적 전압 레벨들로 증가시키는 것을 포함한다. 일 실시예에서, 시스템은 선택된 워드라인의 캐패시턴스를 제어하는 것과 함께 비트라인 전압을 증가시킬 수 있다. 멀티스테이지 판독은 판독 동작 동안에 향상된 감지 마진 및/또는 메모리 셀을 통한 향상된 최악의 경우의 전류 인출로 판독 동작이 일어나게 해준다.
일 양태에서, 방법은 판독을 위해 선택된 메모리 셀을 갖는 메모리 디바이스의 워드라인을 충전하는 단계; 워드라인으로부터 메모리 셀을 판독하는 감지 회로에 글로벌 워드라인 경로를 접속시키는 글로벌 워드라인 드라이버를 인에이블하고, 로컬 워드라인 경로를 글로벌 워드라인 경로에 접속시키는 로컬 워드라인 드라이버를 인에이블하는 단계; 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하는 단계; 선택된 메모리 셀의 비트라인에 초기 전압을 인가하는 단계; 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 단계; 비트라인에 고전압을 인가하는 단계; 및 선택된 메모리 셀을 판독하도록 메모리 셀을 감지 회로에 접속하기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하는 단계를 포함한다.
일 실시예에서, 메모리 셀은 상변화 메모리 소자를 포함한다. 일 실시예에서, 비트라인에 인가되는 초기 전압 및 고전압은 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는다. 일 실시예에서, 초기 전압을 인가하는 단계는 로컬 워드라인 드라이버를 디스에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 단계를 더 포함한다. 일 실시예에서, 고전압을 인가하는 단계는 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 단계를 더 포함한다. 일 실시예에서, 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 디스에이블하는 단계는 메모리 셀에서 보여지는 워드라인의 캐패시턴스를 동적으로 변화시키는 단계를 포함한다. 일 실시예에서, 방법은 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 비트라인 전압을 증가시키는 단계를 더 포함한다. 일 실시예에서, 방법은 초기 전압을 비트라인에 인가한 후 그리고 고전압을 비트라인에 인가한 후에, 메모리 셀을 판독하도록 감지 회로에 접속하기 위해, 초기 전압을 비트라인에 인가한 후에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버 양자를 인에이블하는 단계를 더 포함한다.
일 양태에서, 워드라인과 비트라인 사이에 메모리 셀을 갖는 메모리 디바이스는 메모리 셀이 판독 동작을 위해 선택되는 경우 메모리 셀을 판독하는 감지 회로; 연관된 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 갖는 워드라인 - 글로벌 워드라인 드라이버는 글로벌 워드라인 경로를 워드라인에 선택적으로 접속시키는 것이고 로컬 워드라인 드라이버는 로컬 워드라인 경로를 글로벌 워드라인 경로에 선택적으로 접속시키는 것이고, 워드라인은 메모리 셀을 판독하기 위해 글로벌 워드라인 경로 및 로컬 워드라인 경로를 통해 감지 회로에 접속됨 -; 다수의 전압 레벨을 비트라인에 선택적으로 인가하는 연관된 비트라인 드라이버를 갖는 비트라인; 및 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 선택적으로 인에이블 및 디스에이블하고, 비트라인 드라이버로 하여금 비트라인에 전압 레벨을 인가하게 하는 로직을 포함하고; 로직은 워드라인이 판독 전압으로 충전된 후에 로컬 워드라인 드라이버를 인에이블된 상태로 유지하면서 글로벌 워드라인 드라이버를 디스에이블하는 것이고, 로직은 글로벌 워드라인 드라이버가 디스에이블되고 로컬 워드라인 드라이버가 인에이블되어 있는 동안 비트라인 드라이버로 하여금 비트라인에 초기 전압을 인가하게 하는 것이고; 로직은 또한 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 것이고, 로직은 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버가 디스에이블되어 있는 동안, 비트라인 드라이버로 하여금 초기 전압보다 더 높은 제2 전압을 비트라인에 인가하게 하는 것이다.
일 실시예에서, 메모리 셀은 상변화 메모리 소자를 포함한다. 일 실시예에서, 비트라인에 인가되는 초기 전압 및 제2 전압은 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는다. 일 실시예에서, 로직은 감지 회로가 메모리 셀을 판독하기 전에 글로벌 워드라인 드라이버가 디스에이블되고 로컬 워드라인 드라이버가 인에이블되어 있는 동안 비트라인 드라이버로 하여금 초기 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 비트라인에 인가하게 하는 것이다. 일 실시예에서, 로직은 감지 회로가 메모리 셀을 판독하기 전에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버가 디스에이블되어 있는 동안 비트라인 드라이버로 하여금 제2 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 비트라인에 인가하게 하는 것이다. 일 실시예에서, 로직은 메모리 셀에서 보여지는 워드라인의 캐패시턴스를 동적으로 변화시키기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 디스에이블하는 것이다. 일 실시예에서, 로직은 또한 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 비트라인 전압을 증가시키는 것이다. 일 실시예에서, 로직은 또한 비트라인 드라이버가 초기 전압을 인가한 후 그리고 비트라인 드라이버가 제2 전압을 인가한 후, 이들 모두 이후에, 메모리 셀을 판독하도록 메모리 셀을 감지 회로에 접속하기 위해, 비트라인 드라이버로 하여금 초기 전압을 비트라인에 인가하게 한 후에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버 양자를 인에이블하는 것이다.
일 양태에서, 전자 디바이스는 데이터를 저장하기 위해 워드라인과 비트라인 사이에 메모리 셀을 갖는 메모리 디바이스 - 메모리 디바이스는 메모리 셀이 판독 동작을 위해 선택되는 경우 메모리 셀을 판독하는 감지 회로; 연관된 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 갖는 워드라인 - 글로벌 워드라인 드라이버는 글로벌 워드라인 경로를 워드라인에 선택적으로 접속시키는 것이고 로컬 워드라인 드라이버는 로컬 워드라인 경로를 글로벌 워드라인 경로에 선택적으로 접속시키는 것이고, 워드라인은 메모리 셀을 판독하기 위해 글로벌 워드라인 경로 및 로컬 워드라인 경로를 통해 감지 회로에 접속됨 -; 다수의 전압 레벨을 비트라인에 선택적으로 인가하는 연관된 비트라인 드라이버를 갖는 비트라인; 및 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 선택적으로 인에이블 및 디스에이블하고, 비트라인 드라이버로 하여금 비트라인에 전압 레벨을 인가하게 하는 로직을 포함하고; 로직은 워드라인이 판독 전압으로 충전된 후에 로컬 워드라인 드라이버를 인에이블된 상태로 유지하면서 글로벌 워드라인 드라이버를 디스에이블하는 것이고, 로직은 글로벌 워드라인 드라이버가 디스에이블되고 로컬 워드라인 드라이버가 인에이블되어 있는 동안 비트라인 드라이버로 하여금 비트라인에 초기 전압을 인가하게 하는 것이고; 로직은 또한 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 것이고, 로직은 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버가 디스에이블되어 있는 동안, 비트라인 드라이버로 하여금 초기 전압보다 더 높은 제2 전압을 비트라인에 인가하게 하는 것임 -; 및 메모리 디바이스로부터 액세스되는 데이터에 기초하여 디스플레이를 생성하도록 접속된 터치스크린 디스플레이를 포함한다.
일 실시예에서, 메모리 셀은 상변화 메모리 소자를 포함한다. 일 실시예에서, 비트라인에 인가되는 초기 전압 및 제2 전압은 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는다. 일 실시예에서, 로직은 감지 회로가 메모리 셀을 판독하기 전에 글로벌 워드라인 드라이버가 디스에이블되고 로컬 워드라인 드라이버가 인에이블되어 있는 동안 비트라인 드라이버로 하여금 초기 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 비트라인에 인가하게 하는 것이다. 일 실시예에서, 로직은 감지 회로가 메모리 셀을 판독하기 전에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버가 디스에이블되어 있는 동안 비트라인 드라이버로 하여금 제2 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 비트라인에 인가하게 하는 것이다. 일 실시예에서, 로직은 메모리 셀에서 보여지는 워드라인의 캐패시턴스를 동적으로 변화시키기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 디스에이블하는 것이다. 일 실시예에서, 로직은 또한 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 비트라인 전압을 증가시키는 것이다. 일 실시예에서, 로직은 또한 비트라인 드라이버로 하여금 초기 전압을 인가한 후 그리고 비트라인 드라이버가 제2 전압을 인가한 후에, 메모리 셀을 판독하도록 메모리 셀을 감지 회로에 접속하기 위해, 비트라인 드라이버로 하여금 초기 전압을 비트라인에 인가하게 한 후에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하는 것이다.
일 양태에서, 실행될 때 멀티스테이지 메모리 셀 판독을 수행하기 위한 동작들을 수행하는, 콘텐츠가 저장되어 있는 컴퓨터 판독 가능 저장 매체를 포함하는 제조물로서, 동작들은 판독을 위해 선택된 메모리 셀을 갖는 메모리 디바이스의 워드라인을 충전하는 것; 워드라인으로부터 메모리 셀을 판독하는 감지 회로에 글로벌 워드라인 경로를 접속시키는 글로벌 워드라인 드라이버를 인에이블하고, 로컬 워드라인 경로를 글로벌 워드라인 경로에 접속시키는 로컬 워드라인 드라이버를 인에이블하는 것; 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하는 것; 선택된 메모리 셀의 비트라인에 초기 전압을 인가하는 것; 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 것; 비트라인에 고전압을 인가하는 것; 및 선택된 메모리 셀을 판독하도록 메모리 셀을 감지 회로에 접속하기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하는 것을 포함한다.
일 실시예에서, 메모리 셀은 상변화 메모리 소자를 포함한다. 일 실시예에서, 비트라인에 인가되는 초기 전압 및 고전압은 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는다. 일 실시예에서, 초기 전압을 인가하기 위한 콘텐츠는 로컬 워드라인 드라이버를 디스에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하기 위한 콘텐츠를 더 포함한다. 일 실시예에서, 고전압을 인가하기 위한 콘텐츠는 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하기 위한 콘텐츠를 더 포함한다. 일 실시예에서, 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 디스에이블하기 위한 콘텐츠는 메모리 셀에서 보여지는 워드라인의 캐패시턴스를 동적으로 변화시키기 위한 콘텐츠를 포함한다. 일 실시예에서, 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 비트라인 전압을 증가시키기 위한 콘텐츠를 더 포함한다. 일 실시예에서, 초기 전압을 비트라인에 인가한 후 그리고 고전압을 비트라인에 인가한 후에, 메모리 셀을 판독하도록 감지 회로에 접속하기 위해, 초기 전압을 비트라인에 인가한 후에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버 양자를 인에이블하기 위한 콘텐츠를 더 포함한다.
일 양태에서, 멀티스테이지 메모리 셀 판독을 수행하는 장치는, 판독을 위해 선택된 메모리 셀을 갖는 메모리 디바이스의 워드라인을 충전하는 수단; 워드라인으로부터 메모리 셀을 판독하는 감지 회로에 글로벌 워드라인 경로를 접속시키는 글로벌 워드라인 드라이버를 인에이블하고, 로컬 워드라인 경로를 글로벌 워드라인 경로에 접속시키는 로컬 워드라인 드라이버를 인에이블하는 수단; 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하는 수단; 선택된 메모리 셀의 비트라인에 초기 전압을 인가하는 수단; 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 수단; 비트라인에 고전압을 인가하는 수단; 및 선택된 메모리 셀을 판독하도록 메모리 셀을 감지 회로에 접속하기 위해 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하는 수단을 포함한다.
일 실시예에서, 메모리 셀은 상변화 메모리 소자를 포함한다. 일 실시예에서, 비트라인에 인가되는 초기 전압 및 고전압은 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는다. 일 실시예에서, 초기 전압을 인가하는 수단은 로컬 워드라인 드라이버를 디스에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 수단을 더 포함한다. 일 실시예에서, 고전압을 인가하는 수단은 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 인에이블하기 전에 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 수단을 더 포함한다. 일 실시예에서, 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 디스에이블하는 수단은 메모리 셀에서 보여지는 워드라인의 캐패시턴스를 동적으로 변화시키는 수단을 포함한다. 일 실시예에서, 글로벌 워드라인 드라이버를 디스에이블하고 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 비트라인 전압을 증가시키는 수단을 더 포함한다. 일 실시예에서, 초기 전압을 비트라인에 인가한 후 그리고 고전압을 비트라인에 인가한 후에, 메모리 셀을 판독하도록 감지 회로에 접속하기 위해, 초기 전압을 비트라인에 인가한 후에 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버 양자를 인에이블하는 수단을 더 포함한다.
본 명세서에 설명된 흐름도들은 다양한 프로세스 액션들의 시퀀스의 예를 제공한다. 흐름도들은 소프트웨어 또는 펌웨어 루틴에 의해 실행될 동작들뿐 아니라 물리 동작들을 나타낼 수 있다. 일 실시예에 있어서, 흐름도는, 하드웨어 및/또는 소프트웨어로 구현될 수 있는 유한 상태 머신(FSM)의 상태를 예시할 수 있다. 특정한 시퀀스 또는 순서로 도시되어 있지만, 다르게 특정되지 않는 한, 동작들의 순서는 변경될 수 있다. 따라서, 예시된 실시예들은 오직 예로서만 이해되어야 하며, 프로세스는 다른 순서로 수행될 수 있으며, 일부 액션들은 병렬로 수행될 수 있다. 부가적으로, 하나 이상의 액션들이 다양한 실시예들에서 생략될 수 있으며; 따라서 모든 액션이 모든 실시예에서 요구되는 것은 아니다. 다른 프로세스 흐름들이 가능하다.
다양한 동작들 또는 기능들이 본 명세서에서 설명되는 한, 그들은 소프트웨어 코드, 명령어들, 구성 및/또는 데이터로서 기술되거나 정의될 수 있다. 콘텐츠는 직접적으로 실행가능물(executable)("오브젝트" 또는 "실행가능" 형태), 소스 코드, 또는 차분 코드(difference code)("델타(delta)" 또는 "패치(patch)" 코드)일 수 있다. 본 명세서에서 설명된 실시예들의 소프트웨어 콘텐츠는 콘텐츠가 저장된 제조 물품을 통해, 또는 통신 인터페이스를 통해 데이터를 송신하기 위해 통신 인터페이스를 동작시키는 방법을 통해 제공될 수 있다. 머신 판독가능한 저장 매체는 머신으로 하여금 설명된 기능들 또는 동작들을 수행하게 할 수 있으며, 기록가능/비-기록가능 매체들(예를 들어, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들 등)과 같이, 머신(예를 들어, 컴퓨팅 디바이스, 전자 시스템 등)에 의한 액세스가능한 형태로 정보를 저장하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 메모리 버스 인터페이스, 프로세서 버스 인터페이스, 인터넷 접속, 디스크 컨트롤러 등과 같은, 다른 디바이스에 통신하기 위한, 하드와이어(hardwired), 무선, 광학 등의 매체 중 임의의 것에 인터페이스하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 소프트웨어 콘텐트를 기술하는 데이터 신호를 제공하도록 통신 인터페이스를 준비시키기 위해 구성 파라미터들을 제공하고 및/또는 신호들을 송신하는 것에 의해 구성될 수 있다. 통신 인터페이스는 그 통신 인터페이스에 송신된 하나 이상의 커맨드 또는 신호들을 통해 액세스될 수 있다.
본 명세서에서 설명된 다양한 컴포넌트들은 설명된 동작들 또는 기능들을 수행하기 위한 수단일 수 있다. 본원에 설명된 각 컴포넌트는 소프트웨어, 하드웨어, 또는 이들의 조합을 포함한다. 그 컴포넌트들은 소프트웨어 모듈, 하드웨어 모듈, 특수 목적 하드웨어(예를 들면, 특수 용도의 하드웨어, ASIC(application specific integrated circuit), DSP(digital signal processor) 등), 내장된 컨트롤러, 하드와이어 회로 등으로서 구현될 수 있다.
본 명세서에서 설명된 것 이외에, 본 발명의 개시된 실시예들 및 구현들에 대하여 그들의 범위로부터 일탈하지 않고도 다양한 변형들이 행해질 수 있다. 그러므로, 본원에서의 예시들 및 예들은 제한적이 아닌 예시적인 의미에서 해석되어야 한다. 본 발명의 범위는 오로지 다음에 오는 특허청구범위의 참조에 의해 평가되어야 한다.

Claims (20)

  1. 판독을 위해 선택된 메모리 셀을 갖는 메모리 디바이스의 워드라인(wordline)을 충전하는 단계;
    상기 워드라인으로부터 상기 메모리 셀을 판독하는 감지 회로(sensing circuit)에 글로벌 워드라인 경로(global wordline path)를 접속시키는 글로벌 워드라인 드라이버(global wordline driver)를 인에이블하고, 로컬 워드라인 경로(local wordline path)를 상기 글로벌 워드라인 경로에 접속시키는 로컬 워드라인 드라이버(local wordline driver)를 인에이블하는 단계;
    상기 글로벌 워드라인 드라이버를 디스에이블하고 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하는 단계;
    상기 선택된 메모리 셀의 비트라인에 초기 전압을 인가하는 단계;
    상기 로컬 워드라인 드라이버를 디스에이블하고 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하는 단계;
    상기 비트라인에 고전압을 인가하는 단계; 및
    상기 선택된 메모리 셀을 판독하도록 상기 메모리 셀을 상기 감지 회로에 접속시키기 위해 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 인에이블하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 메모리 셀은 상변화 메모리(phase change memory) 소자를 포함하는 방법.
  3. 제1항에 있어서, 상기 비트라인에 인가되는 상기 초기 전압 및 상기 고전압은 상기 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는 방법.
  4. 제1항에 있어서, 상기 초기 전압을 인가하는 단계는 상기 로컬 워드라인 드라이버를 디스에이블하기 전에 상기 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 단계를 더 포함하는 방법.
  5. 제1항에 있어서, 상기 고전압을 인가하는 단계는 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 인에이블하기 전에 상기 비트라인에 다수의 상이한 이산적 전압 레벨을 인가하는 단계를 더 포함하는 방법.
  6. 제1항에 있어서, 상기 글로벌 워드라인 드라이버를 디스에이블하고 상기 로컬 워드라인 드라이버를 디스에이블하는 단계는 상기 메모리 셀에서 보여지는 상기 워드라인의 캐패시턴스를 동적으로 변화시키는 단계를 포함하는 방법.
  7. 제1항에 있어서, 상기 글로벌 워드라인 드라이버를 디스에이블하고 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 상기 비트라인 전압을 증가시키는(ramping) 단계를 더 포함하는 방법.
  8. 제1항에 있어서, 상기 초기 전압을 상기 비트라인에 인가한 후 그리고 상기 고전압을 상기 비트라인에 인가한 후에 상기 메모리 셀을 판독하도록 상기 감지 회로에 접속하기 위해, 상기 초기 전압을 상기 비트라인에 인가한 후에 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버 둘다를 인에이블하는 단계를 더 포함하는 방법.
  9. 워드라인과 비트라인 사이에 메모리 셀을 갖는 메모리 디바이스로서,
    상기 메모리 셀이 판독 동작을 위해 선택되는 경우 상기 메모리 셀을 판독하는 감지 회로;
    연관된 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 갖는 워드라인 - 상기 글로벌 워드라인 드라이버는 글로벌 워드라인 경로를 상기 워드라인에 선택적으로 접속시키고, 상기 로컬 워드라인 드라이버는 로컬 워드라인 경로를 상기 글로벌 워드라인 경로에 선택적으로 접속시키고, 상기 워드라인은 상기 메모리 셀을 판독하기 위해 상기 글로벌 워드라인 경로 및 상기 로컬 워드라인 경로를 통해 상기 감지 회로에 접속됨 -;
    다수의 전압 레벨을 상기 비트라인에 선택적으로 인가하는 연관된 비트라인 드라이버를 갖는 비트라인; 및
    상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 선택적으로 인에이블 및 디스에이블하고, 상기 비트라인 드라이버로 하여금 상기 비트라인에 전압 레벨을 인가하게 하는 로직
    을 포함하고,
    상기 로직은 상기 워드라인이 판독 전압으로 충전된 후에 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하면서 상기 글로벌 워드라인 드라이버를 디스에이블하고, 상기 로직은 상기 글로벌 워드라인 드라이버가 디스에이블되고 상기 로컬 워드라인 드라이버가 인에이블되어 있는 동안 상기 비트라인 드라이버로 하여금 상기 비트라인에 초기 전압을 인가하게 하고;
    상기 로직은 또한 상기 로컬 워드라인 드라이버를 디스에이블하고 상기 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하고, 상기 로직은 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버가 디스에이블되어 있는 동안, 상기 비트라인 드라이버로 하여금 상기 초기 전압보다 더 높은 제2 전압을 상기 비트라인에 인가하게 하는, 메모리 디바이스.
  10. 제9항에 있어서, 상기 메모리 셀은 상변화 메모리 소자를 포함하는, 메모리 디바이스.
  11. 제9항에 있어서, 상기 비트라인에 인가되는 상기 초기 전압 및 상기 제2 전압은 상기 메모리 디바이스의 메모리 셀들에 대한 프로세스 변동들로 인해 예상되는 문턱 전압 분포에 기초하여 결정되는 전압 레벨들을 갖는, 메모리 디바이스.
  12. 제9항에 있어서, 상기 로직은 상기 감지 회로가 상기 메모리 셀을 판독하기 전에 상기 글로벌 워드라인 드라이버가 디스에이블되고 상기 로컬 워드라인 드라이버가 인에이블되어 있는 동안 상기 비트라인 드라이버로 하여금 상기 초기 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 상기 비트라인에 인가하게 하는, 메모리 디바이스.
  13. 제9항에 있어서, 상기 로직은 상기 감지 회로가 상기 메모리 셀을 판독하기 전에 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버가 디스에이블되어 있는 동안 상기 비트라인 드라이버로 하여금 상기 제2 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 상기 비트라인에 인가하게 하는, 메모리 디바이스.
  14. 제9항에 있어서, 상기 로직은 상기 메모리 셀에서 보여지는 상기 워드라인의 캐패시턴스를 동적으로 변화시키기 위해 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 디스에이블하는, 메모리 디바이스.
  15. 제9항에 있어서, 상기 로직은, 상기 글로벌 워드라인 드라이버를 디스에이블하고 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 상기 비트라인 전압을 증가시키는 것을 더 포함하는 메모리 디바이스.
  16. 제9항에 있어서, 상기 로직은, 상기 비트라인 드라이버가 상기 초기 전압을 인가한 후 그리고 상기 비트라인 드라이버가 상기 제2 전압을 인가한 후에, 상기 메모리 셀을 판독하도록 상기 메모리 셀을 상기 감지 회로에 접속시키기 위해, 상기 비트라인 드라이버로 하여금 상기 초기 전압을 상기 비트라인에 인가하게 한 후에 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 인에이블하는 것을 더 포함하는 메모리 디바이스.
  17. 전자 디바이스로서,
    데이터를 저장하기 위해 워드라인과 비트라인 사이에 메모리 셀을 갖는 메모리 디바이스 - 상기 메모리 디바이스는,
    상기 메모리 셀이 판독 동작을 위해 선택되는 경우 상기 메모리 셀을 판독하는 감지 회로;
    연관된 글로벌 워드라인 드라이버 및 로컬 워드라인 드라이버를 갖는 워드라인 - 상기 글로벌 워드라인 드라이버는 글로벌 워드라인 경로를 상기 워드라인에 선택적으로 접속시키고, 상기 로컬 워드라인 드라이버는 로컬 워드라인 경로를 상기 글로벌 워드라인 경로에 선택적으로 접속시키고, 상기 워드라인은 상기 메모리 셀을 판독하기 위해 상기 글로벌 워드라인 경로 및 상기 로컬 워드라인 경로를 통해 상기 감지 회로에 접속됨 -;
    다수의 전압 레벨을 상기 비트라인에 선택적으로 인가하는 연관된 비트라인 드라이버를 갖는 비트라인; 및
    상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 선택적으로 인에이블 및 디스에이블하고, 상기 비트라인 드라이버로 하여금 상기 비트라인에 전압 레벨을 인가하게 하는 로직
    을 포함하고,
    상기 로직은 상기 워드라인이 판독 전압으로 충전된 후에 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하면서 상기 글로벌 워드라인 드라이버를 디스에이블하고, 상기 로직은 상기 글로벌 워드라인 드라이버가 디스에이블되고 상기 로컬 워드라인 드라이버가 인에이블되어 있는 동안 상기 비트라인 드라이버로 하여금 상기 비트라인에 초기 전압을 인가하게 하고;
    상기 로직은 또한 상기 로컬 워드라인 드라이버를 디스에이블하고 상기 글로벌 워드라인 드라이버를 디스에이블된 상태로 유지하고, 상기 로직은 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버가 디스에이블되어 있는 동안, 상기 비트라인 드라이버로 하여금 상기 초기 전압보다 더 높은 제2 전압을 상기 비트라인에 인가함 -; 및
    상기 메모리 디바이스로부터 액세스되는 데이터에 기초하여 디스플레이를 생성하도록 결합된 터치스크린 디스플레이
    를 포함하는 전자 디바이스.
  18. 제17항에 있어서, 상기 로직은 상기 감지 회로가 상기 메모리 셀을 판독하기 전에 상기 글로벌 워드라인 드라이버가 디스에이블되고 상기 로컬 워드라인 드라이버가 인에이블되어 있는 동안 상기 비트라인 드라이버로 하여금 상기 초기 전압 레벨을 포함하는 다수의 상이한 전압 레벨을 상기 비트라인에 인가하게 하는, 전자 디바이스.
  19. 제17항에 있어서, 상기 로직은, 상기 글로벌 워드라인 드라이버를 디스에이블하고 상기 로컬 워드라인 드라이버를 인에이블된 상태로 유지하기 전에 상기 비트라인 전압을 증가시키는 것을 더 포함하는 전자 디바이스.
  20. 제17항에 있어서, 상기 로직은, 상기 비트라인 드라이버가 상기 초기 전압을 인가한 후 그리고 상기 비트라인 드라이버가 상기 제2 전압을 인가한 후에, 상기 메모리 셀을 판독하도록 상기 메모리 셀을 상기 감지 회로에 접속시키기 위해, 상기 비트라인 드라이버로 하여금 상기 초기 전압을 상기 비트라인에 인가하게 한 후에 상기 글로벌 워드라인 드라이버 및 상기 로컬 워드라인 드라이버를 인에이블하는 것을 더 포함하는 전자 디바이스.
KR1020150061113A 2014-06-04 2015-04-30 멀티스테이지 메모리 셀 판독 KR101684104B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/295,512 US9165647B1 (en) 2014-06-04 2014-06-04 Multistage memory cell read
US14/295,512 2014-06-04

Publications (2)

Publication Number Publication Date
KR20150139768A true KR20150139768A (ko) 2015-12-14
KR101684104B1 KR101684104B1 (ko) 2016-12-07

Family

ID=54290422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061113A KR101684104B1 (ko) 2014-06-04 2015-04-30 멀티스테이지 메모리 셀 판독

Country Status (4)

Country Link
US (2) US9165647B1 (ko)
JP (1) JP6057440B2 (ko)
KR (1) KR101684104B1 (ko)
CN (1) CN105280219B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325655B2 (en) * 2015-04-10 2019-06-18 Hewlett Packard Enterprise Development Lp Temperature compensation circuits
US9570192B1 (en) * 2016-03-04 2017-02-14 Qualcomm Incorporated System and method for reducing programming voltage stress on memory cell devices
JP2018037123A (ja) * 2016-08-29 2018-03-08 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10290341B2 (en) * 2017-02-24 2019-05-14 Micron Technology, Inc. Self-reference for ferroelectric memory
US10163480B1 (en) 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10032496B1 (en) * 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
KR102478221B1 (ko) * 2018-07-09 2022-12-15 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
KR102656527B1 (ko) 2019-04-05 2024-04-15 삼성전자주식회사 메모리 장치
US10910049B2 (en) * 2019-04-30 2021-02-02 Micron Technology, Inc. Sub-word line driver circuit
KR20200127743A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR20210010755A (ko) 2019-07-19 2021-01-28 삼성전자주식회사 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
KR20210013418A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 독출 디스터브를 감소한 메모리 장치 및 메모리 장치의 동작방법
CN110619906B (zh) * 2019-08-19 2021-06-25 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
CN110797063B (zh) * 2019-09-17 2021-05-25 华中科技大学 忆阻器存储芯片及其操作方法
KR20210036457A (ko) 2019-09-25 2021-04-05 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작방법
US11074968B2 (en) 2019-11-22 2021-07-27 International Business Machines Corporation Method and system to improve read reliability in memory devices
US20210272619A1 (en) * 2020-02-28 2021-09-02 Western Digital Technologies, Inc. Data Storage With Improved Read Performance By Avoiding Line Discharge
EP4222745A4 (en) 2021-12-14 2024-02-21 Yangtze Memory Tech Co Ltd MEMORY DEVICE AND ITS OPERATION
US11922035B2 (en) 2022-01-21 2024-03-05 Dell Products L.P. Read-disturb-based read temperature adjustment system
US11928354B2 (en) 2022-01-21 2024-03-12 Dell Products L.P. Read-disturb-based read temperature determination system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378855B1 (ko) * 1999-09-24 2003-04-07 엔이씨 일렉트로닉스 코포레이션 다단 판독 작동 방법 및 회로
KR20060101695A (ko) * 2005-03-21 2006-09-26 삼성전자주식회사 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치
KR20080023582A (ko) * 2006-09-11 2008-03-14 삼성전자주식회사 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
KR100819099B1 (ko) * 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085191B2 (en) 2004-10-21 2006-08-01 Infineon Technologies Ag Simulating a floating wordline condition in a memory device, and related techniques
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4606869B2 (ja) * 2004-12-24 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
KR100843242B1 (ko) * 2007-04-04 2008-07-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
KR100900135B1 (ko) * 2007-12-21 2009-06-01 주식회사 하이닉스반도체 상 변화 메모리 장치
US20100165716A1 (en) * 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
US8077513B2 (en) * 2009-09-24 2011-12-13 Macronix International Co., Ltd. Method and apparatus for programming a multi-level memory
US20110297912A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US9543507B2 (en) * 2012-04-12 2017-01-10 Intel Corporation Selector for low voltage embedded memory
US9711213B2 (en) * 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378855B1 (ko) * 1999-09-24 2003-04-07 엔이씨 일렉트로닉스 코포레이션 다단 판독 작동 방법 및 회로
KR20060101695A (ko) * 2005-03-21 2006-09-26 삼성전자주식회사 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치
KR20080023582A (ko) * 2006-09-11 2008-03-14 삼성전자주식회사 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
KR100819099B1 (ko) * 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치

Also Published As

Publication number Publication date
US20160217853A1 (en) 2016-07-28
CN105280219B (zh) 2018-08-03
US9543005B2 (en) 2017-01-10
CN105280219A (zh) 2016-01-27
KR101684104B1 (ko) 2016-12-07
US9165647B1 (en) 2015-10-20
JP6057440B2 (ja) 2017-01-11
JP2015230739A (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
KR101684104B1 (ko) 멀티스테이지 메모리 셀 판독
CN110059048B (zh) 基于检测传感器数据的阻抗补偿
US9613691B2 (en) Apparatus and method for drift cancellation in a memory
KR102476355B1 (ko) 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
CN107533509B (zh) 存储器设备特定的自刷新进入和退出
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
CN113113063B (zh) 存储器设备、存储器控制器及存储系统
JP6743010B2 (ja) ３ｄメモリに対するアクセス動作のための階層モードに係るメモリデバイス、メモリコントローラ、システム、方法、装置
CN108780423B (zh) 多级存储器管理电路、管理方法和管理设备
US10658053B2 (en) Ramping inhibit voltage during memory programming
US20160349817A1 (en) Power protected memory with centralized storage
KR102161818B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US10032494B2 (en) Data processing systems and a plurality of memory modules
US9922710B1 (en) Resistance variable memory apparatus and read circuit and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 4