KR20080023582A - 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치 - Google Patents

상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치 Download PDF

Info

Publication number
KR20080023582A
KR20080023582A KR1020060087632A KR20060087632A KR20080023582A KR 20080023582 A KR20080023582 A KR 20080023582A KR 1020060087632 A KR1020060087632 A KR 1020060087632A KR 20060087632 A KR20060087632 A KR 20060087632A KR 20080023582 A KR20080023582 A KR 20080023582A
Authority
KR
South Korea
Prior art keywords
line
monitoring
coupled
voltage
lines
Prior art date
Application number
KR1020060087632A
Other languages
English (en)
Other versions
KR100872880B1 (ko
Inventor
최병길
조백형
김두응
최창한
노유환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060087632A priority Critical patent/KR100872880B1/ko
Priority to US11/898,125 priority patent/US7573766B2/en
Publication of KR20080023582A publication Critical patent/KR20080023582A/ko
Application granted granted Critical
Publication of KR100872880B1 publication Critical patent/KR100872880B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

상변화 메모리 장치의 테스트 방법이 제공된다. 상기 상변화 메모리 장치의 테스트 방법은 다수의 제1 라인과, 다수의 제1 라인과 교차하는 다수의 제2 라인 사이에 커플링된 다수의 상변화 메모리 셀을 제공하고, 다수의 제1 라인 중 적어도 하나의 제1 라인을 선택하고, 나머지 제1 라인과 다수의 제2 라인은 비선택하고, 선택된 제1 라인을 일정 레벨의 전압으로 프리차지하고, 선택된 제1 라인에 모니터링 전압을 제공하면서, 선택된 제1 라인의 레벨 변화를 센싱하는 것을 포함한다.
신뢰성, 브리지, 테스트

Description

상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치{Test method of phase change random access memory and phase change random access memory}
도 1은 본 발명의 몇몇 실시예들에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도 및 타이밍도이다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도 및 타이밍도이다.
도 6은 본 발명의 몇몇 실시예들에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 도면이다.
도 7은 선택된 워드 라인과 인접한 워드 라인 사이에 발생될 수 있는 NPN 기생 바이폴라 트랜지스터의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도이다.
도 9는 도 8의 서브 워드 라인 드라이버의 구성과, 이의 동작을 설명하기 위한 타이밍도를 동시에 도시한 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 테스트 방 법을 설명하기 위한 회로도이다.
도 11은 도 10의 서브 워드 라인 드라이버의 구성과, 이의 동작을 설명하기 위한 타이밍도를 동시에 도시한 도면이다.
도 12는 도 11에 도시된 인버터의 자세한 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : 메모리 셀 어레이 20 : 로우 선택 회로
30 : 컬럼 선택 회로 40 : 프리차지부
50 : 클램핑부 60 : 제1 모니터링 전압 제공부
70 : 센스 앰프 80 : 스위칭부
PAD11 : 전압 인가 패드 PAD12 : 모니터링 패드
본 발명은 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치에 관한 것이다.
상변화 메모리 장치(Phase change Random Access Memory; PRAM)는 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질을 이용하여 데이터를 저장한다. 즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 또는 1데이터로 정의할 수 있다.
최근 상변화 메모리 장치의 밀도(density)가 증가함에 따라 신뢰성을 향상시킬 수 있는 테스트 방법의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 신뢰성을 향상시킬 수 있는 상변화 메모리 장치의 테스트 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 신뢰성을 향상된 상변화 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 테스트 방법의 일 태양은 다수의 제1 라인과, 다수의 제1 라인과 교차하는 다수의 제2 라인 사이에 커플링된 다수의 상변화 메모리 셀을 제공하고, 다수의 제1 라인 중 적어도 하나의 제1 라인을 선택하고, 나머지 제1 라인과 다수의 제2 라인은 비선택하고, 선택된 제1 라인을 일정 레벨의 전압으로 프리차지하고, 선택된 제1 라인에 모니터링 전압을 제공하면서, 선택된 제1 라인의 레벨 변화를 센싱하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 일 태양 은 다수의 제1 라인과, 다수의 제1 라인과 교차하는 다수의 제2 라인 사이에 커플링된 다수의 상변화 메모리 셀, 다수의 제1 라인 중 적어도 하나의 제1 라인을 선택하고, 나머지 제1 라인과 다수의 제2 라인은 비선택하는 선택 회로, 선택된 제1 라인과 커플링된 모니터링 노드, 모니터링 노드와 커플링되고, 모니터링 노드를 통해서 선택된 제1 라인에 모니터링 전압을 제공하기 위한 전압 인가 패드, 및 모니터링 노드와 커플링되고, 선택된 제1 라인에서 비선택된 제1 라인으로 흐르는 누설 전류에 의해 발생하는 모니터링 노드의 레벨 변화를 센싱하기 위한 모니터링 패드를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 다른 태양은 다수의 비트 라인과, 다수의 비트 라인과 교차하는 다수의 워드 라인 사이에 커플링된 다수의 상변화 메모리 셀, 다수의 비트 라인 중 적어도 하나의 비트 라인을 선택하고, 나머지 비트 라인과 다수의 워드 라인은 비선택하는 선택 회로, 선택된 비트 라인과 커플링된 센싱 노드, 센싱 노드와 커플링되고, 센싱 노드를 통해서 선택된 비트 라인을 일정 레벨의 전압으로 프리차지하는 프리차지부, 센싱 노드와 커플링되고, 센싱 노드를 통해서 선택된 비트 라인에 모니터링 전압을 제공하는 모니터링 전압 제공부, 및 센싱 노드와 커플링되고, 선택된 비트 라인에서 비선택된 비트 라인으로 흐르는 누설 전류에 의해 발생하는 센싱 노드의 레벨 변화를 센싱하는 센스 앰프를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 몇몇 실시예들에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 몇몇 실시예들에서 사용되는 상변화 메모리 장치의 메모리 셀 어레이(10)는 일 방향으로 연장되어 형성되는 다수의 비트 라인(BL0~BLm)과, 다수의 비트 라인(BL0~BLm)과 교차되도록 연장되어 형성되는 다수의 워드 라인(WL0~WLn)과, 다수의 비트 라인(BL0~BLm)과 다수의 워드 라인(WL0~WLn) 사이에 커플링된 다수의 상변화 메모리 셀(Cp)을 포함한다.
여기서, 상변화 메모리 셀(Cp)은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개의 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자(Rp)와, 가변 저 항 소자(Rp)에 흐르는 전류를 제어하는 억세스 소자(D)를 포함할 수 있다. 여기서, 억세스 소자(D)는 가변 저항 소자(Rp)와 직렬로 커플링된 다이오드 또는 트랜지스터일 수 있다. 또한, 도면에서와는 달리 억세스 소자(D)와 가변 저항 소자(Rp)의 위치는 서로 바뀔 수 있다. 한편, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
본 발명의 몇몇 실시예들에 따른 상변화 메모리 장치의 테스트 방법을 설명하면 다음과 같다. 도 1에서 설명되는 테스트 방법은 비트 라인(예를 들어, BL1)과 인접한 비트 라인(예를 들어, BL2) 사이에 브리지(bridge)(RL1)가 발생한 경우, 이를 효과적으로 모니터링하는 방법에 관한 것이다.
우선, 전술한 바와 같은 상변화 메모리 장치의 메모리 셀 어레이(10)를 제공한다.
이어서, 다수의 비트 라인(BL0~BLm) 중 적어도 하나의 비트 라인(예를 들어, BL1)을 선택하고, 나머지 비트 라인(BL0, BL2~BLm)은 비선택하고, 다수의 워드 라인(WL0~WLn) 모두를 비선택한다.
이어서, 선택된 비트 라인(BL1)을 일정 레벨의 전압, 예를 들어, 전원 전압(VDD)로 프리차지한다.
이어서, 선택된 비트 라인(BL1)에 모니터링 전압을 제공하면서, 선택된 비트 라인(BL1)의 레벨 변화를 센싱한다. 구체적으로, 누설 전류 패스(leakage current path)가 없는 경우 선택된 비트 라인(BL1)의 레벨 변화는 없고, 누설 전류 패스가 있는 경우 선택된 비트 라인(BL1)의 레벨은 떨어진다. 도 1에서는, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL2) 사이에 브리지(RL1)가 발생되어 있어, 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로의 누설 전류(I_LEAK1)가 발생되고 있는 것을 도시한 것이다.
이하에서는, 도 2 내지 도 4를 참조하여 도 1의 상변화 메모리 장치의 테스트 방법을 구체적으로 설명하기로 한다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도 및 타이밍도이다.
도 2 및 도 3은 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로 흐르는 누설 전류(I_LEAK11)가 발생하였는지 여부를 상변화 메모리 장치 내에 설치된 센스 앰프(70)를 이용하여 센싱하는 방법을 설명하기 위한 도면들이다.
우선 도 2를 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 메모리 셀 어레이(10), 선택 회로(20, 30), 모니터링 회로(40, 50, 60, 70)를 포함한다.
메모리 셀 어레이(10)는 다수의 비트 라인(BL0~BLm), 다수의 비트 라인(BL0~BLm)과 교차하는 다수의 워드 라인(WL0~WLn), 다수의 비트 라인(BL0~BLm)과 다수의 워드 라인(WL0~WLn) 사이에 커플링되는 다수의 상변화 메모리 셀을 포함한 다. 도 2에서는 인접한 2개의 비트 라인(BL1, BL2) 사이에 브리지(RL1)이 형성되어 있는 경우를 도시하고 있다.
선택 회로(20, 30)는 로우 선택 회로(20), 컬럼 선택 회로(30)를 포함하고, 로우 선택 회로(20)는 다수의 워드 라인(WL0~WLn) 중에 적어도 하나의 워드 라인(WL0~WLn)을 선택할 수 있고, 컬럼 선택 회로(30)는 다수의 비트 라인(BL0~BLm) 중에 적어도 하나의 비트 라인(BL0~BLm)을 선택할 수 있다. 본 발명의 일 실시예에 따른 상변화 메모리 장치의 테스트 방법에서 로우 선택 회로(20)는 모든 다수의 워드 라인(WL0~WLn)을 비선택하고, 컬럼 선택 회로(30)는 적어도 하나의 비트 라인(예를 들어, BL1)을 선택하되, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL0, BL2)은 선택하지 않을 수 있다. 이와 같이 하는 이유는 2개의 인접한 비트 라인(예를 들어, BL1, BL2) 모두를 선택하게 되면, 2개의 인접한 비트 라인(BL1, BL2) 사이에 브리지(RL1)가 형성되어 있어도 누설 전류가 발생되지 않을 수 있기 때문이다.
모니터링 회로(40, 50, 60, 70)는 프리차지부(40), 클램핑부(50), 제1 모니터링 전압 제공부(60), 센스 앰프(70)를 포함한다.
프리차지부(40)는 센싱 동작에 선행되어 선택된 비트 라인(BL1)과 커플링되어 있는 센싱 노드(NS)를 통해서 상기 선택된 비트 라인(BL1)을 일정 레벨로 프리차지시킨다. 구체적으로, 프리차지부(40)는 전원 전압(VDD)과 센싱 노드(NS) 사이에 커플링되고, 프리차지 제어 신호(VPRE)를 게이트로 인가받는 PMOS 트랜지스터일 수 있다.
클램핑부(50)는 센싱 노드(NS)에 커플링되고, 선택된 비트 라인(BL1)의 레벨을 일정 레벨, 예를 들어 상변화 물질의 임계 전압(Vth) 이하의 레벨로 클램핑시킨다. 예를 들어, 상변화 물질의 임계 전압이 약 1.2V 정도이면, 약 0.5 내지 1.0V 정도로 비트 라인을 클램핑한다. 구체적으로, 클램핑부(50)는 선택된 비트 라인(BL1)과 센싱 노드(NS) 사이에 커플링되고, 클램핑 제어 신호(VCMP)를 게이트로 인가받는 NMOS 트랜지스터일 수 있다.
제1 모니터링 전압 제공부(60)는 선택된 비트 라인(BL1)에 모니터링 전압을 제공한다. 구체적으로, 모니터링 전압 제공부(60)는 전원 전압(VDD)과 센싱 노드(NS) 사이에 직렬로 커플링된 2개의 PMOS 트랜지스터를 포함할 수 있는데, 하나는 제1 모니터링 제어 신호(VMNT1)에 응답하여 턴온되고, 다른 하나는 바이어스 신호(VBIAS)에 응답하여 턴온된다. 바이어스 신호(VBIAS)의 레벨을 조절함으로써, 선택된 비트 라인(BL1)에 제공하는 모니터링 전압의 레벨을 조절할 수 있다.
센스 앰프(70)는 센스 앰프 인에이블 신호(PSA)에 응답하여 선택된 비트 라인(BL1)과 커플링되어 있는 센싱 노드(NS)의 레벨과 기준 레벨(VREF)을 비교하고, 비교 결과를 나타내는 센스 앰프 출력 신호(SA_OUT)를 출력한다. 본 발명의 일 실시예에서 센스 앰프(70)는 전류 센스 앰프일 수도 있고, 전압 센스 앰프일 수도 있다.
도 2 및 도 3을 참조하면, 테스트 동작이 시작되면 제1 모니터링 제어 신호(VMNT1)가 로우 레벨이 된다. 여기서, 바이어스 신호(VBIAS)는 정전압 형태로 제공되고 있으므로 제1 모니터링 전압 제공부(60)는 센싱 노드(NS)를 통해서 선택된 비트 라인(BL1)에 모니터링 전압을 제공하게 된다. 이와 함께, 프리차지 제어 신호(VPRE)는 로우 레벨이 되어 프리차지부(40)는 센싱 노드(NS)를 통해서 선택된 비트 라인(BL1)에 프리차지 전압을 제공한다. 여기서, 클램핑부(50)는 정전압 형태의 클램핑 제어 신호(VCMP)에 응답하여 선택된 비트 라인(BL1)의 레벨을 상변화 물질의 임계 전압(Vth) 이하의 레벨로 클램핑시킨다.
이어서, 프리차지 제어 신호(VPRE)는 다시 하이 레벨이 되어, 프리차지부(40)는 선택된 비트 라인(BL1)의 프리차지 동작을 중지한다. 여기서, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL2) 사이에 브리지(RL1)가 있는 경우에는 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로 흐르는 누설 전류(I_LEAK11)이 있으므로, 선택된 비트 라인(BL1)의 레벨이 떨어진다. 반면, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL2) 사이에 브리지(RL1)가 없는 경우에는 누설 전류 패스가 존재하지 않으므로, 선택된 비트 라인(BL1)의 레벨은 그대로 유지된다.
이어서, 센스 앰프 인에이블 신호(PSA)가 하이 레벨이 되면 센스 앰프(70)는 선택된 비트 라인(BL1)의 레벨과 기준 레벨(VREF)를 비교한다. 누설 전류(I_LEAK11)가 발생되어 비트 라인(BL1)의 레벨이 기준 레벨(VREF)보다 낮아진 경우, 센스 앰프(70)는 하이 레벨의 센스 앰프 출력 신호(SA_OUT)를 출력한다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도 및 타이밍도이다. 도 2 및 도 3과 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
도 4 및 도 5는 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로 흐르는 누설 전류(I_LEAK12)가 발생하였는지 여부를 상변화 메모리 장치 외부의 테스터(tester) 내에 설치된 제2 모니터링 전압 제공부(미도시)에서 모니터링 전압을 제공하고, 테스터 내에 설치된 비교부(comparator)(미도시)를 이용하여 센싱하는 방법을 설명하기 위한 도면들이다.
우선 도 4를 참조하면, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 메모리 셀 어레이(10), 선택 회로(20, 30), 프리차지부(40), 클램핑부(50), 제1 모니터링 전압 제공부(60), 센스 앰프(70) 외에, 전압 인가 패드(PAD11), 모니터링 패드(PAD12), 스위칭부(80)를 더 포함할 수 있다.
전압 인가 패드(PAD11)는 선택된 비트 라인(BL1)과 커플링된 모니터링 노드(NM)와 커플링되어 있다. 외부의 테스터는 전압 인가 패드(PAD11)에 모니터링 전압을 인가하고, 모니터링 전압은 모니터링 노드(NM)와 센싱 노드(NS)를 거쳐서 비트 라인(BL1)으로 전달된다.
모니터링 패드(PAD12)는 선택된 비트 라인(BL1)과 커플링된 모니터링 노드(NM)와 커플링되어 있다. 외부의 테스터는 모니터링 패드(PAD12)를 통해서 모니터링 노드(NM)의 레벨 변화를 센싱하여 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로 흐르는 누설 전류(I_LEAK12)가 발생하였는지 여부를 판단하게 된다. 특히, 모니터링 노드(NM)와 선택된 비트 라인(BL1) 사이에 커플링된 제1 저항(R11)과, 모니터링 노드(NM)와 전압 인가 패드(PAD11) 사이에 커플링된 제2 저항(R12)이 설치될 수 있는데, 이와 같이 하면, 제1 저항(R11)과 제2 저항(R12)의 저항비 및 누설 전류(I_LEAK12)의 유무에 따라서 모니터링 노드(NM)의 레벨이 변하게 된다. 즉, 누설 전류(I_LEAK12)가 없는 경우, 테스터는 제1 저항(R11)과 제2 저항(R12)의 저항비에 따른 모니터링 노드(NM)의 레벨을 센싱하게 되고, 누설 전류(I_LEAK12)가 발생한 경우, 테스터는 누설 전류(I_LEAK12)가 없는 경우의 레벨보다 낮은 모니터링 노드(NM)의 레벨을 센싱하게 된다.
스위칭부(80)는 테스트시 인에이블되어 모니터링 노드(NM)와 센싱 노드(NS)를 선택적으로 커플링한다. 구체적으로, 이러한 스위칭부(80)는 센싱 노드(NS)와 모니터링 노드(NM) 사이에 직렬로 커플링된 2개의 PMOS 트랜지스터를 포함할 수 있는데, 하나는 제2 모니터링 제어 신호(VMNT2)에 응답하여 턴온되고, 다른 하나는 입출력 선택 신호(VSEL_IOn)에 응답하여 턴온된다.
도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에서는 제1 모니터링 전압 제공부(60)를 사용하지 않고, 외부의 테스터에 설치되어 있는 제2 모니터링 전압 제공부(미도시)를 이용하게 되므로, 제1 모니터링 제어 신호(VMNT1)는 하이 레벨을 유지한다.
또한, 테스트 동작 중에는 제2 모니터링 제어 신호(VMNT2)과 입출력 선택 신호(VSEL_IOn)이 로우 레벨이므로 모니터링 노드(NM)와 센싱 노드(NS)는 커플링되어 있는 상태이다. 외부의 테스터에 설치되어 있는 제2 모니터링 전압 제공부는 전압 인가 패드(PAD11)를 통해서 모니터링 전압을 제공하게 된다.
이어서, 프리차지 제어 신호(VPRE)는 로우 레벨이 되어 프리차지부(40)는 센싱 노드(NS)를 통해서 선택된 비트 라인(BL1)에 프리차지 전압을 제공하여, 선택된 비트 라인(BL1)을 프리차지한다. 여기서, 클램핑부(50)는 정전압 형태의 클램핑 제어 신호(VCMP)에 응답하여 비트 라인(BL1)의 레벨을 상변화 물질의 임계 전압(Vth) 이하의 레벨로 클램핑시키게 된다.
이어서, 프리차지 제어 신호(VPRE)는 다시 하이 레벨이 되어, 프리차지부(40)는 비트 라인(BL1)의 프리차지 동작을 중지한다. 여기서, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL2) 사이에 브리지(RL1)가 있는 경우에는 선택된 비트 라인(BL1)에서 인접한 비트 라인(BL2)으로 흐르는 누설 전류(I_LEAK12)이 있으므로, 선택된 비트 라인(BL1)의 레벨이 떨어진다. 반면, 선택된 비트 라인(BL1)과 인접한 비트 라인(BL2) 사이에 브리지(RL1)가 없는 경우에는 누설 전류 패스가 존재하지 않으므로, 선택된 비트 라인(BL1)의 레벨은 그대로 유지된다.
이어서, 외부의 테스터는 이러한 선택된 비트 라인(BL1)의 레벨 변화를 모니터링 패드(PAD12)를 통해서 센싱하게 된다.
본 발명의 일 실시예는 상변화 메모리 장치 내부에 설치된 다수의 센스 앰프를 통해서 누설 전류 여부를 판단하기 때문에 동시에 다수의 비트 라인 사이의 브리지 발생 여부를 판단할 수 있다. 한편, 본 발명의 다른 실시예는 테스터 내의 비교부를 통해서 누설 전류 여부를 판단하기 때문에 비트 라인을 프리차지한 후 충분한 시간이 흐른 뒤에 비트 라인의 레벨 변화를 센싱할 수 있기 때문에, 누설 전류가 매우 작을 경우에도 센싱해 낼 수 있다.
도 6은 본 발명의 몇몇 실시예들에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 도면이다. 도 7은 선택된 워드 라인과 인접한 워드 라인 사이에 발생될 수 있는 NPN 기생 바이폴라 트랜지스터의 동작을 설명하기 위한 도면이다.
여기에서 설명되는 테스트 방법은 워드 라인(예를 들어, WL1)과 인접한 워드 라인(예를 들어, WL0) 사이에 브리지(bridge)(RL2)가 발생하여 생기는 누설전류, 억세스 소자(D)로 사용되는 다이오드의 역방향 누설 전류(reverse leakage current)가 소정 기준량 이상 발생하는 경우, 선택된 워드 라인(WL1)과 인접한 워드 라인(WL0) 사이에 발생될 수 있는 NPN 기생 바이폴라 트랜지스터의 동작에 의한 누설 전류가 발생한 경우. 이를 효과적으로 모니터링하는 방법에 관한 것이다.
도 6 및 도 7을 참조하여 테스트 방법을 설명하면, 우선, 전술한 바와 같은 상변화 메모리 장치의 메모리 셀 어레이(10)를 제공한다.
이어서, 다수의 워드 라인(WL0~WLn) 중 적어도 하나의 워드 라인(예를 들어, WL1)을 선택하고, 나머지 워드 라인(WL0, WLn)은 비선택하고, 다수의 비트 라인(BL1~BLm) 모두를 비선택한다.
이어서, 선택된 워드 라인(WL1)을 일정 레벨의 전압으로 프리차지한다. 예를 들어, 선택된 워드 라인(WL1)을 승압 전압(VPP)으로 프리차지할 수 있다.
이어서, 선택된 워드 라인(WL1)에 모니터링 전압을 제공하면서, 선택된 워드 라인(WL1)의 레벨 변화를 센싱한다. 구체적으로, 누설 전류 패스(leakage current path)가 없는 경우 선택된 워드 라인(WL1)의 레벨 변화는 없고, 누설 전류 패스가 있는 경우 선택된 워드 라인(WL1)의 레벨은 떨어진다. 도 6에서는 예를 들어, 2가지 누설 전류 패스를 도시하였는데, 선택된 워드 라인(WL1)과 인접한 워드 라인(WL2) 사이에 브리지(RL2)가 발생되어 있어 선택된 워드 라인(WL1)에서 인접한 워드 라인(WL2)으로 누설 전류(I_LEAK2)가 발생될 수도 있고, 억세스 소자(D)로 사용되는 다이오드의 역방향 누설 전류(I_LEAK2)가 발생될 수도 있다. 다이오드에 역방향으로 전압을 인가하게 되면 통상적으로 예를 들어, 1nA 정도의 역방향 누설 전류는 발생할 수 있다. 그런데, 제조 공정 등에 따라서 1nA 정도 이상의 상당히 큰 역방향 누설 전류가 발생할 수도 있으므로, 이렇게 큰 역방향 누설 전류는 상변화 메모리 장치의 동작상의 문제를 일으킬 수 있다.
도 7에서는 또 다른 누설 전류 패스를 도시하였는데, 선택된 워드 라인(WL1)과 인접한 워드 라인(WL0) 사이에 발생될 수 있는 NPN 기생 바이폴라 트랜지스터에 의해 누설 전류가 발생할 수 있다. 구체적으로 설명하면, 상변화 메모리 장치는 P형 기판(P_sub) 상에 N형의 다수의 워드 라인(WL0, WL1, WL2, WL3)이 일방향으로 연장되어 형성된다. 각 워드 라인(WL0, WL1, WL2, WL3) 상에 다수의 억세스 소자(D)로써 다이오드가 형성되고, 각 다이오드 상에는 하부 전극(BEC)이 형성되고, 각 하부 전극(BEC) 상에는 가변 저항 소자(GST)로써 상변화 물질이 형성된다. 다수의 상변화 물질 상에는 다수의 비트 라인(BL1, BL2)이 다수의 워드 라인(WL0, WL1, WL2, WL3)과 교차되도록 연장되어 형성된다. 여기서, 선택된 워드 라인(WL1)은 승압 전압(VPP)이 인가되고, 인접한 워드 라인(WL0)은 0V가 인가되면, 에미터(E)가 선택된 워드 라인(WL1), 베이스(B)는 P형 기판(P_sub), 컬렉터(C)는 인접한 워드 라인(WL0)이 되는 NPN 기생 바이폴라 트랜지스터가 턴온되어 선택된 워드 라인(WL1)에서 인접한 워드 라인(WL0)으로 누설 전류가 발생할 수 있다.
이하에서는, 도 8 내지 도 12를 참조하여 도 6의 상변화 메모리 장치의 테스 트 방법을 구체적으로 설명하기로 한다. 도시의 편리성을 위해서, 도 8 및 도 10에서 누설 전류를 브리지에 의한 누설 전류만을 도시하였다.
도 8은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도이다. 도 9는 도 8의 서브 워드 라인 드라이버의 구성과, 이의 동작을 설명하기 위한 타이밍도를 동시에 도시한 도면이다.
도 8 및 도 9는 테스터 내에 설치된 제2 모니터링 전압 제공부가 전압 인가 패드(PAD21)를 통해서 모니터링 전압을 제공하고, 모니터링 전압이 메인 디코더(220)를 통해서 선택된 워드 라인(WL1)에 전달되는 경우를 설명하기 위한 도면들이다.
우선 도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치는 메모리 셀 어레이(10), 선택 회로(20, 30), 전압 인가 패드(PAD21), 모니터링 패드(PAD22), 정상 동작용 스위치(SW_N), 테스트용 스위치(SW_T)를 포함한다. 특히, 선택 회로(20, 30)는 로우 선택 회로(20)와 컬럼 선택 회로(30)를 포함할 수 있고, 로우 선택 회로(20)는 서브 워드 라인 드라이버(210), 메인 디코더(220)를 포함할 수 있다.
서브 워드 라인 드라이버(210)는 글로벌 비트 라인(GWL0~GWLn)과 비트 라인(WL0~WLn)을 선택적으로 연결하고, 도 9에서와 같은 다수의 스위치(SW00~SW13)를 포함한다.
메인 디코더(220)는 정상 동작시에는 상변화 메모리 장치 내부에서 생성된 승압 전압(VPP)을 글로벌 워드 라인(GWL0~GWLn)으로 선택적으로 전달하나, 테스트 시에는 전압 인가 패드(PAD21)를 통해서 모니터링 전압을 제공받아 글로벌 워드 라인(GWL0~GWLn)으로 선택적으로 전달하게 된다. 즉, 정상 동작용 스위치(SW_N)는 정상 동작시 턴온되고, 테스트용 스위치(SW_T)는 테스트시 턴온된다.
전압 인가 패드(PAD21)는 선택된 워드 라인(WL1)과 커플링된 모니터링 노드(NM)와 커플링되어 있다. 외부의 테스터는 전압 인가 패드(PAD21)에 모니터링 전압을 인가하고, 모니터링 전압은 모니터링 노드(NM)와 메인 디코더(220), 서브 워드 라인 드라이버(210)를 거쳐서 워드 라인(WL1)으로 전달된다.
모니터링 패드(PAD22)는 선택된 워드 라인(WL1)과 커플링된 모니터링 노드(NM)와 커플링되어 있다. 외부의 테스터는 모니터링 패드(PAD22)를 통해서 모니터링 노드(NM)의 레벨 변화를 센싱하여 선택된 워드 라인(WL1)에서 인접한 워드 라인(WL0)으로 흐르는 누설 전류(I_LEAK21)가 발생하였는지 여부를 판단하게 된다. 특히, 모니터링 노드(NM)와 선택된 워드 라인(WL1) 사이에 커플링된 제1 저항(R21)과, 모니터링 노드(NM)와 전압 인가 패드(PAD21) 사이에 커플링된 제2 저항(R22)이 설치될 수 있는데, 이와 같이 하면, 제1 저항(R21)과 제2 저항(R22)의 저항비 및 누설 전류(I_LEAK21)의 유무에 따라서 모니터링 노드(NM)의 레벨이 변하게 된다. 즉, 누설 전류(I_LEAK21)가 없는 경우, 테스터는 제1 저항(R21)과 제2 저항(R22)의 저항비에 따른 모니터링 노드(NM)의 레벨을 센싱하게 되고, 누설 전류(I_LEAK21)가 발생한 경우, 테스터는 누설 전류(I_LEAK21)가 없는 경우의 레벨보다 낮은 모니터링 노드(NM)의 레벨을 센싱하게 된다.
여기서, 도 9를 참조하여, 선택된 워드 라인(예를 들어, WL00)을 승압 전 압(VPP)으로 프리차지하는 방법을 설명하도록 한다.
우선 비트 라인 디스차지 신호(PBLDIS)가 하이 레벨이 되어 다수의 비트 라인(BL0~BLm)을 0V로 되도록 한다.
선택된 워드 라인(WL00)에 승압 전압(VPP)을 전달하기 위해, 선택된 워드 라인(WL00)에 대응하는 스위치(SW00)를 턴온하는 인에이블 신호(EVEN_E0)는 하이 레벨이 된다. 또한, 선택된 워드 라인(WL00)과 인접하는 워드 라인(WL10)을 0V로 만들기 위해, 인접한 워드 라인(WL10)에 대응하는 스위치(SW10)를 턴온하는 인에이블 신호(ODD_E0)는 하이 레벨이 된다. 도 9에서는 인에이블 신호(ODD_E1, ODD_E2, ODD_E3)가 하이 레벨로 도시되어 있으나, 로우 레벨이어도 무관하다. 그 밖의 워드 라인(WL01, WL02, WL03)에 대응하는 스위치(SW01, SW02, SW03)를 턴온하는 인에이블 신호(EVEN_E1, EVEN_E2, EVEN_E3)는 로우 레벨이 된다. 이 때, 글로벌 워드 라인(GWL1)에는 승압 전압(VPP)이 인가되어 있으므로 선택된 워드 라인(WL00)은 승압 전압(VPP)으로 프리차지되고, 글로벌 워드 라인(GWL2)에는 0V가 인가되어 있으므로 비선택된 워드 라인(WL10, WL11, WL12, WL13)은 0V가 된다. 또한, 그 밖의 비선택된 워드 라인(WL01, WL02, WL03)은 플로팅 상태(F)가 된다.
도 10은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 테스트 방법을 설명하기 위한 회로도이다. 도 11은 도 10의 서브 워드 라인 드라이버의 구성과, 이의 동작을 설명하기 위한 타이밍도를 동시에 도시한 도면이다. 도 12는 도 11에 도시된 인버터의 자세한 회로도이다. 도 8 및 도 9와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설 명은 생략하기로 한다.
도 10 내지 도 12는 테스터 내에 설치된 제2 모니터링 전압 제공부가 전압 인가 패드(PAD21)를 통해서 모니터링 전압을 제공하고, 모니터링 전압이 서브 워드 라인 드라이버(212)를 통해서 선택된 워드 라인(WL1)에 전달되는 경우를 설명하기 위한 도면들이다.
도 10을 참조하면, 서브 워드 라인 드라이버(212)는 정상 동작시에는 상변화 메모리 장치 내에서 생성된 승압 전압(VPP)을 워드 라인(WL1)으로 선택적으로 전달하나, 테스트시에는 전압 인가 패드(PAD21)를 통해서 모니터링 전압을 제공받아 워드 라인(WL1)으로 전달하게 된다. 즉, 정상 동작용 스위치(SW_N)는 정상 동작시 턴온되고, 테스트용 스위치(SW_T)는 테스트시 턴온된다.
이러한 서브 워드 라인 드라이버(212)는 도 11에서 도시된 바와 같이 다수의 인버터(INV00~INV13)를 포함한다. 예를 들어, 인버터(INV00)는 도 12에서와 같이, 전압 인가 패드(PAD21)과 접지 전압 사이에 커플링되고 게이트는 글로벌 워드 라인(GWL1)과 접속된 PMOS 및 NMOS 트랜지스터와, 워드 라인(WL00)과 접지 전압 사이에 커플링되고 인에이블 신호(EVEN_E0)를 게이트로 제공받는 NMOS 트랜지스터를 포함할 수 있다.
여기서, 도 11을 참조하여, 선택된 워드 라인(WL00)을 승압 전압(VPP)으로 프리차지하는 방법을 설명하도록 한다.
우선 비트 라인 디스차지 신호(PBLDIS)가 하이 레벨이 되어 다수의 비트 라인(BL0~BLm)을 0V로 되도록 한다.
선택된 워드 라인(WL00)에 승압 전압(VPP)을 전달하기 위해, 선택된 워드 라인(WL00)에 대응하는 인버터(INV00)에 제공되는 인에이블 신호(EVEN_E0)는 로우 레벨이 된다. 이 때, 글로벌 워드 라인(GWL1)은 로우 레벨이 되므로 선택된 워드 라인(WL00)은 승압 전압(VPP)으로 프리차지된다.
또한, 선택된 워드 라인(WL00)에 인접한 워드 라인(WL10)에는 0V를 전달하기 위해, 인접한 워드 라인(WL10)에 대응하는 인버터(INV10)에 제공되는 인에이블 신호(ODD_E0)는 하이 레벨이 된다. 이 때, 글로벌 워드 라인(GWL2)도 하이 레벨이므로 인접한 워드 라인(WL10)은 0V가 된다.
그 외의 워드 라인(WL01, WL11, WL02, WL12, Wl03, WL13)은 0V가 된 것으로 도시하였으나, 플로팅 상태(F)가 되어도 무관하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 상변화 메모리 장치의 테스트 방법은 비트 라인 사이에 생성된 브리지로 인한 누설 전류, 워드 라인 사이에 생성된 브리지로 인한 누설 전류, 다이오드의 역방향 누설 전류가 발생하였는지를 알아낼 수 있다. 따라서, 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.

Claims (22)

  1. 다수의 제1 라인과, 상기 다수의 제1 라인과 교차하는 다수의 제2 라인 사이에 커플링된 다수의 상변화 메모리 셀을 제공하고,
    상기 다수의 제1 라인 중 적어도 하나의 제1 라인을 선택하고, 상기 나머지 제1 라인과 상기 다수의 제2 라인은 비선택하고,
    상기 선택된 제1 라인을 일정 레벨의 전압으로 프리차지하고,
    상기 선택된 제1 라인에 모니터링 전압을 제공하면서, 상기 선택된 제1 라인의 레벨 변화를 센싱하는 것을 포함하는 상변화 메모리 장치의 테스트 방법.
  2. 제 1항에 있어서,
    상기 선택된 제1 라인과 인접한 제1 라인은 비선택되는 상변화 메모리 장치의 테스트 방법.
  3. 제 1항에 있어서,
    상기 제1 라인은 비트 라인이고, 상기 제2 라인은 워드 라인인 상변화 메모리 장치의 테스트 방법.
  4. 제 3항에 있어서,
    상기 선택된 제1 라인의 레벨이 감소된 경우에 상기 선택된 제1 라인에서 상 기 비선택된 제1 라인으로 흐르는 누설 전류가 있는 것으로 판단하는 것을 더 포함하는 상변화 메모리 장치의 테스트 방법.
  5. 제 3항에 있어서,
    상기 선택된 제1 라인에 모니터링 전압을 제공하는 것은, 상기 상변화 메모리 장치 내에 배치되고 상기 선택된 제1 라인과 커플링된 모니터링 전압 제공부가 상기 모니터링 전압을 제공하고,
    상기 선택된 제1 라인의 레벨 변화를 센싱하는 것은, 상기 상변화 메모리 장치 내부에 배치되고 상기 선택된 제1 라인과 커플링된 센스 앰프가 상기 선택된 제1 라인의 레벨 변화를 센싱하는 상변화 메모리 장치의 테스트 방법.
  6. 제 3항에 있어서,
    상기 선택된 제1 라인에 모니터링 전압을 제공하는 것은, 테스터(tester) 내에 배치된 모니터링 전압 제공부가 상기 선택된 제1 라인과 커플링된 전압 인가 패드를 통해서 상기 선택된 제1 라인에 상기 모니터링 전압을 제공하고,
    상기 선택된 제1 라인의 레벨 변화를 센싱하는 것은, 상기 테스터 내에 배치된 비교부(comparator)가 상기 선택된 제1 라인과 커플링된 모니터링 패드를 통해서 상기 선택된 제1 라인의 레벨 변화를 센싱하는 상변화 메모리 장치의 테스트 방법.
  7. 제 1항에 있어서,
    상기 제1 라인은 워드 라인이고, 상기 제2 라인은 비트 라인인 상변화 메모리 장치의 테스트 방법.
  8. 제 7항에 있어서,
    상기 선택된 제1 라인의 레벨이 감소된 경우에 상기 선택된 제1 라인에서 상기 비선택된 제1 라인으로 흐르는 누설 전류가 있는 것으로 판단하는 것을 더 포함하는 상변화 메모리 장치의 테스트 방법.
  9. 제 7항에 있어서,
    상기 상변화 메모리 셀은 상변화 물질을 포함하는 가변 저항 소자와 억세스 다이오드를 포함하는 상변화 메모리 장치의 테스트 방법.
  10. 제 9항에 있어서,
    상기 선택된 제1 라인의 레벨이 감소된 경우에 상기 선택된 제1 라인에서 상기 비선택된 제1 라인으로 흐르는 누설 전류가 있거나, 상기 억세스 다이오드의 역방향 누설 전류가 있는 것으로 판단하는 것을 더 포함하는 상변화 메모리 장치의 테스트 방법.
  11. 제 7항에 있어서,
    상기 선택된 제1 라인에 모니터링 전압을 제공하는 것은, 테스터(tester) 내에 배치된 모니터링 전압 제공부가 상기 선택된 제1 라인과 커플링된 전압 인가 패드를 통해서 상기 선택된 제1 라인에 상기 모니터링 전압을 제공하고,
    상기 선택된 제1 라인의 레벨 변화를 센싱하는 것은, 상기 테스터 내에 배치된 비교부(comparator)가 상기 선택된 제1 라인과 커플링된 모니터링 패드를 통해서 상기 선택된 제1 라인의 레벨 변화를 센싱하는 상변화 메모리 장치의 테스트 방법.
  12. 제 11항에 있어서,
    상기 전압 인가 패드를 통해서 제공된 모니터링 전압은 메인 디코더 또는 서브 워드 라인 드라이버를 통해서 상기 선택된 제1 라인에 제공되는 상변화 메모리 장치의 테스트 방법.
  13. 다수의 제1 라인과, 상기 다수의 제1 라인과 교차하는 상기 다수의 제2 라인 사이에 커플링된 다수의 상변화 메모리 셀;
    상기 다수의 제1 라인 중 적어도 하나의 제1 라인을 선택하고, 상기 나머지 제1 라인과 상기 다수의 제2 라인은 비선택하는 선택 회로;
    상기 선택된 제1 라인과 커플링된 모니터링 노드;
    상기 모니터링 노드와 커플링되고, 상기 모니터링 노드를 통해서 상기 선택된 제1 라인에 모니터링 전압을 제공하기 위한 전압 인가 패드; 및
    상기 모니터링 노드와 커플링되고, 상기 선택된 제1 라인에서 상기 비선택된 제1 라인으로 흐르는 누설 전류에 의해 발생하는 상기 모니터링 노드의 레벨 변화를 센싱하기 위한 모니터링 패드를 포함하는 상변화 메모리 장치.
  14. 제 13항에 있어서,
    상기 선택 회로는 상기 선택된 제1 라인과 인접한 제1 라인은 비선택하는 상변화 메모리 장치.
  15. 제 13항에 있어서,
    상기 모니터링 노드와 상기 선택된 제1 라인 사이에 커플링된 제1 저항과, 상기 모니터링 노드와 상기 전압 인가 패드 사이에 커플링된 제2 저항을 더 포함하는 상변화 메모리 장치.
  16. 제 13항에 있어서,
    상기 제1 라인은 비트 라인이고, 상기 제2 라인은 워드 라인인 상변화 메모리 장치.
  17. 제 16항에 있어서,
    상기 선택된 제1 라인을 일정 레벨의 전압으로 프리차지하기 위한 프리차지부를 더 포함하는 상변화 메모리 장치.
  18. 제 16항에 있어서,
    상기 선택된 제1 라인 및 센스 앰프와 커플링된 센싱 노드를 더 포함하고,
    상기 센싱 노드와 상기 모니터링 노드 사이에 커플링되고, 테스트시 인에이블되어 상기 센싱 노드와 상기 모니터링 노드를 선택적으로 커플링하는 스위칭부를 더 포함하는 상변화 메모리 장치.
  19. 제 13항에 있어서,
    상기 제1 라인은 워드 라인이고, 상기 제2 라인은 비트 라인인 상변화 메모리 장치.
  20. 제 19항에 있어서,
    상기 선택된 제1 라인과 상기 모니터링 노드 사이에 커플링된 메인 디코더 또는 서브 워드 라인 드라이버를 더 포함하고,
    상기 전압 인가 패드를 통해서 제공된 모니터링 전압은 메인 디코더 또는 서브 워드 라인 드라이버를 통해서 상기 선택된 제1 라인에 제공되는 상변화 메모리 장치.
  21. 다수의 비트 라인과, 상기 다수의 비트 라인과 교차하는 상기 다수의 워드 라인 사이에 커플링된 다수의 상변화 메모리 셀;
    상기 다수의 비트 라인 중 적어도 하나의 비트 라인을 선택하고, 상기 나머지 비트 라인과 상기 다수의 워드 라인은 비선택하는 선택 회로;
    상기 선택된 비트 라인과 커플링된 센싱 노드;
    상기 센싱 노드와 커플링되고, 상기 센싱 노드를 통해서 상기 선택된 비트 라인을 일정 레벨의 전압으로 프리차지하는 프리차지부;
    상기 센싱 노드와 커플링되고, 상기 센싱 노드를 통해서 상기 선택된 비트 라인에 모니터링 전압을 제공하는 모니터링 전압 제공부; 및
    상기 센싱 노드와 커플링되고, 상기 선택된 비트 라인에서 상기 비선택된 비트 라인으로 흐르는 누설 전류에 의해 발생하는 상기 센싱 노드의 레벨 변화를 센싱하는 센스 앰프를 포함하는 상변화 메모리 장치.
  22. 제 21항에 있어서, 모니터링 노드와,
    상기 센싱 노드와 상기 모니터링 노드 사이에 커플링되고, 테스트시 인에이블되어 상기 센싱 노드와 상기 모니터링 노드를 선택적으로 커플링하는 스위칭부와,
    상기 모니터링 노드와 커플링되고, 상기 모니터링 노드를 통해서 상기 선택된 비트 라인에 모니터링 전압을 제공하기 위한 전압 인가 패드와,
    상기 모니터링 노드와 커플링되고, 상기 선택된 비트 라인에서 상기 비선택된 비트 라인으로 흐르는 누설 전류에 의해 발생하는 상기 모니터링 노드의 레벨 변화를 센싱하기 위한 모니터링 패드를 더 포함하는 상변화 메모리 장치.
KR1020060087632A 2006-09-11 2006-09-11 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치 KR100872880B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060087632A KR100872880B1 (ko) 2006-09-11 2006-09-11 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
US11/898,125 US7573766B2 (en) 2006-09-11 2007-09-10 Phase change random access memory and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087632A KR100872880B1 (ko) 2006-09-11 2006-09-11 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치

Publications (2)

Publication Number Publication Date
KR20080023582A true KR20080023582A (ko) 2008-03-14
KR100872880B1 KR100872880B1 (ko) 2008-12-10

Family

ID=39169464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087632A KR100872880B1 (ko) 2006-09-11 2006-09-11 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치

Country Status (2)

Country Link
US (1) US7573766B2 (ko)
KR (1) KR100872880B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148693B1 (ko) * 2008-08-06 2012-05-25 가부시키가이샤 히타치세이사쿠쇼 불휘발성 기억 장치 및 그 제조 방법
KR101150599B1 (ko) * 2009-12-30 2012-05-30 에스케이하이닉스 주식회사 반도체 메모리 장치
US8295076B2 (en) 2009-06-23 2012-10-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance
US8310891B2 (en) 2008-10-27 2012-11-13 Samsung Electronics Co., Ltd. Resistance variable memory device for protecting coupling noise
US8369137B2 (en) 2010-01-28 2013-02-05 Hynix Semiconductor Inc. Semiconductor memory device including a write driver to output a program signal
KR20150139768A (ko) * 2014-06-04 2015-12-14 인텔 코포레이션 멀티스테이지 메모리 셀 판독

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900135B1 (ko) * 2007-12-21 2009-06-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101481401B1 (ko) * 2008-05-19 2015-01-14 삼성전자주식회사 비휘발성 기억 장치
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
KR101062742B1 (ko) * 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
KR20140028613A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
US9659648B2 (en) * 2012-08-29 2017-05-23 SK Hynix Inc. Semiconductor memory device including switches for selectively turning on bit lines
US10269414B2 (en) * 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10263039B2 (en) 2017-06-26 2019-04-16 Micron Technology, Inc. Memory cells having resistors and formation of the same
KR20200127743A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR20200127752A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
WO2022043727A1 (en) * 2020-08-31 2022-03-03 Micron Technology, Inc. Methods and systems for improving read and write of memory cells
CN115458030A (zh) * 2021-06-09 2022-12-09 长江存储科技有限责任公司 用于三维nand存储器的泄漏检测

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157292B1 (ko) * 1995-10-31 1999-02-18 김광호 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법
KR0172439B1 (ko) * 1995-12-20 1999-03-30 김광호 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법
US6052321A (en) * 1997-04-16 2000-04-18 Micron Technology, Inc. Circuit and method for performing test on memory array cells using external sense amplifier reference current
JP4177167B2 (ja) 2002-05-15 2008-11-05 スパンション エルエルシー 不揮発性半導体記憶装置及びデータ判定方法
EP1511042B1 (en) * 2003-08-27 2012-12-05 STMicroelectronics Srl Phase-change memory device with biasing of deselected bit lines
KR101010175B1 (ko) 2004-04-23 2011-01-20 주식회사 하이닉스반도체 센스앰프 및 그 센스앰프를 이용한 불휘발성 상 변환메모리 장치
US7365355B2 (en) * 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
KR100790043B1 (ko) * 2005-09-16 2008-01-02 가부시끼가이샤 도시바 상변화 메모리장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148693B1 (ko) * 2008-08-06 2012-05-25 가부시키가이샤 히타치세이사쿠쇼 불휘발성 기억 장치 및 그 제조 방법
US8310891B2 (en) 2008-10-27 2012-11-13 Samsung Electronics Co., Ltd. Resistance variable memory device for protecting coupling noise
KR101477045B1 (ko) * 2008-10-27 2014-12-30 삼성전자주식회사 커플링 노이즈를 차단하는 가변 저항 메모리 장치
US8295076B2 (en) 2009-06-23 2012-10-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance
KR101150599B1 (ko) * 2009-12-30 2012-05-30 에스케이하이닉스 주식회사 반도체 메모리 장치
US8369138B2 (en) 2009-12-30 2013-02-05 Hynix Semiconductor Inc. Semiconductor memory device for reading out data stored in memory
US8369137B2 (en) 2010-01-28 2013-02-05 Hynix Semiconductor Inc. Semiconductor memory device including a write driver to output a program signal
KR20150139768A (ko) * 2014-06-04 2015-12-14 인텔 코포레이션 멀티스테이지 메모리 셀 판독

Also Published As

Publication number Publication date
KR100872880B1 (ko) 2008-12-10
US7573766B2 (en) 2009-08-11
US20080062741A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
KR100872880B1 (ko) 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
KR100801082B1 (ko) 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR100809334B1 (ko) 상변화 메모리 장치
KR101435128B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8320171B2 (en) Phase change memory devices and memory systems including the same
CN111816238B (zh) 阻变存储器件
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US7570530B2 (en) Nonvolatile memory device using variable resistive element
US8098518B2 (en) Nonvolatile memory device using variable resistive element
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
US8040714B2 (en) Multilevel nonvolatile memory device using variable resistance
CA2793927A1 (en) Phase change memory array blocks with alternate selection
KR100909754B1 (ko) 상 변화 메모리 장치
KR101708270B1 (ko) 반도체 장치, 반도체 장치의 테스트 방법 및 테스트 장비
KR20120020218A (ko) 반도체 메모리 장치
US8189373B2 (en) Phase change memory device using a multiple level write voltage
US7948794B2 (en) Nonvolatile memory device using variable resistive element
US11342020B2 (en) Variable resistive memory device and method of operating the same
KR20090100110A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20180068232A (ko) 메모리 장치 및 그 동작 방법
KR20100020265A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20210013896A (ko) 저항성 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6