KR100809334B1 - 상변화 메모리 장치 - Google Patents

상변화 메모리 장치 Download PDF

Info

Publication number
KR100809334B1
KR100809334B1 KR1020060085253A KR20060085253A KR100809334B1 KR 100809334 B1 KR100809334 B1 KR 100809334B1 KR 1020060085253 A KR1020060085253 A KR 1020060085253A KR 20060085253 A KR20060085253 A KR 20060085253A KR 100809334 B1 KR100809334 B1 KR 100809334B1
Authority
KR
South Korea
Prior art keywords
phase change
control signal
change memory
sensing node
clamping
Prior art date
Application number
KR1020060085253A
Other languages
English (en)
Inventor
오형록
조우영
조백형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085253A priority Critical patent/KR100809334B1/ko
Priority to US11/896,721 priority patent/US7548451B2/en
Application granted granted Critical
Publication of KR100809334B1 publication Critical patent/KR100809334B1/ko
Priority to US12/453,420 priority patent/US7817465B2/en
Priority to US12/893,413 priority patent/US8050084B2/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0038Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Abstract

상변화 메모리 장치가 제공된다. 상기 상변화 메모리 장치는 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해 센싱 노드에 보상 전류를 제공하되, 외부 온도의 변화에 따라 보상 전류의 양을 조절하는 보상부와 센싱 노드의 레벨과 기준 레벨을 비교하여, 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함한다.
리드(read), 보상부, 클램핑부, 외부 온도, 셋 저항, 리셋 저항

Description

상변화 메모리 장치{Phase change random access memory}
도 1은 본 발명의 실시예들에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 예시적인 회로도이다.
도 4는 외부 온도의 변화에 따른 상변화 물질의 저항과의 상관 관계를 나타내는 도면이다.
도 5는 외부 온도의 변화에 따른 상변화 메모리 셀의 셋 저항 분포와 리셋 저항 분포를 설명하기 위한 도면이다.
도 6은 외부 온도의 변화에 따른 센싱 노드의 레벨의 변화를 나타내는 도면이다.
도 7 내지 도 9는 도 2의 온도 센서 및 보상 제어 신호 생성 회로의 예시적 회로도이다.
도 10은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 리드 동작을 설명하기 위한 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
도 12는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : 데이터 리드 회로 12 : 프리차지부
14 : 보상부 16 : 클램핑부
18 : 센스 앰프 20 : 온도 센서
30 : 보상 제어 신호 생성 회로 40 : 클램핑 제어 신호 생성 회로
50 : 컬럼 선택 회로 60 : 로우 선택 회로
70 : 상변화 메모리 셀
본 발명은 상변화 메모리 장치에 관한 것으로, 보다 상세하게는 리드 동작의 신뢰성이 향상된 상변화 메모리 장치에 관한 것이다.
상변화 메모리 장치(Phase change Random Access Memory; PRAM)는 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질을 이용하여 데이터를 저장한다. 즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 또는 1데이터로 정의할 수 있다.
상변화 메모리 장치의 리드(read) 동작을 설명하면 다음과 같다. 우선 다수의 상변화 메모리 셀 중 리드할 상변화 메모리 셀을 선택하고, 선택한 상변화 메모리 셀에 전류를 인가하면, 상변화 물질의 저항에 의존적인 관통 전류가 발생된다. 센스 앰프(sense amplifier)는 관통 전류에 의해 변화하는 센싱 노드의 레벨과 기준 레벨을 비교하여 0데이터, 1데이터를 구분하게 된다.
그런데, 외부 온도가 증가함에 따라 상변화 물질의 저항은 작아지게 된다. 예를 들어, 25℃에서 6kΩ인 셋 저항은 85℃에서 3.45kΩ이 되고, 25℃에서 150kΩ인 리셋 저항은 85℃에서 50kΩ이 될 수 있다. 셋 저항이 작아지는 정도에 비해 리셋 저항이 작아지는 정도가 커서 셋 저항과 리셋 저항 사이의 마진(margin)이 줄어들기 때문에, 센스 앰프는 셋 상태와 리셋 상태를 정확하게 구분하지 못할 수 있다. 또한, 리셋 저항이 많이 낮아질 경우, 센스 앰프는 리셋 상태를 셋 상태로 센싱하는 동작 오류를 발생시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 리드 동작의 신뢰성이 향상된 상변화 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 일 태양은 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해 센싱 노드에 보상 전류를 제공하되, 외부 온도의 변화에 따라 보상 전류의 양을 조절하는 보상부와, 센싱 노드의 레벨과 기준 레벨을 비교하여, 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 다른 태양은 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해 센싱 노드에 보상 전류를 제공하는 보상부와, 외부 온도의 변화에 따라 센싱 노드에서 선택된 상변화 메모리 셀과 커플링된 비트 라인으로 흐르는 클램핑 전류의 양을 조절하는 클램핑부와, 센싱 노드의 레벨과 기준 레벨을 비교하여, 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 또 다른 태양은 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이, 외부 온도에 반응하여 온도 신호를 제공하는 온도 센서, 온도 신호에 따라 변하는 전압 레벨을 갖는 보상 제어 신호를 생성하는 보상 제어 신호 생성 회로, 온도 신호에 따라 변하는 전압 레벨을 갖는 클램핑 제어 신호를 생성하는 클램핑 제어 신호 생성 회로, 및 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해, 보상 제어 신호에 응답하여 센싱 노드에 보상 전류를 제공하는 보상부와, 클램핑 제어 신호에 응답하여 센싱 노드에서 선택된 상변화 메모리 셀과 커플링된 비트 라인으로 흐르는 클램핑 전류를 제공하는 클램핑부와, 센싱 노드의 레벨과 기준 레벨을 비교하여 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 실시예들에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 1에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 상변화 메모리 장치를 예로 드나, 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 발명의 실시예들에 따른 상변화 메모리 장치는 메모리 셀 어레이, 다수의 센스 앰프 및 라이트 드라이버(2_1~2_8), 주변 회로 영역(30)을 포함한다.
메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 상변화 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 여기서, 상변화 메모리 셀은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개의 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자와, 가변 저항 소자에 흐르는 전류를 제어하는 억세스 소자를 포함할 수 있다. 여기서, 억세스 소자는 가변 저항 소자와 직렬로 커플링된 다이오드 또는 트랜지스터일 수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 상변화 메모리 셀의 행 및 열을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치된다.
센스 앰프 및 라이트 드라이버(2_1~2_8)는 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(2_1~2_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(2_1~2_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 센스 앰프 및 라이트 드라이버(2_1~2_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치된다. 후술할 온도 센서(도 2의 20), 보상 제어 신호 생성 회로(도 2의 30), 클램핑 제어 신호 생성 회로(도 2의 40)는 주변 회로 영역(30) 내에 배치될 수 있다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 3은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 예시적인 회로도로, 도 2의 데이터 리드 회로, 컬럼 선택 회로, 로우 선택 회로, 선택된 상변화 메모리 셀을 도시한 것이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 데이터 리드 회로(10), 온도 센서(20), 보상 제어 신호 생성 회로(30), 클램핑 제어 신호 생성 회로(40), 컬럼 선택 회로(50), 로우 선택 회로(60), 상변화 메모리 셀(70)을 포함한다.
도시된 상변화 메모리 셀(70)은 메모리 셀 어레이 내의 다수의 상변화 메모리 셀 중에서 데이터 리드를 하기 위해 선택된 상변화 메모리 셀을 도시한 것이다. 구체적으로, 컬럼 선택 회로(50)는 컬럼 선택 신호(YSEL)를 제공받아 비트 라인(BL)을 선택하고, 로우 선택 회로(60)는 로우 선택 신호(XSEL)를 제공받아 워드 라인(WL)을 선택하여, 데이터 리드할 상변화 메모리 셀(70)을 선택하게 된다.
데이터 리드 회로(10)는 선택된 상변화 메모리 셀(70)에 전류를 인가하고, 선택된 상변화 메모리 셀(70)을 관통하여 흐르는 전류(Icell)에 의해 발생하는 센싱 노드(NS)의 레벨 변화를 감지하여 데이터를 리드한다.
이와 같은 데이터 리드 회로(10)는 프리차지부(12), 보상부(14), 클램핑부(16), 센스 앰프(18)를 포함할 수 있다.
프리차지부(12)는 센싱 동작에 선행되어 프리차지 기간 동안 센싱 노드를 일정 레벨예를 들어, 전원 전압(VDD) 으로 프리차지 시킨다. 프리차지부(12)는 도 3에 도시된 바와 같이, 전원 전압(VDD)과 센싱 노드(NS) 사이에 커플링되고, 프리차지 제어 신호(VPRE)를 게이트로 인가받는 PMOS 트랜지스터(MP1)일 수 있다.
보상부(14)는 선택된 상변화 메모리 셀(70)을 관통하여 흐르는 전류(Icell)에 의해 발생하는 센싱 노드(NS)의 레벨 감소를 보상하기 위해, 센싱 노드(NS)에 보상 전류를 제공하는 역할을 한다. 구체적으로 설명하면, 상변화 메모리 셀(70)이 셋 상태인 경우에는 상변화 물질의 저항이 작기 때문에 관통 전류(Icell)의 양이 크고, 리셋 상태인 경우에는 상변화 물질의 저항이 크기 때문에 관통 전류(Icell)의 양이 작다. 여기서, 보상부(14)에서 제공하는 보상 전류의 양은 리셋 상태에서의 관통 전류(Icell)를 보상하는 정도일 수 있다. 이와 같이 하게 되면, 리셋 상태에서의 센싱 노드(NS)의 레벨은 일정하게 유지되는 반면, 셋 상태에서의 센싱 노드(NS)의 레벨은 떨어지게 된다. 따라서, 리셋 상태에서의 센싱 노드(NS)의 레벨과 셋 상태에서의 센싱 노드(NS)의 레벨은 큰 차이를 갖게 되므로, 셋 상태와 리셋 상태를 구분하기가 용이하다. 이와 같이 함으로써 센싱 마진을 증가시킬 수 있다. 이러한 보상부(14)는 도 3에서 도시된 바와 같이, 전원 전압(VDD)과 센싱 노드(NS) 사이에 커플링되고, 보상 제어 신호(VBIAS)를 게이트로 인가받는 PMOS 트랜지스터(MP2)일 수 있다.
클램핑부(16)는 비트 라인(BL)의 레벨을 리드(read)하기 적절한 범위 내로 클램핑시켜 주는 역할을 하는데, 구체적으로, 상변화 물질의 임계 전압(Vth) 이하의 소정 레벨로 클램핑시킨다. 임계 전압(Vth) 이상의 레벨이 되면, 선택된 상변화 메모리 셀(70)의 상변화 물질의 상이 변화할 수 있기 때문이다. 클램핑부(16)는 도 3에서 도시된 바와 같이, 비트 라인(BL)과 센싱 노드(NS) 사이에 커플링되고, 클램핑 제어 신호(VCMP)를 게이트로 인가받는 NMOS 트랜지스터(MN1)일 수 있다.
센스 앰프(18)는 센싱 노드(NS)의 레벨과 기준 레벨(REF)을 비교하여, 비교 결과를 출력한다. 본 발명의 일 실시예에서 센스 앰프(18)는 기준 전류에 대해 선택된 상변화 메모리 셀(70)의 비트 라인(BL)을 통해서 흘러나가는 전류의 변화를 감지하는 전류 센스 앰프일 수도 있고, 기준 전압에 대해 전압의 변화를 감지하는 전압 센스 앰프일 수도 있다.
그런데, 본 발명의 일 실시예에서 보상부(14)는 외부 온도의 변화에 따라 상기 보상 전류의 양을 조절한다. 또한, 클램핑부(16)는 외부 온도의 변화에 따라 클램핑시키는 비트 라인(BL)의 레벨을 조절할 수 있다. 즉, 클램핑부(16)는 외부 온도가 변함에 따라 센싱 노드(NS)로부터 선택된 상변화 상변화 메모리 셀(70)과 커플링된 비트 라인(BL)으로 흐르는 클램핑 전류의 양을 조절할 수 있다.
이와 같이 보상부(14)와 클램핑부(16)가 외부 온도가 변함에 따라 각각 보상 전류와 클램핑 전류의 양을 조절하는 이유를 도 2 내지 도 6을 참조하여 설명하면 다음과 같다.
도 4는 외부 온도의 변화에 따른 상변화 물질의 저항과의 상관 관계를 나타내는 도면이다. 도 5는 외부 온도의 변화에 따른 상변화 메모리 셀의 셋 저항 분포와 리셋 저항 분포를 설명하기 위한 도면이다. 도 6은 외부 온도의 변화에 따른 센싱 노드의 레벨의 변화를 나타내는 도면이다.
외부 온도가 증가함에 따라 도 4에서와 같이 상변화 물질의 셋 저항과 리셋 저항은 작아지게 된다. 예를 들어, 25℃에서 6kΩ인 셋 저항은 85℃에서 3.45kΩ이 되고, 25℃에서 150kΩ인 셋 저항은 85℃에서 50kΩ이 될 수 있다. 도 3에 도시된 바와 같이, 온도가 증가함에 따라 셋 저항이 작아지는 정도에 비해 리셋 저항이 작아지는 정도가 크다. 따라서, 도 5에서와 같이 통상의 실내 온도(room temperature)에서 셋 저항과 리셋 저항 사이의 마진(margin)이 ΔM1이라면, 통상의 실내 온도보다 높은 온도에서는 셋 저항과 리셋 저항 사이의 마진이 ΔM2로 줄어든 다.
또한, 외부 온도가 증가함에 따라 셋 저항과 리셋 저항이 작아지기 때문에, 상변화 물질의 저항에 의존적인 관통 전류(Icell)의 양은 늘어난다. 따라서, 외부 온도가 증가하면 셋 상태의 센싱 노드(NS)의 레벨과 리셋 상태의 센싱 노드(NS)의 레벨이 도 6에서와 같이 떨어지게 된다. 도 6의 x축은 외부 온도이고, y축은 센싱 노드(NS)의 전압 레벨이고, a1, a2는 각각 통상의 실내 온도에서 리셋 상태의 센싱 노드(NS)의 레벨, 셋 상태의 센싱 노드(NS)의 레벨을 나타내고, b1, b2는 각각 통상의 실내 온도보다 높은 온도에서 리셋 상태의 센싱 노드(NS)의 레벨, 셋 상태의 센싱 노드(NS)의 레벨을 나타낸다. 도 6에서 도시된 바와 같이, 외부 온도가 증가함에 따라 셋 상태의 센싱 노드(NS)의 레벨과 리셋 상태의 센싱 노드(NS)의 레벨 사이의 마진이 줄어들게 된다. 따라서, 센스 앰프(18)는 셋 상태와 리셋 상태를 정확하게 구분하지 못할 수 있고, 리셋 상태를 셋 상태로 센싱하는 동작 오류를 발생시킬 수도 있다.
따라서, 이러한 문제를 극복하기 위해서 본 발명의 일 실시예에서는 외부 온도가 높아지면 보상부(14)는 보상 전류의 양을 늘리고, 클램핑부(16)는 클램핑 전류의 양을 줄인다. 즉, 상변화 물질의 저항에 의존적인 관통 전류의 양이 늘어나더라도 이를 충분히 보상할 수 있을 정도의 보상 전류를 보상부(14)가 제공하게 되면, 도 6의 화살표에서와 같이 센싱 노드(NS)의 레벨을 끌어올릴 수 있다. 또한, 클램핑부(16)가 클램핑 전류의 양을 줄이게 되면 관통 전류의 양이 줄어들게 되므로, 이와 같은 방법을 이용하더라도 도 6의 화살표에서와 같이 센싱 노드(NS)의 레 벨을 끌어올릴 수 있다. 따라서, 셋 상태의 센싱 노드(NS)의 레벨과 리셋 상태의 센싱 노드(NS)의 레벨 사이의 마진을 확보할 수 있으므로 센스 앰프(18)의 동작 오류를 줄일 수 있고, 상변화 메모리 장치에 대한 신뢰성도 향상시킬 수 있다.
이하에서는 보상 전류의 양을 늘리거나 클램핑 전류의 양을 줄이는 구체적인 예를 설명한다.
다시 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 외부 온도에 반응하여 온도 신호(Tx)를 제공하는 온도 센서(20)를 포함하여, 보상 제어 신호 생성 회로(30) 및 클램핑 제어 신호 생성 회로(40)는 각각 상기 온도 신호(Tx)를 제공받아 온도 특성이 반영된 보상 제어 신호(VBIAS) 및 클램핑 제어 신호(VCMP)를 생성한다. 구체적으로, 외부 온도가 높아지면 보상 제어 신호 생성 회로(30) 및 클램핑 제어 신호 생성 회로(40)는 보상 제어 신호(VBIAS) 및 클램핑 제어 신호(VCMP)의 전압 레벨을 낮춘다. 보상 제어 신호(VBIAS)의 전압 레벨이 낮아지면 보상부(14)의 PMOS 트랜지스터(MP1)는 보상 전류의 양을 줄이고, 클램핑 제어 신호(VCMP)의 전압 레벨이 낮아지면 클램핑부(16)의 NMOS 트랜지스터(MN1)는 클램핑 전류의 양을 줄이게 된다.
이러한 온도 센서(20), 보상 제어 신호 생성 회로(30) 및 클램핑 제어 신호 생성 회로(40)의 예로는 도 7 내지 도 9를 들 수 있다. 또한, 설명의 편의를 위해서 도 7 내지 도 9에서는 보상 제어 신호 생성 회로(30)만을 예를 들어 설명하고 있으나, 도 7 내지 도 9에 도시된 회로는 클램핑 제어 신호 생성 회로(40)에도 동일하게 적용될 수 있다. 도 7 내지 도 9의 회로는 예시적인 것에 불과하고, 본 발 명의 권리 범위가 이에 한정되는 것은 아니다.
우선 도 7을 참조하면, 온도 센서(20a)는 서로 다른 외부 온도에 반응하여 각각 온도 신호(TR, TH, TC)를 출력하는 다수의 온도 센싱 브랜치(branch)를 포함한다. 예를 들어, 온도 센서는 통상의 실내 온도(room temperature)를 센싱하는 TR 센싱 브랜치와, 통상의 실내 온도보다 높은 온도를 센싱하는 TH 센싱 브랜치와, 통상의 실내 온도보다 낮은 온도를 센싱하는 TC 센싱 브랜치를 포함할 수 있다. 즉, 상변화 메모리 장치의 외부 온도가 통상의 실내 온도보다 높은 온도가 되면. 온도 신호(TH)가 하이 레벨이 되고, 나머지 온도 신호(TH, TC)는 로우 레벨이 된다.
보상 제어 신호 생성 회로(30a)는 다수의 저항(R1~R4)을 포함하는 저항열(31)과, 저항열(31)의 다수의 노드들 사이에 각각 연결되고 온도 신호(TR, TH, TC)에 응답하여 턴온되는 다수의 NMOS 트랜지스터(36)를 포함한다. 여기서, 다수의 저항(R1~R4)의 크기는 예를 들어 R1<R2<R3<R4일 수 있고, 이와 같은 경우, 온도 신호(TH)에 반응하여 출력되는 보상 제어 신호(VBIAS)의 레벨은, 다른 온도 신호(TR, RC)에 반응하여 출력되는 보상 제어 신호(VBIAS)의 레벨보다 낮게 된다.
도 8을 참조하면, 온도 센서(20b)는 서로 다른 외부 온도에 반응하여 각각 온도 신호(TR, TH, TC)를 출력하는 다수의 온도 센싱 브랜치를 포함한다.
보상 제어 신호 생성 회로(30b)는 다수의 저항(R1~R4)을 포함하는 저항 열(32)과, 저항열(32)의 다수의 노드와 전압 출력 노드 사이에 각각 연결되고 온도 신호(TR, TH, TC)에 응답하여 턴온되는 다수의 NMOS 트랜지스터(37)를 포함한다.
도 9를 참조하면, 온도 센서(20c)는 다이오드를 포함하고, 보상 제어 신호 생성 회로(30c)는 다수의 저항(R1~R4)이 직렬로 연결된 저항열을 포함할 수 있다. 다이오드와 다수의 저항은 서로 직렬로 연결된다. 여기서, 다이오드는 외부 온도가 높아지면 저항이 높아지기 때문에, 외부 온도가 높아지면 보상 제어 신호(VBIAS)의 레벨은 낮아지게 된다.
도 10은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 리드 동작을 설명하기 위한 타이밍도이다.
도 3 및 도 10을 참조하여, 상변화 메모리 장치의 외부 온도가 통상의 실내 온도보다 높은 경우의 리드 동작을 설명한다.
우선 리드 커맨드가 입력되어 리드 동작이 시작되고, 입력된 어드레스(XAi)에 동기되어 컬럼 선택 신호(YSEL)이 하이 레벨이 되고 비트 라인(BL)이 선택된다.
이어서, 컬럼 선택 신호(YSEL)에 동기되어 프리차지 제어 신호(VPRE)가 로우 레벨이 된다. 따라서, 프리차지부(12)의 PMOS 트랜지스터(MP1)는 센싱 노드(NS)를 전원 전압(VDD) 레벨로 프리차지한다.
이어서, 프리차지 제어 신호(VPRE)가 하이 레벨이 되면, 이에 동기되어 로우 선택 신호(XSEL)가 하이 레벨이 되어 워드 라인(WL)을 선택한다.
또한, 프리차지 동작이 중지되고 센싱 동작이 시작되면, 클램핑부(16)는 비 트 라인(BL)의 레벨을 데이터를 리드하기 적절한 범위 내로 클램핑시킨다. 구체적으로, 클램핑부(16)는 상변화 물질의 임계 전압(Vth) 이하의 소정 레벨로 클램핑시킨다. 예를 들어, 상변화 물질의 임계 전압이 약 1.2V정도이면, 약 0.5V 내지 1.0V 정도로 클램핑된다. 특히, 클램핑부(16)는 통상의 실내 온도에서 제공하던 클램핑 전류보다 적은 양의 클램핑 전류를 제공하게 된다. 여기서, 클램핑 제어 신호(VCMP)는 도 10에 도시된 바와 같이 정전압 형태일 수 있으나, 리드 동작 중에만 활성화되는 펄스 형태일 수 있다.
또한, 보상부(14)는 선택된 상변화 메모리 셀(70)을 관통하여 흐르는 전류(Icell)에 의해 발생하는 센싱 노드(NS)의 레벨 감소를 보상하기 위해, 센싱 노드(NS)에 보상 전류를 제공한다. 특히, 보상부(14)는 통상의 실내 온도에서 제공하던 보상 전류보다 많은 양의 보상 전류를 제공하게 된다. 보상 제어 신호(VBIAS)는 도 10에 도시된 바와 같이 정전압 형태일 수 있으나, 리드 동작 중에만 활성화되는 펄스 형태일 수 있다.
이와 같은 상태에서, 선택된 상변화 메모리 셀(70)의 저항에 의존적인 관통 전류(Icell)가 발생하는 데, 상변화 메모리 셀(70)이 셋 상태인 경우에는 상변화 물질의 저항이 작기 때문에 관통 전류(Icell)의 양이 크고, 리셋 상태인 경우에는 상변화 물질의 저항이 크기 때문에 관통 전류(Icell)의 양이 작다. 그런데, 보상부(14)에서 보상 전류를 일정하게 제공하고 있으므로, 리셋 상태라면 센싱 노드(NS)의 레벨은 떨어지지 않고 유지되고, 셋 상태라면 센싱 노드(NS)의 레벨은 떨어지게 된다. 따라서, 센스 앰프(18)는 리셋 상태에서의 센싱 노드(NS)의 레벨과 기준 레벨(VREF)의 차이인 ΔH를 센싱하거나, 셋 상태에서의 센싱 노드(NS)의 레벨과 기준 레벨(VREF)의 차이인 ΔL를 센싱한다.
한편, 본 발명의 일 실시예에서는 외부 온도가 올라감에 따라 보상부(14)는 보상 전류의 양을 늘리고 클램핑부(16)는 클램핑 전류의 양을 줄이기 때문에, 리셋 상태의 센싱 노드(NS)의 레벨은 떨어지지 않고 일정하게 유지되고 있음을 알 수 있다.
도 11은 본 발명의 다른 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 12는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 2와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
도 11에서 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 온도 센서(20)의 온도 신호(Tx)를 보상 제어 신호 생성 회로(30)만 제공받기 때문에, 보상부(14)만이 외부 온도의 변화에 따라 보상 전류의 양을 조절하게 된다. 반면, 도 12에서 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치는 온도 센서의 온도 신호(Tx)를 클램핑 제어 신호 생성 회로(40)만 제공받기 때문에, 클램핑부(16)만이 외부 온도의 변화에 따라 클램핑 전류의 양을 조절하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 상변화 메모리 장치는 외부 온도의 변화에 따라 보상 전류의 양을 늘리거나 클램핑 전류의 양을 줄임으로써 온도 변화에 대해 일정한 셋 상태와 리셋 상태의 마진 확보를 할 수 있다. 따라서, 온도 변화에 따른 센스 앰프의 동작 오류를 줄일 수 있고, 상변화 메모리 장치의 리드 동작에 대한 신뢰성도 향상시킬 수 있다.

Claims (22)

  1. 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해 상기 센싱 노드에 보상 전류를 제공하되, 외부 온도가 변화함에 따라 상기 보상 전류의 양을 조절하는 보상부와, 상기 센싱 노드의 레벨과 기준 레벨을 비교하여, 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함하는 상변화 메모리 장치.
  2. 제 1항에 있어서,
    상기 보상부는 외부 온도가 높아짐에 따라 상기 보상 전류의 양을 높이는 상변화 메모리 장치.
  3. 제 2항에 있어서,
    상기 보상부는 전원 전압과 상기 센싱 노드 사이에 커플링되고 보상 제어 신호에 응답하여 턴온되는 PMOS 트랜지스터이고, 상기 보상 제어 신호는 외부 온도가 높아짐에 따라 전압 레벨이 낮아지는 상변화 메모리 장치.
  4. 제 1항에 있어서,
    상기 외부 온도의 변화에 따라 상기 센싱 노드에서 상기 선택된 상변화 메모 리 셀과 커플링된 비트 라인으로 흐르는 클램핑 전류의 양을 조절하는 클램핑부를 더 포함하는 상변화 메모리 장치.
  5. 제 4항에 있어서,
    상기 클램핑부는 상기 외부 온도가 높아짐에 따라 상기 클램핑 전류의 양을 줄이는 상변화 메모리 장치.
  6. 제 5항에 있어서,
    상기 클램핑부는 상기 비트 라인과 상기 센싱 노드 사이에 커플링되고 클램핑 제어 신호에 응답하여 턴온되는 NMOS 트랜지스터이고, 상기 클램핑 제어 신호는 외부 온도가 높아짐에 따라 전압 레벨이 낮아지는 상변화 메모리 장치.
  7. 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해 상기 센싱 노드에 보상 전류를 제공하는 보상부와, 외부 온도의 변화에 따라 상기 센싱 노드에서 상기 선택된 상변화 메모리 셀과 커플링된 비트 라인으로 흐르는 클램핑 전류의 양을 조절하는 클램핑부와, 상기 센싱 노드의 레벨과 기준 레벨을 비교하여, 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함하는 상변화 메모리 장치.
  8. 제 7항에 있어서,
    상기 클램핑부는 상기 외부 온도가 높아짐에 따라 상기 클램핑 전류의 양을 줄이는 상변화 메모리 장치.
  9. 제 8항에 있어서,
    상기 클램핑부는 상기 비트 라인과 상기 센싱 노드 사이에 커플링되고 클램핑 제어 신호에 응답하여 턴온되는 NMOS 트랜지스터이고, 상기 클램핑 제어 신호는 외부 온도가 높아짐에 따라 전압 레벨이 낮아지는 상변화 메모리 장치.
  10. 제 7항에 있어서,
    상기 보상부는 상기 외부 온도가 높아짐에 따라 상기 보상 전류의 양을 늘리는 상변화 메모리 장치.
  11. 제 10항에 있어서,
    상기 보상부는 전원 전압과 상기 센싱 노드 사이에 커플링되고 보상 제어 신호에 응답하여 턴온되는 PMOS 트랜지스터이고, 상기 보상 제어 신호는 외부 온도가 높아짐에 따라 전압 레벨이 낮아지는 상변화 메모리 장치.
  12. 다수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이;
    외부 온도에 반응하여 온도 신호를 제공하는 온도 센서;
    상기 온도 신호에 따라 변하는 전압 레벨을 갖는 보상 제어 신호를 생성하는 보상 제어 신호 생성 회로;
    상기 온도 신호에 따라 변하는 전압 레벨을 갖는 클램핑 제어 신호를 생성하는 클램핑 제어 신호 생성 회로; 및
    상기 다수의 상변화 메모리 셀 중 선택된 상변화 메모리 셀을 관통하여 흐르는 전류에 의해 발생하는 센싱 노드의 레벨 감소를 보상하기 위해, 상기 보상 제어 신호에 응답하여 상기 센싱 노드에 보상 전류를 제공하는 보상부와, 상기 클램핑 제어 신호에 응답하여 상기 센싱 노드에서 선택된 상변화 메모리 셀과 커플링된 비트 라인으로 흐르는 클램핑 전류를 제공하는 클램핑부와, 상기 센싱 노드의 레벨과 기준 레벨을 비교하여 비교 결과를 출력하는 센스 앰프를 포함하는 데이터 리드 회로를 포함하는 상변화 메모리 장치.
  13. 제 12항에 있어서,
    상기 온도 센서는 서로 다른 외부 온도에 반응하여 상기 온도 신호를 각각 출력하는 다수의 온도 센싱 브랜치(branch)를 포함하는 상변화 메모리 장치.
  14. 제 13항에 있어서,
    상기 보상 제어 신호 생성 회로 및 클램핑 제어 신호 생성 회로 중 적어도 하나는 다수의 저항을 포함하는 저항열과, 상기 저항열의 다수의 노드들 사이에 각각 연결되고 상기 온도 신호에 응답하여 턴온되는 다수의 NMOS 트랜지스터를 포함하는 상변화 메모리 장치.
  15. 제 13항에 있어서,
    상기 보상 제어 신호 생성 회로 및 클램핑 제어 신호 생성 회로 중 적어도 하나는 다수의 저항을 포함하는 저항열과, 상기 저항열의 다수의 노드와 전압 출력 노드 사이에 각각 연결되고 상기 온도 신호에 응답하여 턴온되는 다수의 NMOS 트랜지스터를 포함하는 상변화 메모리 장치.
  16. 제 12항에 있어서,
    상기 온도 센서는 다이오드를 포함하고,
    상기 보상 제어 신호 생성 회로 및 클램핑 제어 신호 생성 회로 중 적어도 하나는 상기 다이오드와 직렬로 연결된 저항열을 포함하는 상변화 메모리 장치.
  17. 제 12항에 있어서,
    상기 보상 제어 신호는 정전압 형태 또는 펄스 형태인 상변화 메모리 장치.
  18. 제 12항에 있어서,
    상기 클램프 제어 신호는 정전압 형태 또는 펄스 형태인 상변화 메모리 장치.
  19. 제 12항에 있어서,
    상기 보상부는 전원 전압과 상기 센싱 노드 사이에 커플링되고 상기 보상 제어 신호에 응답하여 턴온되는 PMOS 트랜지스터인 상변화 메모리 장치.
  20. 제 12항에 있어서,
    상기 클램핑부는 상기 비트 라인과 상기 센싱 노드 사이에 커플링되고 상기 클램핑 제어 신호에 응답하여 턴온되는 NMOS 트랜지스터인 상변화 메모리 장치.
  21. 제 12항에 있어서,
    상기 상변화 메모리 셀은 상변화 물질을 포함하는 가변 저항 소자와 억세스 소자를 포함하는 상변화 메모리 장치.
  22. 제 21항에 있어서,
    상기 억세스 소자는 상기 가변 저항 소자와 직렬로 연결된 다이오드 또는 트랜지스터인 상변화 메모리 장치.
KR1020060085253A 2006-09-05 2006-09-05 상변화 메모리 장치 KR100809334B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060085253A KR100809334B1 (ko) 2006-09-05 2006-09-05 상변화 메모리 장치
US11/896,721 US7548451B2 (en) 2006-09-05 2007-09-05 Phase change random access memory
US12/453,420 US7817465B2 (en) 2006-09-05 2009-05-11 Phase change random access memory
US12/893,413 US8050084B2 (en) 2006-09-05 2010-09-29 Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085253A KR100809334B1 (ko) 2006-09-05 2006-09-05 상변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR100809334B1 true KR100809334B1 (ko) 2008-03-05

Family

ID=39151269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085253A KR100809334B1 (ko) 2006-09-05 2006-09-05 상변화 메모리 장치

Country Status (2)

Country Link
US (2) US7548451B2 (ko)
KR (1) KR100809334B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969798B2 (en) 2008-06-04 2011-06-28 Samsung Electronics Co., Ltd. Phase change memory devices and read methods using elapsed time-based read voltages
KR101080202B1 (ko) * 2009-11-30 2011-11-07 주식회사 하이닉스반도체 센스 앰프를 제어하는 비휘발성 반도체 메모리 회로
CN102420005A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 一种电流模灵敏放大器及具有该灵敏放大器的存储器
US8269703B2 (en) 2008-08-06 2012-09-18 Samsung Display Co., Ltd. Organic light emitting display device
US8320171B2 (en) 2009-04-23 2012-11-27 Samsung Electronics Co., Ltd. Phase change memory devices and memory systems including the same
KR101212747B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US8351252B2 (en) 2009-10-29 2013-01-08 Samsung Electronics Co., Ltd. Data read circuit for phase change memory device and apparatuses including the same
KR20140054715A (ko) * 2012-10-29 2014-05-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20140054714A (ko) * 2012-10-29 2014-05-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20150091863A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20150116270A (ko) * 2014-04-07 2015-10-15 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585764B2 (en) * 2005-08-09 2009-09-08 International Business Machines Corporation VIA bottom contact and method of manufacturing same
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
US8161430B2 (en) * 2008-04-22 2012-04-17 Qualcomm Incorporated System and method of resistance based memory circuit parameter adjustment
US7882455B2 (en) * 2008-05-09 2011-02-01 International Business Machines Corporation Circuit and method using distributed phase change elements for across-chip temperature profiling
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
KR101435128B1 (ko) * 2008-07-21 2014-09-01 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
US8027187B2 (en) * 2008-09-12 2011-09-27 Micron Technology, Inc. Memory sensing devices, methods, and systems
US7948793B2 (en) * 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US7869267B2 (en) * 2008-12-29 2011-01-11 Numonyx B.V. Method for low power accessing a phase change memory device
JP2011210348A (ja) * 2010-03-11 2011-10-20 Sony Corp 制御電圧生成回路及びそれを備えた不揮発性記憶装置
KR101150592B1 (ko) * 2010-05-27 2012-06-01 에스케이하이닉스 주식회사 상 변화 메모리 장치
KR101201858B1 (ko) 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101201857B1 (ko) 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 읽기방법
EP2641330B1 (en) * 2010-11-19 2016-04-27 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
WO2013132781A1 (ja) * 2012-03-07 2013-09-12 パナソニック株式会社 不揮発性半導体記憶装置
US9047938B2 (en) * 2013-02-25 2015-06-02 International Business Machines Corporation Phase change memory management
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US9558818B2 (en) * 2013-03-11 2017-01-31 Macronix International Co., Ltd. Memory and memory managing method
KR20150037166A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 칩 아이디 부여 방법
US10193377B2 (en) * 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module
US20170091021A1 (en) * 2015-09-24 2017-03-30 Avalanche Technology, Inc. Reduction of Area and Power for Sense Amplifier in Memory
KR102514045B1 (ko) 2016-04-21 2023-03-24 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10395710B1 (en) 2018-05-21 2019-08-27 Avalanche Technology, Inc. Magnetic memory emulating dynamic random access memory (DRAM)
US10832772B2 (en) 2018-10-15 2020-11-10 International Business Machines Corporation Apparatus for a memristor crossbar array
CN116978419A (zh) * 2022-04-21 2023-10-31 联华电子股份有限公司 具温度补偿的感测放大器电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029013A (ko) * 2003-09-19 2005-03-24 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809978B2 (en) * 2002-05-13 2004-10-26 Infineon Technologies Ag Implementation of a temperature sensor to control internal chip voltages
KR100452334B1 (ko) * 2002-10-30 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 모드진입 제어회로 및 모드진입 방법
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100524807B1 (ko) * 2003-10-07 2005-11-01 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたdram
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
US7286432B2 (en) * 2005-07-22 2007-10-23 Infineon Technologies Ag Temperature update masking to ensure correct measurement of temperature when references become unstable
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
KR100872165B1 (ko) * 2006-12-28 2008-12-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7548467B2 (en) * 2006-12-28 2009-06-16 Samsung Electronics Co., Ltd. Bias voltage generator and method generating bias voltage for semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029013A (ko) * 2003-09-19 2005-03-24 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969798B2 (en) 2008-06-04 2011-06-28 Samsung Electronics Co., Ltd. Phase change memory devices and read methods using elapsed time-based read voltages
US8269703B2 (en) 2008-08-06 2012-09-18 Samsung Display Co., Ltd. Organic light emitting display device
US8320171B2 (en) 2009-04-23 2012-11-27 Samsung Electronics Co., Ltd. Phase change memory devices and memory systems including the same
US8351252B2 (en) 2009-10-29 2013-01-08 Samsung Electronics Co., Ltd. Data read circuit for phase change memory device and apparatuses including the same
KR101080202B1 (ko) * 2009-11-30 2011-11-07 주식회사 하이닉스반도체 센스 앰프를 제어하는 비휘발성 반도체 메모리 회로
KR101212747B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US8526226B2 (en) 2010-10-28 2013-09-03 SK Hynix Inc. Current control apparatus and phase change memory having the same
CN102420005A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 一种电流模灵敏放大器及具有该灵敏放大器的存储器
KR20140054715A (ko) * 2012-10-29 2014-05-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20140054714A (ko) * 2012-10-29 2014-05-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102005226B1 (ko) * 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20150091863A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102173441B1 (ko) 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20150116270A (ko) * 2014-04-07 2015-10-15 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법

Also Published As

Publication number Publication date
US7817465B2 (en) 2010-10-19
US20080055972A1 (en) 2008-03-06
US7548451B2 (en) 2009-06-16
US20090225590A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR100809334B1 (ko) 상변화 메모리 장치
KR100801082B1 (ko) 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR100887061B1 (ko) 상 변화 메모리 장치
US7245526B2 (en) Phase change memory device providing compensation for leakage current
KR101435128B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR101559445B1 (ko) 상변화 메모리 장치 및 메모리 시스템
KR100919565B1 (ko) 상 변화 메모리 장치
KR101424176B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR100872165B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
KR102563767B1 (ko) 메모리 장치 및 그 동작 방법
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
KR101201858B1 (ko) 반도체 메모리 장치
KR20110044535A (ko) 비휘발성 메모리 장치, 이를 포함하는 저장 시스템 및 이의 구동 방법
US8189373B2 (en) Phase change memory device using a multiple level write voltage
KR101416834B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102619682B1 (ko) 메모리 장치 및 그 동작 방법
KR100944322B1 (ko) 상 변화 메모리 장치
KR20090131189A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100929304B1 (ko) 온도 보상 상 변화 메모리 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100020265A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8