KR101435128B1 - 저항체를 이용한 비휘발성 메모리 장치 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR101435128B1
KR101435128B1 KR1020080070655A KR20080070655A KR101435128B1 KR 101435128 B1 KR101435128 B1 KR 101435128B1 KR 1020080070655 A KR1020080070655 A KR 1020080070655A KR 20080070655 A KR20080070655 A KR 20080070655A KR 101435128 B1 KR101435128 B1 KR 101435128B1
Authority
KR
South Korea
Prior art keywords
column
level
local
row
memory cell
Prior art date
Application number
KR1020080070655A
Other languages
English (en)
Other versions
KR20100009843A (ko
Inventor
최병길
김두응
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020080070655A priority Critical patent/KR101435128B1/ko
Priority to US12/504,949 priority patent/US8213254B2/en
Publication of KR20100009843A publication Critical patent/KR20100009843A/ko
Application granted granted Critical
Publication of KR101435128B1 publication Critical patent/KR101435128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

저항체를 이용한 비휘발성 메모리 장치가 제공된다. 상기 비휘발성 메모리 장치는 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 비트 라인들로서, 각 비트 라인은 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들 및 컬럼 선택 신호에 응답하여 비트 라인들 중 적어도 하나의 비트 라인을 선택하는 컬럼 선택 회로를 포함하되, 컬럼 선택 신호의 레벨은 외부 온도를 이용하여 결정된다.
Figure R1020080070655
상변화 메모리 장치, 컬럼 선택 신호, 외부 온도

Description

저항체를 이용한 비휘발성 메모리 장치{Nonvolatile memory device using variable resistive element}
본 발명은 저항체를 이용한 비휘발성 메모리 장치에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
본 발명이 해결하고자 하는 과제는, 라이트/리드 퍼포먼스(performance)가 향상된 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 비트 라인들로서, 각 비트 라인은 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들 및 컬럼 선택 신호에 응답하여 비트 라인들 중 적어도 하나의 비트 라인을 선택하는 컬럼 선택 회로를 포함하되, 컬럼 선택 신호의 레벨은 외부 온도를 이용하여 결정된다.
상기 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 워드 라인들로서, 각 워드 라인은 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들, 비트 라인들로서, 각 비트 라인은 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들, 컬럼 선택 신호에 응답하여, 비트 라인들 중 적어도 하나의 비트 라인을 선택하는 컬럼 선택 회로 및 컬럼 선택 신호를 상기 컬 럼 선택 회로에 제공하는 컬럼 디코더를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하는 도면이다. 도 1에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 비휘발성 메모 리 장치를 예로 드나. 이에 한정하는 것은 아니다.
도 1을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 다수의 입출력 회로(300_1~300_8), 주변 회로 영역(3)을 포함한다.
메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 메모리 셀 어레이에 대해서는 도 3을 참고하여 자세히 후술하기로 한다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 비휘발성 메모리 셀의 행(row) 및 열(column)을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치된다.
입출력 회로(300_1~300_8)는 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 입출력 회로(300_1~300_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 입출력 회로(300_1~300_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 입출력 회로(300_1~300_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치된다.
도 2는 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 3은 도 2의 메모리 셀 어레이와 그 주변을 설명하기 위한 도면이다. 도 3은 설명의 편의상 글로벌 비트 라인 선택 회로의 도시를 생략하고, 로컬 비트 라인, 로컬 비트 라인 선택 회로를 위주로 도시하였다.
도 2 및 도 3을 참조하면, 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(10), 컬럼 선택 회로(50), 컬럼 디코더(210), 컬럼 바이어스 조절부(220), 로우 디코더(250), 프리 디코더(120), 어드레스 버퍼(110), 입출력 회로(300) 등을 포함한다.
메모리 셀 어레이(10)는 다수의 비휘발성 메모리 셀(MC)의 행렬을 포함한다. 다수의 비휘발성 메모리 셀(MC)의 행은 각 워드 라인(WL0~WLm)과 커플링되고, 다수의 비휘발성 메모리 셀(MC)의 열은 비트 라인과 커플링된다.
여기서, 비휘발성 메모리 셀(MC)은 결정 상태 또는 비정질 상태에 따라 서로 다른 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자(RC)와, 가변 저항 소자(RC)에 흐르는 전류를 제어하는 억세스 소자(AC)를 포함할 수 있다. 여기서, 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도 3에서는 예시적으로 억세스 소자(AC)로서 다이오드를 도시하였으나, 이에 한정되는 것은 아니다. 이와 같이 억세스 소자(AC)로서 다이오드를 사용하는 상변화 비휘발성 메모리 셀을 다이오드 제어 상변화 비휘발성 메모리 셀(diode-controlled PRAM cell)이라고 한다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
비트 라인은 비휘발성 메모리 장치가 대용량화, 고집적화됨에 따라, 도 3에 도시된 바와 같이 글로벌 비트 라인(GBL0~GBLn)과 로컬 비트 라인(BL0~BL3)을 이용한 계층적(hierarchical) 비트 라인 구조로 구성될 수 있다. 이하, 본 발명의 실시예들은 비트 라인이 계층적 비트 라인 구조로 구성된 경우를 이용하여 설명할 것이나, 이에 한정하는 것은 아니다. 본 발명의 다른 실시예에서는 비휘발성 메모리 장치가 계층적 비트 라인 구조로 구성되지 않을 수도 있다.
비트 라인이 계층적 비트 라인 구조로 구성된 경우, 각 글로벌 비트 라인(GBL0~GBLn)은 로컬 컬럼 선택 회로(55)를 통하여 다수의 로컬 비트 라인(BL0~BL3)과 선택적으로 커플링되며, 각 로컬 비트 라인(BL0~BL3)은 다수의 비휘발성 메모리 셀(MC)과 커플링된다. 도면에서는 설명의 편의를 위하여 각 글로벌 비트 라인(GBL0~GBLn)에 4개의 로컬 비트 라인(BL0~BL3)이 커플링되는 것으로 도시하였으나, 이에 한정하는 것은 아니며 각 글로벌 비트 라인에 커플링되는 로컬 비트 라인의 수는 설계자의 의도에 따라 달라질 수 있다.
한편, 도면에는 도시하지 않았으나, 비휘발성 메모리 장치의 워드 라 인(WL0~WLm) 역시 메인 워드 라인과 서브 워드 라인을 이용한 계층적 워드 라인 구조로 구성될 수 있다.
컬럼 선택 회로(50)는 컬럼 선택 신호에 응답하여, 다수의 비트 라인 중에서 일부의 비트 라인을 선택하여 입출력 회로(300)와 커플링시킨다. 여기서 컬럼 선택 신호의 레벨은 외부 온도를 이용하여 결정될 수 있다. 즉, 컬럼 선택 신호의 레벨이 외부 온도에 상관없이 동일한 것이 아니며, 외부 온도의 변화를 이용하여 변할 수 있는 것이다.
컬럼 선택 회로(50)는 비트 라인이 로컬 비트 라인(BL0~BL3)과 글로벌 비트 라인(GBL0~GBLn)을 이용한 계층적 비트 라인 구조로 구성됨에 따라, 로컬 컬럼 선택 회로(55)과 글로벌 컬럼 선택 회로(미도시)를 포함하는 계층적 구조로 구성되어 비휘발성 메모리 셀(MC)의 열을 지정할 수 있다. 구체적으로, 로컬 컬럼 선택 회로(55)는 로컬 컬럼 선택 신호(LY0~LY7)에 응답하여 다수의 로컬 비트 라인(BL0~BL3) 중에서 일부의 로컬 비트 라인(BL0~BL3)을 선택하여 글로벌 비트 라인(GBL0~GBLn)과 커플링시킨다. 그리고, 글로벌 컬럼 선택 회로는 글로벌 컬럼 선택 신호에 응답하여 다수의 글로벌 비트 라인(GBL0~GBLn) 중에서 일부의 글로벌 비트 라인(GBL0~GBLn)을 선택하여 입출력 회로(300)와 커플링시켜서 비휘발성 메모리 셀(MC)의 열을 지정할 수 있다.
로컬 컬럼 선택 회로(55)는 다수의 로컬 컬럼 선택 스위치(SEL0~SEL7)를 포함하며, 각 로컬 컬럼 선택 스위치(SEL0~SEL7)는 각 로컬 비트 라인(BL0~BL3)과 커플링되며, 로컬 컬럼 선택 신호(LY0~LY7)에 응답하여 다수의 로컬 비트 라 인(BL0~BL3) 중에서 적어도 하나의 로컬 비트 라인(BL0~BL3)을 선택한다. 여기서, 다수의 로컬 컬럼 선택 스위치(SEL0~SEL7)에 인가되는 로컬 컬럼 선택 신호(LY0~LY7)의 레벨은 외부 온도를 이용하여 결정된다. 즉, 로컬 컬럼 선택 신호(LY0~LY7)의 레벨은 외부 온도에 상관없이 동일한 것이 아니며, 외부 온도의 변화를 이용하여 변할 수 있는 것이다.
이에 의해, 외부 온도 변화에 따라 입출력 회로(300)에서 제공되어 비휘발성 메모리 셀(MC)을 통과하여 접지 전압으로 빠져나가는 관통 전류(예, 라이트 전류 또는 리드 전류)의 전류 패스(current path)에 존재하는 전기적 저항이 변함으로써 발생할 수 있는 관통 전류의 변화를 줄일 수 있어 라이트/리드 퍼포먼스가 향상될 수 있다. 이에 대해서는 도 4 및 도 5를 참고하여 구체적으로 후술하기로 한다.
컬럼 디코더(210)는 컬럼 바이어스 조절부(220)로부터 컬럼 바이어스(VPP_Y)와 프리 디코더(120)로부터 컬럼 어드레스(YA)를 제공받아, 컬럼 선택 신호를 컬럼 선택 회로(50)에 제공한다. 여기서, 컬럼 디코더(210)는 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 선택 신호를 컬럼 선택 회로(50)에 제공한다.
컬럼 디코더(210)는 앞에서 설명한 바와 같이 비트 라인이 로컬 비트 라인(BL0~BL3)과 글로벌 비트 라인(GBL0~GBLn)을 이용한 계층적 비트 라인 구조로 구성됨에 따라, 로컬 컬럼 디코더와 글로벌 컬럼 디코더를 이용한 계층적 컬럼 디코더로 구성될 수 있다. 이러한 경우, 로컬 컬럼 디코더는 외부 온도를 이용하여 결정되는 레벨을 갖는 로컬 컬럼 선택 신호(LY0~LY7)를 로컬 컬럼 선택 회로(55)에 제공할 수 있다.
컬럼 바이어스 조절부(220)는 소정 레벨의 전압(예를 들어 승압 전원(VPP) 또는 전원 전압(VCC))(V)을 제공받아, 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 바이어스(VPP_Y)를 컬럼 디코더(210)에 제공한다. 즉, 컬럼 바이어스 조절부(220)는 컬럼 디코더(210)에서 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 선택 신호를 제공할 수 있도록, 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 바이어스(VPP_Y)를 컬럼 디코더(210)에 제공한다. 앞에서 설명한 바와 같이, 컬럼 디코더(210)가 로컬 컬럼 디코더와 글로벌 컬럼 디코더로 구성될 경우, 컬럼 바이어스 조절부(220)는 로컬 컬럼 디코더 및/또는 글로벌 컬럼 디코더에 컬럼 바이어스(VPP_Y)를 제공할 수 있다. 컬럼 바이어스 조절부(220)의 구체적인 구성과 동작에 대해서는 도 8을 참고하여 후술하기로 한다.
로우 디코더(250)는 프리 디코더(120)로부터 로우 어드레스(XA)를 제공받아 라이트 또는 리드될 다수의 비휘발성 메모리 셀(MC)의 행을 지정한다. 예를 들어, 로우 디코더(124)는 로우 선택 신호(X0~Xm)를 로우 선택 회로(60)에 제공하여, 로우 선택 회로(60) 내에 대응되는 로우 선택 스위치를 인에이블시킬 수 있다. 여기서, 라이트 동작 또는 리드 동작시에 로우 디코더(250)에 인가되는 로우 바이어스(VPP_X)의 레벨은 전원 전압(VCC)보다 높을 수 있다.
어드레스 버퍼(110)는 외부 어드레스(EADDR)를 제공받아 버퍼링하고, 리드 동작을 위한 리드 어드레스(RADDR) 또는 라이트 동작을 위한 라이트 어드레스(WADDR)를 프리 디코더(120)로 제공한다.
입출력 회로(300)는 비트 라인과 커플링되어 메모리 셀 어레이(10) 내에 데 이터를 입력 및/또는 출력하는 역할을 하며, 라이트 회로(320) 및 리드 회로(330)를 포함한다.
라이트 회로(320)는 비트 라인(BL0~BLn)에 커플링되어, 메모리 셀 어레이(10) 내에 데이터를 라이트하며, 데이터 입력 버퍼(325) 및 라이트 드라이버(323)를 포함한다. 데이터 입력 버퍼(325)는 외부 데이터를 제공받아 버퍼링하고, 라이트 데이터(WDATA)를 라이트 드라이버(323)로 제공한다. 라이트 드라이버(323)는 라이트 데이터(WDATA)를 제공받고, 메모리 셀 어레이(10) 중 선택된 비휘발성 메모리 셀(MC)에 라이트 데이터(WDATA)를 라이트한다.
리드 회로(310)는 비트 라인(BL0~BLn)에 커플링되어, 메모리 셀 어레이(10)에서 데이터를 리드하며, 센스 앰프(313) 및 데이터 출력 버퍼(315)를 포함한다. 센스 앰프(313)는 메모리 셀 어레이(10) 중 선택된 비휘발성 메모리 셀(MC)로부터 리드 데이터(RDATA)를 리드한다. 데이터 출력 버퍼(315)는 리드 데이터(RDATA)를 출력한다.
이하 도 4 내지 도 6b를 참고하여, 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치의 동작에 대하여 설명한다. 이하, 본 발명의 몇몇 실시예들은 비휘발성 메모리 장치의 라이트 동작을 이용하여 설명할 것이다. 그러나, 본 발명은 리드 동작시에도 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 4는 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치의 라이트 동작을 설명하는 도면이다. 도 5는 비휘발성 메모리 셀의 상변화 물질을 상변화시키기 위한 컨디션을 설명하는 도면이다. 도 6a 및 도 6b는 도 2의 컬럼 바이어스 조 절부의 동작을 설명하는 도면들이다.
도 4 및 도 5를 참고하면, 로우 디코더(60)에 의해 워드 라인(예를 들어, WL0)이 선택되고, 컬럼 디코더(210)에 의해 로컬 비트 라인(예를 들어, BL0) 및 글로벌 비트 라인(예를 들어, GBL0)이 선택되어 데이터가 라이트될 비휘발성 메모리 셀(MC)이 선택된다. 특히, 억세스 소자(AC)로 다이오드를 사용할 경우에는 선택된 워드 라인(예를 들어, WL0)을 로우 레벨로 함으로써, 다이오드가 턴온될 수 있도록 할 수 있다.
비휘발성 메모리 셀(MC)에 데이터를 라이트하는 방법은, 상변화 물질을 포함하는 가변 저항 소자(RC)에 라이트 전류(Iwrite)를 제공하여, 발생하는 주울(joule)열을 이용한다. 자세히 설명하면, 상변화 물질을 녹는점(melting temperature; Tm) 이상으로 가열한 후 빠르게 냉각시켜 제1 논리 레벨의 비정질 상태로 하거나, 결정화 온도(crystallization temperature; Tx) 이상, 녹는점(Tm) 이하의 온도롤 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 제2 논리 레벨의 결정 상태가 되도록 한다. 따라서, 상변화 물질을 상변화시키기 위해서는 상당히 정확한 크기의 라이트 전류(Iwrite)를 정해진 시간 동안 제공하는 것이 중요하다. 그런데, 라이트 회로(320)가 소정의 라이트 전류(Iwrite)를 제공하더라도, 외부 온도에 따라 선택된 비휘발성 메모리 셀(MC)에 잘못된 데이터가 저장될 수 있다.
구체적으로, 라이트 회로(320)에서 제공되어 비휘발성 메모리 셀(MC)을 통과하여 접지 전압으로 빠져나가는 라이트 전류(Iwrite)의 전류 패스에는 전기적 저항 이 존재할 수 있다. 즉, 라이트 전류(Iwrite)의 전류 패스에는 비트 라인(예를 들어, 글로벌 비트 라인, 로컬 비트 라인), 워드 라인(WL0~WLm)) 등의 전기적 라인에 존재하는 기생 저항(R_L1~R_L3)과 컬럼 선택 회로, 로우 선택 회로 등을 구성하는 트랜지스터의 내부 저항(R_S1, R_S2) 등의 전기적 저항이 존재할 수 있다. 그리고, 이러한 저항(R_L1~R_L3, R_S1, R_S2)은 일정하지 않으며, 외부 온도가 올라감에 따라 저항 레벨이 높아지고 외부 온도가 내려감에 따라 저항 레벨이 낮아지는 것과 같이 외부 온도에 따라 차이가 존재할 수 있다.
이에 의해, 제1 온도와 제1 온도보다 높은 제2 온도에서 비휘발성 메모리 셀(MC)에 도달하는 라이트 전류(Iwrite)의 레벨은 차이가 날 수 있다. 구체적으로, 상대적으로 온도가 높은 제2 온도에서 비휘발성 메모리 셀(MC)에 도달하는 라이트 전류(Iwrite)의 레벨은 상대적으로 온도가 낮은 제1 온도에서의 비휘발성 메모리 셀(MC)에 도달하는 라이트 전류(Iwrite)의 레벨보다 작을 수 있다. 따라서, 앞에서 설명한 바와 같이 비휘발성 메모리 셀(MC)에 데이터를 라이트하는 방법은 상변화 물질을 포함하는 가변 저항 소자(RC)에 라이트 전류(Iwrite)를 제공하여 발생하는 주울열을 이용하므로, 외부 온도에 따라 비휘발성 메모리 셀(MC)에 대응되는 데이터가 라이트되지 않는 오류가 발생할 수 있다.
하지만, 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치는 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 선택 신호를 컬럼 선택 회로에 제공하므로, 외부 온도 변화에 따른 비휘발성 메모리 셀(MC)을 관통하는 라이트 전류(Iwrite)의 변화를 실질적으로 줄일 수 있다.
구체적으로, 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치는 제1 온도에서는 제1 레벨의 로컬 컬럼 선택 신호(LY0~LY7)를 제공하며, 제1 온도보다 상대적으로 온도가 높은 제2 온도에서는 제1 레벨보다 높은 제2 레벨의 로컬 컬럼 선택 신호(LY0~LY7)를 로컬 컬럼 선택 회로(55)에 제공한다. 즉, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 도 6a와 같이 온도에 연속적으로 비례하는 레벨의 로컬 컬럼 선택 신호(LY0~LY7)를 제공할 수 있다. 또는, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 도 6b와 같이 온도 레벨 t1 내지 t2, t2 내지 t3 및 t3 내지 t4에서 각각 제1 레벨(V1), 제2 레벨(V2) 및 제3 레벨(V3)을 제공하는 것과 같이 온도에 불연속적으로 비례하는 레벨의 로컬 컬럼 선택 신호(LY0~LY7)를 제공할 수 있다.
이에 의해, 외부 온도가 상대적으로 높은 경우에는 로컬 컬럼 선택 회로(55)의 로컬 컬럼 선택 스위치(SEL0~SEL7)에 상대적으로 높은 레벨의 로컬 컬럼 선택 신호(LY0~LY7)가 제공되어, 동일한 레벨의 로컬 컬럼 선택 신호(LY0~LY7)가 제공되는 경우에 비해 로컬 컬럼 선택 스위치(SEL0~SEL7)를 통과하는 전류의 양이 상대적으로 많아질 수 있다. 반면에, 외부 온도가 상대적으로 낮은 경우에는 로컬 컬럼 선택 회로(55)의 로컬 컬럼 선택 스위치(SEL0~SEL7)에 상대적으로 낮은 레벨의 로컬 컬럼 선택 신호(LY0~LY7)가 제공되어, 동일한 레벨의 로컬 컬럼 선택 신호(LY0~LY7)가 제공되는 경우에 비해 로컬 컬럼 선택 스위치(SEL0~SEL7)를 통과하는 전류의 양이 상대적으로 줄어들 수 있다.
따라서, 외부 온도 변화에 따라 비휘발성 메모리 셀(MC)을 관통하는 전류의 전류 패스에 존재하는 저항이 변하더라도 로컬 컬럼 선택 회로(55)에 제공되는 로컬 컬럼 선택 신호(LY0~LY7)의 레벨을 조절하여 로컬 컬럼 선택 스위치(SEL0~SEL7)를 통과하는 전류의 양을 조절함으로써, 비휘발성 메모리 셀(MC)을 관통하는 전류(예, 라이트 전류 또는 리드 전류)의 변화를 줄일 수 있다. 이에 의해, 외부 온도가 변화더라도 라이드/리드 동작시 오류가 발생하지 않으며, 라이트/리드 퍼포먼스가 향상될 수 있다.
도 8은 도 2의 비휘발성 메모리 장치에서 컬럼 바이어스 조절부를 설명하는 예시적인 회로도이다.
삭제
삭제
도 8을 참고하면, 컬럼 바이어스 조절부(220)는 외부 온도에 반응하여 온도 신호(TX)를 제공하는 온도 센서(223)와 온도 신호(TX)에 따라 변하는 전압 레벨을 갖는 컬럼 바이어스(VPP_Y)를 제공하는 컬럼 바이어스 생성부(224)를 포함한다. 여기서 온도 센서(223)는 예를 들어, 서로 다른 외부 온도에 반응하여 온도 신호를 각각 출력하는 다수의 온도 브랜치(branch)를 포함할 수 있다. 또한, 컬럼 바이어스 생성부(224)는 서로 다른 레벨의 전압(VPP_Y1~VPP_Y3)을 제공하는 전압분배기와 온도 신호(TX)에 응답하여 상기 다른 레벨의 전압(VPP_Y1~VPP_Y3) 중 하나를 선택하여 컬럼 바이어스(VPP_Y)로 제공하는 스위치를 포함할 수 있다.
도 8에서는 온도 센서(223)에서 제공되는 온도 신호(TX)에 응답하여 도 6b와 유사하게 온도에 불연속적으로 비례하는 레벨의 컬럼 바이어스(VPP_Y)를 제공하는 컬럼 바이어스 생성부(224)가 도시되어 있으나, 이에 한정하는 것은 아니다. 본 발명의 다른 실시예에서 컬럼 바이어스 조절부는 온도 센서에서 제공되는 온도 신호에 응답하여 도 6a와 유사하게 온도에 연속적으로 비례하는 레벨의 컬럼 바이어스를 제공할 수도 있다.
이상에서 컬럼 선택 회로(50)의 로컬 컬럼 선택 회로(55)에 제공되는 로컬 컬럼 선택 신호(LY0~LY7)의 레벨이 외부 온도를 이용하여 결정되는 것으로 설명하였으나, 이에 한정하는 것은 아니다. 본 발명의 다른 실시예에서는 로컬 컬럼 선택 신호 뿐만 아니라 글로벌 컬럼 선택 신호의 레벨도 외부 온도를 이용하여 결정될 수도 있다. 또한, 본 발명의 또 다른 실시예에서는 글로벌 컬럼 선택 신호의 레벨만 외부 온도를 이용하여 결정될 수도 있을 것이다.
도 9는 본 발명의 다른 몇몇 실시예들에 따른 비휘발성 메모리 장치를 설명하는 블록도이다.
도 9를 참고하면, 도 9의 실시예들에 따른 비휘발성 메모리 장치는 도 2의 실시예들에 따른 비휘발성 메모리 장치와 달리, 소정 레벨의 전압을 제공받아, 외부 온도를 이용하여 결정되는 레벨을 갖는 로우 바이어스(VPP_X)를 로우 디코더(250)에 제공하는 로우 바이어스 조절부(260)를 더 포함한다. 다시 말해, 로우 디코더(250)에서 로우 선택 회로에 제공되는 로우 선택 신호의 레벨이 외부 온도를 이용하여 결정될 수 있는 것이다.
구체적으로, 도 9의 실시예들에 따른 비휘발성 메모리 장치에서 다수의 워드 라인 중 일부의 워드 라인을 선택하는 로우 선택 회로에 제공되는 로우 선택 신호의 레벨은 외부 온도를 이용하여 결정된다. 즉, 도 9의 실시예들에 따른 비휘발성 메모리 장치는 컬럼 선택 신호의 레벨 뿐만 아니라 로우 선택 신호의 레벨 역시 외부 온도를 이용하여 결정되는 것이다.
이에 의해, 앞에서 설명한 바와 같이 외부 온도 변화에 따라 비휘발성 메모리 셀(MC)을 관통하는 전류의 전류 패스에 존재하는 저항이 변함으로써 발생할 수 있는 비휘발성 메모리 셀(MC)을 관통하는 전류(예, 라이트 전류 또는 리드 전류)의 변화를 더욱 효과적으로 줄일 수 있어 라이트/리드 퍼포먼스가 향상될 수 있다.
또한 도면에서는 도시하지 않았지만, 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치에서는 로우 선택 신호의 레벨만이 외부 온도를 이용하여 결정될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하는 도면이다.
도 2는 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 3은 도 2의 메모리 셀 어레이와 그 주변을 설명하기 위한 도면이다
도 4는 본 발명의 몇몇 실시예들에 따른 비휘발성 메모리 장치의 라이트 동작을 설명하는 도면이다.
도 5는 비휘발성 메모리 셀의 상변화 물질을 상변화시키기 위한 컨디션을 설명하는 도면이다.
도 6a 및 도 6b는 도 2의 컬럼 바이어스 조절부의 동작을 설명하는 도면들이다.
도 8은 도 2의 비휘발성 메모리 장치에서 컬럼 바이어스 조절부를 설명하는 예시적인 회로도이다.
도 9는 본 발명의 다른 몇몇 실시예들에 따른 비휘발성 메모리 장치를 설명하는 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 메모리 셀 어레이 50: 컬럼 선택 회로
55: 로컬 컬럼 선택 회로 60: 로우 선택 회로
110: 어드레스 버퍼 120: 프리 디코더
210: 컬럼 디코더 220: 컬럼 바이어스 조절부
250: 로우 디코더 300: 입출력 회로
310: 리드 회로 320: 라이트 회로

Claims (17)

  1. 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이;
    비트 라인들로서, 각 비트 라인은 상기 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들; 및
    컬럼 선택 신호에 응답하여 상기 비트 라인들 중 적어도 하나의 비트 라인을 선택하는 컬럼 선택 회로를 포함하되,
    상기 컬럼 선택 신호의 레벨은 외부 온도를 이용하여 결정되는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 컬럼 선택 신호는 제1 온도에서 제1 레벨을 가지며, 상기 제1 온도보다 높은 제2 온도에서 상기 제1 레벨보다 높은 제2 레벨을 갖는 비휘발성 메모리 장치.
  3. 제 1항에 있어서,
    상기 외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 바이어스를 제공하는 컬럼 바이어스 조절부와
    상기 컬럼 바이어스와 컬럼 어드레스에 응답하여 상기 컬럼 선택 신호를 제공하는 컬럼 디코더를 더 포함하는 비휘발성 메모리 장치.
  4. 제 3항에 있어서,
    상기 컬럼 바이어스 조절부는 상기 외부 온도에 반응하여 온도 신호를 제공하는 온도 센서와
    상기 온도 신호에 따라 변하는 전압 레벨을 갖는 컬럼 바이어스를 제공하는 컬럼 바이어스 생성부를 포함하는 비휘발성 메모리 장치.
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서,
    상기 비트 라인들은 로컬 비트 라인들과 글로벌 비트 라인들을 포함하며,
    상기 각 로컬 비트 라인은 상기 비휘발성 메모리 셀들의 열과 직접 커플링되며,
    상기 각 글로벌 비트 라인은 상기 로컬 비트 라인들과 선택적으로 커플링되 는 비휘발성 메모리 장치.
  8. 제 7항에 있어서,
    상기 컬럼 선택 회로는 로컬 컬럼 선택 신호에 응답하여, 상기 로컬 비트 라인들 중 적어도 하나의 로컬 비트 라인을 선택하는 로컬 컬럼 선택 회로이고,
    상기 로컬 컬럼 선택 회로에 상기 로컬 컬럼 선택 신호를 제공하는 로컬 컬럼 디코더인 컬럼 디코더를 더 포함하고,
    상기 로컬 컬럼 선택 신호의 레벨은 상기 외부 온도를 이용하여 결정되는 비휘발성 메모리 장치.
  9. 제 1항에 있어서,
    워드 라인들로서, 각 워드 라인은 상기 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들과
    로우 선택 신호에 응답하여 상기 워드 라인들 중 적어도 하나의 워드 라인을 선택하는 로우 선택 회로를 더 포함하되,
    상기 로우 선택 신호의 레벨은 상기 외부 온도를 이용하여 결정되는 비휘발성 메모리 장치.
  10. 삭제
  11. 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이;
    워드 라인들로서, 각 워드 라인은 상기 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들;
    비트 라인들로서, 각 비트 라인은 상기 메모리 셀 어레이 내의 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들;
    외부 온도를 이용하여 결정되는 레벨을 갖는 컬럼 바이어스를 제공하는 컬럼 바이어스 조절부; 및
    상기 컬럼 바이어스와 컬럼 어드레스에 응답하여 컬럼 선택 신호를 제공하는 컬럼 디코더를 포함하는 비휘발성 메모리 장치.
  12. 제 11항에 있어서,
    상기 컬럼 선택 신호의 레벨은 상기 외부 온도를 이용하여 결정되는 비휘발성 메모리 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 11항에 있어서,
    로우 선택 신호에 응답하여 상기 워드 라인들 중 적어도 하나의 워드 라인을 선택하는 로우 선택 회로를 더 포함하되,
    상기 로우 선택 신호의 레벨은 상기 외부 온도를 이용하여 결정되는 비휘발성 메모리 장치.
  17. 삭제
KR1020080070655A 2008-07-21 2008-07-21 저항체를 이용한 비휘발성 메모리 장치 KR101435128B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080070655A KR101435128B1 (ko) 2008-07-21 2008-07-21 저항체를 이용한 비휘발성 메모리 장치
US12/504,949 US8213254B2 (en) 2008-07-21 2009-07-17 Nonvolatile memory device with temperature controlled column selection signal levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080070655A KR101435128B1 (ko) 2008-07-21 2008-07-21 저항체를 이용한 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100009843A KR20100009843A (ko) 2010-01-29
KR101435128B1 true KR101435128B1 (ko) 2014-09-01

Family

ID=41530179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070655A KR101435128B1 (ko) 2008-07-21 2008-07-21 저항체를 이용한 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8213254B2 (ko)
KR (1) KR101435128B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
US9054296B2 (en) 2013-01-03 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor device having diode and method of forming the same
US20150043266A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Enhanced temperature range for resistive type memory circuits with pre-heat operation
KR102238647B1 (ko) 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102242561B1 (ko) 2014-10-02 2021-04-20 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
TWI649748B (zh) * 2015-01-14 2019-02-01 財團法人工業技術研究院 電阻式隨機存取記憶體與其控制方法
US20170172921A1 (en) * 2016-12-14 2017-06-22 Mahmoud Reza Jaafari Polyphenolic compounds encapsualated in long circulating liposomes and use thereof
US9799387B1 (en) * 2016-12-21 2017-10-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory cells and methods for programming the same
KR102497214B1 (ko) 2018-08-07 2023-02-07 삼성전자 주식회사 저항성 메모리 장치의 열화 보상 방법 및 시스템
KR102483922B1 (ko) 2018-08-07 2023-01-02 삼성전자 주식회사 저항성 메모리 장치의 열화 감지 방법 및 시스템
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
US10481006B1 (en) 2019-01-30 2019-11-19 King Saud University Thermal sensing layer for microbolometer and method of making the same
KR20210009040A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US11250898B2 (en) 2020-04-10 2022-02-15 Nxp Usa, Inc. Non-volatile memory with multiplexer transistor regulator circuit
US11145337B1 (en) * 2020-04-13 2021-10-12 Nantero, Inc. Sense amplifiers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166900B1 (en) 2005-08-17 2007-01-23 Infineon Technologies Ag Semiconductor memory device
US7315469B2 (en) 2004-05-08 2008-01-01 Samsung Electronics Co., Ltd. Control of set/reset pulse in response to peripheral temperature in PRAM device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010628B1 (ko) * 1993-08-20 1995-09-20 현대전자산업주식회사 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
DE60227534D1 (de) 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
KR100532462B1 (ko) 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
US7113424B2 (en) 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP4669518B2 (ja) * 2005-09-21 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315469B2 (en) 2004-05-08 2008-01-01 Samsung Electronics Co., Ltd. Control of set/reset pulse in response to peripheral temperature in PRAM device
US7166900B1 (en) 2005-08-17 2007-01-23 Infineon Technologies Ag Semiconductor memory device

Also Published As

Publication number Publication date
US8213254B2 (en) 2012-07-03
KR20100009843A (ko) 2010-01-29
US20100014345A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR101435128B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100809334B1 (ko) 상변화 메모리 장치
KR101237005B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7457151B2 (en) Phase change random access memory (PRAM) device having variable drive voltages
US7876609B2 (en) Nonvolatile memory device and related methods of operation
KR101291721B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
US7787316B2 (en) Semiconductor memory device and write control method thereof
KR20090126102A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102563767B1 (ko) 메모리 장치 및 그 동작 방법
KR101150629B1 (ko) 비휘발성 메모리 장치 및 제어 방법
KR101201858B1 (ko) 반도체 메모리 장치
KR101416834B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8189373B2 (en) Phase change memory device using a multiple level write voltage
US7852666B2 (en) Nonvolatile memory using resistance material
KR102619682B1 (ko) 메모리 장치 및 그 동작 방법
KR20090131189A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100809337B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR20100022784A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100041470A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100020265A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20210013896A (ko) 저항성 메모리 장치
KR100887135B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 5