KR102242561B1 - 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 - Google Patents

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 Download PDF

Info

Publication number
KR102242561B1
KR102242561B1 KR1020140133554A KR20140133554A KR102242561B1 KR 102242561 B1 KR102242561 B1 KR 102242561B1 KR 1020140133554 A KR1020140133554 A KR 1020140133554A KR 20140133554 A KR20140133554 A KR 20140133554A KR 102242561 B1 KR102242561 B1 KR 102242561B1
Authority
KR
South Korea
Prior art keywords
temperature
value
level
read
memory device
Prior art date
Application number
KR1020140133554A
Other languages
English (en)
Other versions
KR20160040045A (ko
Inventor
이용규
변대석
이영택
박현국
백인규
장만
리지에 짱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140133554A priority Critical patent/KR102242561B1/ko
Priority to US14/796,131 priority patent/US9728252B2/en
Publication of KR20160040045A publication Critical patent/KR20160040045A/ko
Application granted granted Critical
Publication of KR102242561B1 publication Critical patent/KR102242561B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법이 개시된다. 본 발명의 기술적 사상에 따른 저항성 메모리 장치의 동작방법은, 온도를 검출하는 단계와, 온도 검출 결과에 따라, 온도 상승시 독출 동작을 위한 기준전류의 레벨을 기준값에서 제1 값으로 변동시키고, 온도 하강시 상기 기준전류의 레벨을 상기 기준값에서 제2 값으로 변동시킴으로써 상기 기준전류의 레벨을 조절하는 단계 및 상기 레벨 조절된 기준전류를 이용하여 메모리 셀들로부터 데이터를 독출하는 단계를 구비하고, 상기 기준값과 제1 값의 레벨 차이는 상기 기준값과 제2 값의 레벨 차이와 서로 다른 것을 특징으로 한다.

Description

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법{Resistive Memory Device, Resistive Memory System and Operating Method thereof}
본 발명의 기술적 사상은 저항성 메모리 장치에 관한 것으로서, 상세하게는 온도 보상을 수행하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성인 동시에 리프레쉬가 필요 없는 차세대 메모리 장치들에 대한 연구가 진행되고 있다. 이러한 차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, 플래쉬 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구된다. 차세대 메모리 장치로서, PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상술한 요구 사항에 부응하는 차세대 메모리 장치로 거론되고 있다.
본 발명의 기술적 사상이 해결하려는 과제는, 온도 변화에 따라 셀 특성이 변동됨에 의해 독출 동작의 성능이 저하되는 문제를 개선한 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법을 제공하는 데에 있다.
본 발명의 기술적 사상에 따른 저항성 메모리 장치의 동작방법은, 온도를 검출하는 단계와, 온도 검출 결과에 따라, 온도 상승시 독출 동작을 위한 기준전류의 레벨을 기준값에서 제1 값으로 변동시키고, 온도 하강시 상기 기준전류의 레벨을 상기 기준값에서 제2 값으로 변동시킴으로써 상기 기준전류의 레벨을 조절하는 단계 및 상기 레벨 조절된 기준전류를 이용하여 메모리 셀들로부터 데이터를 독출하는 단계를 구비하고, 상기 기준값과 제1 값의 레벨 차이는 상기 기준값과 제2 값의 레벨 차이와 서로 다른 것을 특징으로 한다.
바람직하게는, 상기 제1 값은 상기 기준값보다 크고, 상기 제2 값은 상기 기준값보다 작은 것을 특징으로 한다.
또한 바람직하게는, 상기 저항성 메모리 장치는 상기 기준전류를 생성하는 기준신호 발생부를 구비하고, 상기 저항성 메모리 장치의 동작방법은, 상기 온도 검출 결과에 따라, 상기 기준값을 상기 제1 값 또는 제2 값으로 변동하기 위한 전류 제어신호를 상기 기준신호 발생부로 제공하는 단계를 더 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 온도를 검출하는 단계는, 노멀 상태 대비하여 온도가 상승하였음을 나타내는 제1 검출 신호 또는 상기 노멀 상태 대비하여 온도가 하강하였음을 나타내는 제2 검출 신호를 발생하고, 상기 제1 검출 신호에 응답하여 상기 기준전류의 레벨이 상기 제1 값 또는 상기 제2 값으로 변동되는 것을 특징으로 한다.
또한 바람직하게는, 상기 데이터를 독출하는 단계는, 상기 제1 값 또는 제2 값으로 레벨 변동된 기준전류에 의해 센싱 노드에 인가되는 센싱 노드 전압 기준전압을 비교하는 것을 특징으로 한다.
또한 바람직하게는, 상기 저항성 메모리 장치는 멀티 레벨(multi-level) 셀들을 포함하고, 상기 기준전류는 상기 멀티 레벨 셀들을 독출하기 위한 제1 내지 제n 기준전류들을 포함하며(단, n은 2 이상의 정수), 상기 제1 내지 제n 기준전류들의 레벨 변동 량은 서로 다른 것을 특징으로 한다.
또한 바람직하게는, 상기 온도를 검출하는 단계는, 노멀 상태에 대비하여 온도의 상승 또는 하강에 따라 m 개의 상태를 검출하고(단, m은 2 이상의 정수), 상기 기준전류의 레벨은 상기 온도 검출 결과에 따라 m 개의 레벨들 중 어느 하나의 레벨로 변동되는 것을 특징으로 한다.
또한 바람직하게는, 상기 기준값과 제1 값의 레벨 차이는 상기 기준값과 제2 값의 레벨 차이보다 작은 것을 특징으로 한다.
본 발명의 다른 기술적 사상에 따른 저항성 메모리 장치의 동작방법은, 온도를 검출하는 단계와, 온도 검출 결과에 따라, 다수의 독출 요소들 중 적어도 하나의 독출 요소의 값을 변동함에 의해 독출 조건을 설정하는 단계 및 상기 설정된 독출 조건에 따라 독출 동작을 수행하는 단계를 구비하고, 상기 독출 조건을 설정하는 단계는, 온도 검출 결과에 따라 제1 독출 요소의 값을 변동함에 의해 고온 독출 조건 또는 저온 독출 조건을 설정하며, 상기 고온 독출 조건에서 제1 독출 요소의 값의 변동 량은 상기 저온 독출 조건에서 제1 독출 요소의 값의 변동 량과 상이한 것을 특징으로 한다.
본 발명의 기술적 사상에 따른 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법은, 온도 변화에 따라 독출 기준에 포함되는 하나 이상의 독출 요소들에 대한 보상을 수행하므로, 전류 센싱 및 전압 센싱 등 다양한 독출 방식에서 독출 성능을 향상할 수 있는 효과가 있다.
또한, 본 발명의 기술적 사상에 따른 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법은, 온도 변화에 따라 저항 값이 비선형적으로 변동하는 경우에도 이에 최적화된 온도 보상을 수행할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 2는 도 1의 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 일 구현예를 나타내는 회로도이다.
도 4a 내지 도 4c는 도 3의 메모리 셀(MC)의 변형 예들을 나타내는 회로도들이다.
도 5a,b는 온도 변화에 따른 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프 및 온도 변화에 따른 저항 값의 변동을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 데이터 독출 회로를 나타내는 블록도이다.
도 7a,b는 온도 변화에 따른 메모리 셀들의 산포 변화의 일 예를 나타내는 그래프이다.
도 8은 온도 변화에 따른 기준 전류의 조절 예를 나타내는 그래프이다.
도 9a,b는 본 발명의 다른 실시예에 따른 데이터 독출 회로 및 센싱 인에이블 타이밍의 일예를 나타내는 블록도이다.
도 10a,b는 온도 변화에 따른 메모리 셀들의 산포 변화의 일 예를 나타내는 그래프이다.
도 11은 온도 변화에 따른 센싱 인에이블 신호의 조절 예를 나타내는 그래프이다.
도 12a,b,c는 프리차지 신호, 클램핑 신호 및 기준 전압의 레벨 등의 조절을 이용한 보상 예를 나타내는 그래프이다.
도 13a,b는 본 발명의 실시예에 따른 검증 동작 시 독출 조건을 설정하는 예를 나타내는 그래프이다.
도 14는 본 발명의 일 실시예에 따른 저항성 메모리 장치의 동작방법을 나타내는 플로우차트이다.
도 15는 메모리 셀이 멀티레벨 셀인 경우의 온도 보상 예를 나타내는 그래프이다.
도 16은 본 발명의 다른 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 17은 본 발명의 실시예에 따른 메모리 시스템을 메모리 카드 시스템에 적용한 예를 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템에 적용한 예를 나타내는 블록도이다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다. 본 발명의 실시예에서, 상기 메모리 장치는 저항성 메모리 셀들을 포함함에 따라 저항성 메모리 장치로 지칭될 수 있다. 또는, 본 발명의 실시예에서 상기 메모리 장치는 다양한 종류의 메모리 셀들을 포함할 수 있으며, 예컨대 상기 메모리 셀들이 복수의 제1 신호 라인들 및 복수의 제2 신호 라인들이 교차하는 영역에 배치됨에 따라, 상기 메모리 장치는 크로스 포인트(cross-point) 메모리 장치로 지칭되어도 무방하다. 이하의 본 발명의 실시예들을 설명함에 있어서 상기 메모리 장치는 저항성 메모리 장치인 것으로 가정한다.
도 1을 참조하면, 메모리 시스템(10)은 메모리 장치(100) 및 메모리 콘트롤러(200)를 포함할 수 있다. 메모리 장치(100)는 메모리 셀 어레이(110), 기록/독출 회로(120), 제어 로직(130) 및 온도 센서(140)를 포함할 수 있다. 메모리 셀 어레이(110)가 저항성 메모리 셀들을 포함하는 경우, 메모리 시스템(10)은 저항성 메모리 시스템으로 지칭될 수 있다.
메모리 콘트롤러(200)는 호스트(Host)로부터의 기록/독출 요청에 응답하여 메모리 장치(100)에 저장된 데이터를 독출하거나, 또는 메모리 장치(100)에 데이터를 기록하도록 메모리 장치(100)를 제어할 수 있다. 구체적으로, 메모리 콘트롤러(200)는 메모리 장치(100)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 제공함으로써, 메모리 장치(100)에 대한 프로그램(program)(또는 기록), 독출(read) 및 소거(erase) 동작을 제어할 수 있다. 또한, 기록될 데이터(DATA)와 독출된 데이터(DATA)가 메모리 콘트롤러(200)와 메모리 장치(100) 사이에서 송수신될 수 있다.
도시되지는 않았으나, 메모리 콘트롤러(200)는 램(RAM), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface) 및 메모리 인터페이스(memory interface)를 포함할 수 있다. 램은 프로세싱 유닛의 동작 메모리로서 이용될 수 있다. 프로세싱 유닛은 메모리 콘트롤러(200)의 동작을 제어할 수 있다. 호스트 인터페이스는 호스트(Host) 및 메모리 콘트롤러(200) 사이의 데이터 교환을 수행하기 위한 프로토콜(protocol)을 포함할 수 있다. 예를 들어, 메모리 콘트롤러(200)는 USB, MMC, PCI-E, ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI, ESDI, 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(HOST)와 통신하도록 구성될 수 있다.
메모리 셀 어레이(110)는 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들(미도시)을 포함할 수 있다. 일 실시예에서, 복수의 제1 신호 라인들은 복수의 비트 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 워드 라인들일 수 있다. 다른 실시예에서, 복수의 제1 신호 라인들은 복수의 워드 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 비트 라인들일 수 있다.
또한, 복수의 메모리 셀들 각각은 하나의 비트를 저장하는 싱글 레벨 셀(SLC, single level cell)일 수 있으며, 또는 적어도 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC, multi level cell)일 수 있다. 또는, 메모리 셀 어레이(110)는 싱글 레벨 셀과 멀티 레벨 셀을 함께 포함하여도 무방하다. 하나의 메모리 셀에 하나의 비트의 데이터가 기록되는 경우, 메모리 셀들은 기록된 데이터에 따라 두 개의 저항 레벨 산포를 가질 수 있다. 또는, 하나의 메모리 셀에 2 개의 비트의 데이터가 기록되는 경우, 메모리 셀들은 기록된 데이터에 따라 네 개의 저항 레벨 산포를 가질 수 있다. 또 다른 실시예에서, 하나의 메모리 셀에 3 비트의 데이터가 저장되는 트리플 레벨 셀(TLC, triple level cell)의 경우, 메모리 셀들은 기록된 데이터에 따라 여덟 개의 저항 레벨 산포를 가질 수 있다 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 메모리 셀들은 4 비트 이상의 데이터를 각각 저장할 수 있는 메모리 셀들을 포함할 수 있다.
또한, 일 실시예에서, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수 있다. 다른 실시예에서, 메모리 셀 어레이(110)는 3차원 수직 구조의 메모리 셀들을 포함할 수 있다.
한편, 메모리 셀 어레이(110)는 가변 저항 소자(미도시)를 포함하는 저항성 메모리 셀들을 포함할 수 있다. 예를 들어, 가변 저항 소자가 상변화(phase change) 물질(GST, Ge-Sb-Te)로서 온도에 따라 저항이 변화하는 경우에는 저항성 메모리 장치는 PRAM이 될 수 있다. 다른 예를 들어, 가변 저항 소자가 상부 전극, 하부 전극 및 그 사이에 있는 전이금속 산화물(complex metal oxide)로 형성된 경우에는 저항성 메모리 장치는 RRAM이 될 수 있다. 또 다른 예를 들어, 가변 저항 소자가 자성체의 상부 전극, 자성체의 하부 전극 및 그 사이에 있는 유전체로 형성된 경우에는 저항성 메모리 장치는 MRAM이 될 수 있다.
기록/독출 회로(120)는 메모리 셀들에 대한 기록 및 독출 동작을 수행한다. 기록/독출 회로(120)는 다수의 비트 라인들을 통해 메모리 셀들에 연결될 수 있으며, 메모리 셀들에 데이터를 기록하기 위한 기록 드라이버와, 메모리 셀들의 저항 성분을 센싱하는 센스 앰프를 포함할 수 있다.
제어 로직(130)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있으며, 또한 기록 및 독출 등의 메모리 동작을 수행하기 위하여 기록/독출 회로(120)를 제어할 수 있다. 일 예로서, 메모리 장치(100)는 기록 및 독출 동작에 이용되는 각종 기록 전압 및 독출 전압을 생성하는 전원 발생 수단(미도시)을 포함할 수 있으며, 상기 제어 로직(130)의 제어 하에서 기록 전압 및 독출 전압의 레벨이 조절될 수 있다. 또한, 일 예로서, 메모리 장치(100)는 독출 동작에 이용되는 각종 기준 신호를 생성하는 기준신호 발생 수단(미도시)을 포함할 수 있으며, 예컨대 기준신호 발생 수단은 기준 전류 및/또는 기준 전압을 생성할 수 있다. 상기 기준 전류 및/또는 기준 전압은 제어 로직(130)의 제어 하에서 그 레벨이 조절될 수 있다.
메모리 장치(100)에 대한 기록 동작에 있어서, 기록 데이터에 따라 메모리 셀 어레이(110)의 메모리 셀의 가변 저항은 그 저항 값이 증가할 수 있으며, 또는 메모리 셀의 가변 저항은 그 저항 값이 감소할 수 있다. 예컨대, 메모리 셀 어레이(110)의 메모리 셀들 각각은 현재 저장된 데이터에 따른 저항 값을 가질 수 있으며, 각각의 메모리 셀들로 기록될 데이터에 따라 저항 값이 증가하거나 감소할 수 있다. 상기와 같은 기록 동작은 리셋(Reset) 기록 동작과 셋(Set) 기록 동작으로 분류될 수 있다. 저항성 메모리 셀에서 셋(Set) 상태는 상대적으로 낮은 저항 값을 가지며, 반면에 리셋(Reset) 상태는 상대적으로 높은 저항 값을 가질 수 있다. 리셋(Reset) 기록 동작은 가변 저항의 저항 값이 증가하는 방향으로 기록 동작을 수행하며, 셋(Set) 기록 동작은 가변 저항의 저항 값이 감소하는 방향으로 기록 동작을 수행한다.
한편, 메모리 장치(100)에 대한 독출 동작은 다양한 방법에 의해 수행될 수 있다. 각각의 독출 방법에서는 하나 이상의 독출 요소(Read factor)들에 의해 독출 동작이 수행될 수 있으며, 독출 방법이 상이한 경우 하나 이상의 독출 요소들이 서로 상이할 수 있다. 예컨대, 전류 센싱 방법은 독출 요소로서 기준 전류 및 기준 전압을 포함할 수 있으며, 선택된 메모리 셀에 기준 전류를 인가하고, 상기 기준 전류에 기인한 센싱 노드의 전압을 기준 전압과 비교함에 의해 데이터가 판별될 수 있다. 또는, 전압 센싱 방법은 독출 요소로서 프리차지 전압 및 기준 전압을 포함할 수 있으며, 센싱 노드는 소정의 레벨로 프리차지된 후 메모리 셀을 통해 흐르는 전류에 의해 그 레벨이 감소하고, 상기 센싱 노드의 전압을 기준 전압과 비교함에 의해 데이터가 판별될 수 있다.
본 발명의 실시예에 따르면, 온도 센서(140)는 메모리 장치(100) 내부의 온도를 검출하고 검출 신호를 발생한다. 또한, 온도 검출 결과에 따라 메모리 셀 어레이(110)에 대한 독출 조건(Read condition)이 달리 설정되며, 예컨대 온도 변화에 대응하여 적어도 하나의 독출 요소의 레벨, 타이밍 등이 조절될 수 있다. 독출 동작에 있어서 다양한 방식의 독출 방법이 적용될 수 있으며, 각각의 독출 방법에 따라 서로 다른 독출 요소가 조절될 수 있다.
상기와 같은 동작에 따라, 온도에 따라 메모리 셀의 특성이 변동하는 경우에도 온도 변화에 대응하는 보상이 수행됨으로써 안정적으로 데이터를 독출할 수 있다. 또한, 다양한 독출 방법들 각각에 대해 최적의 독출 조건이 설정될 수 있으며, 또한 다수의 독출 요소들 중 용이하게 조절이 가능한 독출 요소의 값 및/또는 타이밍 등을 변동함에 의해 독출 조건이 설정될 수 있으므로 온도 보상이 용이하게 수행될 수 있다.
한편, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들어, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM/SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD), 유니버설 플래시 기억장치(UFS) 등을 구성할 수 있다. 다른 예를 들면, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 SSD(Solid State Disk/Drive)를 구성할 수 있다.
상기와 같이 구성될 수 있는 저항성 메모리 시스템(10)에 구비되는 메모리 장치(100)의 구체적인 동작 예를 나타내면 다음과 같다. 도 2는 도 1의 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 기록/독출 회로(120), 제어 로직(130) 및 온도 센서(140)를 포함할 수 있다. 또한, 메모리 장치(100)는 기준 신호 발생부(150), 전원 발생부(160), 로우 디코더(170) 및 칼럼 디코더(180)를 더 포함할 수 있다. 또한, 기록/독출 회로(120)는 센스 앰프(121) 및 기록 드라이버(122)를 포함할 수 있다.
도 2에 도시된 메모리 장치(100)의 일 동작 예는 다음과 같다.
메모리 셀 어레이(110)에 구비되는 메모리 셀들은 복수의 제1 신호 라인들 및 복수의 제2 신호 라인들에 연결될 수 있다. 복수의 제1 신호 라인들은 비트 라인들(BL)이고, 복수의 제2 신호 라인들은 워드 라인들(WL)일 수 있다. 복수의 비트 라인들(BL) 및 워드 라인들(WL)을 통해 각종 전압 신호나 전류 신호가 제공됨에 따라, 선택된 메모리 셀들에 대해서는 데이터가 기록되거나 독출되며, 나머지 비선택된 메모리 셀들에 대해서는 기록이나 독출이 수행되는 것이 방지될 수 있다.
한편, 커맨드(CMD)에 수반하여 억세스할 메모리 셀을 지시하기 위한 어드레스(ADDR)가 수신될 수 있으며, 어드레스(ADDR)는 메모리 셀 어레이(110)의 워드 라인들(WL)을 선택하기 위한 로우 어드레스(X_ADDR)와 메모리 셀 어레이(110)의 비트 라인들(BL)을 선택하기 위한 칼럼 어드레스(Y_ADDR)를 포함할 수 있다. 로우 디코더(170)는 로우 어드레스(X_ADDR)에 응답하여 워드 라인 선택 동작을 수행하며, 칼럼 디코더(180)는 칼럼 어드레스(Y_ADDR)에 응답하여 비트 라인 선택 동작을 수행한다.
기록/독출 회로(120)는 비트 라인들(BL)에 연결되어 메모리 셀에 데이터를 기록하거나, 메모리 셀로부터 데이터를 독출할 수 있다. 예컨대, 적어도 일부의 전압 신호 또는 전류 신호가 기록/독출 회로(120)를 통해 메모리 셀 어레이(110)로 제공될 수 있다. 일 실시예로서, 유니 폴라(Uni-polar) 방식에 따라 메모리 동작이 수행되는 경우 셋 전압(Vset) 및 리셋 전압(Vreset)은 기록/독출 회로(120)를 통해 메모리 셀로 제공될 수 있다. 다른 실시예로서, 바이 폴라(Bi-polar) 방식에 따라 메모리 동작이 수행되는 경우 리셋 전압(Vreset)은 로우 디코더(170)를 통해 메모리 셀로 제공될 수 있다. 또한, 독출 전압(Vread)은 기록/독출 회로(120)로 제공되어 독출 동작에 이용될 수 있다.
한편, 기준 신호 발생부(150)는 데이터 독출 동작에 관련된 각종 기준신호들로서, 기준 전압(Vref) 및 기준 전류(Iref)를 생성할 수 있다. 예컨대, 데이터 독출 동작시 센스 앰프(121)는 데이터를 판별하기 위하여 비트 라인(BL)의 일 노드(예컨대, 센싱 노드)에 연결될 수 있으며, 센싱 노드의 센싱 전압과 기준 전압(Vref)에 대한 비교 동작을 통해 데이터 값이 판독될 수 있다. 또는, 전류 센싱 방법이 적용되는 경우, 기준 신호 발생부(150)는 기준 전류(Iref)를 생성하여 메모리 셀 어레이(110)로 제공할 수 있으며, 상기 기준 전류(Iref)에 기인한 센싱 노드의 전압과 기준 전압(Vref)을 비교함에 의해 데이터 값이 판독될 수 있다.
한편, 데이터가 기록된 후 이에 대한 검증 동작이 수행될 수 있으며, 검증 전압(Vver) 및/또는 검증 전류(Iver)를 메모리 셀 어레이(110)로 인가함에 의해 검증 동작이 수행될 수 있다.
또한 기록/독출 회로(120)는 독출된 데이터에 대한 판독 결과에 따른 패스/페일 신호(P/F)를 제어 로직(130)으로 제공할 수 있다. 제어 로직(130)은 패스/페일 신호(P/F)를 참조함에 의하여 메모리 셀 어레이(110)의 기록 및 독출 동작을 제어할 수 있다.
제어 로직(130)은 메모리 컨트롤러(200)로부터 수신한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(110)에 데이터를 기록하거나 메모리 셀 어레이(110)로부터 데이터를 독출하기 위한 각종 제어 신호(CTRL_RW)를 출력할 수 있다. 이로써, 제어 로직(130)은 메모리 장치(100) 내의 각종 동작을 전반적으로 제어할 수 있다.
본 발명의 실시예에 따르면, 온도 센서(140)로부터의 온도 검출 결과에 따라 독출 조건이 달리 설정될 수 있다. 일 예로서, 온도 센서(140)로부터의 검출 신호는 제어 로직(130)으로 제공되고, 온도 검출 결과에 따라 제어 로직(130)은 독출 조건을 변동하기 위한 각종 제어신호를 생성할 수 있다. 일 예로서, 제어 로직(130)의 제어하에서 전원 발생부(160)로부터 출력되는 각종 전원 신호의 레벨이 변동될 수 있으며, 또한 기준 신호 발생부(150)로부터 출력되는 각종 기준 신호의 레벨이 변동될 수 있다. 또한, 제어 로직(130)으로부터 적어도 하나의 제어신호가 기록/독출 회로(120)로 제공될 수 있으며, 독출 회로에 포함되는 각종 구성들에 대한 제어를 통해 독출 조건이 변동될 수 있다.
다른 실시예로서, 온도 센서(140)로부터의 검출 신호는 온도 변화에 따라 독출 요소의 변동이 적용되는 기능 블록들로 직접 제공될 수도 있다. 예컨대, 온도 센서(140)로부터의 검출 신호가 기준 신호 발생부(150), 전원 발생부(160) 및 기록/독출 회로(120) 등으로 각각 제공될 수 있으며, 독출 요소로서 각종 전원 신호, 기준 신호들 중 적어도 하나가 상기 검출 신호에 의해 변동될 수 있다.
본 발명의 실시예에 따라, 온도 검출 결과에 기반하여 각종 독출 요소들의 값 및/또는 타이밍이 다양하게 변동될 수 있다. 예컨대, 전류 센싱 방식에 따라 데이터가 독출되는 경우 메모리 셀로 기준 전류(Iref)가 인가되며, 온도 변화에 따라 기준 전류(Iref)의 레벨이 변동될 수 있다. 일 예로서, 온도가 상승하는 경우 기준 전류(Iref)의 레벨이 증가되도록 조절될 수 있으며, 온도가 하강하는 경우 기준 전류(Iref)의 레벨이 감소되도록 조절될 수 있다. 또한, 온도의 상승 또는 하강을 판단함에 있어서, 노멀 상태에 해당하는 온도의 범위가 기 정의되고, 메모리 장치(100) 내부의 온도가 상기 노멀 상태보다 높은 값을 가질 때 고온 상태인 것으로 판단되고, 메모리 장치(100) 내부의 온도가 상기 노멀 상태보다 낮은 값을 가질 때 저온 상태인 것으로 판단될 수 있다. 고온 상태로 판단됨에 따라 적어도 하나의 독출 요소가 변동된 고온 독출 조건이 설정될 수 있으며, 또는 저온 상태로 판단됨에 따라 적어도 하나의 독출 요소가 변동된 저온 독출 조건이 설정될 수 있다.
한편, 전압 센싱 방식에 따라 데이터를 독출하는 경우 메모리 셀의 일 노드가 소정 레벨로 프리차지되며, 온도가 변동됨에 따라 전압 센싱 방식에 적용되는 다수의 독출 요소들 중 적어도 하나의 값이 변동될 수 있다. 일 예로서, 센싱 노드의 전압과 기준 전압(Vref)을 비교하는 타이밍(예컨대, 센스 앰프를 활성화시키는 타이밍)에 의해 데이터가 판별될 수 있으며, 이 때 온도 변화에 대응하여 상기 활성화 타이밍을 조절함에 의해 독출 조건이 조절될 수 있다. 또는, 독출 조건의 요소로서 기준 전압(Vref), 프리차지 신호 및 클램핑 신호 등이 포함될 수 있으며, 온도 변화에 대응하여 기준 전압(Vref), 프리차지 신호 및 클램핑 신호들 중 적어도 하나의 값을 변동함에 의해 독출 조건이 조절될 수 있다.
한편, 저항성 메모리 셀의 가변 저항의 저항 값은 온도에 따라 그 변동 량이 다를 수 있다. 즉, 온도에 따라 가변 저항의 저항 값은 비선형하게 변동될 수 있으며, 본 발명의 실시예에 따라 독출 요소들의 레벨 및 타이밍 등을 조절함에 있어서 검출된 온도 값에 따라 그 변동 량도 비선형하게 조절될 수 있다.
또한, 메모리 셀 어레이(110)는 하나의 메모리 셀 당 2 비트 이상의 데이터를 저장하는 멀티레벨 셀을 포함할 수 있으며, 상기 멀티레벨 셀로부터 다수의 비트들의 데이터를 독출하기 위하여 다수의 독출 조건들이 정의될 수 있다. 본 발명의 실시예에 따르면, 온도 변화에 대응하여 상기 다수의 독출 조건들 각각에 대하여 적어도 하나의 독출 요소를 변동함에 의해 독출 조건이 조절될 수 있으며, 또한 상기 다수의 독출 조건들은 독출 요소에 대한 변동 량이 서로 다르게 설정될 수 있다.
도 3은 도 2의 메모리 셀 어레이(110)의 일 구현예를 나타내는 회로도이다. 메모리 셀 어레이(110)는 다수 개의 셀 블록들을 포함할 수 있으며, 도 3은 하나의 셀 블록을 나타낼 수 있다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 워드 라인들(WL1 ∼ WLn), 복수의 비트 라인들(BL1 ∼ BLm) 및 복수의 메모리 셀들(MC)을 포함할 수 있다. 여기서, 워드 라인들(WL)의 개수, 비트 라인들(BL)의 개수 및 메모리 셀들(MC)의 개수는 실시예에 따라 다양하게 변경될 수 있다. 또한, 동일한 워드 라인에 연결되는 메모리 셀들(MC)을 페이지(page) 단위로 정의할 수 있다.
복수의 메모리 셀들(MC)의 각각은 가변 저항(R) 및 선택 소자(D)를 포함할 수 있다. 여기서, 가변 저항(R)은 가변 저항 소자 또는 가변 저항 물질이라고 지칭할 수 있고, 선택 소자(D)는 스위칭 소자라고 지칭할 수 있다.
일 실시예에서, 가변 저항(R)은 복수의 비트 라인들(BL1 ∼ BLm) 중 하나와 선택 소자(D)의 사이에 연결되며, 선택 소자(D)는 가변 저항(R)과 복수의 워드 라인들(WL1 ∼ WLn) 중 하나의 사이에 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 선택 소자(D)가 복수의 비트 라인들(BL1 ∼ BLm) 중 하나와 가변 저항(R) 사이에 연결되고, 가변 저항(R)이 선택 소자(D)와 복수의 워드 라인들(WL1 ∼ WLn) 중 하나의 사이에 연결될 수 있다.
가변 저항(R)은 인가되는 전기적 펄스에 의해 복수 개의 저항 상태들 중 하나로 변동될 수 있다. 일 실시예에서, 가변 저항(R)은 전류 량에 따라 결정 상태가 변화하는 상변화 물질(phase-change material)을 포함할 수 있다. 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다.
이러한 상변화 물질은 비교적 저항이 높은 비정질 상태(amorphous state)와 비교적 저항이 낮은 결정 상태(crystal state)를 가질 수 있다. 이러한 상변화 물질은 전류의 양에 따라 발생되는 주울 열(Joule's heat) 의해 상(phase)이 변화될 수 있다. 그리고, 이와 같은 상변화를 이용하여 데이터를 기입할 수 있다.
한편, 다른 실시예에서, 가변 저항(R)은 상변화 물질 대신, 페로브스카이트(perovskite) 화합물들, 전이 금속 산화물(transition metal oxide), 자성체 물질(magnetic materials), 강자성(ferromagnetic) 물질들 또는 반강자성(antiferromagnetic) 물질들을 포함할 수도 있다.
선택 소자(D)는 복수의 워드 라인들(WL1 ∼ WLn) 중 어느 하나와 가변 저항(R) 사이에 연결될 수 있으며, 연결된 워드 라인과 비트 라인에 인가되는 전압에 따라 가변 저항(R)으로의 전류 공급을 제어할 수 있다. 일 실시예에서, 선택 소자(D)는 PN 접합 또는 PIN 접합 다이오드일 수 있으며, 다이오드의 애노드(anode)가 가변 저항(R)에 연결되고, 다이오드의 캐소드(cathode)가 복수의 워드 라인들(WL1 ∼ WLn) 중 하나에 연결될 수 있다. 이 때, 다이오드의 애노드와 캐소드 사이의 전압 차가 다이오드의 문턱 전압보다 커지면, 다이오드가 턴 온되어 가변 저항(R)에 전류가 공급될 수 있다.
도 4a 내지 도 4c는 도 3의 메모리 셀(MC)의 변형 예들을 나타내는 회로도들이다.
도 4a를 참조하면, 메모리 셀(MCa)은 가변 저항(Ra)을 포함하고, 가변 저항(Ra)은 비트 라인(BL)과 워드 라인(WL) 사이에 연결될 수 있다. 메모리 셀(MCa)은 비트 라인(BL)과 워드 라인(WL)에 각각 인가되는 전압들에 의해서 데이터를 저장할 수 있다.
도 4b를 참조하면, 메모리 셀(MCb)은 가변 저항(Rb)과 양방향 다이오드(Db)를 포함할 수 있다. 가변 저항(Rb)은 데이터를 저장하기 위한 저항 물질을 포함할 수 있다. 양방향 다이오드(Db)는 가변 저항(Rb)과 워드 라인(WL) 사이에 연결되며, 가변 저항(Rb)은 비트 라인(BL)과 양방향 다이오드(Db) 사이에 연결될 수 있다. 양방향 다이오드(Db)와 가변 저항(Rb)의 위치는 서로 바뀔 수도 있다. 양방향 다이오드(Db)를 통해서 비선택 저항 셀에 흐르게 되는 누설 전류를 차단할 수 있다.
도 4c를 참조하면, 메모리 셀(MCc)은 가변 저항(Rc)과 트랜지스터(TR)를 포함할 수 있다. 트랜지스터(TR)는 워드 라인(WL)의 전압에 따라 가변 저항(Rc)에 전류를 공급 또는 차단하는 선택 소자, 즉, 스위칭 소자일 수 있다. 도 4c의 실시예에서는, 워드 라인(WL) 이외에, 가변 저항(Rc)의 양 단의 전압 레벨을 조절하기 위한 소스 라인(SL)이 추가로 구비될 수 있다. 트랜지스터(TR)는 가변 저항(Rc)과 소스 라인(SL) 사이에 연결되며, 가변 저항(R)은 비트 라인(BL)과 트랜지스터(TR) 사이에 연결될 수 있다. 트랜지스터(TR)와 가변 저항(Rc)의 위치는 서로 바뀔 수도 있다. 메모리 셀(MCc)은 워드 라인(WL)에 의해서 구동되는 트랜지스터(TR)의 온/오프 여부에 따라 선택 또는 비선택될 수 있다.
도 5a,b는 온도 변화에 따른 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프 및 온도 변화에 따른 저항 값의 변동을 나타내는 그래프이다. 온도 변화의 예로서, 노멀 상태(normal), 고온 상태(hot) 및 저온 상태(cold)가 예시된다. 또한, 설명의 편의상 메모리 셀(MC)이 싱글 레벨 셀에 해당하는 경우가 예시된다.
도 5a를 참조하면, 가로축은 전압(V)을 나타내고, 세로축은 전류(I)를 나타낸다. 온도가 변화함에 따라 메모리 셀의 특성도 변동될 수 있으며, 도 5a에 도시된 바와 같이, 고온 상태(hot)에서는 메모리 셀(MC)의 저항 값이 작아짐에 따라 동일한 전압 인가시 노멀 상태(normal)에 비해 메모리 셀에 흐르는 전류(예컨대, 셀 전류)의 값이 증가하는 반면에, 저온 상태(cold)에서는 메모리 셀(MC)의 저항 값이 커짐에 따라 동일한 전압 인가시 노멀 상태(normal)에 비해 메모리 셀에 흐르는 전류의 값이 감소할 수 있다. 예컨대, 독출 동작에서 독출 전압(Vread)이 인가되는 경우, 고온 상태(hot)에서 메모리 셀(MC)을 통해 흐르는 셀 전류의 레벨은 저온 상태(cold)에서 동일한 레벨의 독출 전압(Vread)이 인가되는 경우 메모리 셀(MC)을 통해 흐르는 셀 전류의 레벨보다 클 수 있으며, 예컨대 도 5a에 도시된 바와 같이 ΔI에 해당하는 레벨 차이가 발생될 수 있다.
한편, 도 5b에 도시된 바와 같이, 온도가 변화함에 따라 메모리 셀의 가변 저항의 저항 값이 변동될 수 있으며, 온도가 상승함에 따라 저항 값이 작아질 수 있으며 온도가 하강함에 따라 저항 값이 커질 수 있다. 또한, 온도에 따른 저항 값의 변동은 비선형(Non-lenear)한 특성을 가질 수 있으므로, 독출 조건에 대한 조절을 수행함에 있어서 저항 값의 비선형 특성에 대응하는 보상이 수행되도록 할 수 있다.
도 6은 본 발명의 일 실시예에 따른 데이터 독출 회로를 나타내는 블록도이다. 데이터 독출 회로(300)는 메모리 셀에 대한 독출 동작을 수행하기 위한 각종 주변 회로들을 포함하는 개념으로 정의될 수 있으며, 예컨대 도 6의 데이터 독출 회로(300)는 전류 센싱 방법에 따라 데이터를 판별하는 회로를 나타낸다, 도 6에 도시된 바와 같이, 데이터 독출 회로(300)는 메모리 셀(MC)의 일 노드에 해당하는 센싱 노드(N1)에 연결된 센스앰프 회로(310), 센싱 노드(N1)의 전압 레벨을 조절하기 위한 클램핑 트랜지스터(320), 기준 전류(Iref)를 생성하는 기준 전류 생성부(330) 및 기준 전압(Vref)을 생성하는 기준 전압 생성부(340)를 포함할 수 있다. 상기 도 6에 도시된 기능 블록들은 하나의 실시예에 불과한 것으로서, 도 6에 도시된 기능 블록들 중 일부를 제외함에 의해 데이터 독출 회로(300)를 구성하여도 무방하며, 또는 도 6에 도시된 기능 블록들 이외에 추가의 기능 블록들이 데이터 독출 회로(300)에 포함되어도 무방하다.
센스앰프 회로(310)는 센싱 노드(N1)의 센싱 전압(Vsen)과 기준 전압(Vref)을 수신하고, 이에 대한 비교 동작을 통해 출력신호(SAOUT)를 생성할 수 있다. 또한, 클램핑 트랜지스터(320)는 센싱 노드(N1)의 전압 레벨을 일정량 조절하기 위해 배치될 수 있으며, 클램핑 신호(Vclamp)에 의해 제어될 수 있다. 일 예로서, 상기 클램핑 동작에 의하여 센싱 노드(N1)의 센싱 전압(Vsen)의 레벨이 센스앰프 회로(310)에 의해 센싱되기 적합한 레벨로 변동될 수 있다.
한편, 기준 전류(Iref)는 클램핑 트랜지스터(320)를 통해 메모리 셀(MC)로 제공될 수 있다. 기준 전류(Iref)를 생성하는 기준 전류 생성부(330)은 다양하게 구현이 가능하며, 예컨대 전류 미러를 포함하여 구현될 수 있다.
한편, 메모리 셀(MC)을 통해 흐르는 셀 전류(Icell)는 가변 저항의 저항 값에 따라 변동될 수 있으며, 예컨대 가변 저항의 저항 값이 큰 경우에는 상대적으로 작은 레벨의 셀 전류(Icell)가 흐를 수 있으며, 반면에 가변 저항의 저항 값이 작은 경우에는 상대적으로 큰 레벨의 셀 전류(Icell)가 흐를 수 있다. 일 예로서, 가변 저항의 저항 값이 큰 경우에는 기준 전류(Iref)의 레벨이 셀 전류(Icell)보다 클 수 있으며, 반면에 가변 저항의 저항 값이 작은 경우에는 기준 전류(Iref)의 레벨이 셀 전류(Icell)보다 작을 수 있다. 기준 전류(Iref)의 레벨이 셀 전류(Icell)보다 큰 경우에는 센싱 노드(N1)의 전압 레벨이 증가할 수 있으며, 반면에 기준 전류(Iref)의 레벨이 셀 전류(Icell)보다 작은 경우에는 센싱 노드(N1)의 전압 레벨이 감소할 수 있다. 센스앰프 회로(310)는 센싱 인에이블 신호(SAE)에 응답하여 센싱 전압(Vsen)과 기준 전압(Vref)의 레벨을 비교한 결과에 따라 서로 다른 값을 갖는 출력신호(SAOUT)를 생성할 수 있다.
온도 변화에 따른 보상을 수행하게 위하여, 온도 검출 결과에 기반하는 전류 제어신호(Ctrl_I)가 기준 전류 생성부(330)로 제공될 수 있으며, 기준 전류 생성부(330)는 전류 제어신호(Ctrl_I)에 기반하여 그 레벨이 조절된 기준 전류(Iref)를 생성할 수 있다. 전술한 실시예에서와 같이, 메모리 장치 내의 온도가 상승한 경우에는 전류 제어신호(Ctrl_I)에 기반하여 기준 전류(Iref)의 레벨이 증가하고, 메모리 장치 내의 온도가 하강한 경우에는 전류 제어신호(Ctrl_I)에 기반하여 기준 전류(Iref)의 레벨이 감소할 수 있다.
도 6의 실시예에 따른 온도 보상에 관한 구체적인 동작 예를 도 7a,b 및 도 8을 참조하여 설명하면 다음과 같다. 도 7a,b는 온도 변화에 따른 메모리 셀들의 산포 변화의 일 예를 나타내며, 도 8은 온도 변화에 따른 기준 전류(Iref)의 조절 예를 나타내는 그래프이다. 또한, 도 7a,b에서는 각각의 메모리 셀이 2 비트의 데이터를 저장하는 멀티레벨 셀인 경우가 예시되며, 가로 축은 전류 레벨, 세로 축은 메모리 셀들의 개수를 나타낸다.
도 7a에 도시된 바와 같이, 노멀 상태에 비해 온도가 높은 고온 상태에서 메모리 셀의 저항 값이 작아질 수 있다. 또한, 저항 값이 작아지는 경우 메모리 셀을 통해 흐르는 셀 전류의 값이 증가함에 따라, 전류-셀 개수를 각각의 축으로 하는 그래프에서 셀 산포는 전류가 커지는 방향(도면상에서 우측 방향)으로 이동할 수 있다. 이에 따라, 산포들 사이의 위치에 해당하는 레벨을 갖는 기준 전류(Iref) 또한 전류 레벨이 증가하는 방향으로 보상이 수행될 수 있으며, 이로써 기준 전류(Iref)와 인접하는 셀 산포 사이의 센싱 마진이 확보될 수 있다.
반면에, 도 7b에 도시된 바와 같이, 노멀 상태에 비해 온도가 낮은 저온 상태에서 메모리 셀의 저항 값이 커질 수 있다. 또한, 저항 값이 커지는 경우 메모리 셀을 통해 흐르는 셀 전류의 값이 감소함에 따라, 전류-셀 개수를 각각의 축으로 하는 그래프에서 셀 산포는 전류가 작아지는 방향(도면상에서 좌측 방향)으로 이동할 수 있다. 이에 따라, 산포들 사이의 위치에 해당하는 레벨을 갖는 기준 전류(Iref) 또한 전류 레벨이 감소하는 방향으로 보상이 수행될 수 있으며, 이로써 기준 전류(Iref)와 인접하는 셀 산포 사이의 센싱 마진이 확보될 수 있다.
한편, 메모리 장치 내의 온도가 상승할 때 셀 산포의 이동 량은 온도가 하강할 때 셀 산포의 이동 량보다 작을 수 있다. 도 7a,b에 도시된 바와 같이, 메모리 장치 내의 온도가 노멀 상태에서 고온 상태로 변동할 때 기준 전류(Iref)는 ΔI1만큼 증가하는 반면에, 메모리 장치 내의 온도가 노멀 상태에서 저온 상태로 변동할 때 기준 전류(Iref)는 ΔI2만큼 감소할 수 있다. 메모리 장치 내의 온도가 낮을 때 저항 값의 변동 량이 커지므로, ΔI2의 값은 ΔI1 보다 크도록 설정될 수 있으며, 이에 따라 저항 값 변동의 비선형 특성이 반영된 보상이 수행되도록 할 수 있다.
한편, 도 8에서는 온도 변화에 따라 기준 전류(Iref)의 레벨이 단계적으로 변동되는 예가 도시되며, 또한 고온 상태가 적어도 두 개의 단계를 가지며 저온 상태가 적어도 두 개의 단계를 갖는 예가 도시된다.
도 8에 도시된 바와 같이, 온도 검출 결과에 따라 기준 전류(Iref)의 레벨이 조절되며, 노멀 상태(normal)에서의 기준 전류(Iref)의 레벨은 노멀 값을 갖는 것으로 가정될 수 있다. 그리고, 온도 변화에 대응하여 기준 전류(Iref)의 레벨은 노멀 값에서 증가되거나 감소될 수 있다.
온도 검출 결과, 메모리 장치 내부의 온도가 제1 고온 상태(HOT 1)일 때, 기준 전류(Iref)의 레벨은 노멀 값에서 ΔI1만큼 증가하도록 조절될 수 있다. 또한, 메모리 장치 내부의 온도가 제1 고온 상태(HOT 1)보다 높은 제2 고온 상태(HOT 2)일 때, 기준 전류(Iref)의 레벨은 제1 고온 상태(HOT 1)에 대비하여 ΔI3만큼 증가하도록 조절될 수 있다. 이와 유사하게, 메모리 장치 내부의 온도가 제1 저온 상태(COLD 1)일 때, 기준 전류(Iref)의 레벨은 노멀 값에서 ΔI2만큼 감소하도록 조절될 수 있다. 또한, 메모리 장치 내부의 온도가 제1 저온 상태(COLD 1)보다 낮은 제2 저온 상태(COLD 2)일 때, 기준 전류(Iref)의 레벨은 제1 저온 상태(COLD 1)에 대비하여 ΔI4만큼 감소하도록 조절될 수 있다.
또한, 전술한 실시예에서와 유사하게, 온도가 높을 수록 보상 량이 감소될 수 있으므로, ΔI3의 값은 ΔI1 보다 작도록 설정될 수 있다. 또한, 온도가 낮을 수록 보상 량이 증가될 수 있으므로, ΔI4의 값은 ΔI2 보다 크도록 설정될 수 있다.
도 9a,b는 본 발명의 다른 실시예에 따른 데이터 독출 회로 및 센싱 인에이블 타이밍의 일예를 나타내는 블록도이다. 도 9a의 데이터 독출 회로(400)는 전압 센싱 방법에 따라 데이터를 판별하는 회로를 나타내며, 도 9a에 도시된 바와 같이 데이터 독출 회로(400)는 메모리 셀(MC)의 일 노드에 해당하는 센싱 노드(N1)에 연결된 센스앰프 회로(410), 센싱 노드(N1)의 전압을 조절하기 위한 클램핑 트랜지스터(420), 센싱 노드(N1)를 소정의 레벨로 프리차지하는 프리차지 회로(430), 센싱 노드(N1)에 연결된 커패시터(Csa, 440) 및 기준 전압(Vref)을 생성하는 기준 전압 생성부(450)를 포함할 수 있다.
센스앰프 회로(410)는 센싱 노드(N1)의 센싱 전압(Vsen)과 기준 전압(Vref)을 수신하고, 이에 대한 비교 동작을 통해 출력신호(SAOUT)를 생성할 수 있다. 센스앰프 회로(410)는 센싱 인에이블 신호(SAE)에 응답하여 동작할 수 있으며, 상기 센싱 인에이블 신호(SAE)는 제어신호 생성부(460)에 의해 생성될 수 있다. 제어신호 생성부(460)는 온도 검출 결과에 기반하는 타이밍 제어신호(Ctrl_Tim)에 응답하여 센싱 인에이블 신호(SAE)의 활성화 시점을 제어할 수 있다. 제어신호 생성부(460)는 메모리 장치 내에 별도로 구현될 수도 있으며, 또는 도 1의 제어 로직(130)의 내부에 구현되어도 무방하다.
한편, 클램핑 트랜지스터(420)는 센싱 노드(N1)의 전압 레벨을 일정량 조절하기 위해 배치될 수 있으며, 클램핑 신호(Vclamp)에 의해 제어될 수 있다. 또한, 비트 라인 셋업 구간동안 프리차지 제어신호(PRE)에 의해 프리차지 회로(430)가 스위칭됨에 따라 센싱 노드(N1)가 프리차지 전압(Vpre) 레벨로 프리차지 될 수 있다. 센싱 노드(N1)에 차지된 전압은 커패시터(440)에 저장될 수 있다.
독출 동작이 시작됨에 따라 클램핑 트랜지스터(420)가 턴 온될 수 있으며, 커패시터(440)에 저장된 전하는 메모리 셀(MC)을 통해 접지단으로 빠져나갈 수 있다. 이에 따라 메모리 셀(MC)을 통해 셀 전류(Icell)가 흐르게 되며, 상기 셀 전류(Icell)의 레벨은 메모리 셀(MC)의 저항 값에 따라 변동된다. 도 9b에 도시된 바와 같이, 메모리 셀(MC)을 통해 셀 전류(Icell)가 흐르게 되므로 센싱 노드(N1)의 전압 레벨은 점차 낮아지는 데, 메모리 셀(MC)의 저항 값이 고저항(HRS)에 해당하는 경우에는 셀 전류(Icell)가 작아지므로 센싱 노드(N1)의 전압 레벨이 천천히 낮아지는 반면에, 메모리 셀(MC)의 저항 값이 저저항(LRS)에 해당하는 경우에는 셀 전류(Icell)가 커지므로 센싱 노드(N1)의 전압 레벨이 빠르게 낮아지게 된다. 전압 독출 방식에서, 센싱 인에이블 신호(SAE)의 활성화 시점(Ts)에 센싱 노드(N1)의 전압(Vsen)의 레벨과 기준 전압(Vref)의 레벨을 비교한 결과에 따라 데이터가 판별될 수 있다.
도 9a,b의 실시예에 따른 온도 보상에 관한 구체적인 동작 예를 도 10a,b 내지 도 12를 참조하여 설명하면 다음과 같다. 도 10a,b는 온도 변화에 따른 메모리 셀들의 산포 변화의 일 예를 나타내며, 도 11은 온도 변화에 따른 센싱 인에이블 신호(SAE)의 조절 예를 나타내는 그래프이다. 또한, 도 12a,b,c는 프리차지 신호, 클램핑 신호 및 기준 전압(Vref)의 레벨 등의 조절을 이용한 보상 예를 나타낸다. 또한, 도 10a,b에서는 각각의 메모리 셀이 2 비트의 데이터를 저장하는 멀티레벨 셀인 경우가 예시되며, 가로 축은 시간, 세로 축은 메모리 셀들의 개수를 나타낸다. 또한, 도 10a,b에서 가로 축은 센싱 인에이블 신호(SAE)의 활성화 타이밍을 나타내는 것으로서, 이에 따라 도면의 오른 쪽에 위치한 셀 산포는 상대적으로 저항 값이 큰 메모리 셀들의 산포를 나타내며, 도면의 왼 쪽에 위치한 셀 산포는 상대적으로 저항 값이 작은 메모리 셀들의 산포를 나타낸다.
도 10a에 도시된 바와 같이, 노멀 상태에 비해 온도가 높은 고온 상태(Hot Temp)에서 메모리 셀의 저항 값이 작아지며, 이에 따라 셀 전류의 레벨이 증가할 수 있다. 또한, 셀 전류 레벨이 증가함에 따라 센싱 노드(N1)의 전압이 빠르게 낮아지며, 이에 따라 센싱 인에이블 신호(SAE)가 빠르게 활성화되도록 조절함으로써 온도 변화에 따른 보상이 수행되도록 할 수 있다.
반면에, 노멀 상태에 비해 온도가 낮은 저온 상태(Cold Temp)에서 메모리 셀의 저항 값이 커지며, 이에 따라 셀 전류의 레벨이 감소할 수 있다. 또한, 셀 전류 레벨이 감소함에 따라 센싱 노드(N1)의 전압이 천천히 낮아지며, 이에 따라 센싱 인에이블 신호(SAE)가 늦게 활성화되도록 조절함으로써 온도 변화에 따른 보상이 수행되도록 할 수 있다.
한편, 전술한 실시예와 유사하게, 온도 변화에 따라 메모리 셀의 저항 값은 비선형하게 변동될 수 있으며, 예컨대 메모리 장치 내의 온도가 증가할 때 저항 값의 변동 량은 온도가 감소할 때의 저항 값의 변동 량보다 작을 수 있다. 이에 따라, 센싱 인에이블 신호(SAE)의 활성화 타이밍을 보상함에 있어서, 메모리 장치 내의 온도가 노멀 상태에서 고온 상태(Hot Temp)로 변동할 때 센싱 인에이블 신호(SAE)의 활성화 타이밍은 ΔT1만큼 빠르게 활성화되는 반면에, 메모리 장치 내의 온도가 노멀 상태에서 저온 상태(Cold Temp)로 변동할 때 센싱 인에이블 신호(SAE)의 활성화 타이밍은 ΔT2만큼 늦게 활성화될 수 있다. 또한 메모리 장치 내의 온도가 감소할 때 저항 값이 변동 량이 커지므로, ΔT2의 값은 ΔT1 보다 크도록 설정될 수 있으며, 이에 따라 저항 값의 비선형 특성이 반영된 보상이 수행되도록 할 수 있다.
한편, 도 11에서는 온도 변화에 따라 센싱 인에이블 신호(SAE)의 활성화 타이밍이 단계적으로 변동되는 예가 도시되며, 또한 고온 상태가 적어도 두 개의 단계를 가지며 저온 상태가 적어도 두 개의 단계를 갖는 예가 도시된다.
도 11에 도시된 바와 같이, 메모리 장치 내부의 온도가 제1 고온 상태(HOT 1)일 때, 센싱 인에이블 신호(SAE)의 활성화 타이밍은 노멀 상태일 때에 비해 ΔT1만큼 빠르게 활성화되도록 조절될 수 있다. 또한, 메모리 장치 내부의 온도가 제1 고온 상태(HOT 1)보다 높은 제2 고온 상태(HOT 2)일 때, 센싱 인에이블 신호(SAE)의 활성화 타이밍은 제1 고온 상태(HOT 1)에 대비하여 ΔT3만큼 빠르게 활성화되도록 조절될 수 있다. 이와 유사하게, 메모리 장치 내부의 온도가 제1 저온 상태(COLD 1)일 때, 센싱 인에이블 신호(SAE)의 활성화 타이밍은 노멀 상태일 때에 비해 ΔT2만큼 늦게 활성화되도록 조절될 수 있다. 또한, 메모리 장치 내부의 온도가 제1 저온 상태(COLD 1)보다 낮은 제2 저온 상태(COLD 2)일 때, 센싱 인에이블 신호(SAE)의 활성화 타이밍은 제1 저온 상태(COLD 1)에 대비하여 ΔT4만큼 늦게 활성화되도록 조절될 수 있다.
또한, 전술한 실시예에서와 유사하게, 온도가 높을 수록 보상 량이 감소될 수 있으므로, ΔT3의 값은 ΔT1 보다 작도록 설정될 수 있다. 또한, 온도가 낮을 수록 보상 량이 증가될 수 있으므로, ΔT4의 값은 ΔT2 보다 크도록 설정될 수 있다.
한편, 도 12a,b,c는 온도 변동에 따라 독출 요소의 값을 조절하는 예를 나타낸 그래프로서, 프리차지 전압(Vpre)의 레벨이나 프리차지 제어신호(PRE)의 활성화 구간이 조절되거나 기준 전압(Vref)의 레벨이 조절될 수 있다. 만약, 메모리 장치 내의 온도가 고온 상태인 경우 센싱 노드(N1)의 전압은 상대적으로 빠르게 낮아지며, 이에 따라 고저항 상태(HRS)의 메모리 셀이 저저항 상태(LRS)로 잘못 판단될 수 있다. 반면에, 메모리 장치 내의 온도가 저온 상태인 경우 센싱 노드(N1)의 전압은 상대적으로 천천히 낮아지며, 이에 따라 저저항 상태(LRS)의 메모리 셀이 고저항 상태(HRS)로 잘못 판단될 수 있다.
도 12a에 도시된 바와 같이, 노멀 상태에서의 프리차지 전압(Vpre)에 비해, 고온 상태에서 프리차지 전압(Vpre)의 레벨이 증가하고, 저온 상태에서 프리차지 전압(Vpre)의 레벨이 감소하도록 조절될 수 있다. 예컨대, 고온 상태에서 프리차지 전압(Vpre)의 레벨은 노멀 상태에 비해 ΔV1 만큼 증가하고, 저온 상태에서 프리차지 전압(Vpre)의 레벨은 노멀 상태에 비해 ΔV2 만큼 감소할 수 있다. 또한, 메모리 셀의 저항 값의 비선형 특성을 반영하여, ΔV2는 ΔV1 보다 큰 값을 갖도록 설정될 수 있다. 즉, 고온 상태에서 센싱 노드(N1)의 전압의 레벨이 빠른 속도로 하강하더라도, 센싱 노드(N1)의 전압 레벨이 증가하도록 프리차지 됨으로써 데이터가 잘못 판독되는 문제가 방지될 수 있다. 반대로, 저온 상태에서는 센싱 노드(N1)는 그 전압 레벨이 감소되도록 프리차지될 수 있다.
한편, 도 12b에 도시된 바와 같이, 노멀 상태에 비하여 고온 상태에서 프리차지 제어신호(PRE)의 활성화 구간이 증가되고, 저온 상태에서 프리차지 제어신호(PRE)의 활성화 구간이 감소되도록 조절될 수 있다. 프리차지 제어신호(PRE)의 활성화 구간이 서로 다름에 따라 커패시터(Csa)에 차지되는 전하 량이 변동될 수 있으며, 이에 따라 프리차지 동작에 따른 센싱 노드(N1)의 전압 레벨이 변동될 수 있다.
예컨대, 고온 상태에서 프리차지 제어신호(PRE)의 활성화 구간은 노멀 상태에 비해 ΔT1 만큼 증가하고, 저온 상태에서 프리차지 제어신호(PRE)의 활성화 구간은 노멀 상태에 비해 ΔT2 만큼 감소할 수 있다. 또한, 메모리 셀의 저항 값의 비선형 특성을 반영하여, ΔT2는 ΔT1 보다 큰 값을 갖도록 설정될 수 있다.
한편, 도 12c에 도시된 바와 같이, 노멀 상태에서의 기준 전압(Vref)에 비해, 고온 상태에서 기준 전압(Vref)의 레벨이 감소하고, 저온 상태에서 기준 전압(Vref)의 레벨이 증가하도록 조절될 수 있다. 예컨대, 고온 상태에서 기준 전압(Vref)의 레벨은 노멀 상태에 비해 ΔV1 만큼 감소하고, 저온 상태에서 기준 전압(Vref)의 레벨은 노멀 상태에 비해 ΔV2 만큼 증가할 수 있다. 또한, 메모리 셀의 저항 값의 비선형 특성을 반영하여, ΔV2는 ΔV1 보다 큰 값을 갖도록 설정될 수 있다. 즉, 고온 상태에서 센싱 노드(N1)의 전압의 레벨이 빠르게 낮아지더라도, 센싱 노드(N1)의 전압과 비교되는 기준 전압(Vref)의 레벨을 낮춤으로써 데이터가 잘못 판독되는 문제가 방지될 수 있다. 또한, 저온 상태에서 센싱 노드(N1)의 전압의 레벨이 천천히 낮아지더라도, 센싱 노드(N1)의 전압과 비교되는 기준 전압(Vref)의 레벨을 높임으로써 데이터가 잘못 판독되는 문제가 방지될 수 있다.
도 13a,b는 본 발명의 실시예에 따른 검증 동작 시 독출 조건을 설정하는 예를 나타내는 그래프이다. 앞선 도 2에 도시된 바와 같이, 검증 전압(Vver) 및/또는 검증 전류(Iver)를 이용하여 검증 동작이 수행될 수 있으며, 도 13a,b에서는 그 일 예로서 검증 전류(Iver)를 이용한 검증 동작이 도시된다. 또한, 도 13a,b에서 가로 축은 전류 값에 해당할 수 있으며, 세로 축은 셀 개수에 해당할 수 있다. 이 때, 셀 산포에서 오른 쪽에 위치한 메모리 셀은 상대적으로 작은 저항 값을 가지며, 셀 산포에서 왼 쪽에 위치한 메모리 셀은 상대적으로 큰 저항 값을 가질 수 있다.
도 13a에 도시된 바와 같이, 메모리 장치가 저온 상태(COLD)일 때, 데이터 기록이 수행된 메모리 셀들의 셀 산포는 저항 값이 증가하는 방향(또는, 전류 값이 작아지는 방향)으로 이동할 수 있다. 이에 따라, 상기 메모리 셀들에 대한 검증 동작을 수행함에 있어서 온도 보상이 수행될 필요가 있으며, 상기 검증 동작은 셀 산포의 폭을 좁히기 위하여 양방향으로 수행될 수 있다.
도면 상에서 셀 산포가 셀 전류가 감소하는 이동함에 따라, 메모리 셀들에 대한 검증 동작에 이용되는 검증 전류(Iver)의 레벨 또한 감소하도록 조절될 수 있다. 예컨대, 양방향 검증 동작을 위하여 제1 및 제2 검증 전류(Iver1, Iver2)가 이용될 때, 상기 제1 검증 전류(Iver1)는 ΔI1 만큼 레벨이 감소될 수 있으며, 상기 제2 검증 전류(Iver2)는 ΔI2 만큼 레벨이 감소될 수 있다. 상기 감소량 ΔI1 및 ΔI2는 다양하게 설정될 수 있으며, 예컨대 상대적으로 큰 저항 값을 갖는 메모리 셀들을 검증하기 위한 제1 검증 전류(Iver1)의 레벨의 변동 량 ΔI1가 상대적으로 큰 값을 가질 수 있다. 그러나 이는 하나의 실시예에 불과한 것으로서, ΔI1와 ΔI2는 실질적으로 동일하여도 무방하며, 또는 ΔI2가 ΔI1 보다 크게 설정되어도 무방하다.
반면에, 도 13b에 도시된 바와 같이, 메모리 장치가 고온 상태(HOT)일 때, 데이터 기록이 수행된 메모리 셀들의 셀 산포는 저항 값이 감소하는 방향(또는, 전류 값이 증가하는 방향)으로 이동할 수 있다. 이에 따라, 상기 메모리 셀들에 대한 검증 동작을 수행함에 있어서 온도 보상이 수행될 필요가 있으며, 예컨대 셀 산포가 셀 전류가 증가하는 방향으로 이동함에 따라, 메모리 셀들에 대한 검증 동작에 이용되는 검증 전류(Iver)의 레벨 또한 증가하도록 조절될 수 있다. 도 13b에 도시된 바와 같이, 제1 검증 전류(Iver1)는 ΔI3 만큼 레벨이 증가할 수 있으며, 상기 제2 검증 전류(Iver2)는 ΔI4 만큼 레벨이 증가할 수 있다. 제1 검증 전류(Iver1)의 레벨 변동 량 ΔI3이 2 검증 전류(Iver2)의 레벨 변동량 ΔI4 보다 상대적으로 큰 값을 갖는 것으로 예시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없으며, 예컨대 ΔI3와 ΔI4는 실질적으로 동일하여도 무방하며, 또는 ΔI3가 ΔI4 보다 크게 설정되어도 무방하다.
도 14는 본 발명의 일 실시예에 따른 저항성 메모리 장치의 동작방법을 나타내는 플로우차트이다.
도 14에 도시된 바와 같이, 저항성 메모리 장치는 온도 센서를 포함하고, 상기 온도 센서에 의해 저항성 메모리 장치 내부의 온도가 검출된다(S11). 온도는 다양한 방식에 따라 검출될 수 있으며, 예컨대 저항성 메모리 장치 내부의 온도가 노멀 상태에 대응하는 기 설정된 값(또는, 설정된 범위)보다 높은 온도를 갖는지 또는 낮은 온도를 갖는지가 검출될 수 있다.
상기 온도 검출 결과에 따라 저항성 메모리 장치의 독출 동작에서 온도 보상이 수행될 수 있다. 예컨대, 메모리 셀에 대한 독출 동작은 다양한 방식에 의해 수행될 수 있으며, 예컨대 전술한 실시예에서와 같은 전류 센싱 방법 또는 전압 센싱 방법이 적용될 수 있다. 또한, 각각의 독출 방법에서는 독출 조건을 구성하는 다수의 독출 요소들이 존재하며, 본 발명의 실시예에 따르면 온도 변동에 따라 적어도 하나의 독출 요소의 값을 변동함으로써 독출 조건을 조절할 수 있다.
온도 검출 결과에 따라 메모리 장치 내의 온도 상태가 노멀 상태에 해당하는지 판단되며(S12), 메모리 장치 내의 온도가 일정 범위의 노멀 상태인 경우 현재 설정된 노멀 독출 조건이 유지된다(S13). 반면에, 노멀 상태에 해당하지 않는 경우, 메모리 장치 내의 온도 상태가 고온 상태 또는 저온 상태인지가 판단될 수 있다(S14). 판단 결과, 고온 상태로 판단되는 경우 독출 조건을 구성하는 다수의 독출 요소들 중 적어도 하나의 값(예컨대, 레벨 또는 타이밍 등)을 제1 값(Δ1)만큼 변동하고(S15), 상기 변동이 반영된 고온 독출 조건이 설정될 수 있다(S16). 반면에, 저온 상태로 판단되는 경우 독출 조건을 구성하는 다수의 독출 요소들 중 적어도 하나의 값(예컨대, 레벨 또는 타이밍 등)을 제2 값(Δ2)만큼 변동하고(S17), 상기 변동이 반영된 저온 독출 조건이 설정될 수 있다(S18).
도 15는 메모리 셀이 멀티레벨 셀인 경우의 온도 보상 예를 나타내는 그래프이다. 일 예로서, 도 15에 도시된 바와 같이 각각의 메모리 셀은 2 비트의 데이터를 저장하며, 메모리 셀들은 4 개의 저항 레벨 분포를 가질 수 있으며, 독출 동작 시 제1 내지 제3 독출 조건(RD_COND1 ~ RD_COND3)에 의해 데이터가 판별될 수 있다.
전술한 실시예에 따라, 메모리 장치 내의 온도가 검출되고, 온도 검출 결과에 따라 제1 내지 제3 독출 조건(RD_COND1 ~ RD_COND3) 각각에 대해 적어도 하나의 독출 요소의 값을 변동함에 의해 독출 조건이 조절될 수 있다. 각각의 독출 조건에 대하여 전술한 실시예들이 적용되어 온도 보상이 수행될 수 있으며, 예컨대 고온 상태에서의 독출 요소의 값의 변동 량보다 저온 상태에서의 독출 요소의 값의 변동 량이 크게 설정될 수 있다.
한편, 특정 온도 상태에서 제1 내지 제3 독출 조건(RD_COND1 ~ RD_COND3)의 독출 요소의 변동 량이 달리 설정될 수 있다. 예컨대, 독출 요소로서 기준 전류(Iref)의 레벨이 변동되고, 메모리 장치가 고온 상태에 해당하는 경우, 제1 내지 제3 독출 조건(RD_COND1 ~ RD_COND3) 각각은 고온 독출 상태에 대응하는 기준 전류(Iref)의 레벨을 갖도록 설정될 수 있다. 고온 상태에서, 제1 독출 조건(RD_COND1)의 기준 전류(Iref)의 레벨은 노멀 상태에 비해 ΔI1 만큼 증가될 수 있으며, 또한 제2 독출 조건(RD_COND2)의 기준 전류(Iref)의 레벨은 노멀 상태에 비해 ΔI2 만큼 증가될 수 있으며, 또한 제3 독출 조건(RD_COND3)의 기준 전류(Iref)의 레벨은 노멀 상태에 비해 ΔI3 만큼 증가될 수 있다. 상기 ΔI1, ΔI2 및 ΔI3의 값은 각각 다를 수 있으며, 예컨대 도 15에 도시된 바와 같이 고저항 상태에 메모리 셀의 데이터를 판독하기 위한 제3 독출 조건(RD_COND3)의 독출 요소의 변동 량으로서 ΔI3의 값이 상대적으로 큰 값을 가질 수 있다. 그러나, 이는 일 실시예에 불과한 것으로서, 저저항 상태에 메모리 셀의 데이터를 판독하기 위한 제1 독출 조건(RD_COND1)의 독출 요소의 변동 량으로서 ΔI1의 값이 크게 설정되어도 무방하다.
도 16은 본 발명의 다른 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 16을 참조하면, 메모리 시스템(500)은 메모리 콘트롤러(510) 및 메모리 장치(520)를 포함할 수 있다. 메모리 콘트롤러(510)는 독출 조건 설정부(511) 및 온도 센서(512)를 포함할 수 있다. 또한, 메모리 장치(520)는 메모리 셀 어레이(521), 기록/독출 회로(522), 제어 로직(523) 및 기준 전원 발생부(524)를 포함할 수 있다. 메모리 셀 어레이(521)가 저항성 메모리 셀들을 포함하는 경우, 메모리 시스템(500)은 저항성 메모리 시스템으로 지칭될 수 있다. 도 16에 도시된 구성요소들 중 앞선 도 2에 도시된 것과 동일한 구성요소는 그 동작 또한 동일 또는 유사하므로 이에 대한 자세한 설명은 생략한다.
독출 조건 설정부(511)는 메모리 장치(520)로 독출 조건 설정을 위한 각종 제어신호(CTRL_COND)를 출력함으로써, 메모리 장치(520)가 제어신호(CTRL_COND)에 기반하여 각종 독출 요소의 값을 조절하도록 제어한다. 예컨대, 제어신호(CTRL_COND)는 전술한 실시예에서 언급된 기준 전류(Iref), 기준 전압(Vref), 센싱 인에이블 신호(SAE), 프리차지 제어신호(PRE) 및 프리차지 전압(Vpre) 등을 제어하기 위한 신호들을 포함할 수 있다. 또한, 독출 조건 설정부(511)는 온도 센서(512)로부터의 검출 신호에 기반하여 상기 제어신호(CTRL_COND)를 생성할 수 있다.
메모리 장치(520)는 메모리 콘트롤러(510)로부터 수신된 어드레스(ADDR) 및 커맨드(CMD)에 응답하여 메모리 동작을 수행할 수 있으며, 기록 데이터(DATA)를 메모리 콘트롤러(510)로부터 수신하거나, 독출 데이터(DATA)를 메모리 콘트롤러(510)로 출력할 수 있다. 또한, 메모리 장치(520)는 제어신호(CTRL_COND)에 응답하여 각종 독출 요소들의 값을 변동할 수 있으며, 예컨대 기준 전원 발생부(524)는 제어신호(CTRL_COND)에 응답하여 기준 전류(Iref) 및/또는 기준 전압(Vref)의 레벨을 조절할 수 있다. 또는, 제어 로직(523)은 센싱 인에이블 신호(SAE) 및 프리차지 제어신호(PRE)를 생성할 수 있으며, 제어 로직(523)은 제어신호(CTRL_COND)에 응답하여 센싱 인에이블 신호(SAE)의 활성화 타이밍을 제어하거나 프리차지 제어신호(PRE)의 활성화 폭을 제어할 수 있다. 또한, 메모리 장치(520)는 그 내부에 기록 및 독출 동작을 위한 각종 전원 신호를 발생하는 전원 발생부(미도시)를 포함할 수 있으며, 전원 발생부(미도시)는 제어신호(CTRL_COND)에 응답하여 프리차지 전압(Vpre)의 레벨을 변동할 수 있다.
도 17은 본 발명의 실시예에 따른 메모리 시스템을 메모리 카드 시스템(600)에 적용한 예를 나타내는 블록도이다. 상기 메모리 시스템은 저항성 메모리 시스템인 것으로 가정한다.
도 17을 참조하면, 메모리 카드 시스템(600)은 호스트(610) 및 메모리 카드(620)를 포함할 수 있다. 호스트(610)는 호스트 컨트롤러(611) 및 호스트 접속부(612)를 포함할 수 있다. 메모리 카드(620)는 카드 접속부(621), 카드 컨트롤러(622) 및 메모리 장치(623)를 포함할 수 있다. 이 때, 메모리 장치(623)는 도 1 내지 도 16에 도시된 실시예들을 이용하여 구현될 수 있으며, 이에 따라 메모리 장치(623)는 내부의 온도를 검출하고, 그 검출 결과에 따라 독출 동작에 이용될 독출 요소의 값을 변동함으로써 독출 조건을 조절할 수 있다.
호스트(610)는 메모리 카드(620)에 데이터를 기록하거나, 메모리 카드(620)에 저장된 데이터를 독출할 수 있다. 호스트 컨트롤러(611)는 커맨드(CMD), 호스트(610) 내의 클럭 발생기(미도시)에서 발생한 클럭 신호(CLK) 및 데이터(DATA)를 호스트 접속부(612)를 통해 메모리 카드(620)로 전송할 수 있다.
카드 컨트롤러(622)는 카드 접속부(621)를 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(622) 내에 있는 클럭 발생기(미도시)에서 발생한 클럭 신호에 동기하여 데이터를 메모리 장치(623)에 저장할 수 있다. 메모리 장치(623)는 호스트(610)로부터 전송된 데이터를 저장할 수 있다.
메모리 카드(620)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Microdrive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템(700)에 적용한 예를 나타내는 블록도이다.
도 18을 참조하면, SSD 시스템(700)은 호스트(710) 및 SSD(720)를 포함할 수 있다. SSD(720)는 신호 커넥터(signal connector)를 통해 호스트(710)와 신호를 주고 받으며, 전원 커넥터(power connector)를 통해 전원을 입력 받는다. SSD(720)는 SSD 컨트롤러(621), 보조 전원 장치(722) 및 복수의 메모리 장치들(723, 724, 725)을 포함할 수 있다. 이때, SSD(720)는 도 1 내지 도 16에 도시된 실시예들을 이용하여 구현될 수 있으며, 이에 따라 메모리 장치들(723, 724, 725) 각각은 그 내부의 온도를 검출하고, 그 검출 결과에 따라 독출 동작에 이용될 독출 요소의 값을 변동함으로써 독출 조건을 조절할 수 있다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템(800)을 나타내는 블록도이다. 상기 메모리 시스템은 저항성 메모리 시스템인 것으로 가정한다.
도 19를 참조하면, 컴퓨팅 시스템(800)은 메모리 시스템(810), 프로세서(820), RAM(830), 입출력 장치(840) 및 전원 장치(850) 포함할 수 있다. 또한, 메모리 시스템(810)은 메모리 장치(811) 및 메모리 콘트롤러(812)를 포함할 수 있다. 한편, 도 19에는 도시되지 않았지만, 컴퓨팅 시스템(800)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(800)은 퍼스널 컴퓨터로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
프로세서(820)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(820)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(820)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(860)를 통하여 RAM(830), 입출력 장치(840) 및 메모리 시스템(810)과 통신을 수행할 수 있다. 이 때, 메모리 시스템(810) 및/또는 RAM(830)은 도 1 내지 도 16에 도시된 실시예들의 저항성 메모리를 이용하여 구현될 수 있다.
일 실시예에 따라, 프로세서(820)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
RAM(830)는 컴퓨팅 시스템(800)의 동작에 필요한 데이터를 저장할 수 있다. 전술한 바와 같이, RAM(830)는 본 발명의 실시예에 따른 메모리 장치가 적용될 수 있으며, 또는 다른 메모리로서 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 엠램(MRAM) 등이 RAM(830)으로 이용될 수 있다.
입출력 장치(840)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(850)는 컴퓨팅 시스템(800)의 동작에 필요한 동작 전압을 공급할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (10)

  1. 저항성 메모리 장치의 동작방법에 있어서, 상기 저항성 메모리 장치는 다수의 메모리 셀들을 포함하고, 상기 다수의 메모리 셀들은 기록된 데이터에 따라 두 개 이상의 산포들을 가지며,
    온도를 검출하는 단계;
    온도 검출 결과에 기반한 온도 보상에 따라, 온도 상승시 독출 동작을 위한 기준전류의 레벨을 기준값에서 제1 값으로 변동시키고, 온도 하강시 상기 기준전류의 레벨을 상기 기준값에서 제2 값으로 변동시킴으로써 상기 기준전류의 레벨을 조절하는 단계;
    상기 레벨 조절된 기준전류를 이용하여 메모리 셀들로부터 데이터를 독출하는 단계; 및
    상기 두 개 이상의 산포들 각각에 대해, 상대적으로 저항 값이 큰 메모리 셀들을 검증하기 위한 제1 검증 전류 및 상대적으로 저항 값이 작은 메모리 셀들을 검증하기 위한 제2 검증 전류를 이용하여 양방향 검증 동작을 수행하는 단계를 구비하고,
    온도가 상승할 때 상기 메모리 셀들의 산포의 이동 량은 온도가 하강할 때의 이동 량보다 작으며, 온도가 상승할 때의 온도 보상 량은 온도가 하강할 때의 온도 보상 량보다 작게 설정됨에 따라, 상기 기준값과 상기 제1 값의 레벨 차이는 상기 기준값과 상기 제2 값의 레벨 차이 보다 작으며,
    상기 온도가 하강할 때, 상기 제1 검증 전류의 레벨의 감소 량은 상기 제2 검증 전류의 레벨의 감소 량보다 큰 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  2. 제1항에 있어서,
    상기 제1 값은 상기 기준값보다 크고, 상기 제2 값은 상기 기준값보다 작은 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  3. 제1항에 있어서,
    상기 저항성 메모리 장치는 상기 기준전류를 생성하는 기준신호 발생부를 구비하고,
    상기 온도 검출 결과에 따라, 상기 기준값을 상기 제1 값 또는 제2 값으로 변동하기 위한 전류 제어신호를 상기 기준신호 발생부로 제공하는 단계를 더 구비하는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  4. 제1항에 있어서,
    상기 저항성 메모리 장치는 멀티 레벨(multi-level) 셀들을 포함하고, 상기 기준전류는 상기 멀티 레벨 셀들을 독출하기 위한 제1 내지 제n 기준전류들을 포함하며(단, n은 2 이상의 정수),
    상기 제1 내지 제n 기준전류들의 레벨 변동 량은 서로 다른 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  5. 삭제
  6. 저항성 메모리 장치의 동작방법에 있어서, 상기 저항성 메모리 장치는 다수의 메모리 셀들을 포함하고, 상기 다수의 메모리 셀들은 기록된 데이터에 따라 두 개 이상의 산포들을 가지며,
    온도를 검출하는 단계;
    온도 검출 결과에 기반한 온도 보상에 따라, 다수의 독출 요소들 중 적어도 하나의 독출 요소의 값을 변동함에 의해 독출 조건을 설정하는 단계; 및
    상기 설정된 독출 조건에 따라 독출 동작을 수행하는 단계를 구비하고,
    상기 독출 조건을 설정하는 단계는, 온도 검출 결과에 따라 제1 독출 요소의 값을 변동함에 의해 고온 독출 조건 또는 저온 독출 조건을 설정하며,
    온도가 상승할 때 상기 메모리 셀들의 산포의 이동 량은 온도가 하강할 때의 이동 량보다 작으며, 온도가 상승할 때의 온도 보상 량은 온도가 하강할 때의 온도 보상 량보다 작게 설정됨에 따라, 상기 고온 독출 조건에서 제1 독출 요소의 값의 변동 량은 상기 저온 독출 조건에서 제1 독출 요소의 값의 변동 량보다 작으며,
    상기 독출 동작은 데이터가 기록된 메모리 셀에 대한 양방향 검증 독출 동작에 해당하고, 상기 제1 독출 요소의 값은 상대적으로 저항 값이 큰 메모리 셀들을 검증하기 위한 제1 검증 전류의 레벨 및 상대적으로 저항 값이 작은 메모리 셀들을 검증하기 위한 제2 검증 전류의 레벨을 포함하며,
    상기 온도가 하강할 때, 상기 제1 검증 전류의 레벨의 감소 량은 상기 제2 검증 전류의 레벨의 감소 량보다 큰 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020140133554A 2014-10-02 2014-10-02 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 KR102242561B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140133554A KR102242561B1 (ko) 2014-10-02 2014-10-02 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US14/796,131 US9728252B2 (en) 2014-10-02 2015-07-10 Resistive memory device with temperature compensation, resistive memory system, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140133554A KR102242561B1 (ko) 2014-10-02 2014-10-02 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Publications (2)

Publication Number Publication Date
KR20160040045A KR20160040045A (ko) 2016-04-12
KR102242561B1 true KR102242561B1 (ko) 2021-04-20

Family

ID=55633239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140133554A KR102242561B1 (ko) 2014-10-02 2014-10-02 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Country Status (2)

Country Link
US (1) US9728252B2 (ko)
KR (1) KR102242561B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446713B1 (ko) 2016-02-15 2022-09-27 에스케이하이닉스 주식회사 전자 장치
KR102504177B1 (ko) 2016-08-02 2023-03-02 에스케이하이닉스 주식회사 반도체장치
US10176881B2 (en) 2016-08-26 2019-01-08 Samsung Electronics Co., Ltd. Non-volatile memory devices having temperature and location dependent word line operating voltages
US9997242B2 (en) * 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
KR20180051286A (ko) 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 크로스 포인트 어레이 구조를 갖는 상변화 메모리 장치
CN108109660A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
KR102287756B1 (ko) * 2017-04-13 2021-08-09 삼성전자주식회사 자기 저항 메모리 장치, 자기 저항 메모리 시스템 및 자기 저항 메모리 장치의 동작방법
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10402272B2 (en) 2017-05-25 2019-09-03 Micron Technology, Inc. Memory device with dynamic programming calibration
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10566063B2 (en) * 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US10395728B2 (en) * 2018-06-26 2019-08-27 Intel Corporation Demarcation voltage determination via write and read temperature stamps
US10481006B1 (en) 2019-01-30 2019-11-19 King Saud University Thermal sensing layer for microbolometer and method of making the same
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11222694B1 (en) * 2020-08-05 2022-01-11 Sandisk Technologies Llc Reference current generator control scheme for sense amplifier in NAND design
US11532357B2 (en) * 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012787A (ja) 1998-06-10 2000-01-14 Lucent Technol Inc 集積回路デバイスおよび集積回路に用いる抵抗性素子を形成する方法
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US7355916B2 (en) * 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
KR20110044535A (ko) * 2009-10-23 2011-04-29 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 저장 시스템 및 이의 구동 방법
US8050084B2 (en) 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
JP5085405B2 (ja) 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
KR101435128B1 (ko) 2008-07-21 2014-09-01 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
KR100944328B1 (ko) 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
US7948793B2 (en) 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20110029402A (ko) 2009-09-15 2011-03-23 삼성전자주식회사 비휘발성 메모리 장치, 및 그것을 포함한 메모리 시스템, 그것의 쓰기 전류 제어 방법
KR20110046808A (ko) 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
US8437171B1 (en) 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
KR101212747B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR101218285B1 (ko) * 2011-01-05 2013-01-03 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101809202B1 (ko) * 2012-01-31 2017-12-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101962784B1 (ko) 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20160040045A (ko) 2016-04-12
US20160099049A1 (en) 2016-04-07
US9728252B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
KR102242561B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102245129B1 (ko) 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
KR102264162B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102188061B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9627056B2 (en) Resistive memory device and memory system including resistive memory device
KR102238647B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102140787B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102131324B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102151183B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102261813B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
KR101753366B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102142590B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102157357B1 (ko) 메모리 장치 및 상기 메모리 장치의 독출 방법
KR20160049872A (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102504836B1 (ko) 보상 회로를 구비하는 저항성 메모리 장치
KR102217244B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102136846B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant