KR101212747B1 - 커런트 제어 장치 및 이를 포함하는 상변화 메모리 - Google Patents

커런트 제어 장치 및 이를 포함하는 상변화 메모리 Download PDF

Info

Publication number
KR101212747B1
KR101212747B1 KR1020100106277A KR20100106277A KR101212747B1 KR 101212747 B1 KR101212747 B1 KR 101212747B1 KR 1020100106277 A KR1020100106277 A KR 1020100106277A KR 20100106277 A KR20100106277 A KR 20100106277A KR 101212747 B1 KR101212747 B1 KR 101212747B1
Authority
KR
South Korea
Prior art keywords
temperature
write
output voltage
current
temperature sensing
Prior art date
Application number
KR1020100106277A
Other languages
English (en)
Other versions
KR20120044787A (ko
Inventor
임상국
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106277A priority Critical patent/KR101212747B1/ko
Priority to US12/983,244 priority patent/US8526226B2/en
Publication of KR20120044787A publication Critical patent/KR20120044787A/ko
Application granted granted Critical
Publication of KR101212747B1 publication Critical patent/KR101212747B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Abstract

커런트 제어 장치 및 이를 포함하는 상변화 메모리를 개시한다. 개시된 상변화 메모리는 온도에 따라 그 저항값이 가변되는 가변 저항을 포함하는 상변화 메모리 셀, 및 상기 온도를 감지하여, 상온 이상의 온도에서는 상기 상온 이하의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되고, 상기 상온 이하의 온도에서는 상기 상온 이상의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되는 커런트 제어 장치를 포함한다.

Description

커런트 제어 장치 및 이를 포함하는 상변화 메모리{Current Controlling Apparatus And Phase Change Memory Having The Same}
본 발명은 반도체 집적 회로 장치에 관한 것으로, 보다 구체적으로는 커런트 제어 장치 및 이를 포함하는 상변화 메모리에 관한 것이다.
비휘발성 메모리 장치는 전원이 차단될지라도 그들 내에 저장된 데이터들이 소멸되지 않는 특성이 있다. 이에 따라, 상기 비휘발성 메모리 장치들은 컴퓨터, 이동통신 단말기(mobile telecommunication system) 및 메모리 카드 등에 널리 채택되고 있다.
비휘발성 메모리 장치로서 대표적으로 플래쉬 메모리가 널리 사용되고 있다. 이오라같은 플래쉬 메모리는 적층 게이트 구조(stacked gate structure)를 갖는 메모리 셀 구조를 채택하고 있다. 이와 같은 플래쉬 메모리는 플래쉬 메모리 셀의 신뢰성 및 프로그램 효율을 향상시키기 위해서 상기 터널 산화막의 막질(film quality)이 개선되어야 하고 셀의 커플링 비율(coupling ratio)이 증가되어야 한다.
현재에는 플래쉬 메모리를 대신할 새로운 비휘발성 메모리 장치로서, 디램의 랜덤 억세스(random access) 특성을 갖는 상변화 메모리 장치에 대한 개발이 한창이다.
일반적으로 상변화 메모리 장치는 복수의 워드 라인, 및 복수의 워드 라인과 교차 배열되는 복수의 비트 라인을 포함하고, 워드 라인 및 비트 라인 교차점 각각에 상변화 메모리 셀이 구비된다.
상변화 메모리 셀은 워드 라인과 연결되는 스위칭 소자 및 스위칭 소자와 비트 라인 사이에 연결되는 가변 저항 소자로 구성될 수 있다. 가변 저항 소자는 상변화 물질로서, 제공되는 커런트량에 의해 그것의 저항값이 변화되어, 메모리를 실현할 수 있다.
그런데, 상기 상변화 메모리 셀의 가변 저항 소자로 이용되는 상변화 물질은 도 1에 도시된 것과 같이, 온도에 따라 그 저항값을 달리하는 특성을 갖는다. 그러므로, 고온에서는 상대적으로 낮은 저항값을 갖게 되는 한편, 저온에서는 상대적으로 높은 저항값을 갖게 된다. 이에 따라, 고온에서는 가변 저항 소자로 사용되는 상변화 물질이 상온에 비해 상대적으로 쉽게 물성 변화가 일어나는 한편, 저온에서는 상변화 물질이 상온에 비하 상대적으로 물성 변화가 일어나지 않는다. 그러므로, 온도에 무관하게 일정 프로그램 펄스를 제공할 경우, 온도에 따라 물성 변화 정도가 상이하여, 저항값이 상이해지고, 이로 인해 데이터 저장 오류를 유발할 수 있다.
따라서, 본 발명은 온도에 따른 저항 변화로 인한 데이터 저장 오류를 방지할 수 있는 커런트 제어 장치 및 이를 포함하는 상변화 메모리를 제공하는 것이다.
본 발명의 일 실시예에 따른 커런트 제어 장치는, 내부 회로의 온도에 따라, 출력 전압 레벨이 가변되는 온도 감지 블록, 및 상기 온도 감지 블록의 상기 출력 전압 레벨에 응답하여, 메모리 셀에 제공되는 프로그램 전류량을 제어하도록 구성된 라이트 드라이버를 포함한다.
상기 온도 감지 블록은 상기 온도가 상온 이상 상승할 때, 그것의 출력 노드에 상기 상온시 출력 전압 레벨보다 높은 출력 전압 레벨을 제공하고, 상기 온도가 상온 이하로 하강할 때, 상기 출력 노드에 상기 상온시 출력 전압 레벨보다 낮은 출력 전압 레벨을 제공하도록 구성된다.
상기 라이트 드라이버는 상기 온도가 상기 상온 이상 상승할 때 상기 상온보다 낮은 전류를 출력하도록 구성되고, 상기 온도가 상기 상온 이하로 하강할 때 상기 상온보다 높은 전류를 출력하도록 구성된다.
또한, 본 발명의 다른 실시예에 따른 커런트 제어 장치는 온도 대역에 따라 다른 레벨의 출력 전압을 제공하는 온도 감지 블록, 상기 온도 감지 블록과 연결되며 리셋 모드시 구동되는 리셋 조절부, 상기 온도 감지 블록과 연결되며 셋 모드시 구동되는 셋 조절부, 및 상기 온도 감지 블록의 상기 출력 전압의 레벨에 응답하여 메모리 셀에 전류를 제공하는 라이트 드라이버를 포함한다.
본 발명의 다른 견지에 따른 상변화 메모리는 온도에 따라 그 저항값이 가변되는 가변 저항을 포함하는 상변화 메모리 셀, 및 상기 온도를 감지하여 상온 이상의 온도에서는 상기 상온 이하의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되고, 상기 상온 이하의 온도에서는 상기 상온 이상의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되는 커런트 제어 장치를 포함한다.
본 발명의 커런트 제어 장치는, 상변화 메모리의 내부 회로의 온도가 증대되면, 메모리 셀의 비트 라인에 상대적으로 낮은 셋/리셋 커런트를 제공하도록 구성된다.
이에 따라, 온도 대역별로 상이한 셋/리셋 커런트를 제공함에 따라, 고온시에는 오버 드라이빙 문제를 해결할 수 있고, 저온시에는 디스터번스 및 불필요한 전류 소모를 줄일 수 있다.
도 1은 일반적인 상변화 메모리의 온도에 따른 저항 변화를 보여주는 그래프,
도 2는 본 발명의 실시예에 따른 상변화 메모리의 커런트 제어 장치를 보여주는 회로도,
도 3은 본 발명의 실시예에 따른 상변화 메모리의 라이트 신호 생성부를 보여주는 회로도,
도 4는 본 발명의 실시예에 따른 상변화 메모리의 온도에 따른 리셋 커런트를 보여주는 그래프, 및
도 5는 본 발명의 실시예에 따른 상변화 메모리의 온도에 따른 셋 커런트를 보여주는 그래프이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리의 커런트 제어 장치를 보여주는 회로도이다.
본 실시예에 따른 상변화 메모리의 커런트 제어 장치(100)는 도 2에 도시된 바와 같이, 온도 감지 블록(110), 리셋 조절부(130), 셋 조절부(150), 라이트 드라이버 인에이블부(170) 및 라이트 드라이버(190)를 포함한다.
온도 감지 블록(110)은 온도가 상승할수록 상온의 출력 전압 레벨보다 증대되는 출력 전압 레벨을 생성하고, 온도가 하강할수록 상온의 출력 전압 레벨보다 감소된 출력 전압 레벨을 생성하도록 구성된다. 이러한 온도 감지 블록(110)은 직렬로 연결된 제 1 온도 감지부(111) 및 제 2 온도 감지부(112)를 포함할 수 있다. 제 1 온도 감지부(111)는 온도에 반비례하는 저항을 갖고, 제 2 온도 감지부(112)는 온도에 비례하는 저항을 가질 수 있다. 본 실시예에서, 제 1 온도 감지부(111)는 항시 턴온되는 PMOS 트랜지스터(P1)가 이용될 수 있다. PMOS 트랜지스터는 잘 알려진 바와 같이, 온도가 증대될수록 문턱 전압이 감소되어 쉽게 턴온된다. 그러므로, PMOS 트랜지스터는 일정 전압이 게이트 전압으로 제공되고 있을 경우 온도가 증대되면, 보다 많은 커런트를 흐를 수 있게 되어, 저항을 낮출 수 있다. 제 2 온도 감지부(112)는 예를 들어 저항(R1)일 수 있다. 저항(R1)은 온도가 증대될수록 저항값이 증대되는 특성을 갖는다. 이와 같은 온도 감지 블록(110)은 제 1 온도 감지부(111) 및 제 2 온도 감지부(112)의 연결 노드(Node 1, 이하 제 1 노드)에서 출력 전압이 결정된다.
리셋 조절부(130)는 라이트 리셋 신호(WRITERST)에 응답하여 턴온되는 NMOS 트랜지스터(N1)로 구성될 수 있다. 상기 NMOS 트랜지스터(N1)는 라이트 리셋 신호(WRTITERST)의 인에이블시, 상기 제 1 노드(Node 1)의 전압을 강하시킨다.
이때, 상기 라이트 리셋 신호(WRITERST)는 도 3에 도시된 바와 같이 라이트 신호 생성부(300)에 의해 생성될 수 있다. 라이트 신호 생성부(300)는 라이트 리셋 신호 생성부(310) 및 라이트 셋 신호 생성부(320)를 포함한다. 상기 라이트 리셋 신호 생성부(310)는 라이트 비트 신호(WRITEBIT) 및 라이트 드라이버 인에이블 신호(WDEN)를 앤드(AND) 연산하여 라이트 리셋 신호(WRITERST)를 생성한다. 바람직하게, 상기 라이트 리셋 신호 생성부(310)는 라이트 비트 신호(WRITEBIT) 및 라이트 드라이버 인에이블 신호(WDEN)를 낸드연산하는 제 1 낸드게이트(NAND1) 및 상기 제 1 낸드게이트(NAND1)를 반전시키는 인버터(IN1)로 구성될 수 있다. 상기 라이트 셋 신호 생성부(320)는 반전된 라이트 비트 신호와 상기 라이트 드라이버 인에이블 신호(WDEN)를 앤드 연산하여 라이트 셋 신호(WRITESET)를 생성한다. 바람직하게, 상기 라이트 셋 신호 생성부(320)는 반전된 라이트 비트 신호를 생성하는 제 1 인버터(IN1), 상기 반전된 라이트 비트 신호와 상기 라이트 드라이버 인에이블 신호(WDEN)를 낸드 연산하는 제 2 낸드게이트(NAND2) 및 상기 제 2 낸드게이트(NAND2)의 출력 신호를 반전시키는 제 2 인버터(IN3)로 구성될 수 있다.
다시, 도 2를 참조하면, 상기 셋 조절부(150)는 상기 온도 감지 블록(110)의 출력 노드, 즉, 제 1 노드(Node 1)에 연결되는 슬로우 강하부(slow quenching unit:152), 전압 강하 저항(R6), 및 셋 인에이블부(154)로 구성될 수 있다. 상기 슬로우 강하부(152)는 복수의 스텝 신호(STEP<0:3>)에 응답하여 턴온되는 직렬로 연결된 복수의 트랜지스터(N11-N14), 및 상기 복수의 트랜지스터(N11-N14) 각각과 대응하여 연결되는 복수의 저항(R2-R5)을 포함한다. 슬로우 강하부(152)는 셋 프로그램 펄스(라이트 드라이버 출력 펄스)의 폴링(falling) 에지가 완만한 경사를 갖도록 만드는 회로부로서, 본 실시예에서는 예를 들어, 순차적으로 인에이블되도록 설정된 제 1 내지 제 4 스텝 신호(STEP<0:3>)에 응답하는 제 1 내지 제 4 NMOS 트랜지스터(N11-N14) 및 상기 제 1 내지 제 4 NMOS 트랜지스터(N11-N14) 각각에 대해 병렬로 연결되는 제 1 내지 제 4 저항(R2-R5)로 구성될 수 있다. 전압 강하 저항(R6)은 상기 슬로우 강하부(152)와 연결되어, 슬로우 강하부(152)로부터 제공되는 전압을 강하시키도록 구성된다. 셋 인에이블부(154)는 라이트 셋 신호(WRITESET)에 응답하여 상기 전압 강하 저항(R6)에 인가된 전압을 배출하는 NMOS 트랜지스터(N15)로 구성될 수 있다.
이와 같은 상기 셋 조절부(150)는 상기 셋 인에이블부(154)의 구동시, 상기 복수의 스텝 신호(STEP<0:3>)의 순차적인 인에이블에 의해, 제 1 내지 제 4 NMOS 트랜지스터(N11-N14)가 순차적으로 턴온되어, 상이한 커런트 전달 통로가 발생되어, 상기 제 1 노드(Node 1)의 전압을 단계적으로 감소시킨다.
상기 라이트 드라이버 인에이블부(170)는 라이트 드라이버 인에이블 신호(WDEN)에 응답하여, 라이트 드라이버용 고전압(VPPYWD)을 스위칭하도록 구성된다. 본 실시예의 라이트 드라이버 인에이블부(170)는 예를 들어, PMOS 트랜지스터(P11)로 구성될 수 있다.
라이트 드라이버(190)는 라이트 드라이버 인에이블부(170)의 출력 전압인 제 2 노드(N2) 전압에 응답하여 메모리 셀(200)에 라이트 커런트를 제공하도록 구성된다. 본 실시예의 라이트 드라이버(190)는 PMOS 트랜지스터(P12)로 구성될 수 있다.
이와 같은 라이트 커런트 제어 장치는 다음과 같이 구동될 수 있다.
먼저, 상변화 메모리 장치의 내부 온도가 고온인 경우에 대해 설명한다.
라이트 리셋 신호(WRITERST)가 하이로 인에이블되고, 라이트 셋 신호(WRITESET)가 로우로 디스에이블되면, 리셋 조절부(130)가 구동된다. 이때, 상기 내부 온도가 고온임에 따라, 상기 온도 감지 블록(110)의 제 1 온도 감지부(111)의 문턱 전압의 저하로 인해, 제 1 노드(Node1)의 전압 레벨이 상승하게 되고, 상기 제 1 노드(Node 1)와 연결된 제 2 노드(Node 2)의 전압 레벨 역시 상승된다.
이러한 상태에서, 라이트 인에이블 신호(WDEN)가 로우로 인에이블되면, 라이트 드라이버(190)를 구성하는 PMOS 트랜지스터(P12)의 게이트-소스 전압(Vgs)이 감소된다. 즉, 라이트 드라이버(190)를 구성하는 PMOS 트랜지스터(P12)의 게이트 레벨이 상승되었으므로, 실질적인 PMOS 트랜지스터(P12)로부터 스위칭된 커런트의 량은 감소된다. 이에 따라, 도 4에 도시된 바와 같이, 내부 회로의 온도가 증대될수록, 상기 메모리 셀(200)의 비트 라인(BL)에 감소되는 리셋 커런트가 제공된다.
한편, 라이트 리셋 신호(WRITERST)가 로우로 디스에이블되고, 라이트 셋 신호(WRITESET)가 하이로 인에이블되면, 셋 인에이블부(154)가 구동된다. 이때, 내부 온도가 고온임에 따라 상기 제 1 노드(Node 1)의 전압 레벨은 상기 온도 감지 블록(110)에 의해 상승되고, 이것에 의해 라이트 드라이버(190)를 구성하는 PMOS 트랜지스터(P12)의 게이트 소스 전압(Vgs)이 감소되어, 전체적인 셋 커런트는 감소된다. 이때, 셋 구동시, 상기 슬로우 강하부(152)의 구동으로, 셋 커런트는 도 5에 도시된 바와 같이 단계적으로 감소된다.
다음, 상변화 메모리 장치의 내부 온도가 저온인 경우에 대해 설명한다.
라이트 리셋 신호(WRITERST)가 하이로 인에이블되고, 라이트 셋 신호(WRITESET)가 로우로 디스에이블되면, 리셋 조절부(130)가 구동된다. 이때, 상기 내부 온도가 저온임에 따라, 상기 온도 감지 블록(110)의 제 1 온도 감지부(111)의 문턱 전압이 상승으로 인해, 제 1 노드(Node 1)의 전압 레벨이 감소하게 되고, 상기 제 1 노드(Node 1)와 연결된 제 2 노드(Node 2)의 전압 레벨 역시 감소된다.
이러한 상태에서, 라이트 인에이블 신호(WDEN)가 로우로 인에이블되면, 라이트 드라이버(190)를 구성하는 PMOS 트랜지스터(P12)의 게이트-소스 전압(Vgs)이 증가되어, 즉, PMOS 트랜지스터(P12)의 게이트 레벨이 감소되었으므로, 실질적인 PMOS 트랜지스터(P12)로부터 스위칭된 커런트의 량은 증대된다. 이에 따라, 저온인 경우, 상기 메모리 셀(200)의 비트 라인(BL)에 상온에 비해 증가된 커런트량이 제공된다.
한편, 라이트 리셋 신호(WRITERST)가 로우로 디스에이블되고, 라이트 셋 신호(WRITESET)가 하이로 인에이블되면, 셋 인에이블부(154)가 구동된다. 이때, 내부 온도가 저온임에 따라 상기 제 1 노드(Node 1)의 전압 레벨은 상기 온도 감지 블록(110)에 의해 감소되고, 이것에 의해 라이트 드라이버(190)를 구성하는 PMOS 트랜지스터(P12)의 게이트 소스 전압(Vgs)이 증대되어, 전체적인 셋 커런트는 증대된다.
이상에서 자세히 설명한 바와 같이, 본 발명의 커런트 제어 장치는, 상변화 메모리의 내부 회로의 온도가 증대되면, 메모리 셀의 비트 라인에 상대적으로 낮은 셋/리셋 커런트를 제공하도록 구성된다.
이에 따라, 온도 변화에 따라 회로 자체적으로 프로그램 펄스의 량이 조절되므로, 고온시에는 오버 드라이빙 문제를 해결할 수 있고, 저온시에는 디스터번스 및 불필요한 전류 소모를 줄일 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
110 : 온도 감지 블록 130 : 리셋 조절부
150 : 셋 조절부 170 : 라이트 드라이버 인에이블부
190 : 라이트 드라이버 200 : 메모리 셀
300 : 라이트 신호 생성부

Claims (23)

  1. 내부 회로의 온도에 따라, 출력 전압 레벨이 가변되는 온도 감지 블록;
    상기 온도 감지 블록의 상기 출력 전압 레벨에 응답하여, 메모리 셀에 제공되는 프로그램 전류량을 제어하도록 구성된 라이트 드라이버; 및
    상기 라이트 드라이버를 구동시키기 위한 라이트 드라이버 인에이블부를 포함하는 상변화 메모리의 커런트 제어 장치.
  2. 제 1 항에 있어서,
    상기 온도 감지 블록은,
    상기 온도가 상온 이상 상승할 때, 그것의 출력 노드에 상기 상온시의 출력 전압 레벨보다 높은 출력 전압 레벨을 제공하고,
    상기 온도가 상온 이하로 하강할 때, 상기 출력 노드에 상기 상온시의 출력 전압 레벨보다 낮은 출력 전압 레벨을 제공하도록 구성되는 상변화 메모리의 커런트 제어 장치.
  3. 제 1 항에 있어서,
    상기 라이트 드라이버는,
    상기 온도가 상온 이상 상승할 때, 상기 상온보다 낮은 전류를 출력하도록 구성되고,
    상기 온도가 상기 상온 이하로 하강할 때, 상기 상온보다 높은 전류를 출력하도록 구성되는 상변화 메모리의 커런트 제어 장치.
  4. 제 1 항에 있어서,
    리셋 구동시, 상기 온도 감지 블록의 출력 노드의 전압 레벨을 급강하시키는 리셋 조절부를 더 포함하는 상변화 메모리의 커런트 제어 장치.
  5. 제 1 항에 있어서,
    셋 구동시, 상기 온도 감지 블록의 상기 출력 노드의 전압 레벨을 완만히 강하시키는 셋 조절부를 더 포함하는 상변화 메모리의 커런트 제어 장치.
  6. 삭제
  7. 온도에 대역에 따라 다른 레벨의 출력 전압을 제공하는 온도 감지 블록;
    상기 온도 감지 블록과 연결되며, 리셋 모드시 구동되는 리셋 조절부;
    상기 온도 감지 블록과 연결되며, 셋 모드시 구동되는 셋 조절부; 및
    상기 온도 감지 블록의 상기 출력 전압의 레벨에 응답하여 메모리 셀에 전류를 제공하는 라이트 드라이버를 포함하는 상변화 메모리의 커런트 제어 장치.
  8. 제 7 항에 있어서,
    상기 온도 감지 블록은,
    온도 상승시 감소되는 저항값을 갖는 제 1 온도 감지부; 및
    상기 제 1 온도 감지부와 연결되며, 상기 온도 상승시 증대되는 저항값을 갖는 제 2 온도 감지부를 포함하는 상변화 메모리의 커런트 제어 장치.
  9. 제 8 항에 있어서,
    상기 제 1 온도 감지부는 PMOS 트랜지스터인 상변화 메모리의 커런트 제어 장치.
  10. 제 8 항에 있어서,
    상기 제 2 온도 감지부는 저항인 상변화 메모리의 커런트 제어 장치.
  11. 제 7 항에 있어서,
    상기 온도 감지 블록의 출력 전압은 상기 제 1 및 제 2 온도 감지부의 연결 노드의 전압인 상변화 메모리의 커런트 제어 장치.
  12. 제 7 항에 있어서,
    상기 셋 조절부는,
    상기 출력 전압의 레벨을 단계적으로 감쇠하는 슬로우 강하부; 및
    상기 슬로우 강하부와 전기적으로 연결되며 라이트 셋 신호에 응답하여 구동되는 셋 인에이블부를 포함하는 상변화 메모리의 커런트 제어 장치.
  13. 제 12 항에 있어서,
    상기 슬로우 강하부와 상기 셋 인에이블부 사이에 전압 강하 저항이 더 연결되어 있는 상변화 메모리의 커런트 제어 장치.
  14. 제 12 항에 있어서,
    상기 슬로우 강하부는,
    복수의 스텝 신호에 응답하여 구동되며 직렬로 연결된 복수의 NMOS 트랜지스터들; 및
    상기 복수의 NMOS 트랜지스터 각각에 병렬로 대응하여 연결되는 복수의 저항을 포함하는 상변화 메모리의 커런트 제어 장치.
  15. 제 7 항에 있어서,
    상기 라이트 드라이버 인에이블부는,
    라이트 드라이버 인에이블 신호에 응답하여 고전압을 상기 출력 전압의 발생 노드에 제공하도록 구성된 스위치로 구성되는 상변화 메모리의 커런트 제어 장치
  16. 제 15 항에 있어서,
    상기 라이트 드라이버는,
    상기 출력 전압 레벨에 응답하여 상기 메모리 셀에 전류를 제공하도록 구성되는 PMOS 트랜지스터를 포함하는 상변화 메모리의 커런트 제어 장치.
  17. 제 7 항에 있어서,
    상기 리셋 조절부 및 상기 셋 조절부를 인에이블시키기 위한 라이트 리셋 신호 및 라이트 셋 신호를 생성하는 라이트 신호 생성부를 더 포함하는 상변화 메모리의 커런트 제어 장치
  18. 제 17 항에 있어서,
    상기 라이트 신호 생성부는,
    라이트 비트 신호 및 라이트 드라이버 인에이블 신호를 입력받아 이들을 앤드 연산하여 상기 라이트 리셋 신호를 생성하도록 구성되는 라이트 리셋 신호 생성부; 및
    반전된 라이트 비트 신호 및 상기 라이트 드라이버 인에이블 신호를 입력받아, 이들을 앤드 연산하여 상기 라이트 셋 신호를 생성하도록 구성되는 라이트 셋 신호 생성부를 포함하는 상변화 메모리의 커런트 제어 장치.
  19. 삭제
  20. 온도에 따라 그 저항값이 가변되는 가변 저항을 포함하는 상변화 메모리 셀; 및
    상기 온도를 감지하여, 상온 이상의 온도에서는 상기 상온 이하의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되고, 상기 상온 이하의 온도에서는 상기 상온 이상의 전류를 상기 상변화 메모리 셀에 출력하도록 구성되는 커런트 제어 장치를 포함하며,
    상기 커런트 제어 장치는,
    고온으로 갈수록 상승된 출력 전압을 제공하고, 저온으로 갈수록 하강된 출력 전압을 제공하도록 구성되는 온도 감지 블록; 및
    상기 온도 감지 블록의 출력 전압에 응답하여, 상기 상승된 출력 전압이 입력되는 경우, 상온의 출력 전류 이하의 전류를 상기 상변화 메모리 셀에 제공하고, 상기 하강된 출력 전압이 입력되는 경우, 상기 상온의 출력 전류 이상의 전류를 상기 상변화 메모리 셀에 제공하도록 구성되는 라이트 드라이버를 포함하는 상변화 메모리.
  21. 제 20 항에 있어서,
    리셋 구동시, 상기 온도 감지 블록의 출력 노드의 전압 레벨을 급강하시키는 리셋 조절부를 더 포함하는 상변화 메모리.
  22. 제 20 항에 있어서,
    셋 구동시, 상기 온도 감지 블록의 상기 출력 노드의 전압 레벨을 완만히 강하시키는 셋 조절부를 더 포함하는 상변화 메모리.
  23. 제 20 항에 있어서,
    상기 라이트 드라이버를 구동시키기 위한 라이트 드라이버 인에이블부를 더 포함하는 상변화 메모리.
KR1020100106277A 2010-10-28 2010-10-28 커런트 제어 장치 및 이를 포함하는 상변화 메모리 KR101212747B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100106277A KR101212747B1 (ko) 2010-10-28 2010-10-28 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US12/983,244 US8526226B2 (en) 2010-10-28 2010-12-31 Current control apparatus and phase change memory having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106277A KR101212747B1 (ko) 2010-10-28 2010-10-28 커런트 제어 장치 및 이를 포함하는 상변화 메모리

Publications (2)

Publication Number Publication Date
KR20120044787A KR20120044787A (ko) 2012-05-08
KR101212747B1 true KR101212747B1 (ko) 2012-12-14

Family

ID=45996625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106277A KR101212747B1 (ko) 2010-10-28 2010-10-28 커런트 제어 장치 및 이를 포함하는 상변화 메모리

Country Status (2)

Country Link
US (1) US8526226B2 (ko)
KR (1) KR101212747B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
KR101920081B1 (ko) * 2012-05-21 2018-11-19 에스케이하이닉스 주식회사 라이트 제어 장치
US9036396B2 (en) * 2012-08-30 2015-05-19 SanDisk Technologies, Inc. Apparatus and method for detecting reflow process
US8897074B2 (en) 2013-03-08 2014-11-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Writing data to a thermally sensitive memory device
KR20150022241A (ko) 2013-08-22 2015-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102238647B1 (ko) 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102242561B1 (ko) 2014-10-02 2021-04-20 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151023A1 (en) 2002-11-18 2004-08-05 Stmicroelectronics S.R.I. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US20060109707A1 (en) 2004-11-23 2006-05-25 Infineon Technologies North America Corp. Energy adjusted write pulses in phase-change memories
US20070230239A1 (en) 2006-03-31 2007-10-04 Byung-Gil Choi Phase change memory devices and program methods
KR100809334B1 (ko) 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
KR100618824B1 (ko) 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
KR100564636B1 (ko) * 2004-10-26 2006-03-28 삼성전자주식회사 반도체 메모리 장치
KR101370275B1 (ko) 2007-08-21 2014-03-05 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
KR20100041470A (ko) 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20100095079A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 가변저항 메모리 셀 어레이를 갖는 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 그것의 데이터 입출력 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151023A1 (en) 2002-11-18 2004-08-05 Stmicroelectronics S.R.I. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US20060109707A1 (en) 2004-11-23 2006-05-25 Infineon Technologies North America Corp. Energy adjusted write pulses in phase-change memories
US20070230239A1 (en) 2006-03-31 2007-10-04 Byung-Gil Choi Phase change memory devices and program methods
KR100809334B1 (ko) 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치

Also Published As

Publication number Publication date
KR20120044787A (ko) 2012-05-08
US8526226B2 (en) 2013-09-03
US20120106243A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR101212747B1 (ko) 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US10951114B2 (en) Apparatuses and methods for charge pump regulation
KR102589302B1 (ko) 온-다이-터미네이션 회로를 포함하는 메모리 장치
JP2012099203A (ja) 温度に依存する記憶媒体を備えたメモリ装置及びその駆動方法
KR20190041645A (ko) 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템
JP6389843B2 (ja) 抵抗変化型メモリ装置およびそのセンス回路
US9912498B2 (en) Testing impedance adjustment
CN110619909B (zh) 非易失性存储器设备及该非易失性存储器设备的读写方法
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
US11056207B2 (en) Efuse circuit and operation method thereof
US20180366203A1 (en) Temperature compensation in memory sensing
US8780623B2 (en) Semiconductor memory device and control method thereof
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR20220133836A (ko) 저장 장치 및 그 동작 방법
KR20100005598A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20150043122A (ko) 반도체 장치
KR101150599B1 (ko) 반도체 메모리 장치
US9691469B2 (en) Semiconductor memory device and operating method thereof
KR20100005593A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20200036036A (ko) 메모리를 프로그래밍하기 위한 방법 및 장치
JP4653122B2 (ja) メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法
JP2008226384A (ja) 半導体記憶装置及びその試験方法
KR20160116864A (ko) 제어신호 생성회로 및 이를 포함하는 비휘발성 메모리 장치
CN112562765B (zh) 电压调节装置及采用其的存储器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 8