JP2012099203A - 温度に依存する記憶媒体を備えたメモリ装置及びその駆動方法 - Google Patents

Abstract

【課題】 データ記憶誤りを防止することができるメモリ装置およびその駆動方法を供給する。
【解決手段】 開示されたメモリ装置は、内部回路の温度を感知して温度感知信号を出力する温度感知ブロックと、温度感知信号を受信してパルス制御信号を生成する電流制御ブロックと、パルス制御信号に応答してレベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバーブロックを含む。
【選択図】 図１

Description

本発明は、半導体集積回路及びその駆動方法に関し、より具体的には、温度に依存する記憶媒体を備えたメモリ装置及びその駆動方法に関する。

不揮発性メモリ装置には、電源が遮断されても不揮発性メモリ装置内に保存されたデータが消滅しないという特性がある。このため、不揮発性メモリ装置は、コンピュータ、移動通信端末機（ｍｏｂｉｌｅ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）及びメモリカードなどに広く採用されている。

代表的な不揮発性メモリ装置としては、フラッシュメモリが広く使われている。このようなフラッシュメモリは、積層ゲート構造（ｓｔａｃｋｅｄ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）を有するメモリセル構造を採用している。このようなフラッシュメモリは、フラッシュメモリセルの信頼性及びプログラム効率を向上させるために、トンネル酸化膜の膜質（ｆｉｌｍ ｑｕａｌｉｔｙ）を改善するとともに、セルのカップリング比率（ｃｏｕｐｌｉｎｇ ｒａｔｉｏ）を増加させる必要がある。

現在、フラッシュメモリの代わりとなる新しい不揮発性メモリ装置として、ＤＲＡＭのランダムアクセス（ｒａｎｄｏｍ ａｃｃｅｓｓ）特性を有する相変化メモリ装置の開発が進められている。

一般的に、相変化メモリ装置は、複数のワードライン及び複数のワードラインと交差配列される複数のビットラインを備え、ワードライン及びビットライン交差点の各々に相変化メモリセルが備えられている。

相変化メモリセルは、ワードラインに連結するスイッチング素子とスイッチング素子及びビットライン間に連結する可変抵抗素子とにより構成されている。可変抵抗素子は、相変化物質として、供給される電流量によってその抵抗値が変化することにより、メモリを実現することができる。

ところが、相変化メモリセルの可変抵抗素子に供給される電流は、温度に影響を受ける。すなわち、高温では相変化物質が常温に比べて相対的に容易に物性変化が起こりやすいが、低温では相変化物質が常温に比べて相対的に物性変化が起こりにくい。したがって、温度に関係なく一定のプログラムパルスが与えられた場合、温度により物性変化の程度が変化して抵抗値が異なるので、データ記憶に誤りが生じる可能性がある。

特開２００５−３４６９００号公報

本発明は、このような事情に鑑みてなされたものであって、データ記憶の誤りを防止することができるメモリ装置及びその駆動方法を供給する。

本発明の第一の態様は、内部回路の温度を感知して、温度感知信号を出力する温度感知ブロックと、前記温度感知信号を受信して、パルス制御信号を生成する電流制御ブロックと、前記パルス制御信号に応答して、レベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバブロックと、を備えたメモリ装置である。

本発明の第二の態様は、メモリ回路の内部温度を測定して温度感知信号を生成する段階と、前記温度感知信号に応答して複数のパルス制御信号を生成する段階と、前記パルス制御信号に応答して温度により異なるプログラムパルスを生成する段階と、を備えたメモリ装置の駆動方法である。

本発明の実施形態に係るメモリ装置は、内部回路の温度を温度感知ブロックを通して感知する。温度感知ブロックで感知された温度感知信号は電流制御信号に入力され、モード別に温度による制御信号を生成する。

前記制御信号は、ライトドライバブロックに入力されて、前記ライトドライバブロックの第１ライトドライバ及び第２ライトドライバは前記制御信号に応答して補正されたセット／リセットパルスを生成し、これをメモリセルに供給する。

本発明の実施形態における相変化メモリ装置のブロック図である。 本発明の実施形態における温度感知ブロックの詳細ブロック図である。 本発明の実施形態におけるバンドギャップ信号発生部の出力電圧を示すグラフである。 本発明の実施形態における温度電圧生成部の出力電圧を示すグラフである。 本発明の実施形態におけるパルス調節部の内部回路図である。 本発明の実施形態における温度コード生成を示すタイミング図である。 本発明の実施形態におけるレベル調節部の内部回路図である。 本発明の実施形態における第１ドライバの出力パルスを示すグラフである。 本発明の実施形態による第２ドライバの出力パルスを示すグラフである。

図１は、本発明の一実施形態における相変化メモリ装置の概略的なブロック図である。

図１を参照すると、本発明の実施形態のメモリ装置１０は、温度感知ブロック１００、電流制御ブロック２００、ライトドライバブロック３００、スイッチングブロック４００及びメモリセル５００を備えている。

温度感知ブロック１００は、図２に図示されるように、バンドギャップ信号発生部１１０と温度電圧発生部１５０とを備えている。バンドギャップ信号発生部１１０は、バンドギャップ特性を用いて、温度変化によって可変とされる基準電圧ＶＲＥＦ＿ＢＧ＜１：Ｎ＞を生成する温度可変電圧生成部（図示せず）と、温度に関係なく基準電圧ＶＲＥＦ＿ＢＧ０を生成する基準電圧生成部（図示せず）とを備えている。温度可変電圧生成部は、図３に図示されるように、温度に比例して増大する複数の温度可変基準電圧ＶＲＥＦ＿ＢＧ＜１：Ｎ＞を生成し、温度とは関係のない基準電圧生成部は、温度に関係なく一定のレベルを有する基準電圧ＶＲＥＦ＿ＢＧ０を生成する。

一方、温度電圧発生部１５０は、図４に図示されるように、温度可変基準電圧ＶＲＥＦ＿ＢＧ＜１：Ｎ＞と温度とは関係のない基準電圧ＶＲＥＦ＿ＢＧ０とを用いて、温度可変区間ごとに一定のパルスＤＥＴ＜１：Ｎ＞、すなわち、温度感知信号を生成する。

電流制御ブロック２００は、温度感知信号ＤＥＴ＜１：Ｎ＞を受信して、電流パルスの幅またはパルス強度を調節する制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｓをライトドライバブロック３００に供給するように構成される。このような電流制御ブロック２００は、パルス幅調節部２１０とレベル調節部２５０とで構成されている。

パルス幅調節部２１０は、温度感知信号ＤＥＴ＜１：Ｎ＞に応答して、パルス幅制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓを出力するように構成される。このようなパルス幅調節部２１０は、温度感知信号ＤＥＴ＜１：Ｎ＞によって温度コードが入力されて電圧伝達経路を変更させるプログラムステートマシン（ｐｒｏｇｒａｍ ｓｔａｔｅ ｍａｃｈｉｎｅ）で構成されている。本発明の実施形態のパルス幅調節部２１０は、図５に図示されるように、初期設定部２２０、パルス幅変更部２３０、ベース電流設定部２３５及び初期駆動部２４０で構成されている。

初期設定部２２０は、立ち上がり／立ち下がり設定部２２２及びモード設定部２２４を備えている。立ち上がり／立ち下がり設定部２２２は、バイパス部Ｎ１、駆動電圧端Ｖｓｔａｎｄ／Ｖｗｉｄｅ／Ｖｎａｒ及びモード設定部２２４の間に連結される立ち上がり設定部ＳＷ１１と、駆動電圧端Ｖｓｔａｎｄ／Ｖｗｉｄｅ／Ｖｎａｒ及びバイパス部Ｎ１の間に連結される立ち下がり設定部ＳＷ１２で構成されている。立ち上がり設定部ＳＷ１１及び立ち下がり設定部ＳＷ１２は、互いに反対の位相を有する第１コントロール信号ＴＩＴＥＭＰＯＦＦ及び第２コントロール信号ＴＩＴＥＭＰＯＦＦｂに応答して各々駆動される。例えば、第２コントロール信号ＴＩＴＥＭＰＯＦＦｂがイネーブルになると、立ち上がり設定部ＳＷ１１が駆動されて初期電流生成部２２４及びパルス変更部２３０に電圧及び電流の伝達がなされる。

一方、第１コントロール信号ＴＩＴＥＭＰＯＦＦがイネーブルになると、立ち下がり設定部ＳＷ２２が駆動されて初期設定部２２０に供給される駆動電圧Ｖｓｔａｎｄ、Ｖｗｉｄｅ、Ｖｎａｒがバイパス部Ｎ１を介して接地される。この時、第１コントロール信号ＴＩＴＥＭＰＯＦＦ及び第２コントロール信号ＴＩＴＥＭＰＯＦＦｂは、温度感知信号ＤＥＴ＜１：Ｎ＞から派生した信号である。一方、モード設定部２２４は、並列に連結される第１レッグ（ｌｅｇ）２２５及び第２レッグ２２６を備えている。第１レッグ２２５及び第２レッグ２２６の各々は、立ち上がり設定部ＳＷ１１及び接地端の間に直列に連結されるスイッチとＮＭＯＳトランジスタとで構成されている。この時、第１レッグ２２５及び第２レッグ２２６のスイッチの各々は、第１入力制御信号ＩＮＣ＜０＞及び第２入力制御信号ＩＮＣ＜１＞に応答して駆動される。ここで、第１レッグ２２５及び第２レッグ２２６は、選択的に駆動されたり、あるいは同時に駆動されることができ、第１レッグ２２５及び第２レッグ２２６の駆動によってセットモードまたはリセットモードが決定される。この時、駆動電圧は以後に説明されるレベル調節部２５０によって選択できる。

パルス幅変更部２３０は、初期設定部２２０及びベース電流生成部２３５の間に連結されて、並列に連結された複数のレッグで構成されている。この複数のレッグは、モード設定部２２４の第１レッグ２２５及び第２レッグ２２６と同じように、直列に連結されたスイッチ及びＮＭＯＳトランジスタで構成されており、パルス幅変更部２３０を構成する複数の前記レッグは、互いに並列に連結されている。また、パルス幅変更部２３０を構成する各々のレッグのスイッチは、温度感知電圧ＤＥＴ＜１：Ｎ＞によって生成された温度コードＴ１〜ＴＮにより駆動される。温度コードＴ１〜ＴＮは、図６に図示されるように、温度感知信号ＤＥＴによるコーディングによって生成される。

ベース電流生成部２３５は、ＮＭＯＳトランジスタで構成され、このＮＭＯＳトランジスタは、バイパス部Ｎ１、モード設定部２２４のＮＭＯＳトランジスタ及びパルス幅変更部２３０を構成する複数のＮＭＯＳトランジスタと並列に連結されるように構成されている。このようなベース電流生成部２３５は、初期駆動部２４０から供給される信号に応答して、パルス幅変更部２３０の非駆動時の駆動電圧Ｖｓｔａｎｄ／Ｖｗｉｄｅ／Ｖｎａｒ及びそれによって生成される電流を排出させて初期電流を設定する。この時、駆動電圧は、常温電圧Ｖｓｔａｎｄ、常温電圧Ｖｓｔａｎｄより広いパルス幅を有する広幅電圧Ｖｗｉｄｅ及び常温電圧Ｖｓｔａｎｄより狭いパルス幅を有する狭幅電圧Ｖｎａｒを含むことができる。

初期駆動部２４０は、ＮＭＯＳトランジスタの閾値電圧以上の電圧を持続的に供給するように構成された回路である。すなわち、初期駆動部２４０は、バイパス部Ｎ１、モード設定部２２４の複数のＮＭＯＳトランジスタ及びパルス幅変更部２３０の複数のＮＭＯＳトランジスタのゲートの各々に共通にゲート電圧を供給する。このような初期駆動部２４０は、ダイオード形態で連結されたＮＭＯＳトランジスタで構成され、ダイオード形態で連結されたＮＭＯＳトランジスタが持続的に駆動できるように、ＮＭＯＳトランジスタのゲートにキャパシタＣ１が連結されている。

このような構成を有するパルス幅調節部２１０は、温度感知信号ＤＥＴ＜１：Ｎ＞によって生成される温度コードＴ１〜ＴＮによりパルス幅変更部２３０のレッグが選択的に駆動される。すなわち、パルス幅変更部２３０を構成する複数のスイッチの駆動によって、パルス変更部２３０内の電流排出パス（ｐａｔｈ）の数が変更される。これにより、電流排出パスの数の変化によって、電流放出量が変更されて窮極的にパルス幅が調節される。ここで、パルス幅調節部２１０の出力は、ベース電流生成部２３５及びパルス幅変更部２３０から排出される電流量の合計で決定される。

例えば、高温である場合、相対的に低い電流のみでも相変化膜の駆動が可能なので、相変化膜に最小限の電流のみ印可できるようにパルス幅変更部２３０の温度コードＴ１〜ＴＮは、すべてディスエーブルにして、ベース電流駆動部２３５のみ駆動させる。

常温である場合、ベース電流駆動部２３５及びパルス幅変更部２３０の一部のレッグだけが駆動されるように温度コードＴ１〜ＴＮの一部のみイネーブルにする。

一方、低温の場合、相対的に高温の電流が要求されることによって、最大限の電流が供給されることができるように、ベース電流駆動部２３５及びパルス幅変更部２３０の全体のレッグがすべて駆動されるように温度コードＴ１〜ＴＮをすべてイネーブルにする。

これにより、低温では相対的に大きいパルス幅を有する電流が相変化膜に供給され、高温では相対的に小さいパルス幅を有する電流が相変化膜に供給される。

この時、レッグの個数及び温度コードＴ１〜ＴＮは、温度区間によってその数を可変にできる。すなわち、温度帯域別に多様な幅の電流を供給するために、より多い数のレッグ及び温度コードを要求することができる。また、パルス調節部２１０は、モード設定部２２４の動作により、リセットパルス制御信号Ｐ＿ｃｔｒｌ＿ｒまたはセットパルス制御信号Ｐ＿ｃｔｒｌ＿ｓを出力する。

図７を参照すると、レベル調節部２５０は、電圧設定部２６０、レベル設定部２７０及び電位供給部２８０で構成されている。

まず、電圧設定部２６０は、イネーブル信号ＰＧＭＰＴＥＮに応答して、駆動電圧Ｖｓｔａｎｄ／Ｖｗｉｄｅ／Ｖｎａｒをレベル設定部２７０に供給する。電圧設定部２６０は、イネーブル信号ＰＧＭＰＴＥＮに応答して駆動されるイネーブルトランジスタＰＥと、イネーブルトランジスタＰＥの出力電圧によって、駆動電圧のうち一つを伝達するスイッチングトランジスタＳＴとで構成されている。イネーブルトランジスタＰＥは、イネーブル信号ＰＧＭＰＴＥＮに応答して駆動されるように構成されている。この時、スイッチングトランジスタＳＴのゲートにはキャパシタＣが連結されており、そのゲートとドレインの間にイネーブル信号ＰＧＭＰＴＥＮによって応答するスイッチが備わっていて、イネーブル信号ＰＧＭＰＴＥＮのイネーブルの時に、スイッチングトランジスタＳＴは、ダイオード駆動をするようになる。

レベル設定部２７０は、並列に連結された複数の差動レッグを備えている。それぞれの差動レッグは、イネーブルトランジスタＰＥの出力信号に応答して駆動されるＰＭＯＳトランジスタＰ１〜ＰＮと、ＰＭＯＳトランジスタＰ１〜ＰＮのドレインに連結されてレベルカウンティング信号対ＬＶＰＮＶＣＮＴ＜０：Ｎ＞、ＬＶＰＮＣＮＴｂ＜０：Ｎ＞に応答して駆動される一対の差動トランジスタＰＭ１／ＰＭ２〜ＰＮ／ＰＮ＋１で構成されている。一対の差動トランジスタは、ソースが相互連結されたＰＭＯＳトランジスタ対として、各々のレベルカウンティング信号対ＬＶＰＮＶＣＮＴ＜０：Ｎ＞、ＬＶＰＮＣＮＴｂ＜０：Ｎ＞がゲートに入力される。

この時、複数の差動レッグを構成するＰＭＯＳトランジスタは、順次的に大きいチャンネル長Ｗを有するように設計され、レベルカウンティング信号対ＬＶＰＮＶＣＮＴ＜０：Ｎ＞、ＬＶＰＮＣＮＴｂ＜０：Ｎ＞は、温度感知信号ＤＥＴ＜１：Ｎ＞をカウンティングして生成される信号である。このような複数の差動レッグは、それを構成するＰＭＯＳトランジスタのサイズが相異するので、各々を流れる電流量に差があるようになる。したがって、レベルカウンティング信号対ＬＶＰＮＶＣＮＴ＜０：Ｎ＞、ＬＶＰＮＣＮＴｂ＜０：Ｎ＞の電圧差によって、レベル設定部２７０の出力電流量が変化される。

例えば、高温では、常温より低いレベルの電流値を供給できるように一番小さいサイズのＰＭＯＳトランジスタを具備した一つの差動レッグが導通されるように駆動される。一方、低温では常温より高いレベルの電流値を供給できるように、全体あるいは一番大きいサイズのＰＭＯＳトランジスタを具備した少なくとも一つの差動レッグが導通されるように駆動される。

電位供給部２８０は、第１ポンピング部２８２及び第２ポンピング部２８４を備えている。第１ポンピング部２８２は、正レベルカウンティング信号ＬＶＰＮＶＣＮＴ＜０：Ｎ＞に応答する差動トランジスタのドレインに連結され、第２ポンピング部２８４は、負レベルカウンティング信号ＬＶＰＮＶＣＮＴｂ＜０：Ｎ＞に応答する差動トランジスタのドレインに連結されている。第１ポンピング部２８２及び第２ポンピング部２８４は、同一な構成を有することができ、第１ポンピング部２８２及び第２ポンピング部２８４は、それぞれ、ゲート及びドレインが接続されたＮＭＯＳトランジスタＮＭ１、ＮＭ２と、そのゲート及び接地端の間に連結されたキャパシタｃｘ、ｃｙとを含む。このようなレベル調節部２７０は、レベルカウンティング信号対ＬＶＰＮＶＣＮＴ＜０：Ｎ＞、ＬＶＰＮＣＮＴｂ＜０：Ｎ＞による差動レッグの駆動及び電位供給部２８０の駆動によって電流レベルが可変とされて駆動電圧うちいずれかの一つが選択される。ここで、レベル調節部２５０の出力信号は、パルス幅調節部２１０のモード設定部２２４によってリセットレベル調節信号Ｌ＿ｃｔｒｌ＿ｒまたはセットレベル調節信号Ｌ＿ｃｔｒｌ＿ｓになる。

ライトドライバブロック３００は、電流制御ブロック２００から供給される制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｓを受信して低温、常温及び高温に該当する補正されたセット／リセットパルスＳＥＴ、ＲＥＳＥＴを出力する。ライトドライバブロック３００は、リセット駆動に関連した制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｒを受信する第１ライトドライバ３１０と、セット駆動に関連した制御信号Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｓのための第２ライトドライバー３２０とで構成されている。

図８に図示されるように、第１ライトドライバ３１０は、温度感知信号を用いて生成されるリセット駆動に関連した制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｒに応答して、内部回路の温度が低温（−２５℃ないし２５℃）である場合、常温（２５℃ないし６０℃）のリセットパルス（ａ）のレベルより大きい第１レベルで常温のリセットパルス（ａ）より広い第１パルス幅を有する第１低温用リセットパルス（ｂ）を生成して出力したり、常温のリセットパルス（ａ）と同一のパルス幅を有し第１レベルより大きい第２レベルを有する第２低温用リセットパルス（ｂ’）を生成して出力する。また、第１ライトドライバ３１０は、内部回路の温度が高温（６０℃以上）である場合、常温のリセットパルス（ａ）より低い第３レベルで小さいパルス幅を有する第１高温用リセットパルス（ｃ）及び第３レベルより低いながら常温のリセットパルス（ａ）のパルス幅と同じ第２高温用リセットパルス（ｃ’）を生成できる。

一方、第２ライトドライバ３５０は、図９に図示されるように、内部回路の温度が低温である場合、セット駆動に関連した制御信号Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｓに応答して、常温のセットパルス（Ａ）より大きい第１レベルで常温のセットパルス（Ａ）より大きい第２パルス幅を有する第１高温用セットパルス（Ｂ）及び常温のセットパルス（Ａ）と同一なパルス幅を持ちながら第１レベル以上の第２レベルを有する第２高温用セットパルス（Ｂ’）を生成する。また、第２ライトドライバ３５０は、内部回路の温度が高温である場合、セット駆動に関連した制御信号Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｓに応答して、常温のセットパルス（Ａ）より低い第３レベルで前記常温のセットパルス（Ａ）より狭い第３パルス幅を有する第３高温用セットパルス（Ｃ）、第３高温用セットパルス（Ｃ）と同一レベル及び同一パルス幅を有するものの冷却傾きが異なる第４高温用セットパルス（Ｃ’）及び常温のセットパルス（Ａ）より狭いパルス幅で低いレベルを有する第５高温用セットパルス（Ｃ’’）を生成することができる。

本発明の実施形態では、低温駆動の時、充分の電流量を供給することができるように無制限にパルス幅を延長させずにレベル幅を同時に調節することによって、隣接するメモリセルに発生するディスターバンス現象を防止することができる。

スイッチングブロック４００は、第１ライトドライバ３１０及びメモリセル５００の間に連結される第１スイッチＳＷ１と、第２ライトドライバ３５０及びメモリセル５００の間に連結される第２スイッチＳＷ２とで構成されている。第１スイッチＳＷ１は、リセットモードの時に閉じられるように設計され、第１ライトドライバ３１０とメモリセル５００との間に電流パスを選択的に形成する。第２スイッチＳＷ２は、セットモードの時に閉じられるように設計されて、第２ライトドライバ３５０と前記メモリセル５００との間に電流パスを選択的に形成する。

メモリセル５００は、ワードラインＷＬと、これと交差するビットラインＢＬとを含む。ワードラインＷＬには、スイッチング素子が連結されていて、スイッチング素子とビットラインＢＬとの間には記憶媒体が連結されている。本発明の実施形態では、スイッチング素子にはダイオードが利用され、抵抗素子には相変化物質が利用されている。しかし、これに限定されるものではなく、温度依存性を持ちながらデータを記憶することができる媒体ならばすべて含まれる。

このような本発明の実施形態におけるメモリ装置は、内部回路の温度を温度感知ブロック１００を介して感知する。温度感知ブロック１００で感知された温度感知信号は、電流制御信号２００に入力され、モード別に温度による制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｓを生成する。

制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｓは、ライトドライバブロック３００に入力され、ライトドライバブロック３００の第１ライトドライバ３１０及び第２ライトドライバ３５０は、制御信号Ｐ＿ｃｔｒｌ＿ｒ、Ｐ＿ｃｔｒｌ＿ｓ、Ｌ＿ｃｔｒｌ＿ｒ、Ｌ＿ｃｔｒｌ＿ｓに応答して補正されたセット／リセットパルスを生成し、これをメモリセル５００に供給する。

この時、内部回路の温度が常温以下の低温である場合、電流制御ブロック２００では常温より高いレベル及びまたは広いパルス幅を有するセット／リセットパルスを供給できるように制御信号を出力する。これにより、常温に比べて相対的に低い相変化の環境を有する低温の相変化物質に相対的に高い強度の電流パルスが加えられて、常温水準の相変化を達成することができる。

一方、内部回路の温度が高温である場合、電流制御ブロック２００は、常温より低いレベル及びまたは狭いパルス幅を有するセット／リセットパルスを供給する。これにより、相対的に高い相変化の環境を有する高温の相変化物質に相対的に低い強度の電流パルスが加えられて、常温水準で相変化が起こるようにする。

したがって、温度依存性を有する記憶媒体、例えば、相変化物質の相変化を均一化することができてデータ記憶誤りを防止でき、メモリ装置の信頼性を確保することができる。

また、本発明の実施形態で低温状態で電流パルスを印可しようとする時、パルス幅のみでなくレベルが同時に制御されることによって、パルス幅の無制限的な延長によるディスターバンス現象を防止することができる。

以上、本発明を望ましい実施形態をあげて詳細に説明したが、本発明は上述の実施形態に限定されることはなく、本発明の技術的思想の範囲の内で当分野で通常の知識を有する者によって様々な変形が可能である。

１０ メモリ装置
１００ 温度感知ブロック
１１０ バンドギャップ信号発生部
１５０ 温度電圧発生部
２００ 電流制御ブロック
２１０ パルス幅調節部
２５０ レベル調節部
２６０ 電圧設定部
２７０ レベル設定部
２８０ 電位供給部
２８２ 第１ポンピング部
２８４ 第２ポンピング部
３００ ライトドライバブロック
３１０ 第１ライトドライバ
３５０ 第２ライトドライバ
２２０ 初期設定部
２２２ 立ち上がり／立ち下がり設定部
２２４ モード設定部
２３０ パルス幅変更部
２３５ ベース電流設定部
２４０ 初期駆動部
４００ スイッチングブロック

Claims (20)

1. 内部回路の温度を感知して、温度感知信号を出力する温度感知ブロックと、
   前記温度感知信号を受信して、パルス制御信号を生成する電流制御ブロックと、
   前記パルス制御信号に応答して、レベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバブロックと、を備えたメモリ装置。
2. 前記温度感知ブロックは、
   前記温度により可変とされる基準電圧及び温度に関係のない基準電圧を各々生成するバンドギャップ信号発生部と、
   前記温度により可変とされる基準電圧及び前記温度に関係のない基準電圧を利用して前記温度感知信号を生成する温度電圧発生部と、を備えたことを特徴とする請求項１に記載のメモリ装置。
3. 前記電流制御ブロックは、
   前記温度感知信号に応答して前記プログラムパルスの幅を調節するパルス幅調節部を備えたことを特徴とする請求項１に記載のメモリ装置。
4. 前記パルス幅調節部は、
   前記温度感知信号が低温であることを示す場合、常温のプログラムパルス幅より大きい幅を有する前記パルス制御信号を供給し、
   前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルス幅より狭い幅を有する前記パルス制御信号を供給するように構成されることを特徴とする請求項３に記載のメモリ装置。
5. 前記パルス幅調節部は、
   前記プログラムパルスの動作モードを決定するとともに、立ち上がり時間及び立ち下がり時間を設定するように構成された初期設定部と、
   該初期設定部と連結され、前記温度感知信号を利用して生成された温度コードに応答してパルス幅を調節するパルス幅変更部と、
   該パルス幅変更部の非駆動時に一定の電流を供給するベース電流設定部と、
   前記パルス幅変更部を持続的に駆動させる初期駆動部と、を備えたことを特徴とする請求項４に記載のメモリ装置。
6. 前記パルス幅変更部は、前記初期設定部と接地端との間に並列に連結した複数のレッグを備え、
   該レッグは、前記温度コードに応答して開閉されるスイッチと、
   該スイッチと連結されて一定の電圧によって常時駆動されるように設計されたトランジスタで構成され、
   前記温度コードは、前記低温の時に、前記複数のレッグを構成するスイッチがすべて閉じられるように生成され、前記高温の時に、前記複数のレッグを構成するスイッチのうち一つのみが閉じられるように生成されることを特徴とする請求項５に記載のメモリ装置。
7. 前記電流制御ブロックは、前記温度感知信号に応答して前記プログラムパルスのレベルを調節するレベル調節部を備えたことを特徴とする請求項１に記載のメモリ装置。
8. 前記レベル調節部は、前記温度感知信号が低温であることを示す場合、常温のプログラムパルスレベルより大きいレベルを有する前記パルス制御信号を供給し、
   前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルスレベルより低いレベルを有する前記パルス制御信号を供給するように構成されることを特徴とする請求項７に記載のメモリ装置。
9. 前記レベル調節部は、
   イネーブル信号によって生成される信号に応答して駆動されるトランジスタと、
   該トランジスタと連結され、前記温度感知信号をカウンティングしたレベルカウンティング信号対を受信する一対の差動トランジスタで構成される複数のレッグと、を備え、
   該複数のレッグは、並列に連結されることを特徴とする請求項８に記載のメモリ装置。
10. 前記複数のレッグを構成する前記トランジスタは、そのサイズが異なることを特徴とする請求項８に記載のメモリ装置。
11. 前記レベル調節部は、出力電位のレベルをポンピングさせる電位供給部を含むことを特徴とする請求項８に記載のメモリ装置。
12. 前記電流制御ブロックは、
    前記温度感知信号に応答して前記プログラムパルスの幅を調節するパルス幅調節部と、
    前記温度感知信号に応答して幅が調節されるプログラムパルスのレベルを調節するレベル調節部と、を含むことを特徴とする請求項１に記載のメモリ装置。
13. 前記パルス幅調節部は、
    前記温度感知信号が低温であることを示す場合、常温のプログラムパルス幅より大きい幅または同一な幅を有する前記パルス制御信号を供給し、
    前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルス幅より狭い幅を有する前記プログラムパルス制御信号を供給するように構成されることを特徴とする請求項１２に記載のメモリ装置。
14. 前記レベル調節部は、
    前記温度感知信号が前記低温であることを示す場合、常温のプログラムパルスレベルより大きいレベルを有する前記パルス制御信号を供給し、
    前記温度感知信号が前記高温であることを示す場合、前記常温のプログラムパルスレベルより低いレベルを有する前記パルス制御信号を供給するように構成されることを特徴とする請求項１３に記載のメモリ装置。
15. 前記メモリセルは、相変化メモリセルであることを特徴とする請求項１から請求項１４のいずれか一項に記載のメモリ装置。
16. 前記ライトドライバブロックは、
    リセット駆動のための第１ライトドライバと、
    セット駆動のための第２ライトドライバと、を含むことを特徴とする請求項１５に記載のメモリ装置。
17. 前記第１ライトドライバは、前記低温の時に、前記常温の時の前記プログラムパルスより大きいパルス幅及びまたはレベルを有するリセットプログラムパルスを供給し、
    前記第２ライトドライバは、前記高温の時に、前記常温の時の前記プログラムパルスより小さなパルス幅、小さいレベル及びまたは緩やかな傾きのセットプログラムパルスを供給するように構成されることを特徴とする請求項１６に記載のメモリ装置。
18. 前記ライトドライバブロック及び前記メモリセルの間に前記第１ライトドライバ及び第２ライトドライバの出力を選択的に前記メモリセルに供給するためのスイッチングブロックを備えたことを特徴とする請求項１５に記載のメモリ装置。
19. メモリ回路の内部温度を測定して温度感知信号を生成する段階と、
    前記温度感知信号に応答して複数のパルス制御信号を生成する段階と、
    前記パルス制御信号に応答して、温度により異なるプログラムパルスを生成する段階と、を含むメモリ装置の駆動方法。
20. 前記プログラムパルスを生成する段階は、
    前記温度感知信号が低温でることを示す場合、常温に比べて大きいパルス幅及びまたは大きいレベルを有するプログラムパルスを生成し、
    前記温度感知信号が高温であることを示す場合、常温に比べて小さいパルス幅及びまたは小さいレベルを有するプログラムパルスを生成することを特徴とする請求項１９に記載のメモリ装置の駆動方法。

Images