KR101920081B1 - 라이트 제어 장치 - Google Patents

라이트 제어 장치 Download PDF

Info

Publication number
KR101920081B1
KR101920081B1 KR1020120053895A KR20120053895A KR101920081B1 KR 101920081 B1 KR101920081 B1 KR 101920081B1 KR 1020120053895 A KR1020120053895 A KR 1020120053895A KR 20120053895 A KR20120053895 A KR 20120053895A KR 101920081 B1 KR101920081 B1 KR 101920081B1
Authority
KR
South Korea
Prior art keywords
current
transistor
unit
write
driving
Prior art date
Application number
KR1020120053895A
Other languages
English (en)
Other versions
KR20130129779A (ko
Inventor
오병찬
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120053895A priority Critical patent/KR101920081B1/ko
Priority to US13/592,265 priority patent/US8879339B2/en
Publication of KR20130129779A publication Critical patent/KR20130129779A/ko
Application granted granted Critical
Publication of KR101920081B1 publication Critical patent/KR101920081B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

본 발명은 라이트 제어 장치에 관한 것으로서, 저항 변화를 이용하여 데이터를 센싱하는 비휘발성 메모리 장치에 관한 기술이다. 이러한 본 발명은, 구동 제어신호에 따라 라이트 전류를 선택적으로 공급하는 스위칭부, 스위칭부를 통해 인가되는 라이트 전류에 대응하여 메모리 셀에 구동 전류를 공급하는 구동부 및 구동부의 출력 노드에 연결되어 구동 제어신호에 응답하여 출력 노드를 오버 드라이빙 하는 오버 드라이빙 제어부를 포함한다.

Description

라이트 제어 장치{Write control device}
본 발명은 라이트 제어 장치에 관한 것으로서, 특히 저항 변화를 이용하여 데이터를 센싱하는 비휘발성 메모리 장치에서 라이트 동작을 빠르게 수행할 수 있도록 하는 기술이다.
메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분할 수 있다. 여기서, 비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 비휘발성 메모리 셀을 이용하는 메모리 장치로서, 플래시 램(Flash Ram), 상 변화 램(PCRAM) 등이 있다.
이 중에서 상 변화 메모리 장치는 상 변화 물질, 대표적인 예로서 GST(게르마늄 안티몬 텔루륨)을 이용하여 메모리 셀을 구성하고, GST에 열을 가하여 정질(Crystal) 또는 비정질(Amorphous) 상태로 만듦으로써 메모리 셀에 데이터를 저장할 수 있도록 한 메모리 장치이다.
또한, 마그네틱 메모리(Magnetic memory) 및 상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래 기술에 따른 상 변화 저항 소자(4)를 나타낸다.
도 1a 및 도 1b를 참고하면, 상 변화 저항 소자(4)는 상부 전극(1)과 하부 전극(3) 사이에 상 변화 물질(Phase Change Material;2)을 삽입하여 형성된다. 상부 전극(1)과 하부 전극(3)에 전압을 인가하면, 상 변화 물질(2)에 전류가 흘러 온도가 변하면서 전기 전도 상태가 변하게 된다.
도 2a 및 도 2b는 종래 기술에 따른 상 변화 저항 소자(4)의 데이터 저장 원리를 설명하기 위한 도면이다.
도 2a를 참고하면, 상 변화 저항 소자(4)에 임계값 이하의 전류가 흐르면 상 변화 물질(2)이 결정화된다. 상 변화 물질(2)이 결정 상태가 되면 저 저항인 물질이 된다. 그 결과 상부 전극(1)과 하부 전극(3) 사이에 전류가 흐를 수 있다.
한편, 도 2b를 참고하면, 상 변화 저항 소자(4)에 임계값 이상의 전류가 흐르면 상 변화 물질(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 상 변화 물질(2)이 녹아 비결정 상태(Amorphous Phase)가 되면 고 저항인 물질이 된다. 그 결과 상부 전극(1)과 하부 전극(3) 사이에 전류가 흐르기 어렵게 된다.
따라서, 상 변화 저항 소자(4)는 위와 같은 두 가지 상태에 서로 다른 데이터를 대응시킬 수 있게 된다. 예를 들어, 상 변화 저항 소자(4)는 저 저항 상태를 데이타 "1"에 대응시키고, 고 저항 상태를 데이터 “0”에 대응시킬 수 있다.
또한, 상 변화 저항 물질(2)의 상태는 상 변화 메모리 장치에 전원이 오프되더라도 변화하지 않기 때문에, 위 데이터는 불휘발성으로 저장 가능하다.
도 3은 종래 기술에 따른 상 변화 저항 셀의 라이트 동작을 설명하기 위한 그래프이다.
도 3을 참고하면, 상 변화 저항 소자(4)의 상부 전극(1)과 하부 전극(3) 사이에 일정 시간 동안 전류를 흘리면 열이 발생하게 된다.
일정 시간 동안 임계치 이하의 전류를 흘리게 되면 저온 가열 상태에 의해 상 변화 물질(2)이 결정화 상태가 된다. 그 결과, 상 변화 저항 소자(4)가 세트(Set) 상태가 된다.
반대로, 일정 시간 동안 임계치 이상의 전류를 흘리게 되면 고온 가열 상태에 의해 상 변화 물질(2)이 비결정화 상태가 된다. 그 결과, 상 변화 저항 소자(4)가 리셋(Reset) 상태가 된다.
이러한 성질을 이용하여, 라이트 동작에서 세트 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다.
반대로, 라이트 동작에서 리셋 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
상 변화 저항 메모리는 센싱 동작시에 상 변화 저항 소자(4)에 센싱 전류를 인가하여, 상 변화 저항 소자(4)에 라이트 된 데이터를 센싱한다.
한편, 이러한 종래의 비휘발성 메모리 장치는 라이트 구동부에 의해 프로그램 동작시 메모리 셀 어레이에 공급되는 구동 전압을 제어한다.
라이트 구동부는 작은 라이트 전류 하에서 안정된 라이트 전류를 공급한다. 그런데, 라이트 구동부는 큰 라이트 전류를 생성할 때보다 작은 라이트 전류를 생성할 때 더욱 많은 시간이 소모된다.
그리고, 라이트 구동부는 작은 라이트 전류를 생성하는 경우, 라이트 경로 상의 기생(Parasitic) 성분들로 인해 라이트 전류가 셀 까지 전달되는 시간이 길어지게 된다.
도 4는 큰 기생 성분과 작은 라이트 전류에 의해 라이트 시간이 지연되는 것을 나타낸다. 여기서, IT는 라이트 구동부의 구동 트랜지스터에 흐르는 구동 전류이며, IM은 메모리 셀에 흐르는 셀 전류이다.
도 4에서 구동 트랜지스터에 흐르는 구동 전류 IT는 안정화 시간(tsettling)이 지난 이후에 안정화된 전류 레벨에 도달하게 된다. 이후에, 구동 트랜지스터의 구동 전류 IT가 메모리 셀에 전달되는 구간에서 사이에서 라이트 시간이 tDELAY 만큼 지연되는 것을 나타낸다.
일반적으로 작은 라이트 전류는 셀의 특성 및 셀 어레이의 사이즈 등으로 인해 결정된다. 그리고, 셀 어레이 사이즈가 커짐에 따라 라이트 경로 상의 기생 성분들도 커지게 된다.
이렇게 작은 라이트 전류와 큰 셀 어레이의 사이즈에 의해 라이트 시간이 길어지게 되는데, 종래의 라이트 구동부는 이러한 라이트 시간이 지연되는 것을 효과적으로 개선할 수 없다.
본 발명은 작은 라이트 전류를 갖거나, 큰 사이즈를 갖는 셀 어레이의 라이트 경로(Path) 상에서 큰 기생(Parasitic) 성분들이 발생 됨에 의해 라이트 시간이 지연되는 것을 해결할 수 있도록 한다.
이를 위해, 본 발명은 라이트 구동부의 트랜지스터 사이즈 비율을 조정하여 라이트 구동부가 빠르게 안정화될 수 있도록 한다.
또한, 본 발명은 라이트 구동부에서 출력 노드의 전압 강하를 이용하여 구동 트랜지스터를 오버 드라이빙 함으로써 메모리 셀까지의 전달 지연을 감소시킬 수 있도록 하는 특징을 갖는다.
또한, 본 발명은 라이트 구동부에서 출력 노드의 전압 강하를 이용하여 초기 구간에서 다이오드 연결된 트랜지스터를 턴 온 시킴으로써 셀까지의 전달 지연을 감소시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 라이트 제어 장치는, 구동 제어신호에 따라 라이트 전류를 선택적으로 공급하는 스위칭부; 스위칭부를 통해 인가되는 라이트 전류에 대응하여 메모리 셀에 구동 전류를 공급하는 구동부; 및 구동부의 출력에 연결되어 구동 제어신호에 응답하여 출력 노드를 오버 드라이빙 하는 오버 드라이빙 제어부를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 갖는다.
첫째, 본 발명은 작은 라이트 전류를 갖거나, 큰 사이즈를 갖는 셀 어레이의 라이트 경로(Path) 상에서 큰 기생(Parasitic) 성분들이 발생 됨에 의해 라이트 시간이 지연되는 것을 해결할 수 있다.
둘째, 본 발명은 라이트 구동부의 트랜지스터 사이즈 비율을 조정하여 라이트 구동부가 빠르게 안정화될 수 있도록 한다.
셋째, 본 발명은 라이트 구동부에서 출력 노드의 전압 강하를 이용하여 구동 트랜지스터를 오버 드라이빙 함으로써 메모리 셀까지의 전달 지연을 감소시킬 수 있도록 한다.
넷째, 본 발명은 라이트 구동부에서 출력 노드의 전압 강하를 이용하여 초기 구간에서 다이오드 연결된 트랜지스터를 턴 온 시킴으로써 셀까지의 전달 지연을 감소시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 및 도 1b는 종래 기술에 따른 상 변화 저항 소자를 나타낸 도면.
도 2a 및 도 2b는 종래 기술에 따른 상 변화 저항 소자의 데이터 저장 원리를 설명하기 위한 도면.
도 3은 종래 기술에 따른 상 변화 저항 셀의 라이트 동작을 설명하기 위한 그래프.
도 4는 종래의 라이트 구동부에서 라이트 전류와 라이트 시간을 설명하기 위한 도면.
도 5는 본 발명의 일 실시예에 따른 라이트 제어 장치의 구성도.
도 6은 도 5의 실시예에 따른 라이트 구동부에서 라이트 전류와 라이트 시간을 설명하기 위한 도면.
도 7은 본 발명의 다른 실시예에 따른 라이트 제어 장치의 구성도.
도 8은 도 7의 실시예에 따른 라이트 구동부에서 라이트 전류와 라이트 시간을 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 5는 본 발명의 일 실시예에 따른 라이트 제어 장치의 구성도이다.
본 발명의 실시예는 라이트 구동부(100)를 포함하고 있다. 그리고, 라이트 구동부(100)는 복수의 선택 스위치(SW1~SWN)를 통해 메모리 셀 MC과 연결되며, 메모리 셀 MC에 구동 전압을 공급한다.
여기서, 라이트 구동부(100)는 전압 공급부(110), 구동부(120), 오버 드라이빙 제어부(130), 스위칭부(140) 및 전류 공급부(150)를 포함한다.
전압 공급부(110)는 전원전압 VDDWRT 인가단과 노드 A 사이에 연결되어 게이트 단자를 통해 구동 제어신호 CMWRT가 인가되는 PMOS 트랜지스터 P1를 포함한다.
그리고, 구동부(120)는 PMOS 트랜지스터 P2, P3를 포함한다. PMOS 트랜지스터 P2는 전원전압 VDDWRT 인가단과 노드 B 사이에 연결되어 게이트 단자가 노드 A, B에 공통 연결된다. PMOS 트랜지스터 P3는 전원전압 VDDWRT 인가단과 노드 C 사이에 연결되어 게이트 단자가 노드 A에 연결된다.
여기서, PMOS 트랜지스터 P2, P3는 서로 다른 사이즈를 갖는데, 본 발명의 실시예에서는 PMOS 트랜지스터 P2가 PMOS 트랜지스터 P3 보다 더 큰 사이즈를 갖는다.
오버 드라이빙 제어부(130)는 노드 A와 노드 C 사이에 연결된 커패시터 CAP를 포함한다.
또한, 스위칭부(140)는 노드 B와 NMOS 트랜지스터 N3 사이에 병렬 연결된 NMOS 트랜지스터 N1와 PMOS 트랜지스터 P4를 포함한다. 여기서, NMOS 트랜지스터 N3는 게이트 단자를 통해 구동 제어신호 CMWRT가 인가되고, PMOS 트랜지스터 P4는 게이트 단자를 통해 구동 제어신호 CMWRT의 반전신호인 구동 제어신호 CMWRTB가 인가된다.
전류 공급부(150)는 전류 미러 구조로 형성된 NMOS 트랜지스터 N2, N3와, 펌핑전압 VPP에 의해 구동되는 전류 소스 IS를 포함한다.
여기서, NMOS 트랜지스터 N2는 전류 소스 IS와 접지전압단 사이에 연결되어 게이트 단자가 전류 소스 IS와 연결된다. 그리고, NMOS 트랜지스터 N3는 스위칭부(140)와 접지전압단 사이에 연결되어 게이트 단자가 NMOS 트랜지스터 N2와 공통 연결된다.
또한, 라이트 구동부(100)와 메모리 셀 MC까지의 라이트 경로(Path) 상에는 다수의 선택 스위치 SW1~SWN가 형성된다. 다수의 선택 스위치 SW1~SWN는 선택신호 SEL1~SELN에 따라 선택적으로 스위칭 된다.
그런데, 노드 C와 메모리 셀 MC 사이에는 비 선택된 스위치에 의해 기생 커패시턴스 SP1, SP2가 존재하게 된다. 마찬가지로, 노드 C와 메모리 셀 MC 사이에는 라인 상의 기생 저항 및 기생 커패시턴스 LP1, LP2가 존재하게 된다.
이러한 경우 라이트 구동부(100)에서 생성된 라이트 전류가 메모리 셀 MC 까지 도달하는 시간이 지연될 수 있다.
이에 따라, 본 발명의 실시예에서는 구동부(120)에 포함된 PMOS 트랜지스터 P2와 PMOS 트랜지스터 P3의 사이즈를 다르게 설정하여 기생 성분에 의해 라이트 전류의 전달 시간이 지연되는 것을 방지할 수 있도록 한다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 6을 참조하여 설명하면 다음과 같다.
전류 소스 IS로부터 공급된 라이트 전류는 NMOS 트랜지스터 N2, N3에 공급된다. 전류 미러 구조의 NMOS 트랜지스터 N2, N3가 턴 온 되면, 로우 레벨의 라이트 전류가 스위칭부(140)에 전달된다.
이후에, 스위칭부(140)는 구동 제어신호 CMWRT가 하이 레벨이고, 구동 제어신호 CMWRTB가 로우 레벨인 경우 턴 온 되어 라이트 전류를 노드 B에 출력한다.
노드 B가 로우 레벨인 경우 PMOS 트랜지스터 P2, P3이 턴 온 상태가 된다. 그러면, 구동 트랜지스터인 PMOS 트랜지스터 P2, P3에 의해 구동 전류 IT가 출력된다. 그리고, 구동 전류 IT는 노드 C를 통해 메모리 셀 MC에 전달된다.
이때, 구동 제어신호 CMWRT가 하이 레벨이 되어 스위칭부(140)가 턴 온 되는 구간에서는 PMOS 트랜지스터 P1가 턴 오프 상태를 유지하게 된다. 반면에, PMOS 트랜지스터 P1는 구동 제어신호 CMWRT가 로우 레벨이 되어 스위칭부(140)가 턴 오프 되는 구간에서는 커패시터 CAP를 전원전압 VDDWRT에 의해 미리 프리차지 시키게 된다.
즉, 구동 제어신호 CMWRT가 로우 레벨인 경우 PMOS 트랜지스터 P1가 턴 온 되고 스위칭부(140)가 턴 오프 되어 커패시터 CAP를 충전한다. 반면에, 구동 제어신호 CMWRT가 하이 레벨인 경우 PMOS 트랜지스터 P1가 턴 오프 되고 스위칭부(140)가 턴 온 되어 라이트 전류를 PMOS 트랜지스터 P2, P3에 전달하게 된다.
PMOS 트랜지스터 P2, P3가 턴 온 되는 시점에서 구동 전류 IT가 노드 C에 전달된다. 이때, 구동 제어신호 CMWRT가 활성화되는 초기 구간 동안 커패시터 CAP에 충전된 전압에 의해 노드 C에 흐르는 구동 전류 IT가 도 6에 도시된 바와 같이 높은 레벨로 상승하게 된다.
즉, 구동 전류 IT가 노드 C에 전달되어 라이트 동작이 시작되는 시점에서 노드 C에 전압 강하가 발생하게 된다. 이에 따라, 본 발명의 실시예에서는 노드 A와 노드 C 사이에 커패시터 CAP를 연결하여 오버 드라이빙 동작을 수행하게 된다. 이러한 경우 노드 C의 전압 변화에 따라 구동 전류 IT의 값이 다르게 조정될 수 있도록 한다.
이에 따라, 구동 트랜지스터에 흐르는 구동 전류 IT가 메모리 셀 MC에 전달되는 구간에서 라이트 시간이 지연시간 tDELAY 만큼 줄어들게 되는 것을 볼 수 있다. 도 6에서 IM은 메모리 셀 MC에 흐르는 셀 전류를 나타낸다.
그리고, 본 발명의 실시예에서 구동부(120)에 포함된 PMOS 트랜지스터 P2는 PMOS 트랜지스터 P3 보다 더 큰 사이즈를 갖는다. 이에 따라, 노드 B의 전압이 인가되면 더 큰 전류가 흐르는 PMOS 트랜지스터 P2에 의해 PMOS 트랜지스터 P2의 게이트 전압이 빠르게 안정화된다.
이러한 경우 PMOS 트랜지스터 P2 보다 작은 사이즈를 갖는 PMOS 트랜지스터 P3에 흐르는 구동 전류 IT가 빠르게 안정화된다.
한편, 도 7은 본 발명의 다른 실시예에 따른 라이트 제어 장치의 구성도이다.
본 발명의 다른 실시예는 라이트 구동부(200)를 포함하고 있다. 그리고, 라이트 구동부(200)는 복수의 선택 스위치(SW1~SWN)를 통해 메모리 셀 MC과 연결되며, 메모리 셀 MC에 구동 전압을 공급한다.
여기서, 라이트 구동부(200)는 전압 공급부(210), 구동부(220), 오버 드라이빙 제어부(230), 스위칭부(240) 및 전류 공급부(250)를 포함한다.
전압 공급부(210)는 전원전압 VDDWRT 인가단과 노드 D 사이에 연결되어 게이트 단자를 통해 구동 제어신호 CMWRT가 인가되는 PMOS 트랜지스터 P5를 포함한다.
그리고, 구동부(220)는 PMOS 트랜지스터 P6, P7를 포함한다. PMOS 트랜지스터 P6는 전원전압 VDDWRT 인가단과 노드 E 사이에 연결되어 게이트 단자가 노드 D, E에 공통 연결된다. PMOS 트랜지스터 P7는 전원전압 VDDWRT 인가단과 노드 F 사이에 연결되어 게이트 단자가 노드 D에 연결된다.
여기서, PMOS 트랜지스터 P6, P7는 서로 다른 사이즈를 갖는데, 본 발명의 실시예에서는 PMOS 트랜지스터 P6가 PMOS 트랜지스터 P7 보다 더 큰 사이즈를 갖는다.
오버 드라이빙 제어부(230)는 다이오드 구조로 연결된 PMOS 트랜지스터 P8를 포함한다. 여기서, PMOS 트랜지스터 P8는 노드 D와 노드 F 사이에 연결되어 게이트 단자가 노드 D와 연결된다.
또한, 스위칭부(240)는 노드 E와 NMOS 트랜지스터 N6 사이에 병렬 연결된 NMOS 트랜지스터 N4와 PMOS 트랜지스터 P9를 포함한다. 여기서, NMOS 트랜지스터 N4는 게이트 단자를 통해 구동 제어신호 CMWRT가 인가되고, PMOS 트랜지스터 P9는 게이트 단자를 통해 구동 제어신호 CMWRT의 반전신호인 구동 제어신호 CMWRTB가 인가된다.
전류 공급부(250)는 전류 미러 구조로 형성된 NMOS 트랜지스터 N5, N6와, 펌핑전압 VPP에 의해 구동되는 전류 소스 IS를 포함한다.
여기서, NMOS 트랜지스터 N5는 전류 소스 IS와 접지전압단 사이에 연결되어 게이트 단자가 전류 소스 IS와 연결된다. 그리고, NMOS 트랜지스터 N6는 스위칭부(240)와 접지전압단 사이에 연결되어 게이트 단자가 NMOS 트랜지스터 N5와 공통 연결된다.
또한, 라이트 구동부(200)와 메모리 셀 MC까지의 라이트 경로(Path) 상에는 다수의 선택 스위치 SW1~SWN가 형성된다. 다수의 선택 스위치 SW1~SWN는 선택신호 SEL1~SELN에 따라 선택적으로 스위칭 된다.
그런데, 노드 F와 메모리 셀 MC 사이에는 비 선택된 스위치에 의해 기생 커패시턴스 SP1, SP2가 존재하게 된다. 마찬가지로, 노드 F와 메모리 셀 MC 사이에는 라인 상의 기생 저항 및 기생 커패시턴스 LP1, LP2가 존재하게 된다.
이러한 경우 라이트 구동부(200)에서 생성된 라이트 전류가 메모리 셀 MC 까지 도달하는 시간이 지연될 수 있다.
이에 따라, 본 발명의 실시예에서는 구동부(220)에 포함된 PMOS 트랜지스터 P6와 PMOS 트랜지스터 P7의 사이즈를 다르게 설정하여 기생 성분에 의해 라이트 전류의 전달 시간이 지연되는 것을 방지할 수 있도록 한다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 8을 참조하여 설명하면 다음과 같다.
전류 소스 IS로부터 공급된 라이트 전류는 NMOS 트랜지스터 N5, N6에 공급된다. 전류 미러 구조의 NMOS 트랜지스터 N5, N6가 턴 온 되면, 로우 레벨의 라이트 전류가 스위칭부(240)에 전달된다.
이후에, 스위칭부(240)는 구동 제어신호 CMWRT가 하이 레벨이고, 구동 제어신호 CMWRTB가 로우 레벨인 경우 턴 온 되어 라이트 전류를 노드 E에 출력한다.
노드 E가 로우 레벨인 경우 PMOS 트랜지스터 P6, P7가 턴 온 상태가 된다. 그러면, 구동 트랜지스터인 PMOS 트랜지스터 P6, P7에 의해 구동 전류 IT가 출력된다. 그리고, 구동 전류 IT는 노드 F를 통해 메모리 셀 MC에 전달된다.
이때, 구동 제어신호 CMWRT가 하이 레벨이 되어 스위칭부(240)가 턴 온 되는 구간에서는 PMOS 트랜지스터 P5가 턴 오프 상태를 유지하게 된다. 반면에, PMOS 트랜지스터 P5는 구동 제어신호 CMWRT가 로우 레벨이 되어 스위칭부(240)가 턴 오프 되는 구간에서는 PMOS 트랜지스터 P8를 전원전압 VDDWRT에 의해 미리 프리차지 시키게 된다.
즉, 구동 제어신호 CMWRT가 로우 레벨인 경우 PMOS 트랜지스터 P5가 턴 온 되고 스위칭부(240)가 턴 오프 되어 PMOS 트랜지스터 P8를 충전한다. 반면에, 구동 제어신호 CMWRT가 하이 레벨인 경우 PMOS 트랜지스터 P5가 턴 오프 되고 스위칭부(240)가 턴 온 되어 라이트 전류를 PMOS 트랜지스터 P6, P7에 전달하게 된다.
PMOS 트랜지스터 P6, P7가 턴 온 되는 시점에서 구동 전류 IT가 노드 F에 전달된다. 그런데, 구동 전류 IT가 노드 F에 전달되는 초기 구간에서는 노드 F의 전압이 낮고 PMOS 트랜지스터 P7의 게이트 전압이 높다.
이에 따라, PMOS 트랜지스터 P8가 턴 온 되면 전류 ID가 흐르게 된다. 그러면, 구동 제어신호 CMWRT가 활성화되는 초기 구간 동안 PMOS 트랜지스터 P8에 충전된 전압에 의해 PMOS 트랜지스터 P8에 흐르는 전류 ID가 도 8에 도시된 바와 같이 높은 레벨로 상승하게 된다. 이때, 전류 ID의 상승에 따라 구동 전류 IT의 전류 레벨이 일정 구간 동안 상승하게 된다.
이후에, 라이트 동작이 수행되는 구간에서는 구동 전류 IT에 의해 노드 F의 전압이 높아지게 되면 점차 적으로 전류 ID가 감소된다. 그리고, 최종적으로 PMOS 트랜지스터 P7에 의해 구동 전류 IT만 라이트 경로를 통해 흐르게 된다.
즉, 구동 전류 IT가 노드 F에 전달되어 라이트 동작이 시작되는 시점에서 노드 F에 전압 강하가 발생하게 된다. 이에 따라, 본 발명의 다른 실시예에서는 노드 D와 노드 F 사이에 다이오드 연결된 PMOS 트랜지스터 P8를 연결하여 오버 드라이빙 동작을 수행하게 된다. 이러한 경우 노드 F의 전압 변화에 따라 구동 전류 IT의 값이 다르게 조정될 수 있도록 한다.
이에 따라, 구동 트랜지스터의 구동 전류 IT가 메모리 셀 MC에 전달되는 구간에서 라이트 시간이 지연시간 tDELAY 만큼 줄어들게 되는 것을 볼 수 있다. 도 8에서 IM은 메모리 셀 MC에 흐르는 셀 전류를 나타낸다.
그리고, 본 발명의 실시예에서 구동부(220)에 포함된 PMOS 트랜지스터 P6는 PMOS 트랜지스터 P7 보다 더 큰 사이즈를 갖는다. 이에 따라, 노드 E의 전압이 인가되면 더 큰 전류가 흐르는 PMOS 트랜지스터 P6에 의해 PMOS 트랜지스터 P6의 게이트 전압이 빠르게 안정화된다.
이러한 경우 PMOS 트랜지스터 P6 보다 작은 사이즈를 갖는 PMOS 트랜지스터 P7에 흐르는 구동 전류 IT가 빠르게 안정화된다. 이에 따라, 오버 드라이빙 된 전류가 메모리 셀에는 영향을 주지 않도록 한다.
이러한 본 발명의 실시예는 라이트 동작시 라이트 구동부로부터 메모리 셀까지의 라이트 경로에서 큰 기생 성분이 존재하더라도 작은 전류를 이용하여 라이트 동작을 빠르게 수행할 수 있도록 한다.

Claims (15)

  1. 구동 제어신호에 따라 라이트 전류를 선택적으로 공급하는 스위칭부;
    상기 스위칭부를 통해 인가되는 라이트 전류에 대응하여 메모리 셀에 구동 전류를 공급하는 구동부; 및
    상기 구동부의 출력 노드에 연결되어 상기 구동 제어신호에 응답하여 상기 출력 노드를 오버 드라이빙 하는 오버 드라이빙 제어부를 포함하는 것을 특징으로 하는 라이트 제어 장치.
  2. 제 1항에 있어서, 상기 구동 제어신호가 비활성화되는 구간 동안 상기 오버 드라이빙 제어부를 프리차지시키는 전압 공급부를 더 포함하는 것을 특징으로 하는 라이트 제어 장치.
  3. 제 2항에 있어서, 상기 구동 제어신호가 비활성화되는 구간에는 상기 전압 공급부가 턴 온 되고 상기 스위칭부가 턴 오프되어 상기 오버 드라이빙 제어부를 충전하고, 상기 구동 제어신호가 활성화되는 구간에는 상기 전압 공급부가 턴 오프 되고 상기 스위칭부가 턴 온 되어 상기 라이트 전류가 상기 구동부에 공급되는 것을 특징으로 하는 라이트 제어 장치.
  4. 제 1항에 있어서, 상기 오버 드라이빙 제어부는 상기 구동부와 상기 출력 노드 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 라이트 제어 장치.
  5. 제 1항에 있어서, 상기 오버 드라이빙 제어부는 상기 구동부와 상기 출력 노드 사이에 연결되어 게이트 단자와 소스 단자가 공통 연결된 제 1트랜지스터를 포함하는 것을 특징으로 하는 라이트 제어 장치.
  6. 제 5항에 있어서, 상기 제 1트랜지스터는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 라이트 제어 장치.
  7. 제 1항에 있어서, 상기 구동부는 구동 트랜지스터들이 서로 다른 사이즈를 갖는 것을 특징으로 하는 라이트 제어 장치.
  8. 제 1항에 있어서, 상기 구동부는
    전원전압 인가단과 상기 스위칭부 사이에 연결되어 게이트와 드레인 단자가 공통 연결된 제 2트랜지스터; 및
    상기 전원전압 인가단과 상기 출력 노드 사이에 연결되어 게이트 단자가 상기 제 2트랜지스터와 공통 연결된 제 3트랜지스터를 포함하는 것을 특징으로 하는 라이트 제어 장치.
  9. 제 8항에 있어서, 상기 제 2트랜지스터와 상기 제 3트랜지스터는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 라이트 제어 장치.
  10. 제 8항에 있어서, 상기 제 2트랜지스터는 상기 제 3트랜지스터보다 더 큰 사이즈를 갖는 것을 특징으로 하는 라이트 제어 장치.
  11. 제 1항에 있어서, 상기 라이트 전류를 생성하여 상기 스위칭부에 출력하는 전류 공급부를 더 포함하는 것을 특징으로 하는 라이트 제어 장치.
  12. 제 11항에 있어서, 상기 전류 공급부는 커런트 미러 구조로 이루어지는 것을 특징으로 하는 라이트 제어 장치.
  13. 제 11항에 있어서, 상기 전류 공급부는 전류 소스를 포함하는 것을 특징으로 하는 라이트 제어 장치.
  14. 제 1항에 있어서, 상기 구동부는 상기 구동 전류를 상기 메모리 셀과 연결된 라이트 경로에 공급하는 것을 특징으로 하는 라이트 제어 장치.
  15. 제 1항에 있어서, 상기 오버 드라이빙 제어부는 상기 구동 제어신호가 활성화되는 라이트 동작의 초기 구간 동안 상기 출력 노드를 오버 드라이빙하는 것을 특징으로 하는 라이트 제어 장치.
KR1020120053895A 2012-05-21 2012-05-21 라이트 제어 장치 KR101920081B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120053895A KR101920081B1 (ko) 2012-05-21 2012-05-21 라이트 제어 장치
US13/592,265 US8879339B2 (en) 2012-05-21 2012-08-22 Write control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053895A KR101920081B1 (ko) 2012-05-21 2012-05-21 라이트 제어 장치

Publications (2)

Publication Number Publication Date
KR20130129779A KR20130129779A (ko) 2013-11-29
KR101920081B1 true KR101920081B1 (ko) 2018-11-19

Family

ID=49581199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053895A KR101920081B1 (ko) 2012-05-21 2012-05-21 라이트 제어 장치

Country Status (2)

Country Link
US (1) US8879339B2 (ko)
KR (1) KR101920081B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937841B2 (en) * 2012-05-16 2015-01-20 SK Hynix Inc. Driver for semiconductor memory and method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051127A1 (en) 2010-08-27 2012-03-01 Hynix Semiconductor Inc. System for handling data in a semiconductor memory apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059003A (ko) 2008-11-25 2010-06-04 삼성전자주식회사 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치
JP5197448B2 (ja) * 2009-03-13 2013-05-15 株式会社東芝 抵抗変化メモリ装置
KR101057727B1 (ko) * 2009-05-15 2011-08-18 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR101176503B1 (ko) 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
KR101212747B1 (ko) * 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US8787068B2 (en) * 2011-04-07 2014-07-22 Elpida Memory, Inc. Semiconductor device
KR20120132764A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101891153B1 (ko) * 2012-02-14 2018-08-23 삼성전자주식회사 저항성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
KR20140021321A (ko) * 2012-08-10 2014-02-20 에스케이하이닉스 주식회사 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템
KR20140028481A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051127A1 (en) 2010-08-27 2012-03-01 Hynix Semiconductor Inc. System for handling data in a semiconductor memory apparatus

Also Published As

Publication number Publication date
US8879339B2 (en) 2014-11-04
KR20130129779A (ko) 2013-11-29
US20130308400A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
US7457151B2 (en) Phase change random access memory (PRAM) device having variable drive voltages
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US10943656B2 (en) Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
US7511993B2 (en) Phase change memory device and related programming method
US8014187B2 (en) Method for driving phase change memory device
US7916525B2 (en) Phase-change memory device
JP2008130166A (ja) メモリ読み出し回路及び方式
US8659930B2 (en) Non-volatile memory device
US20070091665A1 (en) Phase change random access memory and method of controlling read operation thereof
US9257177B2 (en) Write control circuits and write control methods
US8243505B2 (en) Phase change memory device having write driving control signal corresponding to set/reset write time
KR101201858B1 (ko) 반도체 메모리 장치
KR101150592B1 (ko) 상 변화 메모리 장치
US8873322B2 (en) Nonvolatile memory apparatus
JP2010123209A (ja) メモリ装置及びその書き込み方法
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
KR101920081B1 (ko) 라이트 제어 장치
KR101205100B1 (ko) 비휘발성 메모리 장치
KR20140029734A (ko) 반도체 장치
KR100905166B1 (ko) 상 변화 메모리 장치
KR100895399B1 (ko) 상 변화 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant