KR20140021321A - 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템 - Google Patents

라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템 Download PDF

Info

Publication number
KR20140021321A
KR20140021321A KR1020120087599A KR20120087599A KR20140021321A KR 20140021321 A KR20140021321 A KR 20140021321A KR 1020120087599 A KR1020120087599 A KR 1020120087599A KR 20120087599 A KR20120087599 A KR 20120087599A KR 20140021321 A KR20140021321 A KR 20140021321A
Authority
KR
South Korea
Prior art keywords
write
current
driver
address signal
response
Prior art date
Application number
KR1020120087599A
Other languages
English (en)
Inventor
임상국
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120087599A priority Critical patent/KR20140021321A/ko
Priority to US13/720,739 priority patent/US20140043887A1/en
Priority to CN201310069109.6A priority patent/CN103578527A/zh
Publication of KR20140021321A publication Critical patent/KR20140021321A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

라이트 드라이버 회로는 라이트 제어부 및 라이트 드라이버를 포함한다. 상기 라이트 제어부는 저장하기 위한 데이터에 따라 라이트 제어전류를 생성한다. 상기 라이트 드라이버는 상기 라이트 제어전류 및 어드레스 신호에 응답하여 메모리 셀로 상기 데이터를 기입하기 위한 라이트 전류를 생성한다. 상기 라이트 드라이버는 상기 라이트 제어전류 및 상기 어드레스 신호에 따라 상기 라이트 전류의 크기를 변화시킨다.

Description

라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템 {WRITE DRIVER CIRCUIT, SEMICONDUCTOR APPARATUS USING THE SAME AND MEMORY SYSTEM}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 반도체 장치의 라이트 드라이버 회로 및 메모리 시스템에 관한 것이다.
일반적인 반도체 메모리 장치인 DRAM은 캐패시터로 구성된 메모리 셀 어레이를 포함하고, 상기 캐패시터를 충전 또는 방전시켜 데이터를 저장한다. 상기 DRAM은 매우 빠른 속도로 동작하므로 널리 사용되고 있다. 그러나, 캐패시터로 구성되는 메모리 셀 특성으로 인해 DRAM은 휘발성 메모리의 특징을 갖는다. 동작 속도를 최대한 확보하면서 비휘발성 메모리의 특징을 갖는 차세대 메모리 장치들이 지속적으로 개발되고 있다. 대표적인 것은 온도, 전류 또는 전압에 따라서 가변 저항 값을 갖는 저항성 물질로 구성된 메모리 셀 어레이를 포함하는 저항성 메모리 장치이다. 상기 저항성 메모리 장치는 비휘발성의 특징을 가지면서도, 빠르게 동작할 수 있으므로, 상기 DRAM의 단점을 극복하는 대체적인 메모리로 주목을 받고 있다.
도 1은 종래기술에 따른 저항성 메모리 장치(10)의 구성을 개략적으로 보여준다. 상기 저항성 메모리 장치(10)는 메모리 뱅크(BANK), 로우 어드레스 디코더(14), 컬럼 어드레스 디코더(13)를 포함하며, 상기 메모리 뱅크(BANK)는 복수의 워드라인(WL0~WLk)과 복수의 비트라인(BL0~BLl)을 포함한다. 상기 각각의 비트라인(BL0~BLl)은 라이트 드라이버(12)로부터 라이트 전류를 수신하도록 연결되고, 상기 라이트 드라이버(12)는 라이트 제어부(11)로부터 데이터를 저장하기 위한 라이트 제어전류(WCC)를 수신한다.
도 1에서 도시된 바와 같이, 상기 메모리 뱅크(BANK)는 수많은 비트라인(BL0~BLl)과 워드라인(WL0~WLk)을 포함하고 있다. 메모리 뱅크의 용량이 증가하고, 메모리 공정이 집적화되면서 비트라인 사이 또는 비트라인과 워드라인 사이의 간섭현상이 매우 증가한다. 따라서, 동일한 데이터를 기입할 때, 상기 라이트 드라이버(12)로부터 가까운 거리에 위치하는 메모리 셀(B)이 수신하는 라이트 전류와 상기 라이트 드라이버(12)로부터 먼 거리에 위치하는 메모리 셀(A)이 수신하는 라이트 전류의 크기에 차이가 발생한다. 특히, 라이트 드라이버(12)로부터 먼 거리에 위치하는 메모리 셀(A)로 라이트 전류를 전송하는 경우 라이트 전류가 크게 변동할 수 있다.
상기 라이트 전류가 제대로 전달되지 않는 경우 메모리 셀에 정확한 데이터가 기입되지 않을 수 있고, 특히, 멀티 레벨 셀 방식을 사용하는 메모리에서는 라이트 전류의 변동이 더 큰 문제를 발생한다.
본 발명은 메모리 셀의 위치에 무관하게 실질적으로 동일한 크기의 라이트 전류를 전송할 수 있는 라이트 드라이버 및 이를 이용하는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 라이트 드라이버 회로는 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부; 상기 라이트 제어전류 및 어드레스 신호에 응답하여 메모리 셀로 상기 데이터를 기입하기 위한 라이트 전류를 생성하는 라이트 드라이버를 포함하고, 상기 라이트 드라이버는 상기 라이트 제어전류 및 상기 어드레스 신호에 따라 상기 라이트 전류의 크기를 변화시킨다.
본 발명의 다른 실시예에 따른 라이트 드라이버 회로는 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부; 상기 라이트 제어전류에 응답하여 메모리 셀로 상기 데이터를 기입하기 위한 라이트 전류를 생성하는 메인 라이트 드라이버; 및 상기 라이트 제어전류 및 어드레스 신호에 응답하여 상기 라이트 전류를 생성하는 서브 라이트 드라이버를 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부; 상기 라이트 제어전류 및 상기 데이터가 저장되는 메모리 셀까지의 거리에 비례하여 변화하는 크기를 갖는 라이트 전류를 생성하는 라이트 드라이버; 로우 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀을 선택하는 워드라인에 연결된 로우 스위치; 및 컬럼 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀과 연결된 비트라인을 선택하는 컬럼 스위치를 포함한다.
또한, 본 발명의 실시예에 따른 메모리 시스템은 메모리 컨트롤러; 상기 메모리 컨트롤러로부터 커맨드 신호 및 데이터를 수신하여 라이트 제어전류를 생성하는 라이트 제어부; 상기 라이트 제어전류 및 상기 데이터가 저장되는 메모리 셀까지의 거리에 비례하여 변화하는 크기를 갖는 라이트 전류를 생성하는 라이트 드라이버; 로우 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀을 선택하는 워드라인에 연결된 로우 스위치; 및 컬럼 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀과 연결된 비트라인을 선택하는 컬럼 스위치를 포함한다.
본 발명에 의하면, 라이트 드라이버로부터 데이터가 저장되어야 하는 메모리 셀까지의 거리에 따라 변화하는 크기의 라이트 전류를 제공하여 데이터가 안정적으로 메모리 셀에 기입될 수 있도록 한다. 따라서, 라이트 성공율을 증가시키고, 특히, 멀티 레벨 셀 데이터 기입 시 정확한 라이트 동작을 가능하게 한다.
도 1은 일반적인 저항성 메모리 장치의 구성을 개략적으로 보여주는 도면,
도 2는 본 발명의 실시예에 따른 라이트 드라이버 회로의 구성을 개략적으로 보여주는 라이트 드라이버 회로,
도 3은 도 2의 라이트 드라이버 회로의 실시예의 구성을 포함하는 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 4는 도 2의 라이트 제어부의 실시예의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 메모리 시스템의 구성을 개략적으로 보여주는 블록도이다.
도 2는 본 발명의 실시예에 따른 라이트 드라이버 회로(1)의 구성을 보여주는 블록도이다. 도 2에서, 본 발명의 실시예에 따른 라이트 드라이버 회로(1)는 라이트 제어부(11) 및 라이트 드라이버(100)를 포함한다. 상기 라이트 제어부(11)는 저장하기 위한 데이터에 따라 라이트 제어전류(WCC)를 생성한다. 상기 라이트 제어부(11)는 메모리 셀에 저장되는 데이터에 따라 라이트 제어전류(WCC)를 변화시킨다. 즉, 메모리 셀을 셋 또는 리셋으로 프로그래밍하기 위해 적합한 상기 라이트 제어전류(WCC)를 생성한다. 상기 라이트 제어부(11)는 라이트 커맨드 및 데이터 등을 수신하여 상기 라이트 제어전류(WCC)를 생성할 수 있다.
상기 라이트 드라이버(100)는 상기 라이트 제어전류(WCC) 및 어드레스 신호에 따라 라이트 전류(WPGM)를 생성한다. 상기 라이트 드라이버(100)는 상기 라이트 제어전류(WCC)에 응답하여 상기 라이트 전류(WPGM)를 변화시킨다. 즉, 상기 라이트 드라이버(100)는 메모리 셀에 저장되는 데이터에 따라 변화되는 상기 라이트 제어전류(WCC)에 응답하여 상기 라이트 전류(WPGM)의 크기를 변화시킬 수 있다.
또한, 상기 라이트 드라이버(100)는 상기 어드레스 신호에 응답하여 상기 라이트 전류(WPGM)를 변화시킨다. 상기 어드레스 신호는 컬럼 어드레스 신호(CA<0:n>) 및 로우 어드레스 신호(RA<0:m>)를 포함한다. 상기 라이트 드라이버(100)는 상기 컬럼 어드레스 신호(CA<0:n>) 및 로우 어드레스 신호(RA<0:m>)를 수신하고, 상기 컬럼 어드레스 신호(CA<0:n>) 및 로우 어드레스 신호(RA<0:m>)에 따라 데이터가 저장되어야 할 메모리 셀의 위치가 어디인지를 판단한다. 상기 라이트 드라이버(100)는 상기 라이트 드라이버(100)로부터 상기 메모리 셀의 위치까지의 거리를 판단하여 상기 라이트 전류(WPGM)의 크기를 변화시킬 수 있다. 예를 들어, 데이터가 저장되어야 할 메모리 셀의 위치가 상기 라이트 드라이버(100)로부터 멀리 떨어져 있다면, 상기 메모리 셀이 상기 라이트 드라이버(100)에 가까이 위치할 때보다 상기 라이트 전류(WPGM)의 크기를 상대적으로 증가시킬 수 있다.
반도체 공정이 집적화 되면서, 메모리 뱅크에 존재하는 메모리 셀의 개수는 무수히 많아졌다. 따라서, 메모리 셀로 억세스를 하면서 신호 라인 사이 또는 메모리 셀 사이에 간섭현상이 증가하고, 라이트 드라이버와 같은 제어회로로부터 생성된 신호가 멀리 위치하는 메모리 셀로 전송되는 경우 상기 간섭현상은 더욱 심화된다. 특히, 메모리 셀이 저항성 물질로 이루어진 저항성 메모리 장치의 경우, 전류의 크기에 따라 형성되는 저항 값을 변화시켜 데이터를 저장한다. 그러나, 위와 같은 간섭 현상으로 라이트 전류가 메모리 셀로 제대로 전송되지 못하는 경우 라이트 동작의 신뢰성을 확보할 수 없다. 예를 들어, 라이트 드라이버로부터 가까운 거리에 위치하는 메모리 셀에는 정상적인 데이터가 기입될 수 있지만, 먼 거리에 위치하는 메모리 셀에는 정상적인 데이터가 기입되지 못하는 문제를 발생시킨다.
본 발명의 실시예에 따른 라이트 드라이버 회로(1)는 상기 메모리 셀의 위치가 상기 라이트 드라이버 회로(1)로부터 얼만큼 떨어져 있는지를 감지하고, 거리에 비례하여 라이트 전류(WPGM)의 크기를 변화시킬 수 있다. 동일한 데이터를 저장한다고 가정했을 때, 메모리 셀의 위치가 상기 라이트 드라이버 회로(1)로부터 멀어질수록 증가하는 크기의 라이트 전류(WPGM)를 생성한다. 따라서, 상기 라이트 드라이버 회로(1)는 라이트 드라이버(100)로부터 메모리 셀까지의 거리에 무관하게 안정적으로 원하는 데이터가 메모리 셀에 기입될 수 있도록 한다.
본 발명의 실시예에서, 상기 메모리 셀은 한정하는 것은 아니지만, 예를 들어, 저항성 물질, 상변화 물질 및 자기 물질로 구성될 수 있다. 상기 메모리 셀이 저항성 물질로 구성되는 경우, 상기 라이트 전류(WPGM)에 따라 상기 저항성 물질의 저항 값이 변화되어 상기 데이터를 저장할 수 있다. 상기 메모리 셀이 상변화 물질로 구성되는 경우, 상기 라이트 전류(WPGM)에 따라 상기 상변화 물질의 결정 구조가 변화되어 상기 데이터를 저장할 수 있다. 상기 메모리 셀이 자기 물질로 구성된 경우, 상기 라이트 전류(WPGM)에 따라 상기 자기 물질의 자화 방향이 변화되어 상기 데이터를 저장할 수 있다.
도 2에서, 상기 라이트 드라이버(100)는 메인 라이트 드라이버(1100) 및 서브 라이트 드라이버(1200)를 포함한다. 상기 메인 라이트 드라이버(1100)는 상기 라이트 제어전류(WCC)에 응답하여 상기 라이트 전류(WPGM)를 생성한다. 상기 서브 라이트 드라이버(1200)는 상기 라이트 제어 전류(WCC), 상기 컬럼 어드레스 신호(CA<0:n>) 및 상기 로우 어드레스 신호(RA<0:m>)에 응답하여 상기 라이트 전류(WPGM)를 생성한다. 상기 메인 라이트 드라이버(1100)는 상기 라이트 제어전류(WCC)의 변화에 대응하는 라이트 전류(WPGM)를 생성한다. 즉, 상기 메인 라이트 드라이버(1100)는 메모리 셀의 위치에 무관하게 항상 상기 라이트 전류(WPGM)를 생성할 수 있다. 상기 서브 라이트 드라이버(1200)는 상기 라이트 제어전류(WCC)의 변화에 대응하는 상기 라이트 전류(WPGM)를 생성하되, 상기 어드레스 신호(CA<0:n>, RA<0:m>)에 응답하여 상기 라이트 전류(WPGM)의 생성여부를 결정한다. 즉, 상기 서브 라이트 드라이버(1200)는 데이터가 저장되는 메모리 셀의 위치에 따라 선택적으로 상기 라이트 전류(WPGM)를 생성한다.
도 3은 도 2의 라이트 드라이버의 실시예의 구성을 포함하는 본 발명의 실시예에 따른 반도체 장치(2)의 구성을 보여주는 도면이다. 도 3에서, 상기 반도체 장치(2)는 라이트 드라이버(100), 컬럼 스위치(1300) 및 로우 스위치(1400)를 포함한다. 상기 컬럼 스위치(1300)는 메모리 셀(1500)이 위치하는 행을 선택한다. 상기 컬럼 스위치(1300)는 비트라인 스위치(BLSW) 및 글로벌 비트라인 스위치(GBLSW)를 포함한다. 상기 비트라인 스위치(BLSW)는 상기 메모리 셀(1500)이 연결된 비트라인을 선택하기 위한 스위치이다. 상기 글로벌 비트라인 스위치(GBLSW)는 상기 비트라인이 연결된 글로벌 비트라인을 선택하기 위한 스위치이다. 메모리 장치에는 무수히 많은 비트라인이 존재하기 때문에, 소정 개수의 비트라인을 글로벌 비트라인으로 연결하여 그룹화 한다. 따라서, 데이터를 저장하거나 출력하려고 하는 메모리 셀의 행을 선택할 때는 글로벌 비트라인과 비트라인을 순차적으로 선택하는 2단 선택 방식을 사용한다. 상기 글로벌 비트라인을 이용하는 경우 비트라인 선택을 위한 컬럼 어드레스 신호의 개수를 감소시킬 수 있고, 효율적인 디코딩이 가능하다.
상기 메모리 셀은 앞서 설명한 바와 같이, 저항성 물질, 상변화 물질 또는 자기 물질로 구성될 수 있다. 따라서, 본 발명의 실시예는 저항성 메모리, 상변화 메모리 자기 메모리 등에 모두 적용할 수 있으며, 더 나아가 메모리 셀이 캐패시터로 구성되지 않는 모든 차세대 메모리에 적용될 수 있다.
상기 비트라인 스위치(BLSW)는 상기 컬럼 어드레스 신호(CA<0:n>)로부터 디코딩을 통해 생성된 비트라인 선택신호(BLS)에 의해 턴온될 수 있다. 상기 글로벌 비트라인 스위치(GBLSW)는 상기 컬럼 어드레스 신호(CA<0:n>)로부터 디코딩을 통해 생성된 글로벌 비트라인 선택신호(GBLS)에 의해 턴온될 수 있다.
상기 로우 스위치(1400)는 상기 메모리 셀(1500)을 선택하는 워드라인과 연결된 스위치이다. 상기 로우 스위치(1400)는 상기 메모리 셀(1500)이 위치하는 열을 선택하기 위해 워드라인이 인에이블되면 상기 메모리 셀(1500)을 관통하는 전류 경로를 형성시킬 수 있다.
도 3에서, 상기 메인 라이트 드라이버(1100)는 제 1 및 제 2 피모스 트랜지스터(1101, 1102)를 포함한다. 상기 제 1 피모스 트랜지스터(1101)는 게이트 및 드레인으로 상기 라이트 제어전류(WCC)를 수신하고 소스가 전원전압과 연결된다. 상기 제 2 피모스 트랜지스터(1102)는 게이트로 상기 라이트 제어전류(WCC)를 수신하고, 소스가 상기 전원전압과 연결되고, 드레인이 라이트 전류(WPGM)가 생성되는 노드(d)와 연결된다. 상기 제 1 피모스 트랜지스터(1101)는 상기 라이트 제어전류(WCC)를 수신하여 전류 미러의 기능을 수행한다. 상기 제 2 피모스 트랜지스터(1102)는 상기 라이트 제어전류(WCC)에 응답하여 상기 라이트 전류(WPGM)를 생성하는 드라이버의 기능을 수행한다. 따라서, 상기 메인 라이트 드라이버(1100)는 상기 라이트 제어전류(WCC)의 크기에 대응하는 상기 라이트 전류(WPGM)를 생성하도록 구성된다.
상기 서브 라이트 드라이버(1200)는 컬럼 서브 드라이버(1210) 및 로우 서브 드라이버(1220)를 포함한다. 상기 컬럼 서브 드라이버(1200)는 상기 라이트 제어전류(WCC) 및 상기 컬럼 어드레스 신호(CA<0:n>)에 응답하여 상기 라이트 전류(WPGM)를 생성한다. 상기 컬럼 서브 드라이버(1200)는 상기 컬럼 어드레스 신호(CA<0:n>)에 응답하여 상기 라이트 전류(WPGM)의 크기를 변화시킬 수 있다. 상기 로우 서브 드라이버(1220)는 상기 라이트 제어전류(WCC) 및 상기 로우 어드레스 신호(RA<0:m>)에 응답하여 상기 라이트 전류(WPGM)를 생성한다. 상기 로우 서브 드라이버(1220)는 상기 로우 어드레스 신호(RA<0:m>)에 응답하여 상기 라이트 전류(WPGM)의 크기를 변화시킬 수 있다.
도 3에서, 상기 컬럼 서브 드라이버(1210)는 제 1 드라이버(1211), 행 위치 제어부(1212) 및 제 1 스위치(1213)를 포함한다. 상기 제 1 드라이버(1211)는 상기 라이트 제어전류(WCC)에 응답하여 제 1 서브 라이트 전류(SWPGM1)를 생성한다. 상기 행 위치 제어부(1212)는 상기 컬럼 어드레스 신호(CA<0:n>)에 응답하여 제 1 제어신호(YC1)를 생성한다. 상기 행 위치 제어부(1212)는 상기 컬럼 어드레스 신호(CA<0:n>)에 의해 선택되는 메모리 셀의 위치가 상기 라이트 드라이버(100)로부터 멀리 떨어져 있는지 여부를 판단하고, 상기 메모리 셀이 가까운 거리에 위치하는 경우 상기 제 1 제어신호(YC1)를 디스에이블 시키고, 상기 메모리 셀이 먼 거리에 위치하는 경우 상기 제 1 제어신호(YC1)를 인에이블시킬 수 있다. 본 발명의 실시예에서, 상기 행 위치 제어부(1212)는 상기 컬럼 어드레스 신호(CA<0:n>)에 응답하는 것으로 예시되었으나, 글로벌 비트라인 선택신호와 같이 상기 컬럼 어드레스 신호(CA<0:n>)가 디코딩된 디코딩 신호를 이용할 수 있다.
상기 제 1 스위치(1213)는 상기 제 1 제어신호(YC1)에 응답하여 상기 제 1 서브 라이트 전류(SWPGM1)를 상기 라이트 전류가 생성되는 노드(d)로 제공할 수 있다. 상기 제 1 스위치(1213)는 상기 제 1 제어신호(YC1)가 디스에이블된 경우 상기 제 1 서브 라이트 전류(SWPGM1)를 상기 라이트 전류(WPGM)로 제공하지 않고, 상기 제 1 제어신호(YC1)가 인에이블된 경우 상기 제 1 서브 라이트 전류(SWPGM1)를 상기 라이트 전류(WPGM)로 제공할 수 있다. 따라서, 상기 제 1 스위치(1213)는 상기 컬럼 어드레스 신호(CA<0:n>)에 따라 결정된 상기 메모리 셀의 위치에 따라 상기 제 1 드라이버(1211)에서 생성된 상기 제 1 서브 라이트 전류(SWPGM1)를 상기 라이트 전류(WPGM)가 생성되는 노드(d)에 선택적으로 전송한다. 따라서, 상기 컬럼 서브 드라이버(1210)는 상기 메인 드라이버(1100)가 생성하는 라이트 전류(WPGM)에 상기 제 1 서브 라이트 전류(SWPGM1)를 추가하여 상기 라이트 전류(WPGM)의 크기를 변화시킬 수 있다.
상기 제 1 드라이버(1211)는 게이트로 상기 라이트 제어전류(WCC)를 수신하고 소스가 전원전압과 연결되는 제 3 피모스 트랜지스터로 구성될 수 있다. 상기 제 1 스위치(1213)는 게이트로 상기 제 1 제어신호(YC1)를 수신하고 소스가 상기 제 3 피모스 트랜지스터의 드레인과 연결되며, 드레인이 상기 노드(d)와 연결되는 제 4 피모스 트랜지스터로 구성될 수 있다.
상기 컬럼 서브 드라이버(1210)를 구성하는 제 1 드라이버(1211) 및 제 1 스위치(1213)의 구성은 복수 일수 있으며, 상기 행 위치 제어부(1212)가 생성하는 제 1 제어신호(YC1) 또한 복수 일수 있다. 상기 제 1 제어신호(YC1), 상기 제 1 드라이버(1211) 및 상기 제 1 스위치(1213)가 복수로 존재하는 경우 메모리 셀의 위치를 세분화하여 메모리 셀의 위치에 가장 적합한 라이트 전류를 생성할 수 있을 것이다. 또한, 3가지 이상의 데이터를 저장할 수 있는 멀티 레벨 메모리 셀에 적합한 라이트 전류를 생성할 수 있을 것이다.
도 3에서, 상기 로우 서브 드라이버(1220)는 제 2 드라이버(1221), 열 위치 제어부(1222) 및 제 2 스위치(1223)를 포함한다. 상기 제 2 드라이버(1221)는 상기 라이트 제어전류(WCC)를 수신하여 제 2 서브 라이트 전류(SWPGM2)를 생성한다. 상기 열 위치 제어부(1222)는 상기 로우 어드레스 신호(RA<0:m>)를 수신하여 제 2 제어신호(XC1)를 생성한다. 상기 열 위치 제어부(1222)는 상기 행 위치 제어부(1212)와 마찬가지로 메모리 셀이 라이트 드라이버(100)로부터 떨어진 거리를 감지한다. 따라서, 상기 열 위치 제어부(1222)는 상기 로우 어드레스 신호(RA<0:m>)에 따라 상기 메모리 셀이 상기 라이트 드라이버(100)로부터 가까운 거리에 위치하면 상기 제 2 제어신호(XC1)를 디스에이블시키고, 상기 메모리 셀이 상기 라이트 드라이버(100)로부터 먼 거리에 위치하면 상기 제 2 제어신호(XC1)를 인에이블시킨다.
상기 제 2 스위치(1223)는 상기 제 2 제어신호(XC1)에 응답하여 상기 제 2 서브 라이트 전류(SPGM2)를 상기 라이트 전류(WPGM)가 생성되는 노드(d)로 제공할 수 있다. 상기 제 2 스위치(1223)는 상기 제 2 제어신호(XC1)가 디스에이블된 경우 상기 제 2 서브 라이트 전류(SWPGM2)를 상기 라이트 전류(WPGM)로 제공하지 않고, 상기 제 2 제어신호(XC1)가 인에이블된 경우 상기 제 2 서브 라이트 전류(SWPGM2)를 상기 라이트 전류(WPGM)로 제공할 수 있다. 따라서, 상기 제 2 스위치(1223)는 상기 로우 어드레스 신호(RA<0:m>)에 따라 결정된 상기 메모리 셀의 위치에 따라 상기 제 2 드라이버(1221)에서 생성된 상기 제 2 서브 라이트 전류(SWPGM2)를 상기 라이트 전류(WPGM)가 생성되는 노드(d)에 선택적으로 전송한다. 따라서, 상기 로우 서브 드라이버(1220)는 상기 메인 드라이버(1100)가 생성하는 라이트 전류(WPGM)에 상기 제 2 서브 라이트 전류(SWPGM2)를 추가하여 상기 라이트 전류(WPGM2)의 크기를 변화시킬 수 있다.
상기 제 2 드라이버(1221)는 게이트로 상기 라이트 제어전류(WCC)를 수신하고 소스가 전원전압과 연결되는 제 5 피모스 트랜지스터로 구성될 수 있다. 상기 제 2 스위치(1223)는 게이트로 상기 제 2 제어신호(XC1)를 수신하고 소스가 상기 제 5 피모스 트랜지스터의 드레인과 연결되며, 드레인이 상기 노드(d)와 연결되는 제 6 피모스 트랜지스터로 구성될 수 있다.
상기 로우 서브 드라이버(1220)는 제 3 드라이버(1224) 및 제 3 스위치(1225)를 더 포함하고, 상기 열 위치 생성부(1222)는 제 3 제어신호(XC2)를 더 생성할 수 있다. 상기 제 3 드라이버(1224) 및 상기 제 3 스위치(1225)는 상기 제 2 드라이버(1221) 및 상기 제 2 스위치(1223)와 동일한 기능을 수행하고, 상기 메모리 셀의 위치를 세분화하여 최적의 라이트 전류(WPGM)를 생성하기 위해 추가된 구성으로 이해될 수 있다.
본 발명의 실시예에서 상기 열 위치 제어부(1222)는 로우 어드레스 신호(RA<0:m>)에 응답하는 것으로 예시되었으나, 상기 로우 어드레스 신호(RA<0:m>)가 디코딩된 디코딩 신호를 이용할 수 있으며, 또한 상기 디코딩 신호의 최상위 비트(MSB) 정보에 따라 제 2 및 제 3 제어신호(XC1, XC2)의 인에이블 여부를 결정할 수 있다.
위와 같이, 상기 서브 라이트 드라이버(1200)는 데이터가 저장되어야 하는 메모리 셀이 위치하는 행과 열을 감지하고, 감지된 위치에 따라 상기 메인 드라이버(1100)가 생성하는 라이트 전류(WPGM)에 추가적인 전류를 제공하여 상기 라이트 전류(WPGM)의 크기를 변화시킨다. 상기 서브 라이트 드라이버(1200)는 상기 라이트 드라이버(100)로부터 가장 가까운 거리에 위치하는 메모리 셀로는 추가적인 서브 라이트 전류를 제공하지 않을 수 있으며, 상기 라이트 드라이버(100)로부터 가장 먼 거리에 위치하는 메모리 셀로는 가장 큰 서브 라이트 전류를 추가적으로 제공할 수 있을 것이다.
도 4는 도 2의 라이트 제어부(11)의 실시예의 구성을 보여주는 도면이다. 도 4에서, 상기 라이트 제어부(11)는 제 1 내지 제 3 엔모스 트랜지스터(11-1, 11-2, 11-3)를 포함한다. 상기 제 1 엔모스 트랜지스터(11-1)는 게이트 및 드레인으로 라이트 기준전류(REFC)를 수신하고, 소스가 접지전압과 연결된다. 상기 제 2 엔모스 트랜지스터(11-2)는 게이트로 상기 라이트 기준전류(REFC)를 수신하고 소스가 상기 접지전압과 연결되며, 드레인에서 상기 라이트 제어전류(WCC)가 생성된다. 상기 제 3 엔모스 트랜지스터(11-3)는 게이트로 상기 라이트 기준전류(REFC)를 수신하고, 소스가 상기 접지전압과 연결되며, 드레인에서 상기 라이트 제어전류(WCC)가 생성된다.
상기 라이트 기준전류(REFC)는 라이트 커맨드 및 데이터에 응답하여 크기가 변하는 전류이다. 즉, 상기 라이트 기준전류(REFC)는 상기 라이트 커맨드에 의해 라이트 동작이 수행될 때 생성되고, 메모리 셀에 저장되어야 하는 데이터에 따라 그 크기가 변할 수 있다. 상기 제 1 엔모스 트랜지스터(11-1)와 상기 제 2 및 제 3 엔모스 트랜지스터(11-2, 11-3)는 서로 전류 미러 구조를 갖고 있다. 따라서, 상기 제 2 및 제 3 엔모스 트랜지스터(11-2, 11-3)에 의해 생성되는 상기 라이트 제어전류(WCC)는 상기 라이트 기준전류(REFC)와 실질적으로 동일한 크기를 가질 수 있다. 상기 제 2 및 제 3 엔모스 트랜지스터(11-2, 11-3)는 각각 서로 다른 라이트 드라이버로 상기 라이트 제어전류(WCC)를 전송할 수 있다. 예를 들어, 상기 제 2 엔모스 트랜지스터(11-2)에서 생성된 라이트 제어전류(WCC)가 도 3의 라이트 드라이버(100)로 전송된다면, 상기 제 3 엔모스 트랜지스터(11-3)에서 생성된 라이트 제어전류(WCC)는 또 다른 메모리 뱅크 또는 동일한 뱅크 내의 다른 영역에 할당된 라이트 드라이버로 전송될 수 있다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 구성을 개략적으로 보여주는 블록도이다. 도 5에서, 상기 메모리 시스템은 메모리 호스트(3) 및 메모리 장치(2)를 포함한다. 상기 메모리 호스트(3)는 상기 메모리 장치(2)로 로우 어드레스 및 컬럼 어드레스를 포함하는 어드레스 신호(ADD)를 제공한다. 또한, 상기 메모리 호스트(3)는 상기 메모리 장치(2)로 리드 커맨드 또는 라이트 커맨드 등의 커맨드 신호(CMD)를 제공한다. 상기 호스트(3)는 라이트 동작에서 메모리 장치(2)에 저장되어야 할 데이터(DQ)를 제공하고, 리드 동작에서 상기 메모리 장치(2)에서 출력되는 데이터(DQ)를 수신한다. 상기 메모리 호스트(3)는 상기 메모리 장치(2)와 함께 메모리 카드 또는 SSD와 같은 단일 반도체 장치로 내장되는 메모리 컨트롤러일 수 있다 또한, 상기 메모리 호스트(3)는 상기 메모리 장치(2)와 컴퓨터 시스템을 구성하는 중앙 처리 장치(CPU) 또는 마이크로 프로세서(MPU)와 같은 제어 장치일 수 있다.
상기 메모리 장치(2)는 상기 메모리 호스트(3)로부터 상기 어드레스 신호(ADD), 상기 커맨드 신호(CMD) 및 데이터(DQ)를 수신하여 라이트 동작 또는 리드 동작을 수행할 수 있다. 상기 메모리 장치(2)는 상기 메모리 컨트롤러(3)로부터 라이트 커맨드를 수신하면 라이트 동작을 수행한다. 상기 메모리 장치(2)는 상기 메모리 컨트롤러(3)로부터 상기 어드레스 신호(ADD)를 수신하여 데이터가 저장되어야 하는 메모리 셀 어레이의 특정 메모리 셀을 선택한다. 상기 어드레스 신호(ADD)는 상기 로우 디코더(200) 및 컬럼 디코더(300)에 의해 디코딩되어 도 4에 도시된 로우 스위치(1400) 및 컬럼 스위치(1300)를 제어할 수 있다. 라이트 드라이버 회로(1)는 상기 라이트 커맨드를 수신하면, 라이트 동작을 수행하고, 데이터(DQ)가 저장되는 상기 특정 메모리 셀까지의 거리에 비례하여 변화하는 크기를 갖는 라이트 전류를 생성하여, 상기 데이터(DQ)가 상기 특정 메모리 셀에 안정적으로 저장될 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 라이트 드라이버 회로 2: 반도체 장치
3: 메모리 호스트 11: 라이트 제어부
100: 라이트 드라이버 200: 로우 디코더
300: 컬럼 디코더 1100: 메인 라이트 드라이버
1200: 서브 라이트 드라이버 1210: 컬럼 서브 드라이버
1211: 제 1 드라이버 1212: 행 위치 제어부
1213: 제 1 스위치 1220: 로우 서브 드라이버
1221: 제 2 드라이버 1222: 열 위치 제어부
1223: 제 2 스위치 1224: 제 3 드라이버
1225: 제 3 스위치 1300: 컬럼 스위치
1400: 로우 스위치 1500: 메모리 셀

Claims (20)

  1. 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부; 및
    상기 라이트 제어전류 및 어드레스 신호에 응답하여 메모리 셀로 상기 데이터를 기입하기 위한 라이트 전류를 생성하는 라이트 드라이버를 포함하고,
    상기 라이트 드라이버는 상기 라이트 제어전류 및 상기 어드레스 신호에 따라 상기 라이트 전류의 크기를 변화시키는 라이트 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 어드레스 신호는 로우 어드레스 신호 및 컬럼 어드레스 신호를 포함하고,
    상기 라이트 드라이버는 상기 로우 어드레스 및 상기 컬럼 어드레스 신호에 응답하여 상기 라이트 드라이버로부터 상기 데이터가 저장되는 상기 메모리 셀까지의 거리에 비례하여 상기 라이트 전류를 증가시키는 라이트 드라이버 회로.
  3. 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부;
    상기 라이트 제어전류에 응답하여 메모리 셀로 상기 데이터를 기입하기 위한 라이트 전류를 생성하는 메인 라이트 드라이버; 및
    상기 라이트 제어전류 및 어드레스 신호에 응답하여 상기 라이트 전류를 생성하는 서브 라이트 드라이버를 포함하는 라이트 드라이버 회로.
  4. 제 3 항에 있어서,
    상기 메인 라이트 드라이버는 상기 라이트 제어전류에 응답하여 상기 라이트 전류의 크기를 변화시키는 라이트 드라이버 회로.
  5. 제 3 항에 있어서,
    상기 서브 라이트 드라이버는 상기 라이트 제어전류 및 상기 어드레스 신호에 응답하여 상기 라이트 전류의 크기를 변화시키는 라이트 드라이버 회로,
  6. 제 3 항에 있어서,
    상기 어드레스 신호는 로우 어드레스 신호 및 컬럼 어드레스 신호를 포함하고,
    상기 서브 라이트 드라이버는, 상기 컬럼 어드레스 신호에 응답하여 상기 라이트 전류의 크기를 변화시키는 컬럼 서브 드라이버; 및
    상기 로우 어드레스 신호에 응답하여 상기 라이트 전류의 크기를 변화시키는 로우 서브 드라이버를 포함하는 라이트 드라이버 회로.
  7. 제 6 항에 있어서,
    상기 컬럼 서브 드라이버는, 상기 라이트 제어전류에 응답하여 제 1 서브 라이트 전류를 생성하는 제 1 드라이버;
    상기 컬럼 어드레스 신호를 검출하여 제 1 제어신호를 생성하는 행 위치 제어부; 및
    상기 제 1 제어신호에 응답하여 상기 제 1 서브 라이트 전류를 상기 라이트 전류가 생성되는 노드로 제공하는 제 1 스위치를 포함하는 라이트 드라이버 회로.
  8. 제 7 항에 있어서,
    상기 행 위치 제어부는 상기 컬럼 어드레스 신호로부터 생성된 글로벌 비트라인 어드레스 신호를 조합하여 상기 제 1 제어신호를 생성하는 라이트 드라이버 회로.
  9. 제 7 항에 있어서,
    상기 로우 서브 드라이버는, 상기 라이트 제어전류에 응답하여 제 2 서브 라이트 전류를 생성하는 제 2 드라이버;
    상기 로우 어드레스를 검출하여 제 2 제어신호를 생성하는 열 위치 제어부; 및
    상기 제 2 제어신호에 응답하여 상기 제 2 서브 라이트 전류를 상기 라이트 전류가 생성되는 상기 노드로 제공하는 제 2 스위치를 포함하는 라이트 드라이버 회로.
  10. 제 9 항에 있어서,
    상기 열 위치 제어부는 상기 로우 어드레스 신호의 수신하여 상기 로우 어드레스 신호의 MSB를 검출하여 상기 제 2 제어신호를 생성하는 라이트 드라이버 회로.
  11. 저장하기 위한 데이터에 따라 라이트 제어전류를 생성하는 라이트 제어부;
    상기 라이트 제어전류 및 상기 데이터가 저장되는 메모리 셀까지의 거리에 비례하여 변화하는 크기를 갖는 라이트 전류를 생성하는 라이트 드라이버;
    로우 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀을 선택하는 워드라인에 연결된 로우 스위치; 및
    컬럼 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀과 연결된 비트라인을 선택하는 컬럼 스위치를 포함하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 라이트 드라이버는, 상기 라이트 제어전류에 응답하여 상기 라이트 전류를 생성하는 메인 라이트 드라이버; 및
    상기 라이트 제어전류, 상기 로우 어드레스 신호 및 상기 컬럼 어드레스 신호에 응답하여 상기 라이트 전류를 생성하는 서브 라이트 드라이버를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 서브 라이트 드라이버는, 상기 컬럼 어드레스 신호에 응답하여 상기 라이트 전류의 크기를 변화시키는 컬럼 서브 드라이버; 및
    상기 로우 어드레스 신호에 응답하여 상기 라이트 전류의 크기를 변화시키는 로우 서브 드라이버를 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 컬럼 서브 드라이버는, 상기 라이트 제어전류에 응답하여 제 1 서브 라이트 전류를 생성하는 제 1 드라이버;
    상기 컬럼 어드레스 신호를 검출하여 제 1 제어신호를 생성하는 행 위치 제어부; 및
    상기 제 1 제어신호에 응답하여 상기 제 1 서브 라이트 전류를 상기 라이트 전류가 생성되는 노드로 제공하는 제 1 스위치를 포함하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 로우 서브 드라이버는, 상기 라이트 제어전류에 응답하여 제 2 서브 라이트 전류를 생성하는 제 2 드라이버;
    상기 로우 어드레스를 검출하여 제 2 제어신호를 생성하는 열 위치 제어부; 및
    상기 제 2 제어신호에 응답하여 상기 제 2 서브 라이트 전류를 상기 라이트 전류가 생성되는 상기 노드로 제공하는 제 2 스위치를 포함하는 반도체 장치.
  16. 제 11 항에 있어서,
    상기 컬럼 스위치는, 상기 컬럼 어드레스 신호에 따라 상기 메모리 셀과 연결된 비트라인을 선택하는 비트라인 스위치; 및
    상기 컬럼 어드레스 신호에 따라 상기 비트라인과 연결된 글로벌 비트라인을 선택하는 글로벌 비트라인 스위치를 포함하는 반도체 장치.
  17. 제 11 항에 있어서,
    상기 메모리 셀은 저항성 물질을 포함하고,
    상기 라이트 제어전류에 따라 상기 저항성 물질의 저항 값이 변화되어 상기 데이터를 저장하는 반도체 장치.
  18. 제 11 항에 있어서,
    상기 메모리 셀은 상변화 물질을 포함하고,
    상기 라이트 제어전류에 따라 상기 상변화 물질의 결정구조가 변화되어 상기 데이터를 저장하는 반도체 장치.
  19. 제 11 항에 있어서,
    상기 메모리 셀은 자기 물질을 포함하고,
    상기 라이트 전류에 따라 상기 자기 물질의 자화 방향이 변화되어 상기 데이터를 저장하는 반도체 장치.
  20. 메모리 호스트;
    상기 메모리 컨트롤러로부터 커맨드 신호 및 데이터를 수신하여 라이트 제어전류를 생성하는 라이트 제어부;
    상기 라이트 제어전류 및 상기 데이터가 저장되는 메모리 셀까지의 거리에 비례하여 변화하는 크기를 갖는 라이트 전류를 생성하는 라이트 드라이버;
    로우 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀을 선택하는 워드라인에 연결된 로우 스위치; 및
    컬럼 어드레스 신호에 응답하여 상기 데이터가 저장되어야 하는 상기 메모리 셀과 연결된 비트라인을 선택하는 컬럼 스위치를 포함하는 메모리 시스템.
KR1020120087599A 2012-08-10 2012-08-10 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템 KR20140021321A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120087599A KR20140021321A (ko) 2012-08-10 2012-08-10 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템
US13/720,739 US20140043887A1 (en) 2012-08-10 2012-12-19 Write driver circuit, semiconductor apparatus using the same, and memory system
CN201310069109.6A CN103578527A (zh) 2012-08-10 2013-03-05 写入驱动器电路、使用其的半导体装置以及存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120087599A KR20140021321A (ko) 2012-08-10 2012-08-10 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20140021321A true KR20140021321A (ko) 2014-02-20

Family

ID=50050146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120087599A KR20140021321A (ko) 2012-08-10 2012-08-10 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템

Country Status (3)

Country Link
US (1) US20140043887A1 (ko)
KR (1) KR20140021321A (ko)
CN (1) CN103578527A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920081B1 (ko) * 2012-05-21 2018-11-19 에스케이하이닉스 주식회사 라이트 제어 장치
US9257178B1 (en) 2014-11-26 2016-02-09 Taiwan Semiconductor Manufacturing Company Limited Devices and methods for writing to a memory cell of a memory
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9601193B1 (en) * 2015-09-14 2017-03-21 Intel Corporation Cross point memory control
US9679643B1 (en) 2016-03-09 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive memory device having a trimmable resistance of at least on of a driver and a sinker is trimmed based on a row location
KR20200120788A (ko) * 2019-04-11 2020-10-22 에스케이하이닉스 주식회사 저항 변화 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100723889B1 (ko) * 2006-06-30 2007-05-31 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
CN101542632B (zh) * 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
TWI517156B (zh) * 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
JP2010146665A (ja) * 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
WO2011045886A1 (ja) * 2009-10-15 2011-04-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置

Also Published As

Publication number Publication date
CN103578527A (zh) 2014-02-12
US20140043887A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
US10156995B2 (en) Semiconductor memory devices and methods of operating the same
CN107799133B (zh) 感测放大器、存储装置及包括其的系统
US10671478B2 (en) Scrubbing controllers of semiconductor memory devices, semiconductor memory devices and methods of operating the same
US8885428B2 (en) Smart read scheme for memory array sensing
KR20140021321A (ko) 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템
CN108154897B (zh) 包括电压钳位电路的非易失性存储装置
WO2014190046A1 (en) Sense amplifier local feedback to control bit line voltage
US11120872B2 (en) Resistive memory devices and methods of operating resistive memory devices
KR20120012709A (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
KR102671481B1 (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR20140023748A (ko) 반도체 장치
US9666247B2 (en) Semiconductor memory apparatus
KR102618529B1 (ko) 디스터번스를 방지하는 반도체 메모리 장치
KR102670947B1 (ko) 반도체 메모리 장치, 이를 포함하는 반도체 시스템 및 전자 장치
KR20210013487A (ko) 선택된 메모리 셀에 대한 인접성에 따라 비선택된 메모리 셀들을 제어하는 메모리 장치, 및 그것을 동작하는 방법
JP2020155168A (ja) 半導体記憶装置
US9952789B2 (en) Memory systems and electronic devices including nonvolatile memory modules
KR20190138702A (ko) 설정된 마진을 기준으로 메모리의 리프레시
CN107785045B (zh) 半导体存储装置及其操作方法
KR20140047151A (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
US10998043B2 (en) Nonvolatile memory apparatus and memory system using the same
KR20220049201A (ko) 리드 기준을 생성하는 비휘발성 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid