KR20100059003A - 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치 - Google Patents

고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR20100059003A
KR20100059003A KR1020080117615A KR20080117615A KR20100059003A KR 20100059003 A KR20100059003 A KR 20100059003A KR 1020080117615 A KR1020080117615 A KR 1020080117615A KR 20080117615 A KR20080117615 A KR 20080117615A KR 20100059003 A KR20100059003 A KR 20100059003A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
charge pump
current
regulating
Prior art date
Application number
KR1020080117615A
Other languages
English (en)
Inventor
강용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080117615A priority Critical patent/KR20100059003A/ko
Priority to US12/620,760 priority patent/US8111576B2/en
Publication of KR20100059003A publication Critical patent/KR20100059003A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/10—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only
    • H03K4/12—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치가 개시된다. 본 발명의 실시예에 따른 고전압 톱니파 전류 드라이빙 회로는, 톱니파 전류의 피크 구간에서 미리 저장된 커패시터에 저장된 전하가 방전되면서 출력 전류가 펌프 전류보다 높아지기 때문에 펌프 전류를 종래의 피크 전류보다 더 낮출 수 있어서 차지 펌프 회로의 크기를 상당히 감소시킬 수 있다.

Description

고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치{High voltage saw-toothed current driving circuit and memory device having the same}
본 발명에 따른 실시예는 반도체 시스템에 관한 것으로서, 보다 구체적으로는 톱니파 전류 출력에 이용되는 차지 펌프의 사이즈를 상당히 감소시킬 수 있는 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치에 관한 것이다.
메모리 셀(예컨대, PRAM(phase change RAM), RRAM(Resistive RAM) 등)은 톱니 형태(saw-toothed)의 전압 또는 전류를 기반으로 라이트, 리드, 또는 이레이즈 동작이 수행될 수 있는데, 이러한 톱니파 전압 또는 전류는 전원 전압(예컨대, Vcc)보다 높은 전압에 의해 생성될 수 있다. 따라서, 상기 전원 전압(예컨대, Vcc)보다 높은 전압을 발생하기 위해서는 외부 전원 전압을 승압할 수 있는 차지 펌프 회로가 필요하다.
하지만, 상기 톱니파 전류의 크기가 증가함에 따라 상기 차지 펌프 회로의 크기도 비례하여 증가하기 때문에, 상기 차지 펌프 회로는 전류 드라이빙 회로에서 큰 면적을 차지하여 소형화에 적절치 않다는 문제점이 있다.
종래에는 차지 펌프 회로의 출력이 톱니파 전류 드라이버에 직접적으로 연결되어 상기 톱니파 전류의 피크 전류를 직접 출력해야만 하기 때문에, 상기 차지 펌프 회로의 사이즈가 증가하게 되고 또한 순간적으로 전류가 상당히 소비되었다.
본 발명은 상기의 문제점을 해결하고자 안출된 것으로서, 본 발명에 따른 실시예의 목적은 펌프 전류를 종래의 피크 전류보다 상당히 낮춤으로써 차지 펌프 회로의 사이즈를 크게 감소시킬 수 있는 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치를 제공하는 것이다.
상기의 과제를 해결하기 위한 고전압 톱니파 전류 드라이빙 회로는, 제1 전압을 출력하기 위한 차지 펌프 회로; 상기 차지 펌프 회로에서 출력되는 상기 제1 전압을 이용하여 제2 전압으로 레귤레이팅하기 위한 레귤레이팅 회로; 및 상기 레귤레이팅 회로에 의해 레귤레이팅되는 상기 제2 전압에 의해 구동되어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버를 포함할 수 있다.
상기 제1 전압은 상기 제2 전압보다 높을 수 있다.
상기 레귤레이팅 회로는, 상기 제2 전압의 변화를 감지하기 위한 감지 회로; 상기 제1 전압의 노드와 상기 제2 전압의 노드 사이에 접속되고, 상기 감지 회로의 출력 값에 기초하여 스위칭되는 스위칭 회로; 및 상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함할 수 있다.
상기 감지 회로는 비교기이고, 상기 비교기는 상기 제2 전압의 적어도 일부와 기준 전압을 비교하여 상기 제2 전압의 변화를 감지할 수 있다.
상기 레귤레이팅 회로는, 상기 제1 전압의 노드와 상기 제2 전압의 노드 사 이에 접속되어, 상기 제2 전압의 변화에 따라 스위칭되는 스위칭 회로; 및 상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함할 수 있다.
상기 스위칭 회로는 디플리션 모드 트랜지스터이고, 상기 디플리션 모드 트랜지스터의 게이트 전압과 문턱 전압의 차이 전압 및 상기 제2 전압의 크기에 기초하여 상기 디플리션 모드 트랜지스터의 스위칭 동작이 제어될 수 있다.
상기의 과제를 해결하기 위한 고전압 톱니파 전류 드라이빙 회로는, 제1 전압에 의해 구동되어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버; 상기 톱니파 전류의 피크값 보다 작은 크기의 펌프 전류를 출력하기 위한 차지 펌프 회로; 및 상기 톱니파 전류 및 상기 펌프 전류의 크기 차이에 기초하여 상기 제1 전압을 레귤레이팅하기 위한 레귤레이팅 회로를 포함할 수 있다.
상기 레귤레이팅 회로는, 상기 제1 전압의 변화를 감지하기 위한 감지 회로; 상기 제1 전압의 노드와 상기 차지 펌프의 출력단 사이에 접속되고, 상기 톱니파 전류 및 상기 펌프 전류의 상기 크기 차이에 기초하여 스위칭되는 스위칭 회로; 및 상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함할 수 있다.
상기의 과제를 해결하기 위한 메모리 장치는, 톱니파 전류를 생성하기 위한 고전압 톱니파 전류 드라이빙 회로; 및 상기 톱니파 전류에 의해 라이트 동작, 리드 동작, 또는 이레이즈 동작 중에서 적어도 하나가 수행되는 메모리 어레이를 포함하고, 상기 고전압 톱니파 전류 드라이빙 회로는, 제1 전압을 출력하기 위한 차지 펌프 회로; 상기 차지 펌프 회로에서 출력되는 상기 제1 전압을 이용하여 제2 전압으로 레귤레이팅하기 위한 레귤레이팅 회로; 및 상기 레귤레이팅 회로에 의해 레귤레이션되는 상기 제2 전압에 의해 구동되어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버를 포함할 수 있다.
상기 레귤레이팅 회로는, 상기 제2 전압의 변화를 감지하기 위한 감지 회로; 상기 제1 전압의 노드와 상기 제2 전압의 노드 사이에 접속되고, 상기 감지 회로의 출력 값에 기초하여 스위칭되는 스위칭 회로; 및 상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함할 수 있다.
본 발명의 실시예에 따른 톱니파 전류 드라이빙 회로는 차지 펌프 회로의 크기를 상당히 감소시킬 수 있어 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치의 소형화를 촉진할 수 있다.
또한, 본 발명의 실시예에 따른 톱니파 전류 드라이빙 회로는 펌프 동작에 따른 피크 노이즈를 상당히 감소시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조해야만 한다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 이해하고 실시할 수 있도록 본 발명의 바람직한 실시예를 상세히 설명하도록 한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도이다.
본 발명의 실시예에 따른 고전압 톱니파 전류 드라이빙 회로는, 톱니파 전류 드라이버(10), 차지 펌프 회로(20), 또는 레귤레이팅 회로(30)를 포함할 수 있다.
상기 톱니파 전류 드라이버(saw-toothed current driver, 10)는 제2 전압(예컨대, B 노드의 전압)에 의해 구동될 수 있다. 또한, 상기 톱니파 전류 드라이버(10)에서 출력되는 톱니파 전류(IST)의 안정적인 출력을 위해서는, 상기 톱니파 전류 드라이버(10)를 구동시키기 위한 상기 제2 전압의 크기가 일정하도록 본 발명의 실시예에 따른 고전압 톱니파 전류 드라이빙 회로가 구현되어야 한다. 본 발명에 따른 실시예의 용이한 이해를 위해서 도 1에서는 상기 B 노드의 전압을 4V로 레귤레이팅하는 것으로 예시하지만, 구체적인 전압의 크기는 실시예에 따라 변화될 수 있다.
또한, 상기 톱니파 전류 드라이버(10)는 한 쌍의 전류 거울(current mirror) 회로, 및 상기 전류 거울 회로의 적어도 일부에 연결된 입력 트랜지스터를 포함할 수 있다. 상기 입력 트랜지스터의 게이트 단에는 펄스 성형(pulse shaping)된 전압이 입력될 수 있으며, 상기 펄스 성형된 전압에 응답하여 톱니 형상을 갖는 소정의 전류가 상기 전류 거울 회로에 흐를 수 있다.
상기 톱니파 전류 드라이버(10)의 톱니파 전류(IST)는 낮은 레벨을 유지하다 가 순간적으로 피크 값에 도달하고 다시 천천히 상기 낮은 레벨로 돌아오는 과정을 소정의 주기를 가지며 반복할 수 있다.
따라서, 상기 톱니파 전류(IST)의 크기가 피크 값에 도달할 때에는 상기 제2 전압의 크기가 일시적으로 강하할 수 있고, 이는 고전압 톱니파 전류 드라이빙 회로의 성능에 좋지 않은 영향을 미치기 때문에 상기 제2 전압의 크기를 본래의 값으로 일정하게 복원시키는 동작이 필요하다.
본 발명의 실시예에 따른 차지 펌프 회로(charge pump circuit, 20)는, 상기 제2 전압보다 높은 제1 전압을 출력할 수 있다. 본 발명에 따른 실시예의 용이한 이해를 위해서 도 1에서는 상기 제1 전압을 6V로 예시하지만, 구체적인 전압의 크기는 실시예에 따라 변화될 수 있다.
또한, 상기 차지 펌프 회로(20)는 일정한 크기의 펌프 전류(ICP)를 출력할 수 있으며, 상기 펌프 전류(ICP)의 크기는 상기 톱니파 전류(ISP)의 피크 값보다 더 작을 수 있다. 예컨대, 실시예에 따라, 상기 펌프 전류(ICP)의 크기는 상기 톱니파 전류(ISP)의 평균값과 실질적으로 동일할 수 있다.
이러한 특징은 종래의 차지 펌프 회로가 상기 톱니파 전류의 피크 값과 동일한 크기를 갖는 펌프 전류를 출력해야 하는 것과 구별되는 것이며, 따라서 본 발명의 실시예에 따른 차지 펌프 회로(20)는 종래의 차지 펌프 회로에 비해 사이즈가 상당히 감소될 수 있다.
또한, 상기 레귤레이팅 회로(30)가 상기 제2 전압의 크기를 레귤레이팅하기 위해 상기 제2 전압의 노드(예컨대, 도 1에서 B 노드)를 충전시킴으로써, 상기 차지 펌프 회로(20)에서 출력되는 펌프 전류(ICP)의 크기가 상기 톱니파 전류(IST)의 피크 값보다 더 작게 구현됨에 따른 전류의 부족량이 보완될 수 있다.
보다 구체적으로, 본 발명의 실시예에 따른 레귤레이팅 회로(regulator circuit, 30)는, 감지 회로(31), 스위칭 회로(32), 또는 충전 회로(33)를 포함할 수 있다.
상기 감지 회로(31)는 상기 톱니파 전류 드라이버(10)를 구동하기 위한 상기 제2 전압의 강하(voltage drop)를 감지할 수 있다. 예컨대, 실시예에 따라, 상기 감지 회로(31)는 비교기(comparator, 31)일 수 있다. 상기 비교기(31)는 상기 제2 전압의 적어도 일부와 기준 전압(VREF)을 비교하여 상기 제2 전압의 강하를 감지할 수 있다.
예컨대, 도 1에 도시된 바와 같이, 상기 비교기(31)의 입력단들 중 어느 하나(예컨대, (+) 입력단)에는 상기 제2 전압이 다수의 저항들에 의해 분배된 값들 중 어느 하나의 전압 값이 입력되고, 상기 비교기(31)의 입력단들 중 다른 하나(예컨대, (-) 입력단)에는 상기 기준 전압(VREF)이 입력될 수 있다.
도 1에 도시된 예와 같이, 상기 제2 전압을 4V로 레귤레이팅 하기 위한 실시예에서, 예컨대 상기 기준 전압(VREF)을 4V×R2/(R1+R2)로 설정함으로써 상기 비교기(31)는 상기 제2 전압의 강하를 감지할 수 있다.
보다 구체적으로, 상기 톱니파 전류(IST)가 피크 값에 도달함에 따라 상기 제2 전압의 크기가 감소하면, 상기 비교기(31)의 (+) 입력단에 입력되는 전압의 크기가 상기 기준 전압(VREF)의 크기보다 더 작고, 그 결과 상기 비교기(31)는 제1 레벨(예컨대, 로우 레벨)을 갖는 출력 신호를 출력할 수 있다.
상기 스위칭 회로(32)는 상기 비교기(31)에서 출력된 상기 출력 신호에 응답하여 턴 온될 수 있고, 따라서 상기 충전 회로(CP, 33)에서 충전된 전압(예컨대, 6V)에 의해서 강하된 상기 제2 전압이 4V로 다시 충전될 수 있다.
일시적으로 강하되었던 상기 제2 전압의 크기가 상기 레귤레이팅 회로(30)의 비교 동작, 디스차지 동작, 또는 스위칭 동작에 의해 본래의 전압 값(예컨대, 4V)로 충전되면, 상기 비교기(31)는 제2 레벨(예컨대, 하이 레벨)을 갖는 출력 신호를 출력할 수 있고, 상기 스위칭 회로(32)는 상기 출력 신호에 응답하여 턴 오프될 수 있다. 상기 스위칭 회로(32)가 턴 오프되어 있는 동안, 디스차지 동작으로 인해 감소된 상기 충전 회로(33)의 전압이 상기 차지 펌프 회로(20)의 출력 전압에 의해 다시 충전될 수 있다.
따라서, 차지 펌프 회로(20)의 출력 전압(예컨대, 도 1에서는 6V)과 톱니파 전류 드라이버(10)의 구동 전압(예컨대, 도 1에서는 4V)을 다르게 설정하고, 차지 펌프 회로(20)의 출력단에 충전 회로(33)를 위치시켜 상기 차지 펌프 회로(20)의 출력 전압(예컨대, 6V)으로 충전시키며, 상기 레귤레이팅 회로(30)가 상기 톱니파 전류 드라이버(10)의 구동 전압을 일정하게 레귤레이팅함으로써 상기 톱니파 전류 드라이버(10)에 전원을 공급할 수 있게 된다.
도 2는 본 발명의 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로는, 톱니파 전류 드라이버(10), 차지 펌프 회로(20), 또는 레귤레이팅 회로(40)를 포함할 수 있다. 상기 톱니파 전류 드라이버(10) 및 상기 차지 펌프 회로(20)의 동작 및 구성은 도 1에 도시된 것과 실질적으로 동일하므로 구체적인 설명은 생략하도록 한다.
상기 레귤레이팅 회로(40)는 감지 회로(41), 스위칭 회로(42), 또는 충전 회로(43)를 포함할 수 있다.
실시예에 따라 상기 감지 회로(41)는 비교기일 수 있다. 예컨대, 상기 비교기(41)는 두 개의 입력단들을 포함할 수 있다. 상기 입력단들 중 어느 하나의 입력단(예컨대, (+) 입력단)에는 상기 제2 전압(예컨대, B 노드의 전압)이 입력될 수 있고, 상기 입력단들 중 다른 하나의 입력단(예컨대, (-) 입력단)에는 기준 전압(VREF´)이 입력될 수 있다.
따라서, 상기 비교기(41)는 기준 전압(VREF´)과 상기 제2 전압을 비교하면서 상기 제2 전압의 강하를 감지할 수 있다. 도 2에 도시된 바와 같이, 상기 제2 전압을 4V로 레귤레이팅하기 위한 실시예에서는 상기 기준 전압(VREF´)은 4V일 수 있다.
또한, 상술한 바와 같이, 상기 톱니파 전류 드라이버(10)의 톱니파 전류(IST)는 낮은 레벨을 유지하다가 순간적으로 피크 값에 도달하고 다시 천천히 상기 낮은 레벨로 돌아오는 과정을 소정의 주기를 가지며 반복할 수 있다.
따라서, 상기 톱니파 전류 드라이버(10)의 톱니파 전류(IST)가 피크 값을 가질 때 상기 제2 전압은 일시적으로 강하할 수 있고, 그 결과 상기 비교기(41)는 제1 레벨(예컨대, 로우 레벨)을 갖는 출력 신호를 출력할 수 있다. 상기 스위칭 회로(42)는 상기 제1 레벨을 갖는 출력 신호에 응답하여 턴 온 될 수 있고, 따라서 상기 충전 회로(43)에 충전된 전압이 디스차지되어 상기 제2 전압이 본래의 전압 값(예컨대, 4V)으로 복원될 수 있다.
유사하게, 상기 제1 전원이 본래의 전압 값(예컨대, 4V)을 가지면, 상기 비교기(41)는 제2 레벨(예컨대, 로우 레벨)을 갖는 출력 신호를 출력할 수 있다. 상기 스위칭 회로(42)는 상기 제2 레벨을 갖는 출력 신호에 응답하여 턴 오프 될 수 있고, 따라서 상기 충전 회로(43)는 상기 차지 펌프 회로(20)의 출력 전압(예컨대, 6V)에 의해 차지될 수 있다.
도 1에서와 유사하게, 상기 차지 펌프 회로(20)에서 출력되는 펌프 전류(ICP)의 크기는 상기 톱니파 전류(IST)의 피크 값보다 더 작을 수 있다. 실시예에 따라, 상기 펌프 전류(ICP)의 크기는 상기 톱니파 전류(IST)의 평균값과 실질적으로 동일할 수 있다.
따라서, 상기 차지 펌프 회로(20)에서 출력해야 하는 펌프 전류(ICP)의 크기가 상당히 감소됨으로써, 결국 상기 차지 펌프 회로(20)의 사이즈를 크게 줄일 수 있는 효과가 있다.
도 3은 본 발명의 또 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도이다.
본 발명의 또 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로는 톱니파 전류 드라이버(10), 차지 펌프 회로(20), 및 레귤레이팅 회로(50)를 포함할 수 있다. 상기 톱니파 전류 드라이버(10) 또는 상기 차지 펌프 회로(20)의 동작 또는 원리는 도 1 및 도 2에서 기술된 것과 실질적으로 동일하므로 구체적인 설명은 생략하도록 한다.
도 1 내지 도 3을 참조하면, 상기 레귤레이팅 회로(50)는, 스위칭 회로(51) 또는 충전 회로(52)를 포함할 수 있다. 예컨대, 도 3에 도시된 바와 같이, 상기 스위칭 회로(51)는 상기 제2 전압의 노드(예컨대, B 노드)와 상기 제1 전압의 노드(예컨대, A 노드) 사이에 접속될 수 있다. 또한, 상기 충전 회로(52)는 상기 차지 펌프 회로(20)의 출력단에 접속될 수 있으며, 상기 스위칭 회로(51)의 스위칭 동작에 기초하여 상기 제2 전압의 노드에 전압을 공급할 수 있다.
실시예에 따라 상기 스위칭 회로(51)는 디플리션 모드 트랜지스터(depletion mode TR)일 수 있다. 따라서, 상기 스위칭 회로(51)를 상기 디플리션 모드 트랜지스터로 구현할 경우에 상기 제2 전압의 강하를 쉽게 감지할 수 있다.
보다 구체적으로, 상기 디플리션 모드 트랜지스터(51)의 게이트에 입력되는 기준 전압(VREF˝)과 상기 디플리션 모드 트랜지스터(51)의 문턱 전압(Vth)과의 차이를 유지하고자 하는 상기 제2 전압의 크기(예컨대, 도 3에서는 4V)와 동일하게 설정하면, 상기 제2 전압의 강하에 따라 상기 디플리션 모드 트랜지스터(51)의 턴 온/오프가 제어될 수 있다.
즉, 상기 디플리션 모드 트랜지스터(51)에 흐르는 전류는 (Vgs-Vth)에 비례하고 (Vgs-Vth)는 (Vg-Vth-Vs)로 나타낼 수 있으며 소스 단은 상기 제2 전압의 노드와 연결되어 있기 때문에, 상기 제2 전압의 강하가 발생할 경우 상기 디플리션 모드 트랜지스터(51)가 턴 온 되어 상기 충전 회로(52)에 충전된 전압이 디스차지되어 강하된 상기 제2 전압을 본래의 전압 값(예컨대, 도 3에서는 4V)으로 복원시킬 수 있다.
유사하게, 상기 제1 전원이 본래의 전압 값(예컨대, 4V)을 가지면, 상기 디플리션 모드 트랜지스터(51)는 턴 오프 될 수 있고, 따라서 상기 충전 회로(52)는 상기 차지 펌프 회로(20)의 출력 전압(예컨대, 6V)에 의해 차지될 수 있다.
도 1 및 도 2에서와 유사하게, 상기 차지 펌프 회로(20)에서 출력되는 펌프 전류(ICP)의 크기는 상기 톱니파 전류(IST)의 피크 값보다 더 작을 수 있다. 실시예에 따라, 상기 펌프 전류(ICP)의 크기는 상기 톱니파 전류(IST)의 평균값과 실질적으로 동일할 수 있다.
따라서, 상기 차지 펌프 회로(20)에서 출력해야 하는 펌프 전류(ICP)의 크기 가 상당히 감소됨으로써, 결국 상기 차지 펌프 회로(20)의 사이즈를 크게 줄일 수 있는 효과가 있다.
도 4는 본 발명의 실시예에 따른 차지 펌프 회로의 출력 전압에 따른 펌프 전류의 관계를 종래와 비교하여 도식적으로 나타낸 그래프이다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 차지 펌프 회로(20)는 종래의 전원 전압(예컨대, 4V)보다 더 높은 전압(예컨대, 6V)을 생성해야 하기 때문에 상기 차지 펌프 회로(20)를 최적화(optimize)하여 출력 전압에 둔감한 펌프 전류를 생성할 수 있다.
도 4에 도시된 바와 같이, 종래에는 차지 펌프 회로의 출력 전압이 증가할수록 펌프 전류의 크기가 높은 기울기로서 감소하였지만, 본 발명의 실시예에 따른 차지 펌프 회로(20)는 출력 전압(VA)의 변화에 따라 상기 펌프 전류(ICP)의 크기가 거의 변화가 없도록 구현할 수 있다. 따라서, 상기 차지 펌프 회로(20)의 사이즈를 크게 줄이고 출력 전압(VA)을 높이더라도 상기 전류 펌프(ICP)의 감소량을 최소화할 수 있다.
도 5는 본 발명의 실시예에 따른 차지 펌프 회로의 출력 전압, 펌프 전류, 또는 톱니파 전류의 관계를 도식적으로 나타낸 그래프이다.
도 1 내지 도 5를 참조하면, 도 5에서는 상기 차지 펌프 회로(20)가 제1 전압(예컨대, 도 5에서는 6V)을 출력하고, 상기 톱니파 전류 드라이버(10)는 제2 전압(예컨대, 도 5에서는 4V)에 의해 구동되는 것으로 예시할 수 있다.
또한, 도 5에 도시된 바와 같이, t1의 시간에 상기 톱니파 전류(IST)가 피크 값에 도달하면 상기 스위칭 회로(32,42 및 51)가 턴 온 되고, 따라서 상기 충전 회로(33,43 및 52)에 충전된 전압이 디스차지되면서 상기 제1 전압이 감소되면서 상기 제2 전압을 본래의 값으로 증가시킬 수 있다. 상기 톱니파 전류(IST)의 크기가 상기 차지 펌프 회로(20)에서 출력되는 펌프 전류(ICP)보다 더 큰 구간(예컨대, 도 5에서 TDischg 구간)에서는 상기 스위칭 회로(32,42 및 51)가 턴 온 됨으로써 상기 충전 회로(33,43 및 52)에 충전된 전압이 방전될 수 있다.
유사하게, t2 내지 t3의 시간 동안과 같이, 상기 톱니파 전류(IST)의 크기가 상기 차지 펌프 회로(20)에서 출력되는 펌프 전류(ICP)보다 더 작은 구간(예컨대, 도 5에서 Tchg 구간)에서는 상기 스위칭 회로(32,42 및 51)가 턴 오프 됨으로써 상기 충전 회로(33,43 및 52)가 상기 차지 펌프 회로(20)의 출력 전압에 의해 충전될 수 있다.
따라서, 상기 톱니파 전류(IST)의 한 주기(Ttotal) 동안에 상기 충전 회로(33,43 및 52)의 디스차지 동작 또는 차지 동작이 수행됨으로써, 상기 톱니파 전류 드라이버(10)를 구동하기 위한 상기 제2 전압(예컨대, 4V)이 레귤레이팅 될 수 있다.
도 6은 본 발명의 실시예에 따른 메모리 장치(100)가 포함된 메모리 시스템(200)의 개략적인 블록도이다.
실시예에 따라, 본 발명의 실시예에 따른 톱니파 전류 드라이빙 회로는 메모리의 라이트 동작, 리드 동작, 또는 이레이즈 동작을 수행하기 위하여 상기 메모리 장치(100)에 포함될 수 있다.
도 8을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(200)은 시스템 버스(system bus, 110)에 접속된 메모리 장치(100)와 프로세서(processor, 120)를 포함할 수 있다.
프로세서(120)는 상기 메모리 장치(100)의 프로그램 동작(또는 기입 동작), 독출 동작, 또는 검증 동작을 제어하기 위한 제어 신호들을 생성할 수 있다. 따라서, 메모리 장치(100)의 제어 블록(미도시)은 상기 프로세서(120)로부터 출력된 제어 신호에 응답하여 프로그램 동작(또는 기입 동작), 독출 동작, 또는 검증 동작 등을 수행할 수 있다.
본 발명에 따른 톱니파 전류 구동 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매 체(magneto-optical media), 및 롬(ROM), 램(RAM), PRAM, RRAM, FRAM, 플래시(Flash) 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.
프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
실시예에 따라, 본 발명의 실시예에 따른 메모리 시스템(200)이 휴대용 어플리케이션(portalble application)으로 구현되는 경우에, 본 발명의 실시예에 따른 메모리 시스템(200)은 메모리 장치(100)와 프로세서(120)로 동작 전원을 공급하기 위한 배터리(battery, 150)를 더 포함할 수 있다.
상기 휴대용 어플리케이션은, 휴대용 컴퓨터(portable computer), 디지털 카메라(digital camera), PDA(personal digital assistance), 휴대 전화기(cellular telephone), MP3 플레이어, PMP(portable multimedia player), 차량자동항법장치(automotive navigation system), 메모리 카드(memory card), 시스템 카드(system card), 게임기, 전자 사전, 또는 솔리드 스테이트 디스크(solid state disk)를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템(200)은 외부의 데이터 처리 장치와 데이터를 주고 받을 수 있도록 하는 인터페이스, 예컨대 입/출력 장치(130)를 더 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템(200)이 무선 시스템인 경우, 본 발명의 실시예에 따른 메모리 시스템(200)은 무선 인터페이스(140)를 더 포함할 수 있다. 이 경우 무선 인터페이스(140)는 프로세서(120)에 접속되고 시스템 버스(110)를 통하여 무선으로 외부 무선 장치와 데이터를 송수신할 수 있다.
상기 무선 시스템은 PDA, 휴대용 컴퓨터, 무선 전화기, 페이저(pager), 디지털 카메라와 같은 무선 장치, RFID 리더, 또는 RFID 시스템일 수 있다. 또한, 상기 무선 시스템은 WLAN(Wireless Local Area Network) 시스템 또는 WPAN(Wireless Personal Area Network) 시스템일 수 있다. 또한, 상기 무선 시스템은 이동 전화 네트워크(Cellular Network)일 수 있다.
본 발명의 실시예에 따른 메모리 시스템(200)이 이미지 촬상 장치(image pick-up device)인 경우, 본 발명의 실시예에 따른 메모리 시스템(200)은 광학 신호를 전기 신호로 변환할 수 있는 이미지 센서(image sensor, 160)를 더 포함할 수 있다. 상기 이미지 센서(160)는 전자 결합 소자(CCD; charge-coupled device)를 이용한 이미지 센서일 수 있고, 또는 CMOS(complementary metal-oxide semiconductor) 이미지 센서일 수 있다. 이 경우 본 발명의 실시예에 따른 메모리 시스템(200)은 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기일 수 있다. 또한, 본 발명의 실시예에 따른 메모리 시스템(200)은 카메라가 부착된 인공 위성 시스템(satellite system)일 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 제공되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도.
도 2는 본 발명의 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도.
도 3은 본 발명의 또 다른 실시예에 따른 고전압 톱니파 전류 드라이빙 회로의 개략적인 회로도.
도 4는 본 발명의 실시예에 따른 차지 펌프 회로의 출력 전압에 따른 펌프 전류의 관계를 종래와 비교하여 도식적으로 나타낸 그래프.
도 5는 본 발명의 실시예에 따른 차지 펌프 회로의 출력 전압, 펌프 전류, 또는 톱니파 전류의 관계를 도식적으로 나타낸 그래프.
도 6은 본 발명의 실시예에 따른 메모리 장치가 포함된 메모리 시스템의 개략적인 블록도.

Claims (10)

  1. 제1 전압을 출력하기 위한 차지 펌프 회로;
    상기 차지 펌프 회로에서 출력되는 상기 제1 전압을 이용하여 제2 전압으로 레귤레이팅하기 위한 레귤레이팅 회로; 및
    상기 레귤레이팅 회로에 의해 레귤레이팅되는 상기 제2 전압에 의해 구동되어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버를 포함하는 고전압 톱니파 전류 드라이빙 회로.
  2. 제1항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 높은 고전압 톱니파 전류 드라이빙 회로.
  3. 제2항에 있어서, 상기 레귤레이팅 회로는,
    상기 제2 전압의 변화를 감지하기 위한 감지 회로;
    상기 제1 전압의 노드와 상기 제2 전압의 노드 사이에 접속되고, 상기 감지 회로의 출력 값에 기초하여 스위칭되는 스위칭 회로; 및
    상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함하는 고전압 톱니파 전류 드라이빙 회로.
  4. 제3항에 있어서, 상기 감지 회로는 비교기이고,
    상기 비교기는 상기 제2 전압의 적어도 일부와 기준 전압을 비교하여 상기 제2 전압의 변화를 감지하는 고전압 톱니파 전류 드라이빙 회로.
  5. 제2항에 있어서, 상기 레귤레이팅 회로는,
    상기 제1 전압의 노드와 상기 제2 전압의 노드 사이에 접속되어, 상기 제2 전압의 변화에 따라 스위칭되는 스위칭 회로; 및
    상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함하는 고전압 톱니파 전류 드라이빙 회로.
  6. 제5항에 있어서,
    상기 스위칭 회로는 디플리션 모드 트랜지스터이고,
    상기 디플리션 모드 트랜지스터의 게이트 전압과 문턱 전압의 차이 전압 및 상기 제2 전압의 크기에 기초하여 상기 디플리션 모드 트랜지스터의 스위칭 동작이 제어되는 고전압 톱니파 전류 드라이빙 회로.
  7. 제1 전압에 의해 구동되어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버;
    상기 톱니파 전류의 피크값 보다 작은 크기의 펌프 전류를 출력하기 위한 차지 펌프 회로; 및
    상기 톱니파 전류 및 상기 펌프 전류의 크기 차이에 기초하여 상기 제1 전압을 레귤레이팅하기 위한 레귤레이팅 회로를 포함하는 고전압 톱니파 전류 드라이빙 회로.
  8. 제7항에 있어서, 상기 레귤레이팅 회로는,
    상기 제1 전압의 변화를 감지하기 위한 감지 회로;
    상기 제1 전압의 노드와 상기 차지 펌프의 출력단 사이에 접속되고, 상기 톱니파 전류 및 상기 펌프 전류의 상기 크기 차이에 기초하여 스위칭되는 스위칭 회로; 및
    상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함하는 고전압 톱니파 전류 드라이빙 회로.
  9. 톱니파 전류를 생성하기 위한 고전압 톱니파 전류 드라이빙 회로; 및
    상기 톱니파 전류에 의해 라이트 동작, 리드 동작, 또는 이레이즈 동작 중에서 적어도 하나가 수행되는 메모리 어레이를 포함하고,
    상기 고전압 톱니파 전류 드라이빙 회로는,
    제1 전압을 출력하기 위한 차지 펌프 회로;
    상기 차지 펌프 회로에서 출력되는 상기 제1 전압을 이용하여 제2 전압으로 레귤레이팅하기 위한 레귤레이팅 회로; 및
    상기 레귤레이팅 회로에 의해 레귤레이션되는 상기 제2 전압에 의해 구동되 어 톱니파 전류를 생성하기 위한 톱니파 전류 드라이버를 포함하는 메모리 장치.
  10. 제9항에 있어서, 상기 레귤레이팅 회로는,
    상기 제2 전압의 변화를 감지하기 위한 감지 회로;
    상기 제1 전압의 노드와 상기 제2 전압의 노드 사이에 접속되고, 상기 감지 회로의 출력 값에 기초하여 스위칭되는 스위칭 회로; 및
    상기 차지 펌프 회로의 출력단과 접지 노드 사이에 접속되는 충전 회로를 포함하는 메모리 장치.
KR1020080117615A 2008-11-25 2008-11-25 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치 KR20100059003A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080117615A KR20100059003A (ko) 2008-11-25 2008-11-25 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치
US12/620,760 US8111576B2 (en) 2008-11-25 2009-11-18 High-voltage sawtooth current driving circuit and memory device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117615A KR20100059003A (ko) 2008-11-25 2008-11-25 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100059003A true KR20100059003A (ko) 2010-06-04

Family

ID=42196128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117615A KR20100059003A (ko) 2008-11-25 2008-11-25 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치

Country Status (2)

Country Link
US (1) US8111576B2 (ko)
KR (1) KR20100059003A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920081B1 (ko) 2012-05-21 2018-11-19 에스케이하이닉스 주식회사 라이트 제어 장치
KR20140008865A (ko) 2012-07-12 2014-01-22 에스케이하이닉스 주식회사 저항 변화 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047740A (ja) 1998-07-29 2000-02-18 Mitsubishi Electric Corp 電圧補助回路および半導体集積回路装置
FR2789532B1 (fr) * 1999-02-04 2001-04-20 St Microelectronics Sa Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur
JP2005086928A (ja) 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd 半導体集積回路
KR100596429B1 (ko) 2004-07-26 2006-07-06 주식회사 하이닉스반도체 내부전원 공급장치
US7847621B2 (en) * 2007-11-13 2010-12-07 Rohm Co., Ltd. Control circuit and control method for charge pump circuit

Also Published As

Publication number Publication date
US20100128552A1 (en) 2010-05-27
US8111576B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
US9531249B2 (en) Voltage converter and power management device including the same
US9882480B2 (en) Voltage converter for controlling a voltage of a flying capacitor and a voltage control method thereof
KR102045780B1 (ko) 양방향 전압 배치 회로, 이를 포함하는 전압 컨버터 및 전력 공급 장치
TWI769160B (zh) 用以軟啟動大功率電荷泵的方法、電路，及電子系統
JP5902998B2 (ja) 半導体集積回路およびその動作方法
JP3563066B2 (ja) 電源装置及びそれを備えた携帯機器
US20150280486A1 (en) Switching mode charger for charging system
US9939828B2 (en) DC-DC converting circuit and a power management chip package including the same
KR102390908B1 (ko) 전원 변환 장치 및 히스테리시스 벅 컨버터
US11114881B2 (en) Load switch circuit and method of controlling battery power using the same
EP2462684B1 (en) Charge pump circuit with pulse-width modulation
US10615696B2 (en) Electronic circuit performing buck-boost conversion using single inductive element
US20120281447A1 (en) Voltage converter and method of performing voltage conversion
US20210376723A1 (en) Voltage converter and charging device for limiting charging current
US11171493B2 (en) Wireless parallel charging
KR20100059003A (ko) 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치
JP4131844B2 (ja) 携帯端末
JP2007089276A (ja) 充電回路
US20230155507A1 (en) Charger integrated circuit including bidirectional switching converter, and electronic device including the charger integrated circuit
US9436202B2 (en) Low power circuit for reducing leakage power using negative voltage
JP2006067678A (ja) 定電圧電源装置、携帯情報端末及び定電圧レギュレーター入力電圧調整方法
US20230118761A1 (en) Switching regulator and power management integrated circuit
US20220103072A1 (en) Electronic device performing direct voltage to direct voltage conversion and operating method of electronic device
EP4329171A1 (en) Power management chip, electronic device having the same, and operating method thereof
TW202318795A (zh) 開關調節器和電源管理積體電路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid