KR20140008865A - 저항 변화 메모리 장치 - Google Patents

저항 변화 메모리 장치 Download PDF

Info

Publication number
KR20140008865A
KR20140008865A KR1020120076222A KR20120076222A KR20140008865A KR 20140008865 A KR20140008865 A KR 20140008865A KR 1020120076222 A KR1020120076222 A KR 1020120076222A KR 20120076222 A KR20120076222 A KR 20120076222A KR 20140008865 A KR20140008865 A KR 20140008865A
Authority
KR
South Korea
Prior art keywords
amplifier
memory device
voltage
output terminal
resistance change
Prior art date
Application number
KR1020120076222A
Other languages
English (en)
Inventor
김광석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120076222A priority Critical patent/KR20140008865A/ko
Priority to US13/615,511 priority patent/US9058871B2/en
Publication of KR20140008865A publication Critical patent/KR20140008865A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

본 발명은 저항 변화 메모리 장치에 관한 것으로서, 저항 스위치 소자(RSD;Resistive Switch Device)를 이용한 저항변화 기억소자(ReRAM; Resistive random access memory device)에 관한 기술이다. 이러한 본 발명은, 메모리 셀에서 센싱된 데이터에 대응하는 센싱 전류를 증폭하는 제 1증폭부와, 제 1증폭부에서 증폭된 센싱 전류를 저장하고, 증폭된 센싱 전류의 저장 동작시 전하를 증폭하는 제 2증폭부를 포함하여 센싱 시간을 줄일 수 있도록 한다.

Description

저항 변화 메모리 장치{ReRAM, Resistive Random Access Memory}
본 발명은 저항 변화 메모리 장치에 관한 것으로서, 저항 스위치 소자(RSD;Resistive Switch Device)를 이용한 저항변화 기억소자(ReRAM; Resistive random access memory device)에 관한 기술이다.
메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분할 수 있다. 여기서, 비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 비휘발성 메모리 셀을 이용하는 메모리 장치로서, 플래시 램(Flash Ram), 상 변화 램(PCRAM), 저항 변화 메모리(ReRAM) 등이 있다.
이 중에서 상 변화 메모리 장치는 상 변화 물질, 대표적인 예로서 GST(게르마늄 안티몬 텔루륨)을 이용하여 메모리 셀을 구성하고, GST에 열을 가하여 정질(Crystal) 또는 비정질(Amorphous) 상태로 만듦으로써 메모리 셀에 데이터를 저장할 수 있도록 한 메모리 장치이다.
또한, 마그네틱 메모리(Magnetic memory) 및 상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
그리고, 저항변화 기억소자(ReRAM; Resistive random access memory device)는 외부 전압을 박막에 인가함으로써 물질의 전기 저항을 변화시켜 그 저항 차이를 온/오프로 이용하는 비휘발성 기억소자이다.
도 1 및 도 2는 종래의 ReRAM에서 저항 스위치 소자(RSD;Resistive Switch Device) 관한 단면 구조 및 동작 원리를 설명하기 위한 도면이다.
RSD는 탑 전극(10)과 버텀 전극(12) 사이에 저항 스위치(11) 물질이 위치하는 구조를 갖는다. 여기서, 탑 전극(10)과 버텀 전극(12)은 금속(Pt) 물질로 형성되고, 저항 스위치(11) 물질은 TiOx 등의 저항 절연층으로 형성된다.
이러한 구성을 갖는 ReRAM은 1960 년대부터 연구되어 왔다. 일반적으로 ReRAM(MEMRISTOR)은 전이금속산화물을 이용한 MIM(Metal Insulator Metal) 구조로 이루어진다. 이에 따라, 적당한 전기적 신호를 가하면 저항이 크며 전도가 되지 않는 상태(오프 상태)에서 저항이 작으며 전도가 가능한 상태(온 상태)로 바뀌는 메모리 특성이 나타난다.
ReRAM은 온/오프 특성을 구현하는 전기적 방법에 따라 전류 제어 네가티브 차동 저항(Current Controlled Negative Differential Resistance) 또는 전압 제어 네가티브 차동 저항(Voltage Controlled Negative Differential Resistance)으로 구분될 수 있다.
그리고, ReRAM(MEMRISTOR) 특성을 나타내는 재료들은 몇 가지 종류로 분류될 수 있다.
첫 번째, 초거대 자기저항 물질(CMR; Colossal Magneto-Resistance), Pr1-xCaMnO3(PCMO) 등의 물질을 전극 사이에 삽입하여 전기장에 의한 저항 변화를 이용하는 경우이다.
두 번째, Nb2O5, TiO2, Nio, Al2O3 등과 같은 이성분계 산화물을 비화학양론 조성을 갖게 제조하여 저항 변화 물질로 이용할 수 있다.
세 번째, 화합물(chalcogenide) 물질로 PRAM처럼 높은 전류를 흘려 상변화를 시키지 않고 비정질 구조를 유지하면서 오보닉 스위치(Ovonic Switch)의 문턱 전압의 변화로 인한 저항 차이를 이용할 수 있다.
네 번째, SrTiO3, SrZrO3 등의 물질에 크롬(Cr) 이나 니오비움(Nb) 등을 도핑하여 저항 상태를 바꾸는 방법이다.
마지막으로, GeSe 같은 고체 전해질에 이온 이동도가 큰 은(Ag) 등을 도핑하여 전기화학적 반응에 의한 매질 내 전도성 채널의 형성 유무에 따라 두 저항 상태를 만드는 PMC(Programmable Metallization Cell)이 있다.
그 외에 안정한 두 저항 상태 구현을 통한 메모리 특성이 있는 물질이나 공정 방법이 보고되어 지고 있다.
도 3은 이러한 저항 스위치 소자(RSD)를 이용한 ReRAM에서 시간에 따른 전류 값을 설명하기 위한 도면이다.
일반적으로 ReRAM은 저항에 흐르는 전류를 감지하여 데이터를 리드하는 구조이다. 그런데, 이러한 종래의 ReRAM은 저항이 큰 경우와 작은 경우 또는 몇 가지 단계별로 분포하는 저항을 리드 할 수 있는 동작이 필요하다.
저항에 흐르는 전류를 감지할 때는 전압을 일정하게 인가하고 이때 흐르는 전류값을 리드 하게 된다. 또는, 저항에 일정한 전류를 인가하고 이때 흐르는 전압값을 측정하는 경우도 있다.
하지만, 저항이 작은 경우는 저항을 감지하는 속도가 빠르지만, 저항이 커지게 되면 감지 속도는 점점 더 느려지게 된다. 이를 위해 증폭기(Amplifier)를 사용하여 센싱 시간을 줄이는 방법을 많이 사용하게 된다.
그러나, 이중 센싱 구조 또는 센싱 동작시 높은 저항값을 리드해야 하는 경우 센싱 시간이 (T1) 구간에서와 같이 길어지게 된다.
즉, 첫 번째 데이터를 리드하는 경우 커패시터의 전압 레벨이 일정해 질 때까지 시간이 필요하고, 이 시간이 (T1) 구간에 해당한다. 이후에, 두 번째 데이터에 따라 전압 레벨이 증가하거나 감소하게 된다.
본 발명은 제 1증폭부에서 센싱된 전류를 커패시터에 저장시 제 2증폭부를 통해 전하를 증폭시키도록 하여 센싱 시간을 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 저항 변화 메모리 장치는, 메모리 셀에서 센싱된 데이터에 대응하는 센싱 전류를 증폭하는 제 1증폭부; 및 제 1증폭부에서 증폭된 센싱 전류를 저장하고, 증폭된 센싱 전류의 저장 동작시 전하를 증폭하는 제 2증폭부를 포함하는 것을 특징으로 한다.
디램과 같은 휘발성 메모리는 리프레쉬에 의해 전류가 소모되는데, 비휘발성 메모리 장치는 리프레쉬로 인한 전류가 소모되지 않는다. 이에 따라, 대용량 제품을 만들어도 실제 적으로 전류 소모가 증가하지 않는다. 따라서, 본 발명의 실시예에 따라 센싱 시간을 줄이는 경우 대용량 제품의 개발이 가능하게 된다.
이러한 본 발명은 저항 변화 메모리 장치에서 센싱 시간을 줄여 제품 경쟁력을 확보할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 종래의 저항 스위치 소자를 설명하기 위한 도면.
도 3은 종래의 ReRAM에서 시간에 따른 전류 값을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 멤리스터의 특성을 설명하기 위한 도면,
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 장치에 관한 회로도.
도 6은 도 5의 실시예에서 시간에 따른 전류 값을 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 멤리스터(MEMRISTOR)의 특성을 설명하기 위한 도면이다.
레지스터(resistor), 커패시터 (capacitor), 인덕터 (inductor)에 이어 4번째 전자회로 구성요소라 불리는 멤리스터(MEMRISTOR)는 메모리 저항(Memory resistor) 또는 저항성 메모리를 줄여서 붙인 이름이다.
이러한 멤리스터(MEMRISTOR)가 다른 회로 요소와 가장 큰 차이점은 이전의 정보에 대한 자료를 비휘발성으로 저장할 수 있다는 것이다. 즉, 멤리스터(MEMRISTOR)는 전류의 흐름에 따라 저항값이 변하는데, 변화된 저항값이 그대로 유지되는 특성을 갖는다.
저항변화 기억소자(ReRAM)는 제 1전극, 전이금속산화막 및 제 2전극이 차례로 적층 된 구조를 갖는다. 저항변화 기억소자(ReRAM)는 외부 전압을 박막에 인가함으로써 물질의 전기 저항을 변화시켜 그 저항 차이를 온/오프로 이용하는 비휘발성 기억소자이다.
이에 따라, (D)에서와 같이, 전압(Voltage)이 양의 방향으로 증가하면 전류가 일정 기울기로 상승하게 된다. 그리고, 전압이 임계 전압 이상이 되면, 전류(Current)가 급격히 상승하는 특성을 나타낸다.
이후에, 전압이 감소하면 전류가 일정한 기울기로 하강하게 된다. 그리고, 전압이 음의 방향으로 감소하면 전류가 일정 기울기로 감소하게 된다. 그리고, 전압이 임계 전압 이하가 되면, 전류가 급격히 상승하는 특성을 나타낸다. 이후에, 전압이 다시 증가하면 전류가 일정한 기울기로 상승하게 된다.
즉, 저항변화 기억소자(ReRAM)는 전이금속산화막(331)에 의해 멤리스터(MEMRISTOR) 특성을 갖게 되는데, 전압에 따라 전류가 급격히 증가하고 감소하게 되는 특성을 반복하게 된다.
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 장치의 회로도이다.
본 발명의 실시예는 메모리 셀 MC, 제 1증폭부(100) 및 제 2증폭부(200)를 포함한다.
여기서, 메모리 셀 MC은 메인 셀 C, 기준 셀 RC, 스위칭부 SW 및 기준 스위칭부 RSW를 포함한다.
그리고, 제 1증폭부(100)는 증폭기 A1와 스위칭부(110)를 포함한다.
증폭기 A1는 포지티브 단자를 통해 전압 V1이 인가되고, 네가티브 단자를 통해 메모리 셀 MC에서 센싱된 센싱전압이 인가된다. 그리고, 스위칭부(110)는 NMOS 트랜지스터 N1를 포함한다. NMOS 트랜지스터 N1는 증폭기 A1의 네가티브 단자와 노드 ND1 사이에 연결되어 게이트 단자가 증폭기 A1의 출력단과 연결된다.
또한, 제 2증폭부(200)는 증폭기 A2와, 스위칭부(210), 저장부(220)를 포함한다.
증폭기 A2는 포지티브 단자를 통해 전압 V2이 인가되고, 네가티브 단자를 통해 노드 ND1의 전압이 인가된다. 그리고, 스위칭부(210)는 PMOS 트랜지스터 P1를 포함한다. PMOS 트랜지스터 P1는 전원전압단과 노드 ND1 사이에 연결되어 게이트 단자가 증폭기 A2의 출력단과 연결된다. 저장부(220)는 전원전압단과 증폭기 A2의 출력단 사이에 연결된 커패시터 CAP를 포함한다.
이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.
메모리 셀 MC로부터 센싱된 센싱 전류는 제 1증폭부(100)에서 1차적으로 증폭되고 제 2증폭부(200)에서 2차 증폭되어 전체적인 센싱 시간을 줄일 수 있게 된다.
즉, 메인 셀 C로부터 센싱된 센싱 전압은 스위칭부 SW를 통해 제 1증폭부(100)에 출력된다. 또는, 기준 셀 RC로부터 센싱된 전압은 기준 스위칭부 RSW를 통해 제 1증폭부(100)에 출력된다.
이후에, 증폭기 A1는 전압 V1와 메모리 셀 MC에서 센싱된 센싱 전압을 비교 및 증폭한다.
이러한 증폭기 A1는 전압 V1을 기준으로 하여 메모리 셀 MC로부터 인가된 센싱 전압이 전압 V1 보다 높은 경우 하이 레벨을 출력한다. 반면에, 증폭기 A1는 전압 V1을 기준으로 하여 메모리 셀 MC로부터 인가된 센싱 전압이 전압 V1 보다 낮은 경우 로우 레벨을 출력한다.
NMOS 트랜지스터 N1는 증폭기 A1의 출력이 하이 레벨인 경우 턴 온 되어 센싱 전압을 노드 ND1에 출력한다. 반면에, NMOS 트랜지스터 N1는 증폭기 A1의 출력이 로우 레벨인 경우 턴 오프 상태를 유지하게 된다.
이어서, 증폭기 A2는 전압 V2와 노드 ND1의 전압을 비교 및 증폭한다.
즉, 증폭기 A2는 전압 V2을 기준으로 하여 노드 ND1로부터 인가된 전압이 전압 V2 보다 높은 경우 하이 레벨을 출력한다. 증폭기 A2로부터 출력된 전압은 커패시터 CAP에 저장되어, 커패시터 CAP에 저장되는 전하 값을 증폭시키도록 한다. 커패시터 CAP에 저장된 전압 레벨에 의해 PMOS 트랜지스터 P1에 흐르는 전류 레벨이 결정된다. 이는 커패시터 CAP에 전류를 저장하는 동작과 동일하다.
이때, PMOS 트랜지스터 P1는 증폭기 A2의 출력이 하이 레벨인 경우 턴 오프 상태를 유지하게 된다.
반면에, 증폭기 A2는 전압 V2을 기준으로 하여 노드 ND1로부터 인가된 전압이 전압 V2 보다 낮은 경우 로우 레벨을 출력한다. PMOS 트랜지스터 P1는 증폭기 A2의 출력이 로우 레벨인 경우 턴 온 되어 노드 ND1에 전류가 흐르게 된다.
다음에, 메모리 셀 MC을 통해 두 번째 전류 센싱 동작을 수행하고 제 1증폭부(100)에 의해 이를 노드 ND1에 전달하게 된다.
이때, PMOS 트랜지스터 P1에 흐르는 전류보다 두 번째 센싱된 전류가 크면 노드 ND1의 전압이 작아지게 된다. 반면에, PMOS 트랜지스터 P1에 흐르는 전류보다 두 번째 센싱된 전류가 작으면 노드 ND1의 전압이 커지게 된다.
ReRAM은 센싱 동작시 높은 저항값을 리드해야 하므로 센싱 시간이 길어질 수 있다. 이러한 센싱 시간은 저항과 커패시터의 특성에 의해 결정된다. 본 발명의 실시예에서는 커패시터 CAP에 의한 커패시턴스와 PMOS 트랜지스터 P1에 의한 저항을 조정하여 센싱 시간을 도 6의 T2 구간과 같이 줄일 수 있도록 한다.
즉, ReRAM은 동일한 센스앰프로 데이터를 두 번 리드 하는 동작이 필요한 경우가 있다. 첫 번째 데이터를 리드 하여 이를 저장부(220)에 저장하고, 두 번째 데이터를 리드 할 때 저장부(220)에 저장된 기존의 데이터와 두 번째 데이터를 비교하여 센싱하게 된다.
첫 번째 데이터를 리드하는 경우 커패시터 CAP의 전압 레벨이 일정해 질 때까지 시간이 필요하고, 이 시간이 (T2) 구간에 해당한다. 이후에, 도 6에서와 같이 두 번째 데이터에 따라 전압 레벨이 증가하거나 감소하게 된다.
이때, 제 1증폭부(100)에서 센싱된 첫 번째 데이터를 저장부(220)에 저장하는데 많은 시간이 걸릴 수 있으나, 본 발명의 실시예에서는 증폭기 A2를 통해 추가적인 센싱 동작을 수행하여 전체적인 센싱 시간을 줄일 수 있도록 한다. 즉, 증폭기 A2로부터 출력된 전압은 커패시터 CAP에 저장되어 전하가 차지(Charge) 되는 시간을 단축시킬 수 있도록 한다.

Claims (14)

  1. 메모리 셀에서 센싱된 데이터에 대응하는 센싱 전류를 증폭하는 제 1증폭부; 및
    상기 제 1증폭부에서 증폭된 센싱 전류를 저장하고, 상기 증폭된 센싱 전류의 저장 동작시 전하를 증폭하는 제 2증폭부를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 제 2증폭부는
    상기 증폭된 센싱 전류를 저장하는 저장부;
    전원전압 인가단과 상기 제 1증폭부의 출력단 사이에 연결되어 커패시터의 전하에 의해 제어되는 스위칭부; 및
    상기 제 1증폭부의 출력단의 전압과 기준전압을 비교 및 증폭하여 상기 커패시터에 출력하는 증폭기를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  3. 제 2항에 있어서, 상기 저장부는 상기 전원전압 인가단과 상기 증폭기의 출력단 사이에 연결된 상기 커패시터를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  4. 제 2항에 있어서, 상기 스위칭부는 상기 전원전압 인가단과 상기 제 1증폭부의 출력단 사이에 연결되어 게이트 단자가 상기 저장부, 상기 증폭기의 출력단과 연결된 트랜지스터를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  5. 제 4항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  6. 제 4항에 있어서, 상기 증폭기의 출력단자는 상기 트랜지스터의 게이트 단자 및 상기 저장부에 연결된 것을 특징으로 하는 저항 변화 메모리 장치.
  7. 제 1항에 있어서, 상기 저장부는 상기 메모리 셀에서 리드 된 첫 번째 데이터를 저장하는 것을 특징으로 하는 저항 변화 메모리 장치.
  8. 제 1항에 있어서, 상기 메모리 셀은 멤리스터 특성을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  9. 제 2항에 있어서, 상기 증폭기는 상기 출력단으로부터 인가된 전압이 상기 기준전압보다 높은 경우 상기 커패시터에 저장되는 전하 값을 증폭시키는 것을 특징으로 하는 저항 변화 메모리 장치.
  10. 제 9항에 있어서, 상기 스위칭부는 상기 출력단으로부터 인가된 전압이 상기 기준전압보다 높은 경우 턴 오프 상태를 유지하는 것을 특징으로 하는 저항 변화 메모리 장치.
  11. 제 2항에 있어서, 상기 출력단으로부터 인가된 전압이 상기 기준전압보다 낮은 경우 상기 스위칭부가 턴 온 되어 출력단의 전류가 조정되는 것을 특징으로 하는 저항 변화 메모리 장치.
  12. 제 2항에 있어서, 상기 스위칭부에 흐르는 전류보다 상기 메모리 셀을 통해 리드된 두 번째 데이터의 전류가 큰 경우 상기 출력단의 전압이 감소하는 것을 특징으로 하는 저항 변화 메모리 장치.
  13. 제 2항에 있어서, 상기 스위칭부에 흐르는 전류보다 상기 메모리 셀을 통해 리드된 두 번째 데이터의 전류가 작은 경우 상기 출력단의 전압이 증가하는 것을 특징으로 하는 저항 변화 메모리 장치.
  14. 제 1항에 있어서, 상기 제 1증폭부에서 증폭 동작이 이루어진 이후에 상기 제 2증폭부의 증폭 동작이 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
KR1020120076222A 2012-07-12 2012-07-12 저항 변화 메모리 장치 KR20140008865A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120076222A KR20140008865A (ko) 2012-07-12 2012-07-12 저항 변화 메모리 장치
US13/615,511 US9058871B2 (en) 2012-07-12 2012-09-13 Resistive random access memory(ReRAM) device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076222A KR20140008865A (ko) 2012-07-12 2012-07-12 저항 변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR20140008865A true KR20140008865A (ko) 2014-01-22

Family

ID=49114009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076222A KR20140008865A (ko) 2012-07-12 2012-07-12 저항 변화 메모리 장치

Country Status (2)

Country Link
US (1) US9058871B2 (ko)
KR (1) KR20140008865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200041768A (ko) * 2018-10-12 2020-04-22 한국과학기술연구원 오보닉 임계 스위치를 이용한 인공 뉴런 소자, 그것을 포함하는 인공 신경 칩 및 사용자 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019030B1 (en) * 2014-09-18 2015-04-28 King Fahd University Of Petroleum And Minerals Memristor-based emulator for use in digital modulation
ITUA20161468A1 (it) * 2016-03-08 2017-09-08 Milano Politecnico Dispositivo e metodo per generare numeri casuali
JP6765331B2 (ja) * 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
CN113948142B (zh) * 2020-07-16 2023-09-12 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
CN112731548B (zh) * 2021-01-18 2023-08-29 厦门汉印电子技术有限公司 光电对控制方法、装置、设备以及可读存储介质
US20230065446A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated logic and passive device structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778065B2 (en) 2008-02-29 2010-08-17 International Business Machines Corporation Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices
JP5127630B2 (ja) * 2008-08-20 2013-01-23 株式会社東芝 抵抗変化型メモリ
JP5060435B2 (ja) * 2008-09-04 2012-10-31 株式会社東芝 半導体記憶装置
JP2010079974A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 半導体記憶装置
KR20100059003A (ko) 2008-11-25 2010-06-04 삼성전자주식회사 고전압 톱니파 전류 드라이빙 회로 및 이를 포함하는 메모리 장치
JP4940260B2 (ja) * 2009-03-18 2012-05-30 株式会社東芝 抵抗変化型メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200041768A (ko) * 2018-10-12 2020-04-22 한국과학기술연구원 오보닉 임계 스위치를 이용한 인공 뉴런 소자, 그것을 포함하는 인공 신경 칩 및 사용자 장치
US11544541B2 (en) 2018-10-12 2023-01-03 Korea Institute Of Science And Technology Artificial neuron device using ovonic threshold switch, artificial neuron chip and user apparatus including the same

Also Published As

Publication number Publication date
US20130235647A1 (en) 2013-09-12
US9058871B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
US20220351775A1 (en) Memory Cells, Memory Cell Programming Methods, Memory Cell Reading Methods, Memory Cell Operating Methods, and Memory Devices
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
KR100682895B1 (ko) 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
KR20140008865A (ko) 저항 변화 메모리 장치
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
TWI754686B (zh) 用於非易失性記憶體裝置操作的方法、系統及裝置
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
US8767450B2 (en) Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
KR101068333B1 (ko) Ｒｆｉｄ 장치
US8064248B2 (en) 2T2R-1T1R mix mode phase change memory array
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US10388371B2 (en) Memory cell selector and method of operating memory cell
US20120025164A1 (en) Variable resistance memory with a select device
JP6014753B2 (ja) スイッチングデバイスの構造および方法
US20100284213A1 (en) Method of cross-point memory programming and related devices
US9093144B2 (en) Semiconductor memory device
JP5542222B2 (ja) 半導体装置及びその制御方法
Mehonic et al. Resistive switching in oxides
KR101101999B1 (ko) 저항 변화 메모리 장치
TWI822767B (zh) 用於記憶體位元單元之操作的方法、系統和裝置
CN110692100B (zh) 用于存储器设备操作的方法、系统和设备
TWI622159B (zh) 隨機存取記憶體結構
JP5236343B2 (ja) 半導体装置及びその制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid