CN110692100B - 用于存储器设备操作的方法、系统和设备 - Google Patents

用于存储器设备操作的方法、系统和设备 Download PDF

Info

Publication number
CN110692100B
CN110692100B CN201880035222.3A CN201880035222A CN110692100B CN 110692100 B CN110692100 B CN 110692100B CN 201880035222 A CN201880035222 A CN 201880035222A CN 110692100 B CN110692100 B CN 110692100B
Authority
CN
China
Prior art keywords
value state
state
bit
value
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880035222.3A
Other languages
English (en)
Other versions
CN110692100A (zh
Inventor
乔尔·桑顿·艾比
姆迪特·巴尔加瓦
艾伦·杰里米·贝克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN110692100A publication Critical patent/CN110692100A/zh
Application granted granted Critical
Publication of CN110692100B publication Critical patent/CN110692100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Semiconductor Memories (AREA)
  • Hardware Redundancy (AREA)

Abstract

本技术通常涉及用于存储器设备的操作的方法、系统和设备。在一个方面，可以将存储器阵列的部分的位位置置于第一值状态。可以确定在位位置置于第一值状态之后要写入位位置的值。然后，将位位置中所选择的位位置处的值从第一值状态改变为第二值状态，同时将位位置中其余未选择的位位置保持在第一值状态中，使得这些位位置存储或表示被确定要写入位位置的值。

Description

用于存储器设备操作的方法、系统和设备
技术领域
本技术通常涉及利用存储器设备。
背景技术
非易失性存储器是其中向设备供电的电源被移除之后存储器单元或元件不会丢失其状态的一类存储器。例如，最早的计算机存储器是非易失性的，它们由可在两个方向上磁化的铁氧体环制成。随着半导体技术向更高水平的小型化水平发展，铁氧体器件被更常见的易失性存储器所取代，例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。
一种类型的非易失性存储器，电可擦除可编程只读存储器(EEPROM)器件具有较大的单元面积，并且可能需要晶体管栅极上的大的电压(例如，从12.0到21.0伏)以进行写入或擦除。同样，擦除或写入时间通常约为几十微秒。EEPROM的一个限制因素是，擦除/写入周期的数量限制在不超过600,000次(或105-106的量级)。半导体工业通过对存储器阵列进行分区使得可以在被称为闪存设备的EEPROM中一次擦除“页面”(例如，子阵列)，来消除EEPROM与非易失性晶体管之间的旁通栅极开关晶体管的需求。在闪存设备中，为了速度和更高的位密度，牺牲了保持随机访问(擦除/写入单个位)的能力。
近来，FeRAM(铁电RAM)已经提供了低功率、相对高的写入/读取速度以及超过100亿次的读取/写入周期的耐久性。类似地，磁存储器(MRAM)提供了较高的写入/读取速度和耐久性，但具有较高的成本溢价和较高的功耗。例如，这些技术都无法达到闪存设备的密度。这样，闪存仍然是非易失性存储器的首选。然而，普遍认识到，闪存技术可能难以在65纳米(nm)以下扩展；因此，积极地寻求能够缩小尺寸的新型非易失性存储器设备。
考虑用于替换闪存设备的技术包括了基于表现出与材料的相变相关的电阻变化(至少部分地由晶体结构中的原子的长距离排序确定)的某些材料的存储器。在一种称为相变存储器(PCM/PCRAM)设备的可变电阻存储器中，随着存储器元件短暂地熔化然后冷却至导电晶体状态或非导电非晶状态，电阻发生变化。典型的材料各不相同，并且可能包括GeSbTe，其中Sb和Te可以与元素周期表中具有相同或相似特性的其他元素交换。但是，这些基于电阻的存储器尚未证明在商业上有用，因为它们在导电状态和绝缘状态之间的转变取决于物理结构现象(例如，在高达600摄氏度的温度下熔化)并返回到固态状态，在许多应用程序中针对有用的存储器无法充分控制固态状态。
另一可变电阻存储器类别包括响应于初始高“形成”电压和电流以激活可变电阻功能的材料。这些材料可以包括例如具有不同化学计量的x、y、z和的PrxCayMnzO3；过渡金属氧化物(例如CuO、CoO、VOx、NiO、TiO2、Ta2O5)；和一些钙钛矿(例如Cr；SrTiO3)。存在这些存储器类型中的几种，并且属于电阻式RAM(ReRAM)或导电桥式RAMS(CBRAM)分类，以将它们与硫族化物类型存储器区分开。据推测，这些RAM中的电阻切换至少部分地是由于通过电铸工艺形成狭窄的导电路径或连接顶部和底部导电端子的细丝，尽管这种导电细丝的存在仍然是争议问题。由于ReRAM/CBRAM的操作可能与温度密切相关，因此ReRAM/CBRAM中的电阻切换机制也可能与温度高度相关。另外，当细丝的形成和移动是随机的时，这些系统可以随机地操作。其他类型的ReRAM/CBRAM也可能表现出不稳定的质量。此外，ReRAM/CBRAM中的电阻切换会在许多存储器周期内趋于疲劳。即，在多次改变存储器状态之后，导电状态和绝缘状态之间的电阻差可能会显着变化。在商用存储器设备中，这种改变可能会使存储器超出规格，并使其无法使用。
发明内容
简而言之，特定的实施方式旨在提供一种方法，包括：将存储器阵列的部分的位位置置于第一值状态；确定在将所述位位置置于所述第一值状态之后要写入所述位位置的值；以及将所述位位置中所选择的位位置的值状态从所述第一值状态改变为第二值状态，同时将所述位位置中其余未选择的位位置保持在所述第一值状态，使得所述位位置存储或表示被确定要写入所述位位置的值。
另一特定实施方式旨在提供一种设备，该设备包括：存储器阵列；以及存储器控制器，其被配置为启动至少将值状态写入所述存储器的可寻址部分的操作：将存储器阵列的部分的位位置置于第一值状态；确定在将所述位位置置于所述第一值状态之后要写入所述位位置的值；以及将所述位位置中所选择的位位置的值状态从所述第一值状态改变为第二值状态，同时将所述位位置中其余未选择的位位置保持在所述第一值状态，使得所述位位置存储或表示被确定要写入所述位位置的值。
应理解，前述实施方式仅仅是示例实施方式，并且所要求保护的主题不必限于这些示例实施方式的任何特定方面。
附图说明
在说明书的结论部分中特别指出并明确要求了保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读，参考以下详细描述而最好地理解，其中：
图1A示出了根据实施例的CES元件的电流密度相对电压分布的示图；
图1B是根据实施例的CES元件的等效电路的示意图；
图2是根据实施例的计算设备的示意图；
图3是示出根据实施例的计算平台的操作的图；
图4是根据实施例的影响存储器阵列的一部分的值状态的过程的流程图。
图5A至图5C示出根据实施例的存储器阵列的部分的内容的改变；
图6是根据实施例的存储器电路的示意图；以及
图7A和7B是根据特定实施例的用于位单元的替代架构的示意图。
具体实施例
在以下的详细描述中参考了形成描述的一部分的附图，其中相同的附图标记始终表示相应的和/或类似的相似部件。应当理解，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些方面的尺寸可能相对于其他方面被夸大。另外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的提及是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，设备权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进附图的讨论，并不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本公开的特定实施例并入了相关电子材料(CEM)以形成相关电子开关(CES)元件。在这种情况下，CES元件可以展现出快速的导体/绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器(PCM)器件中DE晶态/非晶态，或在电阻性RAM器件中的细丝形成和导电，如上所述)来实现。在一个实施例中，CEM元件中的快速的导体/绝缘体转变可响应于量子力学现象，熔化/凝固或细丝形成相反。CEM存储器器件中的导电状态和绝缘状态之间的这种量子力学转变可以从几个方面中的任何一个方面理解。
可以根据莫特(Motto)转变来理解CES元件在绝缘状态和导电状态之间的量子力学转变。在莫特转变中，如果发生莫特转变条件，则材料可以从绝缘状态切换到导电状态。可以通过条件(nc)1/3a≈0.26定义标准，其中nc表示电子浓度，并且“a”表示玻尔(Bohr)半径。如果达到临界载流子浓度，使得满足莫特标准，则可能发生莫特转变，状态可能从高电阻/电容变为低电阻/电容。
可以通过电子的局域化来控制莫特转变。当载流子被局域化时，电子之间的强库仑相互作用会分裂材料的带，从而形成绝缘体。如果电子不再被局域化，则弱库仑相互作用可能主导带分裂，从而留下金属(导电)带。有时这被解释为“拥挤的电梯”现象。虽然电梯中只有几个人，但是这些人可以轻松地走动，这类似于导电状态。另一方面，当电梯达到一定的人群集中度时，乘客不能再移动，这类似于绝缘状态。但是，应当理解，为说明目的提供的这种经典解释，就像对量子现象的所有经典解释一样，仅仅是不完整的类比，并且所要求保护的主题在这方面不受限制。
电阻切换集成电路存储器可以包括：电阻切换存储器单元，其包括CES元件；写入电路，用于根据提供给存储器单元的信号将电阻切换存储器单元置于第一电阻状态或第二电阻状态，其中，CES元件的阻抗在第二阻抗状态下比在所述第一阻抗状态下高；以及读取电路，用于感测存储器单元的状态并提供与所感测到的存储器单元的状态相对应的电信号。在特定实施方式中，CES元件可以响应于CES元件的大部分体积中的莫特转变来切换电阻状态。在一个实施例中，CES元件可以包括选自包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、钇和锌(可能与阳离子有关，诸如氧或其他类型的配体)的组的材料或其组合。
在特定实施例中，CES元件可以形成为“CEM随机存取存储器(CeRAM)”器件。在这种情况下，CeRAM器件包括可以利用量子力学的莫特转变至少部分地基于至少一部分材料在导电状态和绝缘状态之间的转变而可以在多个预定的可检测存储器状态之间或之中转变的材料。在这种情况下，“存储器状态”是指存储器设备的可检测状态，其指示值、符号、参数或条件等。在一种特定实施方式中，如下所述，可以至少部分地基于在读取操作中在存储器设备的端子上检测到的信号来检测存储器设备的存储器状态。在另一特定实施方式中，如下所述，可以通过在“写操作”中跨存储器设备的端子施加一个或多个信号，将存储器设备置于特定存储器状态以表示或存储特定值、符号或参数。
在特定实施方式中，CES元件可以包括夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，材料可以在前述的导电和绝缘存储器状态之间转变。如在下面的特定示例实施方式中所讨论的，可以通过在具有电压V重置和电流I重置的端子上施加第一编程信号，将夹在导电端子之间的CES元件的材料置于绝缘或高阻抗存储器状态，或者通过在具有电压V设置和电流I设置的端子上施加第二编程信号来置于导电或低阻抗存储器状态。在这种情况下，应当理解，诸如“导电或低阻抗”存储器状态和“绝缘或高阻抗”存储器状态的术语是相对术语，并且不特定于阻抗或导电的任何特定量或值。例如，当存储器设备处于被称为绝缘或高阻抗存储器状态的第一存储器状态时，在一个实施例中，该存储器设备的导电性比处于被称为导电和低阻抗存储器状态的第二存储器状态的存储器设备的导电性低(或更绝缘)。此外，如以下参照特定实施方式所讨论的，CES元件可以被置于两个或多个不同且可区分的低阻抗或导电状态中的任何一个中。
在特定实施方式中，CeRAM存储器单元可以包括形成在半导体上的金属/CEM/金属(M/CEM/M)堆叠。这种M/CEM/M堆叠可以例如形成在二极管上。在示例、实施方式中，这种二极管可以选自由结二极管和肖特基二极管组成的组中。在这种情况下，应当理解，“金属”是指导体，即，任何起金属作用的材料例如包括多晶硅或掺杂的半导体。
图1A示出了根据实施例的CES元件的电流密度相对于端子(未示出)两端的电压的分布图。至少部分地基于施加到CES元件的端子的电压(例如，在写操作中)，CES元件可以被置于导电状态或绝缘状态。例如，电压V设置和电流密度J设置的施加可以将CES元件置于导电存储器状态，电压V重置和电流密度J重置的施加可以将CES元件置于绝缘存储器状态。在将CES元件置于绝缘状态或导电状态之后，可以通过施加电压V读取(例如，在读取操作中)并检测在CeRAM器件的端子处的电流或电流密度来检测CES元件的特定状态。
根据实施例，图1的CES元件可以包括任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实施方式中，CES元件可以由切换材料形成，诸如氧化镍、氧化钴、氧化铁、氧化钛钇和钙钛矿(诸如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙和锰酸镨镧的锰酸盐族等)。特别地，掺入具有不完整d和f轨道壳层的元素的氧化物可以展现出足够的阻抗切换特性以用于CES元件。在实施例中，可以在没有电铸的情况下制备CES元件。在不背离所要求保护的主题的情况下，其他实施方式可以采用其他过渡金属化合物。例如，在不背离所要求保护的主题的情况下，可以使用{M(chxn)2Br}Br2(其中M可以包含Pt，Pd或Ni并且chxn包含1R，2R-环己二胺)，并且可以使用其他这样的金属配合物。
在一个实施例中，图1A的CES元件可包括为TMO金属氧化物可变电阻材料的材料，尽管应当理解，这些材料仅是示例性的，并不旨在限制要求保护的主题。特定实施方式也可以采用其他可变电阻材料。氧化镍NiO被公开为一种特定的TMO。本文讨论的NiO材料可以掺杂有外源配体，其可以稳定可变电阻特性。特别地，本文公开的NiO可变电阻材料可以包括含碳的配体，其可以由NiO(Cx)表示。在此，本领域技术人员可以简单地通过平衡化合价来确定任何特定的含碳配体以及含碳配体与NiO的任何特定组合的x值。在另一特定示例中，掺杂有外源配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，并且x表示一个单元的NiO的配体的单元数。本领域技术人员可以简单地通过平衡化合价来确定任何特定配体以及配体与NiO或任何其他过渡金属的任何特定组合的x值。
如果施加了足够的偏压(例如，超过带分裂电位)并且满足了上述莫特条件(注入的电子空穴＝切换区域中的电子)，则CES元件可能经由莫特转变会迅速从导电状态切换到绝缘体状态。这可能发生在图1A的分布图的的点108处。在该点，电子不再被屏蔽并被局域化。这种相关性可导致强电子到电子相互作用电位，其分裂带以形成绝缘体。当CES元件仍处于绝缘状态时，通过电子空穴的传输可产生电流。如果跨CES元件的端子施加足够的偏压，则可以金属-绝缘体-金属(MIM)器件的势垒上方将电子注入到MIM二极管中。如果注入了足够的电子，并且跨端子施加了足够的电势以将CES元件置于特定的低阻抗或导电状态，则电子的增加可以屏蔽电子并去除电子的局域化，这可使形成金属的带分裂电势崩溃。
根据实施例，CES元件中的电流可以通过外部施加的可以至少部分地基于外部施加的电流确定的“顺应性(compliance)”条件来控制以将CES元件置于导电或低阻抗状态，该外部电流在写操作期间可被限制。该外部施加的顺应性电流还可以为随后的重置操作设置电流密度的条件，以将CES元件置于置于高阻抗或绝缘状态。如图1A的特定实施方式中所示，可以在点116处的写操作期间施加电流密度J顺应性以将CES元件置于导电或低阻抗状态，并且可以确定在随后的写操作中将CES元件置于高阻抗状态或绝缘状态的顺应性条件。如图所示，随后通过在点108处的电压V重置处施加电流密度J重置≥J顺应性，可以将CES元件置于绝缘或高阻抗状态，在该点108处，J顺应性是外部施加的。
因此，顺应性可以在CES元件中设置多个电子，其可以被用于莫特转变的空穴“捕获”。换句话说，在写操作中施加的用以将CES元件置于导电存储器状态的电流可以确定要注入CES元件的空穴的数量以用于随后将CES元件转变到绝缘存储器状态。
如上所述，重置条件可响应于点108处的莫特转变而发生。如上所述，这种莫特转变可在CES元件中电子的浓度n等于电子空穴的浓度P的条件下发生。该条件可以根据表达式(1)建模如下：
其中，λTF是托马斯费米屏蔽长度(Thomas Fermi screeninglength)，并且C是常数。
根据实施例，响应于从跨CES元件的端子施加的电压信号注入空穴，可存在图1A中所示的分布图的区域104中的电流或电流密度。这里，当跨CES元件的端子施加临界电压VMI时，空穴的注入可以满足用于在电流IMI处的导电状态到绝缘状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
其中Q(VMI)对应于带电注入(空穴或电子)并且是施加的电压的函数。注入电子空穴以实现莫特转变可发生于带间并且响应于临界电压VMI和临界电流IMI。通过根据表达式(1)使电子浓度n等于通过表达式(2)中的IMI注入的空穴引起莫特转变的电荷浓度，这样的临界电压VMI对托马斯费米屏蔽长度λTF的依赖性可根据表达式(3)被建模如下：
其中ACES是CES元件的横截面积；并且J重置(VMI)可表示在临界电压VMI处被施加到CES元件的通过CES元件的电流密度，该临界电压VMI可将CES器件置于绝缘状态。
根据实施例，通过注入足够数量的电子以满足莫特转变标准，可以将CES元件置于导电存储器状态(例如，通过从绝缘存储器状态转变)。
在将CES转变为导电存储器状态时，由于已经注入了足够的电子，并且跨CES元件的端子的电势克服了临界切换电势(例如V设置)，因此注入的电子开始屏蔽和使双占据电子非局域化，从而反转歧化反应并消除带隙。用于在使得能够转变到导电存储器状态的临界电压VIM下将CES转变到导电存储器状态的电流密度J设置(VIM)可以根据表达式(4)来表达：
Q(VIM)＝qn(VIM)
其中，aB是玻尔半径。
根据实施例，可以将用于在读取操作中检测CES元件的阻抗状态的“读取窗口”102设置为在CES元件处于绝缘状态时图1A的分布图的部分106与在CES元件在读取电压V读取处于导电状态时图1A的分布图的部分104之间的差。在特定实施方式中，读取窗口102可以用于确定构成CES元件的材料的托马斯费米屏蔽长度λTF。例如，在电压V重置下，电流密度J重置和J设置可以根据表达式(5)如下相关：
在另一实施例中，可以将用于在写入操作中将CES元件置于绝缘或导电存储器状态的“写入窗口”110设置为V重置(在J重置处)和V设置(在J设置处)之间的差。建立|V设置|>|V重置|使得能够在导电状态和绝缘状态之间切换。V重置可以约处于由相关引起的带分裂电位，并且V设置可以约是频带分裂电位的两倍。在特定实施方式中，可以至少部分地基于CES元件的材料和掺杂来确定写入窗口110的大小。
CES元件中从高电阻/电容到低电阻/电容的转变可以由CES元件的单一阻抗表示。图1B描绘了示例可变阻抗器件(诸如CES元件)(诸如可变阻抗器件124)的等效电路的示意图。如上所述，可变阻抗器件124可以包括可变电阻和可变电容两者的特性。例如，在实施例中，用于可变阻抗器件的等效电路可以包括与诸如可变电容器128的可变电容器并联的诸如可变电阻器126的可变电阻器。当然，尽管在图1B中描述了可变电阻器126和可变电阻器126包括分立组件，但是可变阻抗器件(例如可变阻抗器件124)可以包括基本上均质的CEM元件，其中，CEM元件包括可变电容和可变电阻的特性。表1列出了示例可变阻抗器件(例如可变阻抗器件100)的示例真值表。
电阻 电容 阻抗
R高(V施加) C高(V施加) Z高(V施加)
R低(V施加) C低(V施加)～0 Zl低(V施加)
表1
在图1A的CES元件的特定实施方式方式中，可以将CES元件置于两种不同的阻抗状态中的任一种：响应于设置操作的低阻抗或导电状态，以及响应于重置操作的高阻抗或绝缘状态。
使用设置或重置操作将CES元件置于特定阻抗状态的写操作通常需要将编程信号施加到CES元件的端子上，以施加电压和电流。因此，在试图将值写入CeRAM存储器阵列的一部分中时，表示CeRAM存储器阵列的一部分中的位值的每个CES元件可能消耗增量的能量。在某些实施方式中，例如在由电池供电的小型计算器件(例如，物联网(IoT)器件)中，这种增量的能量可以耗尽存储在电池中的能量。
根据实施例，为了在存储阵列的一部分(例如，具有连续位的存储阵列的字节、字或其他部分)中表达值，可以执行设置和重置操作以将特定位置于特定值状态(例如，使得各个位表示逻辑值或数字值“0”或“1”)。例如，可以将设置操作应用于存储器阵列中的某些特定位以赋予值状态“1”，并且可以将重置操作应用于存储器阵列中的其他特定位以赋予值状态“0”。在一个特定实施方式中，用于在存储器阵列的一部分中表达值的操作(例如，某些位的值为“0”，而其他位的值为“1”)可以包括第一阶段，以应用操作将选择的位处于第一值状态(例如，将设置操作应用于所选择的位以表示值状态“1”)，随后是第二阶段，以应用操作将其他未选择的位置于第二值状态(例如，应用重置操作以将未选择的位表示值“0”)。例如，可以在第二阶段中屏蔽在第一阶段中被选择为置于第一值状态中的位，以将其余位置于第二值状态。
根据实施例，小型电池供电的计算设备可以包括能够捕获可再生能量以在某些条件下对电池充电的设备。例如，小型电池供电的计算设备可以包括一个或多个太阳能电池、小型风力发电机等，以提供电能用于在“能量丰富”条件(例如，有风和阳光)期间为电池充电，以在“能量匮乏”或“能量短缺”条件(例如，没有风和阳光可用于为设备供电或给电池充电)期间进行操作而使用/放电。
除其他之外，特定实施例旨在在能量匮乏或能量短缺条件期间减少计算设备处的能量消耗。在一个特定实施方式中，可以在能量丰富的条件(例如，存在用于消耗或用于给电池充电的可再生能源)期间，将计算设备的存储器阵列的一部分的位位置置于第一值状态。为了在随后的能量短缺条件期间表示存储器的该部分中的特定值，可以将存储器的该部分中位位置中所选择的位位置从第一值状态改变为第二值状态，同时保持位位置中其余未选择的位位置于第一值状态。这里，为了表示存储器阵列的该部分中的特定值，不需要将编程信号施加到位位置中未选择的位位置，因为它们将保持在第一值状态。这可以减少在能量短缺条件期间消耗表示存储器阵列的该部分中的特定值的能量。
此外，所描述的特定实施例还可以通过在确定特定值之后将表示特定值的操作减少为单相来显着减少在存储器阵列的一部分中表示特定值的时间。这里，通过在确定要在存储器阵列的该部分中表示的特定值之前将存储器阵列的一部分的位位置置于第一值状态(例如，通过对置于“1”值状态的位位置执行设置操作)，在确定特定值之后仅需要单个相位即可将所选择的位位置置于第二值状态(例如，通过对处于“0”值状态的选择的位位置执行重置操作)。
图2是根据实施例的计算设备200的示意图。处理器/控制器204可以执行处理或过程(例如，在计算机可读指令的控制下)以执行各种任务，包括例如将值存储在存储器阵列208的可寻址部分中或从中读取值。在特定实施方式中，处理器/控制器204可以根据预定接口通过总线202与存储器控制器206通信。处理器/控制器204可以向存储器控制器206提供命令(例如，指定物理存储器地址)以将值写入存储器阵列208的可寻址部分或从存储器阵列208的可寻址部分读取值。
存储器阵列208可包括一个或多个易失性或非易失性存储器设备，包括例如包括如上所述的CES元件的存储器阵列。处理器/控制器204、存储器控制器206和存储器阵列208可以形成为单独的组件或与未示出的其他组件(例如，传感器、用户界面、I/O设备或可再生能源收集设备)一起集成在片上系统(SoC)中。此外，处理器/控制器204、存储器控制器206和存储器阵列208可以由几种不同的处理技术中的任何一种形成，包括例如上述的CEM处理和互补金属氧化物半导体(CMOS)处理。
图3是示出诸如上述计算设备200的计算设备的操作的图。在示例实施方式中，如图3中所示的操作可以被计算设备在如上文所述的能量匮乏条件或能量丰富条件期间操作而执行。在当前示出的实施例中，可以执行计算(例如，通过处理器/控制器204)以确定要存储或表示在存储器阵列的一部分中(例如，在存储器阵列208中以一个或多个字节、字或块)的一个或多个值。这样的计算可以包括例如用于处理和记录传感器测量值而执行的计算或者响应于在用户界面处接收到的输入而执行的计算等。如图所示，该计算可以在时刻t2完成。在时刻t2完成计算之前，可以在时刻t2完成操作之前，对存储器阵列的一部分的位位置执行操作以在时刻t1将位位置置于特定值状态。
下面表2示出了根据图3的示例实施例的存储器阵列的一部分中的位位置的值状态。为了简化说明，存储器阵列的特定部分包括8位字节。但是，应该理解，在其他实施例中，特定部分可以包括字(例如16位到64位字)或块，或者是存储器阵列中可为操作寻址的任何其他部分。如图所示，在时刻t1，位位置被统一置于值状态“1”。如图3所示，这可以通过对位位置执行设置操作来执行。在其他实施例中，在不背离所要求保护的主题的情况下，可以使用重置操作在时刻t1将存储器阵列的该部分中的位位置统一地置于“0”的值状态。在时刻t2完成的计算可以确定在存储器阵列的该部分中表示为“11010111”的值。这里，可以仅通过将位位置2和4的值状态从“1”改变为“0”而其他剩余位位置的值表示为“1”，在时刻t1的存储器阵列的该部分的位位置处的值状态(表示“11111111”)可以被改变为表示所计算的值的值状态。
位位置 时刻t1的值状态 时刻t3的值状态
0 1 1
1 1 1
2 1 0
3 1 1
4 1 0
5 1 1
6 1 1
7 1 1
表2
在特定情况下，可以在能量丰富条件期间执行在时刻t1将存储器阵列的一部分的位位置均匀地置于特定第一值状态的操作，而在能量匮乏条件期间可以执行在时刻t3完成的将选择的位位置置于第二值状态的操作。这里，在表2所示的特定示例中，在时刻t3仅将位位置2和4的值状态从“1”改变为“0”，才能减少能量匮乏条件期间的电池消耗，以存储在时刻t2完成计算所得的值。
如上所述，特定实施例可以在对该部分中的位位置进行操作的两个阶段中，在存储器的一部分中表示期望值：将所选择的位位置置于第一值状态的第一阶段(例如，设置操作)，随后是将未选择的位置于第二值状态(例如，对未选择的位位置进行设置操作)的第二阶段。在t1处(并且在时刻t2完成计算之前)将存储器阵列的一部分的位位置统一置于特定的第一值状态可以使存储器阵列的一部分的位位置置于值状态以在时刻t2处完成计算的单相之后表示期望的状态。如果在时刻t2完成计算之前没有将位位置统一置于特定的值状态，并且在时刻t2完成计算时没有开始两阶段操作，则直到在时刻t4完成重置操作之前，存储器阵列的一部分才表示期望的值。
图4是根据实施例的影响存储器阵列的一部分的值状态的处理的流程图。在特定的实施方式中，可以由存储器控制器206结合存储器阵列208来执行图4的处理。块402可以包括将存储器阵列的一部分的位位置置于第一值状态。如图图3和表2的特定示例所示，块402可以包括对位位置执行设置操作以将位位置统一置于值状态“1”。如上所述，替代实施方式可以包括对位位置执行重置操作以将位位置统一置于值状态“0”的块402。
块404可包括在块402中将位位置置于第一值状态之后确定要写入到存储器阵列的位位置(或由其表示)的值。块404可包括例如在存储器控制器206处接收到来自处理器/控制器204的命令，以将一个或多个值存储在存储器阵列208的特定可寻址部分中。例如，在处理器/控制器204处的计算完成之后，可以发生块404。
块406可以包括改变存储器阵列的一部分中的特定选择的位位置的值状态，同时将位位置中其余未选择的位位置保持在第一值状态。在表2的特定示例中，块406可包括将位位置2和4的值状态从“1”改变为“0”，而其他剩余位位置的值状态保持在“1”。在一个特定实施方式中，块406可以包括对存储器阵列的该部分中的位位置执行写入操作，同时屏蔽未选择的位位置(例如，表2的特定示例的位位置0、1、3、5、6和7)，使得屏蔽的未选择的位位置的值状态不改变。
在特定实施方式中，存储器阵列的各部分可以与指示该部分的状态的元数据相关联，该状态表示感兴趣的值或具有统一地置于特定值状态的位位置(例如，具有统一值状态“1”或统一值状态“0”)。具有统一地置于单个特定值状态的位位置的存储阵列的一部分可以被标识为“休眠”。例如，可以通过在如上所述的能量丰富条件期间对存储器阵列的一部分中的所有位位置应用设置操作或重置操作来将存储器阵列的一部分置于休眠状态。图5A至图5B示出了包括与字状态相关联的字(例如，16位至64位字部分)的存储器阵列的部分为“1”，以指示关联的存储器部分处于休眠状态，而“0”指示关联的存储器部分表示先前存储在关联的存储器部分中的预期值(例如，作为在块406处执行的动作的结果)。图5A示出了处于休眠状态的存储器阵列中的七个可寻址字的状态。图5A可以表示在制造中形成的处于初始化状态的字的状态。图5B示出了存储器阵列的五个部分已经被改变以将值表示为字值w0至w4(例如，如参考块406所描述的，在由命令发起的将位位置中所选择的位位置从第一值状态改变为第二值状态之后，同时保持未选择的位位置处于第一值状态)。由存储阵列的特定部分表示的字值w2可能不再是期望的或必要的，因此，可能希望将来存储不同的字值。这里，字值w2可以被识别为“脏”。根据实施例，可以对存储字值w4的存储器阵列部分进行后续操作，以使存储器阵列部分返回到休眠状态(例如，如参考块402所述将存储器阵列部分的位位置置于第一值状态)，以提供如图5C所示的存储器阵列的部分。根据实施例，可以在能量丰富的条件下执行将存储器阵列部分返回到休眠状态的这种操作，从而减少电池消耗。
图6是根据实施例的存储器电路的示意图。位单元电路600可以包括一个或多个包括CES元件的存储器元件(例如，非易失性存储器元件)。在这种情况中，“位单元”或“位单元电路”在本文中包括能够将值、符号或参数表示为状态的电路或电路的一部分。例如，位单元可以包括能够将值、符号或参数表示为存储器设备的存储器状态的一个或多个存储器设备。在特定实施方式中，位单元可以将值、符号或参数表示为单个位或多个位。在特定实施方式中，存储器阵列208可由如本文中所描述的多个位单元电路600形成。
根据实施例，位单元电路600可以包括具有与以上结合图1A所讨论的CES元件的行为类似的行为的存储器元件。例如，通过独立地控制在“写入操作”中跨存储器元件的端子施加的电压和电流，可以将位单元600中的存储器元件置于特定的存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)。如以下在特定实施方式中所讨论的，可以通过施加信号来执行这样的写操作，该信号被控制为跨存储器设备的端子提供临界电流和电压，以将存储器设备置于特定的存储器状态。在另一实施例中，可以通过响应于信号PRN的电压下降关闭晶体管M0来预充电位线BL以将位线BL与电压RVDD＝0.4V连接，来在“读取操作”中检测或感测位单元600中的存储器元件的存储器状态。晶体管M0随后可以响应于信号PRN的电压的增加而打开，随后响应于信号RD_Col_Sel的电压的增加而使晶体管M3关闭，以将位线BL连接到感测电路603。在这种情况下，“位线”包括可连接到存储器元件的至少一个端子的导体，该导体可在写操作期间发送改变该存储器元件的存储器状态的信号，或者在读取操作期间发送指示该存储器元件的当前存储器状态的信号。感测电路603可以在读取操作中基于从位线BL通过晶体管M3的电流或电压的大小来检测位单元600中的存储元件的存储器状态。输出信号可以具有指示位单元600的当前存储器状态的电压(例如，作为“1”、“0”或其他符号)。在读取操作的一个实施例中，为了检测存储元件的当前存储器状态，可以控制在位单元600中跨存储器元件的端子施加的信号的电压，以便不会可检测地改变存储器元件的当前存储器状态。
图7A和7B旨在提供包括CES器件或元件以存储特定存储器状态作为阻抗状态的位单元电路的具体实施方式。在特定实施方式中，存储器阵列208可以由多个位单元电路形成，如图7A和7B所示。虽然以下描述提供了CeRAM器件或非易失性存储元件作为位单元中能够维持存储器状态的器件的特定示例，但应理解，这些仅是示例实施方式。例如，应该认识到，适合于非易失性存储器设备或CeRAM设备以外的目的的CES可用于在随后的读取操作中可检测到的写入操作中存储特定的存储器状态(例如，两个或多个导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)，并且所要求保护的主题不限于CeRAM或非易失性存储器件的实施方式。因此，图7A和图7B中所示的CES的位单元实施方式应被仅视为CES的示例实施方式，并且在不背离所要求保护的主题的情况下，可以不同地应用本公开的各方面。
如以上在图1A中指出的，可以基于施加到位线BL的特定电压和电流来改变或确定位单元700中的CES元件的存储器状态。例如，向具有电压V重置和足够的电流I重置的位线BL提供信号可以将位单元700的CES元件置于绝缘或高阻抗存储器状态。同样，向具有电压V设置和足够的电流I设置的位线BL提供信号可以将位单元700的CES元件置于导电或低阻抗存储器状态。如从图1A可以看出，虽然电压V设置的大小大于电压V重置的大小，但是电流I设置的大小小于电流I重置的大小。
在本文中结合写入电路702执行的写入操作被描述为通过将“编程信号”施加到多个预定存储器设备的端子来将诸如CES元件的存储器设备置于多个预定存储器状态的特定存储器状态的特定过程。预定存储器状态中的特定存储器状态可以对应于要施加到存储器设备的特定电压电平(例如，V设置和V重置)。类似地，预定存储器状态中的特定状态可以对应于要施加到存储器设备的特定电流水平(例如，I设置和I重置)。因此，在特定实施例中，可以控制在写入操作中将CES元件置于特定存储器状态的编程信号具有与特定存储器状态相对应的特定电压电平和电流。
如下面的特定实施方式中所述，可以至少部分地基于数据信号在信号选择电路处选择具有用于编程信号的电压电平的电压信号，以将存储器器件置于预定存储器状态。连接到信号选择电路的导电元件可以至少部分地基于数据信号，以与预定存储器状态相对应的电流水平将电压信号选择性地连接到存储器设备或从存储器设备断开电压信号。在这种情况下，“导电元件”包括能够允许电流在两个节点之间通过的电路元件。在特定实施方式中，导电元件可以至少部分地基于特定条件来改变被允许在节点之间通过的电流。下文描述的特定实施方式采用FET作为导电元件，以至少部分地基于施加到栅极端子的电压来允许电流在源极端子和漏极端子之间通过。然而，应当理解，其他类型的器件，例如双极型晶体管、二极管、可变电阻器等也可以用作导电元件，并且所要求保护的主题在这方面不受限制。在这种情况下，具有第一和第二端子的导电元件可以通过在第一和第二端子之间提供对于特定信号具有非常小的或可忽略的阻抗的导电路径来“连接”第一和第二端子。在一个特定的示例实施方式中，导电元件可以至少部分地基于被提供给导电元件的第三端子的信号(例如，基于施加到第三端子的电压或电流)来改变第一端子与第二端子之间的阻抗。在一个实施例中，导电元件可以响应于在第三端子上提供的信号而“关闭”以由此连接第一端子和第二端子。同样，导电元件可以响应于在第三端子上提供的不同信号而“打开”从而断开第一端子和第二端子。在一个实施例中，处于打开状态的导电元件可以通过去除或破坏电路的第一部分与第二部分之间的导电路径来将电路的第一部分与电路的第二部分隔离。在另一个实施例中，导电元件可以基于提供给第三端子的信号在打开状态和关闭状态之间改变第一端子和第二端子之间的阻抗。
图7A和图7B的特定示例实施方式结合图6中的示例实施方式可以能够在读取操作期间向非易失性存储器元件或CES的端子提供读取电压信号。这里，信号Wrt_Col_SeIN可以在读取操作期间被降低以关闭FET M4并将读取电压信号连接到位线BL(除了在写入操作期间被降低以将编程信号连接到位线BL)。在替代实施方式中(如下所述)，可以在位单元600处局部地产生读取电压，以在读取操作期间将其提供给存储器元件的端子。在这种情况下，可以在读取操作期间升高信号Wrt_Col_SeIN，以打开FET M4信号并将写入电路与位线BL断开。
图7A和7B是根据特定实施例的用于位单元的替代架构的示意图。在读取操作的特定实施方式方式中，可以响应于字线上的电压信号，通过第一导电元件将位线连接到非易失性存储器(NVM)元件的端子。如以上指出的，“非易失性存储器”包括集成电路器件，其中存储单元或元件在提供给设备的电源被移除后保持其存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)。在这种情况下，“字线”包括导体，该导体用于传输信号以选择要在读取操作或写入操作中访问的特定位单元或位单元的组。在特定实例实施方式中，可在读取或写入操作期间升高或降低字线上的信号的电压以选择或取消选择要连接到相应的位线或位线组的特定位单元或位单元组。然而，应理解，这仅是字线的示例，并且所要求保护的主题在这方面不受限制。同样，在此上下文中，“参考节点”包括电路中保持在特定电压电平或与电路中另一节点保持特定电压差的节点。在一个示例中，参考节点可以包括或连接到接地节点。在其他特定实施方式中，参考节点可以保持在相对于接地节点的特定电压。
根据实施例，在将NVM元件置于第一存储器状态的第一写入操作中，响应于字线上的电压信号，位线可以通过导电元件连接到NVM元件的第一端子。在第一写入操作中，可以跨在NVM元件的端子施加具有第一写入电压和第一写入电流的编程信号，以将NVM元件置于第一存储器状态(例如，绝缘或高阻抗存储器状态)。在将NVM元件置于第二存储器状态的第二写入操作中，响应于字线上的电压信号，位线可以通过第一导电元件再次连接到NVM元件的第一端子。第二写入操作可以在NVM元件的端子之间施加具有第二写入电压和第二写入电流的编程信号，以将NVM元件置于第二存储器状态(例如，多个可区分的低阻抗或导电状态中的特定的导电或低阻抗存储器状态)。在特定实施方式方式中，NVM元件可以包括具有以上参考图1A讨论的一个或多个属性的CES元件或CeRAM元件，其中|V重置|<|V设置|，|I重置|>|I设置|。相应地，在图7A和图7B所示的特定示例中，第一写入电压的大小可以大于第二写入电压的大小，并且第一写入电流的大小可以小于第二写入电流的大小。在将NVM元件置于第二存储器状态之后，可以在读取操作中跨NVM元件的端子施加第三电压(例如，V读取)以检测NVM元件的当前存储器状态。当在读取操作期间施加第三电压时，可以将第一端子与第二端子之间的电流限制为小于第一电流的大小(例如，|I读取|<|I重置|)，以保持NVM元件的第二存储器状态(例如，导电或低阻抗存储器状态)。
在一个实施例中，NVM元件52包括在第一端子处连接到FET M1并且在第二端子处连接到位线BL2的CES元件51。响应于施加到FET M1的栅极端子的字线电压WLB，M1可以在读取或写入操作期间将NVM元件52的第一端子连接到位线BL1。在一个特定实施方式中，位线BL2可连接到参考节点，例如接地节点(未示出)。在其他实施方式中，位线BL1和BL2可以包括互补位线，以在写操作中跨NVM 52的第一和第二端子施加适当的电压(例如，V设置或V重置)和电流(例如，I设置或I重置)，以将NVM52置在于期望的存储器状态，或在读取操作中施加适当的电压(例如V读取)。在该特定示例实施方式中，BL2可以响应于字线信号电压而通过附加的导电元件(未示出)连接至写入电路。
如上所述，写入电路可以至少部分地基于写入操作将NVM元件52置于导电或低阻抗存储器状态还是绝缘或高阻抗存储器状态来独立地控制在写入操作中施加到NVM元件52的信号的电压和电流。例如，针对将NVM元件52置于导电或低阻抗存储器状态的写入操作，可以施加具有电压V设置和电流I设置的信号。同样，针对将NVM元件52置于绝缘或高阻抗存储器状态的写入操作，可以施加具有电压V重置和电流I重置的信号。如图1A所示，电压V设置的大小可以大于电压V重置，而电流I设置的大小可以小于电流I重置。如以上在特定实施方式中所讨论的，写入电路602可以独立地控制电压和电流以向位线提供信号以将非易失性存储设备置于导电或低阻抗存储器状态，或绝缘或高阻抗状态。
为了检测NVM元件52的当前存储器状态，M1可以将位线BL1连接到节点2，以在读取操作中跨NVM 52的第一和第二端子施加读取电压V读取。当施加读取电压V读取时，然后可感测流过位线BL1的电流(例如，在感测电路603处)以检测NVM元件52的电流状态。根据实施例，在读取操作期间流过NVM元件52的端子的电流的大小可以被限制为小于I重置的大小。这可以防止在读取操作期间NVM元件52从导电或低阻抗存储器状态的当前状态意外转变为绝缘或高阻抗存储器状态。例如通过控制在读取操作期间施加到FET M1的栅极的电压可以控制在读取操作期间流过NVM元件52的端子的电流。在图7B的特定实施方式中，FET M1被配置为NFET。这里，可以在写操作期间施加升高的字线电压信号WL，以允许足够的电流流过NVM元件52以将NVM元件52置于特定的存储器状态。然后，可以在读取操作期间降低字线电压信号WL的电压以限制流过NVM元件52的电流。可替代地，将读取电压施加到位线BL1和/或BL2的电压源(例如，写入电路602)可以限制在读取操作期间流向位线BL1和/或BL2的电流。
本说明书中对“一个实施方式”、“实施方式”、“一个实施例”、“实施例”等的引用意味着关于特定实施方式和/或实施例描述的特定特征、结构、特性等包括在所要求保护的主题的至少一个实施方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在表示相同的实施方式和/或实施例或任何一个特定实施方式和/或实施例。此外，应当理解，所描述的特定特征、结构、特性等能够在一个或多个实施方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，通常，这些问题和其他问题会随上下文而变化。因此，描述和/或用法的特定上下文提供了有关要得出的推论的有用指导。
虽然已经示出和描述了当前被认为是示例特征的内容，但是本领域技术人员将理解，在不脱离要求保护的主题的情况下，可以做出各种其他修改，并且可以替换等同物。另外，在不脱离本文描述的中心概念的情况下，可以做出许多修改以使特定情况适应所要求保护的主题的教导。因此，要求保护的主题不旨在限于所公开的特定示例，而是要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有方面。

Claims (19)

1.一种用于存储器设备的操作的方法，包括：
至少部分地响应于存在为设备供电的至少一个可再生能源来将存储器阵列的部分的位位置置于第一值状态；
确定在将所述位位置置于所述第一值状态之后要写入所述位位置的值；
将所述位位置中所选择的位位置的值状态从所述第一值状态改变为第二值状态，同时将所述位位置中其余未选择的位位置保持在所述第一值状态，使得所述位位置存储和/或表示被确定要写入所述位位置的值，其中，在不存在为所述设备供电的至少一个可再生能源期间所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态；以及
至少部分地响应于在不存在为所述设备供电的至少一个可再生能源之后后续存在为所述设备供电的至少一个可再生能源来将所述存储器阵列的部分的位位置置于所述第一值状态。
2. 根据权利要求1所述的方法，还包括：
响应于由一个或多个能量收集设备从所述至少一个可再生能源捕获可再生能量来对电池充电；以及
在不存在所述至少一个可再生能源期间，从经充电的电池向所述设备供电。
3.根据权利要求1所述的方法，其中，所述存储器阵列包括相关电子存储器CEM元件。
4.根据权利要求3所述的方法，其中，将所述位位置置于所述第一值状态包括将与所述位位置相对应的CEM元件置于高阻抗和/或绝缘状态，并且其中，将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态包括将与所述位位置中所选择的位位置相对应的CEM元件置于低阻抗和/或导电状态。
5.根据权利要求3所述的方法，其中，将所述位位置置于所述第一值状态包括将与所述位位置相对应的CEM元件置于低阻抗和/或导电状态，并且其中，将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态包括将与所述位位置中所选择的位位置相对应的CEM元件置于高阻抗和/或绝缘状态。
6. 根据权利要求1-5中任一项所述的方法，其中，改变所述位位置中所选择的位位置的值状态还包括：
屏蔽所述位位置中未选择的位位置；以及
对所述位位置中所选择的位位置应用写操作。
7.根据权利要求1-5中任一项所述的方法，其中，对所述位位置中所选择的位位置的值状态的改变是响应于将特定值、参数、或符号写入所述存储器阵列的所述部分的命令而发生的。
8.根据权利要求1-5中任一项所述的方法，其中，将所述存储器阵列的所述部分的位位置置于所述第一值状态包括对所述位位置应用设置操作，并且其中，将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态包括对所述位位置中所选择的位位置应用重置操作。
9.根据权利要求1-5中任一项所述的方法，其中，将所述存储器阵列的所述部分的位位置置于所述第一值状态包括对所述位位置应用重置操作，并且其中，将所述位位置的所选择的位位置的值状态从所述第一值状态改变为所述第二值状态包括对所述位位置中所选择的位位置应用设置操作。
10. 一种用于存储器设备的操作的设备，包括：
存储器阵列；以及
存储器控制器，用于为启动至少将值状态写入所述存储器阵列的可寻址部分的操作，以用于：
至少部分地响应于存在为所述设备供电的至少一个可再生能源来将所述存储器阵列的部分的位位置置于第一值状态；
确定在将所述位位置置于所述第一值状态之后要写入所述位位置的值；
将所述位位置中所选择的位位置的值状态从所述第一值状态改变为第二值状态，同时将所述位位置中其余未选择的位位置保持在所述第一值状态，使得所述位位置存储和/或表示被确定要写入所述位位置的值，其中，在不存在为所述设备供电的至少一个可再生能源期间所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态；以及
至少部分地响应于在不存在为所述设备供电的至少一个可再生能源之后后续存在为所述设备供电的至少一个可再生能源来将所述存储器阵列的部分的位位置置于所述第一值状态。
11.根据权利要求10所述的设备，其中，所述存储器控制器还用于至少部分地基于从处理器接收的一个或多个信号来确定要写入所述位位置的值，其中，所述处理器通过连接到所述存储器控制器的总线来连接。
12.根据权利要求10所述的设备，其中，所述存储器阵列包括相关电子存储器CEM元件。
13. 根据权利要求12所述的设备，其中：
所述第一值状态包括高阻抗和/或绝缘状态；并且
所述第二值状态包括低阻抗和/或导电状态。
14. 根据权利要求12所述的设备，其中：
所述第一值状态包括低阻抗和/或导电状态；并且
所述第二值状态包括高阻抗和/或绝缘状态。
15. 根据权利要求10至14中任一项所述的设备，其中，所述存储器控制器还用于：
屏蔽所述位位置中未选择的位位置；以及
对所述位位置中所选择的位位置应用写操作，从而将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态，同时将所述位位置中其余未选择的位位置保持在所述第一值状态。
16.根据权利要求10至14中任一项所述的设备，其中，所述存储器控制器还被配置为响应于将特定值、参数、和/或符号写入所述存储器阵列的所述部分的命令来改变所述位位置中所选择的位位置的值状态。
17.根据权利要求10至14中任一项所述的设备，其中，所述存储器控制器还用于：
对所述位位置应用设置操作以将所述存储器阵列的所述部分的位位置置于所述第一值状态；
对所述位位置中所选择的位位置应用重置操作以将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态。
18.根据权利要求10至14中任一项所述的设备，其中，所述存储器控制器还用于：
对所述位位置应用重置操作以将所述存储器阵列的所述部分的位位置置于所述第一值状态；
对所述位位置中所选择的位位置应用设置操作以将所述位位置中所选择的位位置的值状态从所述第一值状态改变为所述第二值状态。
19. 根据权利要求10所述的设备，还包括：
电池；以及
一个或多个能量采集设备，能够从用于对所述电池再充电的所述至少一个可再生能源捕获可再生能量。
CN201880035222.3A 2017-06-05 2018-06-04 用于存储器设备操作的方法、系统和设备 Active CN110692100B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/614,130 2017-06-05
US15/614,130 US10521338B2 (en) 2017-06-05 2017-06-05 Method, system and device for memory device operation
PCT/GB2018/051520 WO2018224811A1 (en) 2017-06-05 2018-06-04 Method, system and device for memory device operation

Publications (2)

Publication Number Publication Date
CN110692100A CN110692100A (zh) 2020-01-14
CN110692100B true CN110692100B (zh) 2023-09-08

Family

ID=62563192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035222.3A Active CN110692100B (zh) 2017-06-05 2018-06-04 用于存储器设备操作的方法、系统和设备

Country Status (4)

Country Link
US (1) US10521338B2 (zh)
CN (1) CN110692100B (zh)
TW (1) TWI786125B (zh)
WO (1) WO2018224811A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007988A (ko) * 2020-07-13 2022-01-20 에스케이하이닉스 주식회사 신뢰성 확보를 위한 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174466A (zh) * 2006-11-02 2008-05-07 旺宏电子股份有限公司 用于多阶单元存储阵列的动态编程与读取调整
CN104616692A (zh) * 2013-11-05 2015-05-13 旺宏电子股份有限公司 存储器的集成电路及其操作方法
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467444A (en) * 1980-08-01 1984-08-21 Advanced Micro Devices, Inc. Processor unit for microcomputer systems
US7237097B2 (en) * 2001-02-21 2007-06-26 Mips Technologies, Inc. Partial bitwise permutations
US6944753B2 (en) * 2001-04-11 2005-09-13 International Business Machines Corporation Fixed point unit pipeline allowing partial instruction execution during the instruction dispatch cycle
JP3711459B2 (ja) * 2002-06-05 2005-11-02 松下電器産業株式会社 不揮発性メモリ回路の駆動方法
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7830726B2 (en) 2008-09-30 2010-11-09 Seagate Technology Llc Data storage using read-mask-write operation
US8332876B2 (en) 2008-11-20 2012-12-11 Ati Technologies Ulc Method, system and apparatus for tri-stating unused data bytes during DDR DRAM writes
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) * 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US8972697B2 (en) * 2012-06-02 2015-03-03 Intel Corporation Gather using index array and finite state machine
US9245645B2 (en) * 2013-08-09 2016-01-26 Intel Corporation Multi-pulse programming for memory
US9355732B2 (en) 2014-10-01 2016-05-31 Sandisk Technologies Inc. Latch initialization for a data storage device
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9589634B1 (en) * 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US10032508B1 (en) * 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174466A (zh) * 2006-11-02 2008-05-07 旺宏电子股份有限公司 用于多阶单元存储阵列的动态编程与读取调整
CN104616692A (zh) * 2013-11-05 2015-05-13 旺宏电子股份有限公司 存储器的集成电路及其操作方法
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation

Also Published As

Publication number Publication date
TWI786125B (zh) 2022-12-11
WO2018224811A1 (en) 2018-12-13
TW201903611A (zh) 2019-01-16
CN110692100A (zh) 2020-01-14
US20180349264A1 (en) 2018-12-06
US10521338B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
CN110612573B (zh) 用于相关电子开关（ces）器件操作的方法、系统和设备
TWI716431B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(二)
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109716438A (zh) 用于非易失性存储器设备操作的方法、系统和设备
TWI718341B (zh) 用於非揮發性記憶設備操作的方法、系統及設備
CN110692100B (zh) 用于存储器设备操作的方法、系统和设备
WO2018078328A1 (en) Selective writes in a storage element
TW201944402A (zh) 用於記憶體位元單元之操作的方法、系統和裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant