TWI786125B - 用於記憶體裝置操作的方法、系統、及裝置 - Google Patents

用於記憶體裝置操作的方法、系統、及裝置 Download PDF

Info

Publication number
TWI786125B
TWI786125B TW107119312A TW107119312A TWI786125B TW I786125 B TWI786125 B TW I786125B TW 107119312 A TW107119312 A TW 107119312A TW 107119312 A TW107119312 A TW 107119312A TW I786125 B TWI786125 B TW I786125B
Authority
TW
Taiwan
Prior art keywords
state
bit positions
value state
value
bit
Prior art date
Application number
TW107119312A
Other languages
English (en)
Other versions
TW201903611A (zh
Inventor
約爾索爾騰 艾比
穆迪特 巴爾加瓦
艾倫傑洛米 貝克爾
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201903611A publication Critical patent/TW201903611A/zh
Application granted granted Critical
Publication of TWI786125B publication Critical patent/TWI786125B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Semiconductor Memories (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申請揭示了用於記憶體裝置操作之方法、系統及裝置。在一個態樣中，記憶體陣列之部分的位元位置可置於第一值狀態中。可在將位元位置置於第一值狀態中之後決定待寫入位元位置的值。位元位置之選定位元位置處的值可自第一值狀態變化至第二值狀態，而將位元位置之剩餘未選定位元位置維持在第一值狀態中，使得位元位置儲存或表示決定寫入位元位置的值。

Description

用於記憶體裝置操作的方法、系統、及裝置
本申請揭示了用於利用記憶體裝置之技術。
非依電性記憶體為一種記憶體，其中記憶體單元或元件在供應至裝置的功率移除之後並不會丟失其狀態。例如，由鐵氧體環製成之最早的電腦記憶體為非依電性的，該鐵氧體環可在兩個方向上被磁化。隨著半導體技術發展到更高位準之微型化，更多總所周知的依電性記憶體，諸如動態隨機存取記憶體(Dynamic Random Access Memory; DRAM)及靜態隨機存取記憶體(Static-RAM; SRAM)，放棄了鐵氧體裝置。
一種類型的非依電性記憶體，即電子可抹除可程式化唯讀記憶體(electrically erasable programmable read-only memory; EEPROM)裝置，具有大單元面積且可能在電晶體閘極上要求大電壓（例如，自12.0至21.0伏特）以進行寫入或抹除。此外，抹除或寫入時間通常為數十秒的量級。EEPROM之一個限制因素為抹除/寫入循環次數限制為不超過略高於600,000或具有105 -106 的量級。半導體工業已經藉由以下操作除去了在EEPROM與非依電性電晶體之間對通閘極開關電晶體的需要：分區記憶體陣列以使得「頁」（例如，子陣列）可在稱為快閃記憶體裝置中一次性抹除。在快閃記憶體裝置中，犧牲了保持隨機存取（抹除/寫入單個位元）之能力，以換取速度及更高的位元密度。
最近，鐵電RAM(Ferroelectric RAM; FeRAM)提供了低功率、相對高寫入/讀取速度及超過100億次讀取/寫入循環的耐久性。類似地，磁性記憶體(magnetic memory; MRAM)提供了高寫入/讀取速度及耐久性，但是伴隨有高成本的額外費用及較高的功率消耗。例如，此等技術中沒有一個達到快閃記憶體裝置之密度。因而，快閃記憶體仍為非依電性記憶體之選擇。儘管如此，普遍認為快閃記憶體技術可能不會輕易地縮小至65奈米(nm)以下；因而，正在積極尋找能夠縮小至更小尺寸的新的非依電性記憶體裝置。
考慮用於替換快閃記憶體裝置之技術包括基於某些材料之記憶體，該等某些材料展現與材料之相變關聯之電阻變化（至少部分地由晶體結構中之原子的長程有序決定）。在稱為相變記憶體(phase change memory; PCM/PCRAM)裝置之一種可變電阻記憶體類型中，當記憶體元件短暫熔化且隨後冷卻至導電晶體狀態或非導電非晶狀態時，發生電阻變化。典型材料不同且可包括GeSbTe，其中Sb及Te可與元素週期表上具有相同或相似性質之其他元素互換。然而，這些基於電阻記憶體尚未證明商業上有用，因為它們在導電狀態與絕緣狀態之間的轉換取決於物理結構現象（例如，在高達攝氏600度下熔化）及返回到固體狀態，該固體狀態對於許多應用中之有用記憶體而言不能充足地控制。
另一種可變電阻記憶體種類包括回應於初始高「形成」電壓及電流以啟動可變電阻功能的材料。這些材料可包括例如Prx Cay Mnz Oε ，其中x、y、z及ε具有不同化學計量；過渡金屬氧化物，諸如CuO、CoO、VOx 、NiO、TiO2 、Ta2 O5 ；及一些鈣鈦礦，諸如Cr；SrTiO3 。存在數種這些記憶體類型，並且分為電阻RAM(resistive RAM; ReRAM)或導電橋RAM(conductive bridge RAM; CBRAM)類別，以將它們與硫屬化物類型記憶體區分開。假定這些RAM中的電阻切換，至少部分是由於藉由電鑄製程形成了連接頂部及底部導電端子的狹窄導電路徑或絲，但此種導電絲的存在仍然是一個爭議的問題。由於ReRAM/CBRAM之操作可強烈依賴溫度，因此ReRAM/CBRAM中之電阻切換機制也可高度依賴溫度。另外，這些系統可隨機操作，因為絲之形成及移動為隨機的。其他類型之ReRAM/CBRAM亦可表現出不穩定的品質。此外，ReRAM/CBRAM中之電阻切換在許多記憶體循環後傾向於疲勞。換言之，在記憶體狀態多次改變之後，導電狀態與絕緣狀態之間的電阻差可顯著改變。在商用記憶體裝置中，此種改變可使記憶體不符規格並使其不可用。
簡而言之，特定實施方式關於一種方法，該方法包括下述步驟：將記憶體陣列之部分的位元位置置於第一值狀態中；可在將位元位置置於第一值狀態中之後決定待寫入位元位置的值；以及將位元位置之選定位元位置的值狀態自第一值狀態變化至第二值狀態，同時將位元位置之剩餘未選定位元位置維持在第一值狀態，以便位元位置儲存或表示決定寫入位元位置的值。
另一特定實施方式關於一種裝置，該裝置包括：記憶體陣列；以及記憶體控制器，該記憶體控制器經配置以啟動操作以至少將值狀態寫入記憶體的可定址部分以：將記憶體陣列之部分的位元位置置於第一值狀態中；在將位元位置置於第一值狀態之後決定待寫入位元位置的值；以及將位元位置之選定位元位置的值狀態自第一值狀態變化至第二值狀態，而將位元位置之剩餘未選定位元位置維持在第一值狀態，以便位元位置儲存或表示決定寫入位元位置的值。
應瞭解到，前述實施方式僅為示例性實施方式，且所請求標的並不必然受限於這些示例性實施方式的任何特定態樣。
本揭示案之特定態樣併入相關電子材料(Correlated Electron Material, CEM)以形成相關電子開關(correlated electron switch, CES)。在此上下文中，CES元件可展現由電子相關引起之突發導體/絕緣體轉變，而非固態結構相變（例如，相變記憶體(phase change memory, PCM)裝置中之結晶/非晶，或電阻性RAM裝置中的絲形成及導電，如上所述）。在一個態樣中，與熔融/固化或絲形成相反，CES元件中之突發導體/絕緣體轉變可回應於量子力學現象。CEM記憶體裝置中在導電狀態與絕緣狀態之間的此種量子力學轉變可根據數個態樣之任一者來瞭解。
在一個態樣中，在絕緣狀態與導電狀態之間的CES元件的量子力學轉變可根據莫特轉變(Mott transition)來理解。在莫特轉變中，若發生莫特轉變條件，則材料可自絕緣狀態轉換至導電狀態。準則可藉由以下條件定義：(nc )1/3 a≈0.26，其中nc 為電子濃度及「a」為玻爾半徑。若達成臨界載流子濃度使得滿足莫特準則，則可發生莫特轉變，並且狀態可從高電阻/電容變化至低電阻/電容。
在一個態樣中，莫特轉變可藉由電子之定域而控制。隨著載流子被定域，電子之間的強庫侖相互作用分裂材料能帶，而產生絕緣體。若電子不再被定域，則弱庫侖相互作用可主導能帶分裂，而留下金屬（導電）能帶。這有時被解釋為「擁擠電梯(crowded elevator)」現象。在電梯內僅有少數人時，人可容易移動，這相似於導電狀態。另一方面，在電梯中的人達到特定濃度時，乘客不再能夠移動，這相似於絕緣狀態。然而應瞭解的是，為了說明目的而提供的這種經典解釋，如同量子現象的所有經典解釋一樣，僅僅是一種不完全的類比，並且所請求標的不受限於此方面。
在本揭示案之態樣的特定實施方式中，電阻切換積體電路記憶體可包括：包括CES元件之電阻性切換記憶體單元；寫入電路，用於根據提供至記憶體單元的訊號，將電阻性切換記憶體單元置於第一電阻狀態或第二電阻狀態，其中CES元件之阻抗在第二電阻狀態中高於在第一電阻狀態中；以及讀取電路，用於感測記憶體單元之狀態，並提供對應於所感測到之記憶體單元狀態的電訊號。在特定實施方式中，CES元件可回應於CES元件體積的大部分中的莫特轉變，而切換電阻狀態。在一個態樣中，CES元件可包含選自包含以下各者之群組中之材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、及鋅（上述各者可與陰離子，諸如氧或其他類型配位體連接），或上述各者之組合。
在特定實施例中，CES元件可形成為「CEM隨機存取記憶體(CeRAM)」裝置。在此上下文中，CeRAM裝置包含一材料，該材料至少部分基於該材料的至少一部分利用量子力學莫特轉變在導電狀態與絕緣狀態之間的轉變，可在複數個預定可偵測式記憶體狀態之間或之中轉變。在此上下文中，「記憶體狀態」意指記憶體裝置的一種可偵測狀態，此狀態指示值、符號、參數或條件，僅提供幾個實例。在一個特定實施方式中，如下文所述，可至少部分基於在讀取操作中在記憶體裝置之端子上偵測到的訊號，來偵測記憶體裝置的記憶體狀態。在另一特定實施方式中，如下文所述，可藉由在「寫入操作」中跨記憶體裝置之端子施加一或多個訊號，將記憶體裝置置於特定記憶體狀態中，以表示或儲存特定值、符號或參數。
在特定實施方式中，CES元件可包含夾在導電端子之間的材料。藉由在端子之間施加特定的電壓及電流，材料可在前述導電與絕緣記憶體狀態之間轉變。如下文特定示例性實施方式所論述，夾在導電端子之間的CES元件的材料，可藉由跨端子施加具有電壓V 重置 及電流I 重置 的第一程式化訊號而被置於絕緣或高阻抗記憶體狀態，或可藉由跨端子施加具有電壓V 設定 及電流I 設定 的第二程式化訊號而被置於導電或低阻抗記憶體狀態。在此上下文中，應瞭解到，諸如「導電或低阻抗」記憶體狀態與「絕緣或高阻抗」記憶體狀態的術語為相對性術語，且不專屬於任何特定的阻抗或導電率的量值或值。例如，在一個態樣中，記憶體裝置在位於稱為絕緣或高阻抗記憶體狀態之第一記憶體狀態中時，導電性少於（或，絕緣性高於）在位於稱為導電或低阻抗記憶體狀態的第二記憶體狀態中時。此外，如下文相對於特定實施方式所論述，可將CES元件置於兩個或更多個不同且可區分的低阻抗或導電狀態之任一者中。
在特定實施方式中，CeRAM記憶體單元可包含形成在半導體上之金屬/CEM/金屬(M/CEM/M)堆疊。此種M/CEM/M堆疊可例如形成在二極體上。在示例性實施方式中，此種二極體可選自由接面二極體及蕭特基二極體所組成之群組。在此上下文中，應瞭解到「金屬」意謂導體，亦即任何作用如金屬的材料，該材料包括例如多晶矽或摻雜半導體。
第1A圖圖示根據實施例之CES元件的跨端子上（未圖示）之電流密度對電壓的曲線圖。至少部分基於（例如在寫入操作中）施加至CES元件端子的電壓，可將CES元件置於導電狀態或絕緣狀態。例如，施加電壓V 設定 及電流密度J 設定 ，可將CES元件置於導電記憶體狀態中，而施加電壓V 重置 及電流密度J 重置 可將CES元件置於絕緣記憶體狀態中。在將CES元件置於絕緣狀態或導電狀態之後，可藉由（例如在讀取操作中）施加電壓V 讀取 並偵測跨CeRAM裝置端子處的電流或電流密度，來偵測CES元件的特定狀態。
根據實施例，第1A圖中之CES裝置可包含任一過渡金屬氧化物(TMO)，諸如，例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森無序絕緣體。在特定實施方式中，CES裝置可由諸如氧化鎳、氧化鈷、氧化鐵、氧化釔之切換材料、及鈣鈦礦、諸如鉻摻雜鈦酸鍶、鈦酸鑭，及包括錳酸鐠鈣及亞錳酸鐠鑭之錳酸鹽族組成，此僅為所舉的幾個實例。特定而言，包括具有不完全的 d 及 f 軌道殼層之元素的氧化物可展現用於CES裝置中之充足的電阻切換特性。在一實施例中，可不使用電鑄製備CES裝置。其他實施方式可在不背離本案所請求標的之情況下使用其他過渡金屬化合物。例如，可使用{M(chxn)2 Br}Br2 （其中M可包含Pt、Pd或Ni，且chxn包含1R，2R-環己二胺）和其他此類金屬錯合物，而不脫離所請求標的。
在一個態樣中，第1A圖之CES裝置可包含為TMO金屬氧化物可變電阻材料的材料，但應瞭解到這些僅為示例性的而不意為限制所請求標的。特定實施方式也可使用其他可變電阻材料。氧化鎳(NiO)經揭示為一個特定TMO。本文所論述之NiO材料可摻雜外來配位體，其可穩定可變電阻特性。特定而言，本文所揭示之NiO可變電阻材料可包括由NiO(Cx )指示之含碳配位體。此處，熟習此項技術者可簡單地藉由平衡原子價，決定用於任意特定含碳配位體之x的數值及具有NiO之含碳配位體的任意特定組合。在另一特定實例中，摻雜有外來配位體之NiO可表示為NiO：Lx ，其中Lx 係配位體元素或化合物及x指示用於一個NiO單位之配位體的單位的數量。熟習此項技術者可簡單地藉由平衡原子價決定用於任意特定配位體之x的數值及具有NiO或任意其他過渡金屬化合物之配位體的任意特定組合。
若施加了足夠偏壓（例如，超過能帶分裂電位）且滿足前述莫特條件（注入的電洞等於切換域中電子），則CES元件可經由莫特轉變從導電狀態快速切換至絕緣狀態。此可發生在第1A圖曲線中的點108處。此時，電子不再被屏蔽且被定域。此相關性可產生強電子間相互作用電位，該電位可使能帶分裂以形成絕緣體。儘管CES元件仍處於絕緣狀態中，但電流可由電洞的傳輸而產生。如若跨CES元件之端子施加充足偏壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)裝置之電位屏障而將電子注入MIM二極體中。如若足夠的電子已被注入且足夠的電位已跨端子上施加以將CES元件置於特定低阻抗或導電狀態中，則電子增多可屏蔽電子並移除電子的定域，此可使能帶分裂電位瓦解而形成金屬。
根據實施例，CES元件中之電流可由外部施加之「順應」條件控制，該條件可至少部分地基於在寫入操作期間可受限制之施加的外部電流來決定，以使CES元件置於導電或低阻抗狀態中。此外部施加的順應電流亦可設定電流密度條件，以用於使CES元件置於高阻抗或絕緣狀態的後續重置操作。如第1A圖之特定實施方式所示，可在寫入操作期間在點116處施加使CEM元件置於導電或低阻抗狀態中之電流密度J 順應 ，該電流密度J 順應 可決定在後續寫入操作中使CES裝置置於高阻抗或絕緣狀態之順應性條件。如圖圖示，CES裝置可隨後在點108處在電壓V 重置 下藉由施加電流密度J 重置 ≥J 順應 而置於絕緣或高阻抗狀態中，在點108處從外部施加J 順應 。
順應性因此可在CES元件中設定電子的數目，該電子將要由電洞「捕獲」以用於莫特轉變。換言之，在寫入操作中經施加以使CES元件進入導電記憶體狀態之電流可決定將注入CES元件之電洞的數目，該等電洞用於隨後將CES元件轉變至絕緣記憶體狀態。
如上文指出，重置條件可回應於點108處之莫特轉變而出現。如上文指出，此種莫特轉變可在CES元件中的一條件下發生，在該條件下，電子濃度n 等於電洞濃度p 。此條件可根據表達式(1)模型化如下：
Figure 02_image001
其中：λ TF 為托馬斯費米屏蔽長度;以及C 為常數。
根據實施例，第1A圖圖示的圖表中的區域104中的電流或電流密度，可回應於跨CES元件端子施加的電壓訊號所注入的電洞而存在。在此，當跨CES元件端子施加臨界電壓VMI 時，電洞注入可在电流IMI 处滿足莫特轉變準則，以進行從導電狀態至絕緣狀態的轉變。此條件可根據表達式(2)模型化如下：
Figure 02_image003
其中Q(VMI ) 為注入電荷(電洞或電子）且為施加電壓之函數。
注入電洞以致能莫特轉變可發生在能帶之間且回應於臨界電壓VMI 與臨界電流IMI 。根據表達式(1)，藉由表達式(2)中IMI 注入的電洞使電子濃度n 與電荷濃度相等以引起莫特轉變，此種臨界電壓VMI 對托馬斯費米屏蔽長度λ TF 的依賴性可根據表達式(3)模型化如下：
Figure 02_image005
其中：ACeRam 為CES元件的截面面積；以及J 重置 (VMI ) 為於臨界電壓VMI 下施加至CES元件以將CES元件置於絕緣狀態的通過CES元件的電流密度。
根據實施例，可藉由注入足夠數量的電子以滿足莫特轉變準則，來將CES元件置於導電記憶體狀態中（例如藉由從絕緣記憶體狀態轉變）。
在將CES轉變成導電記憶體狀態的過程中，隨著足夠的電子已被注入，且跨CES裝置端子的電位克服了臨界切換電位（例如V 設定 ），注入電子開始屏蔽並解域雙重佔據的電子，以反轉不均衡反應並關閉帶隙。用於在致能轉變至導電記憶體狀態的臨界電壓VMI 處將CES轉變至導電記憶體狀態的電流密度J 設定 (VMI ) ，可根據以下表達式(4)來表示：
Figure 02_image007
其中：aB 為波爾半徑。
根據實施例，用於在讀取操作中偵測CES元件之阻抗狀態的「讀取窗口」102可表述為在讀取電壓V 讀取 下，當CES元件處於絕緣狀態時第1A圖曲線中部分106，與當CES元件處於導電狀態時的第1A圖曲線中部分104之間的差異。在特定實施方式中，讀取窗口102可用於判定構成CES元件的托馬斯費米屏蔽長度λ TF 。例如，在電壓V 重置 下，電流密度J 重置 與J 設定 根據如下表達式(5)可為相關的：
Figure 02_image009
在另一實施例中，在寫入操作中用於將CES元件置於絕緣或導電記憶體狀態中的「寫入窗口」110，可表述為V 重置 （於J 重置 下）與V 設定 （於J 設定 下）之間的差異。建立|V 設定 |＞|V 重置 |賦能導電與絕緣狀態之間的切換。V 重置 可近似處於由相關性產生之能帶分裂電位下，及V 設定 可近似為能帶分裂電位之兩倍。在特定實施方式中，可至少部分地藉由CES元件之材料與摻雜而決定寫入窗口110之尺寸。
在CES元件中從高電阻/電容至低電阻/電容的轉變，可由CES元件的單一阻抗來呈現。第1B圖繪示示例性可變阻抗裝置（諸如CES元件）之等效電路之示意圖，如可變阻抗裝置124。如本案所提及，可變阻抗裝置124可包含可變電阻與可變電容兩者之特徵。例如，在實施例中，用於可變阻抗裝置之等效電路可包含可變電阻器，諸如與可變電容器並聯之可變電阻器126，諸如可變電容器128。當然，儘管第1B圖中的可變電阻器126及可變電容器128被繪製為包含離散部件，但可變阻抗裝置（諸如可變阻抗裝置124）可包含實質上同質的CEM元件，其中CEM元件包含可變電容與可變電阻的特性。下文中表1繪示示例性可變阻抗裝置之示例性真值表，該裝置諸如可變阻抗裝置100。
Figure 107119312-A0304-0001
在第1A圖的CES元件中之特定實施方式中，CES元件可被置於兩個不同阻抗狀態之任一者中：回應於設定操作而在低阻抗或導電狀態，且回應於重置操作而在高阻抗或絕緣狀態。
利用設定操作或者重置操作將CES元件置於特定阻抗狀態中的寫入操作通常需要將程式化訊號應用於CES元件之端子，以給予電壓及電流。因而，在企圖將值寫入CeRAM記憶體陣列之部分時，表示CeRAM記憶體陣列中之部分中的位元值的每個CES元件可消耗增加的能量。在諸如在由電池組供電之小計算裝置（例如，物聯網(Internet of Things; IoT)裝置）中之某些實施方式中，此增加之能量可耗盡儲存在電池中之能量。
根據實施例，為了表示在記憶體陣列之部分（例如，位元組、字或具有接近位元之記憶體陣列的其他部分）中的值，可執行設定操作及重置操作以將特定位元置於特定值狀態中（例如，以便個別位元表示「0」或者「1」之邏輯或數值）。例如，可將設定操作應用於記憶體陣列中之一些特定位元以賦予值狀態「1」，以及可將重置操作應用於記憶體陣列中之其他特定位元以賦予值狀態「0」。在一個特定實施方式中，用於表示記憶體陣列之部分中的值（例如，其中一些位元具有值「0」，而其他位元具有值「1」）的操作可包括用於應用操作以將選定位元置於第一值狀態（例如，將設定操作應用至選定位元以表示值狀態「1」）之第一階段，以及之後的第二階段，該第二階段應用操作以將其他未選定位元置於第二值狀態中（例如，將重置操作應用至未選定位元以表示值「0」）。例如，在第一階段中經選定以用於置於第一值狀態的位元可在第二階段中被屏蔽以將剩餘位元置於第二值狀態中。
根據實施例，小電池供電之計算裝置可包括能夠俘獲可再生能量以在某些條件下對電池再充電的裝置。例如，小電池供電的計算裝置可包括一或多個太陽能電池、小風力發電機等等，以供應電能以在「富含能量」情況下（例如，存在風及日光之情況下）對待使用的電池再充電/以放電以在「能量貧乏」或「缺乏能量」情況下（例如，缺乏可用於供電裝置或對電池再充電之風及日光的情況下）執行操作。
特定實施例尤其涉及在能量貧乏或缺乏能量情況下降低計算裝置處之能量消耗。在一個特定實施方式中，計算裝置之記憶體陣列的部分的位元位置可在富含能量情況下（例如，存在用於消耗或再充電電池之可再生能量情況下）被置於第一值狀態中。為了在後續能量貧乏情況下表示記憶體部分中之特定值，可將記憶體部分中的位元位置的選定位元位置自第一值狀態變化至第二值狀態，同時將位元位置之剩餘未選定位元位置維持在第一值狀態。在此，為表示記憶體陣列之部分中的特定值，不需要將程式化訊號應用於位元位置之未選定位元位置，因為它們將保持在第一值狀態中。這可減少消耗之能量以在能量貧乏情況下表示記憶體陣列之部分中的特定值。
此外，所描述特定實施例亦可藉由在決定特定值之後減少將特定值表示為單個階段的操作，而顯著減少表示記憶體陣列之部分中的特定值的時間。這裡，藉由在決定記憶體陣列之部分中待表示之特定值之前將記憶體陣列之部分的位元位置置於第一值狀態（例如，藉由對置於「1」值狀態中之位元位置執行設定操作），在決定特定值以將選定位元位置置於第二值狀態之後可能僅需要單個階段（例如，藉由對於在「0」值狀態之選定位元位置執行重置操作）。
第2圖為根據實施例之計算裝置200的示意圖。處理器/控制器204可執行過程/程序（例如，在控制電腦可讀指令之情況下）以執行多種任務，該多種任務包括例如儲存在記憶體陣列208之可定址部分中的值或從記憶體陣列208之可定址部分中讀取值。在特定實施方式中，處理器/控制器204可根據預定介面經由匯流排202與記憶體控制器206通訊。處理器/控制器204可提供指令（例如，指定物理記憶體位元址）至記憶體控制器206以將值寫入記憶體陣列208之可定址部分或從記憶體陣列208之可定址部分讀取值。
記憶體陣列208可以包含一或多個依電性或非依電性記憶體裝置，其包括例如包括如上文所述之CES元件的記憶體陣列。處理器/控制器204、記憶體控制器206及記憶體陣列208可在晶片上系統(system-on-a-chip; SoC)中與未圖示之其他部件（例如，感測器、使用者介面、I/O裝置或者可再生能源收集裝置）一起形成為分開的部件或整合在一起。此外，處理器/控制器204、記憶體控制器206及記憶體陣列208可由數個不同製程技術之任一個形成，該等製程技術包括例如上述CEM製程及互補金屬氧化物半導體(complementary metal oxide semiconductor; CMOS)製程。
第3圖為圖解諸如上述計算裝置200之計算裝置的操作的圖。在示例性實施方式中，可藉由在缺乏能量或富含能量情況下之計算裝置操作來執行如第3圖中描繪之操作，如上文論述。在目前圖示之實施例中，可執行計算（例如，藉由處理器/控制器204）以決定待儲存或表示在記憶體陣列之部分中（例如，在記憶體陣列208中之一或多個位元組、字或方塊中）的一或多個值。此類計算可包括例如經執行以處理及記錄感測器量測值之計算或回應於在使用者介面接收之輸入執行的計算，此處僅提供幾個實例。如圖圖示，此計算可在時間t2 處完成。完成在時間t2 處之計算之前，可對記憶體陣列之部分的位元位置執行操作以在時間t2 處之操作完成之前使位元位置在時間t1 處置於特定值狀態中。
下表2根據第3圖之示例性實施例圖示記憶體陣列之部分中的位元位置的值狀態。為了簡化說明，記憶體陣列之特定部分包含8位元位元組。然而，應理解，在其他實施例中，特定部分可包含字（例如，16位元至64位元字）或區塊，或可定址以用於操作之記憶體陣列的任意其他部分。如圖圖示，在時間t1 處，將位元位置均勻地置於值狀態「1」中。如在第3圖中圖示，此舉可藉由對位元位置執行設定操作而執行。在其他實施例中，可使用重置操作將記憶體陣列之部分中的位元位置在時間t1 處均勻地置於值狀態「0」中，而不脫離所請求標的。在時間t2 處完成之計算可決定待在記憶體陣列之部分中表示為「11010111」的值。這裡，可藉由僅僅將位元位置2及位元位置4之值狀態自「1」變化至「0」，而其他剩餘位元位置之值狀態處於「1」，將時間t1 處記憶體陣列之部分的位元位置處的值狀態（表示「11111111」）變為表示計算值之值狀態。
Figure 107119312-A0304-0002
在特定方案中，可在富含能量情況下執行用於在t1 處將記憶體陣列之部分的位元位置均勻地置於特定第一值狀態中的操作，而在缺乏能量情況下可執行用於在時間t3 處完成將選定位元位置置於第二值狀態的操作。這裡，在表2中圖示之特定實例中，在時間t3 處僅將位元位置2及位元位置4之值狀態自「1」變化至「0」可在缺乏能量期間致能電池消耗之減少，以儲存在時間t2 處完成之計算的值。
如上文論述，特定實施例可在對部分中之位元位置進行操作的兩個階段中表示記憶體部分中之期待值：第一階段，其用以將選定位元位置置於第一值狀態（例如，對選定位元位置進行的設定操作），之後為第二階段，其用以將未選定位元置於第二值狀態（例如，對未選定位元位置進行的重置操作）。在t1 處（及在t2 處完成計算之前）將記憶體陣列之部分的位元位置均勻地置於特定第一值狀態中可致能將記憶體陣列之部分的位元位置置於值狀態中，以在時間t2 處完成計算的單個階段之後表示期待值。在沒有在時間t2 處完成計算之前將位元位置均勻地置於特定值狀態及在時間t2 處完成計算時開始兩個階段操作的情況下，記憶體陣列之部分不表示期待值直到重置操作在時間t4 處完成為止。
第4圖為根據實施例之影響記憶體陣列之部分的值狀態的製程的流程圖。在特定實施方式中，可藉由記憶體控制器206組合記憶體陣列208來執行第4圖之製程。方塊402可包括將記憶體陣列之部分的位元位置置於第一值狀態中。如在第3圖及表2之特定實例中圖示，方塊402可包括對位元位置執行設定操作以將位元位置均勻置於值狀態「1」中。如上文論述，替代實施方式可包括方塊402，即對位元位置執行重置操作以將位元位置均勻置於值狀態「0」中。
方塊404可包括在方塊402將位元位置置於第一值狀態中之後決定待寫入記憶體陣列之位元位置（或由記憶體陣列之位元位置表示）的值。例如，方塊404可包括在記憶體控制器206接收來自處理器/控制器204之指令以將一或多個值儲存在記憶體陣列208之特定可定址部分中。方塊404可例如在處理器/控制器204處完成計算之後發生。
方塊406可包括改變記憶體陣列之部分中的特定選定位元位置的值状态，同時將位元位置之剩餘未選定位元位置維持在第一值狀態中。在表2之特定實例中，方塊406可包括將位元位置2及位元位置4之值狀態自「1」變至「0」，而其他剩餘位元位置之值狀態處在「1」。在一個特定實施方式中，方塊406可包括對記憶體陣列之部分中的位元位置執行寫入操作，而屏蔽未選定之位元位置（例如，表2之特定實例的位元位置0、位元位置1、位元位置3、位元位置5、位元位置6及位元位置7），以便不改變所屏蔽之未選定位元位置的值狀態。
在特定實施方式中，記憶體陣列之部分可與指示部分之狀態的元資料關聯，表示所關注之值或具有均勻置於特定值狀態中之位元位置（例如，具有均勻值狀態「1」或者均勻值狀態「0」）。具有均勻置於單個特定值狀態中之位元位置的記憶體陣列之部分可識別為「閒的」。例如，藉由在富含能量情況下將設定操作或重置操作應用於記憶體陣列之部分中的全部位元位置，可將記憶體陣列之部分置於閒狀態，如上文所述。第5A圖至第5B圖圖示包括與用以指示關聯記憶體部分處於閒狀態之字狀態「1」及用以指示關聯記憶體部分表示先前儲存在關聯記憶體部分中（例如，由於在方塊406執行之動作）預期值之字狀態「0」關聯之字的記憶體陣列之部分（例如，16位元至64位元字部分）。第5A圖示出處在閒狀態之記憶體陣列中的七個可定址字的狀態。第5A圖可表示當在製造中形成的處於初始化狀態中的字的狀態。第5B圖示出記憶體陣列之五個部分已經變為將值表示為字值w0 至字值w4 （例如，在位元位置之選定位元位置自第一值狀態變化至由指令啟動的第二值狀態之後，同時將未選定位元位置維持在第一值狀態，如參考方塊406描述）。由記憶體陣列之特定部分表示的字值w2 可能不為所需或必需，並且因此期望在將來將不同字值儲存在其位置。這裡，字值w2 可識別為「髒的」。根據實施例，可對儲存字值w4 之記憶體陣列部分應用後續操作以將記憶體陣列部分返回至閒狀態（例如，將記憶體陣列部分之位元位置置於第一值狀態，如參考方塊402描述）以提供記憶體陣列之部分，如第5C圖圖示。根據實施例，將記憶體陣列部分返回至閒狀態的此種操作可在能量貧乏情況下執行，以便降低電池消耗。
第6圖為根據實施例之記憶體電路的示意圖。位元單元電路600可包括一或多個記憶體元件（例如，非依電性記憶體元件），該等一或多個記憶體元件包括CES元件。在此上下文中，本文引用之「位元單元」或「位元單元電路」包括能夠將值、符號或參數表示為狀態的電路或電路之部分。例如，位元單元可包括能夠將值、符號或參數表示為記憶體裝置之記憶體狀態的一或多個記憶體裝置。在特定實施方式中，位元單元可將值、符號或參數表示為單個位元或多個位元。在特定實施方式中，記憶體陣列208可由多個位元單元電路600形成，如本文描述。
根據實施例，位元單元電路600可包括具有與上文結合第1A圖論述之CES裝置的行為類似的行為的記憶體元件。例如，藉由在「寫入操作」中獨立地控制跨記憶體元件之端子施加之電壓及電流，可將位元單元600中之記憶體元件置於特定記憶體狀態（例如，導電或低阻抗記憶體狀態，或絕緣或高阻抗記憶體狀態）。如下文在特定實施方式中論述，藉由跨記憶體裝置之端子施加訊號（其經控制以提供臨界電流及電壓）以使記憶體裝置置於特定記憶體狀態中，可執行此種寫入操作。在另一態樣中，藉由回應於訊號PRN之電壓下降關閉電晶體M0來預充電位元線BL以將位元線BL與電壓RVDD=0.4V連接，可在「讀取操作」中偵測或感測到位元單元600中之記憶體元件的記憶體狀態。後續可回應於訊號PRN電壓之增大來打開電晶體M0，之後回應於訊號RD_Col_Sel電壓之增大來關閉電晶體M3，以將位元線BL連接至感測電路603。在此上下文中，「位元線」包括一導體，該導體在寫入操作期間可連接至記憶體元件之至少一個端子以發送改變記憶體元件之記憶體狀態的訊號，或在讀取操作期間發送表示記憶體元件之當前記憶體狀態的訊號。感測電路603可基於在讀取操作中自位元線BL至電晶體M3的電流或電壓之量值，來偵測位元單元600中之記憶體元件的記憶體狀態。輸出訊號可能具有指示位元單元600之當前記憶體狀態（例如，作為「1」、「0」或者其他符號）的電壓。在讀取操作之一個態樣中，為了偵測記憶體元件之當前記憶體狀態，可控制在位元單元600中跨記憶體元件之端子施加的訊號的電壓，以避免可偵測地改變記憶體元件之當前記憶體狀態。
第7A圖及第7B圖涉及位元單元電路之特定實施方式，該位元單元電路包括用以將特定記憶體狀態儲存為阻抗狀態之CES裝置或元件。在特定實施方式中，記憶體陣列208可由多個位元單元電路形成，如第7A圖及第7B圖中圖示。儘管下文描述提供CeRAM裝置或非依電性記憶體元件作為能夠維持記憶體狀態的位元單元中裝置之特定實例，但應理解這些僅為示例性實施方式。例如，應認識到，適用於除了非依電性記憶體裝置或CeRAM裝置之外的目的之CES可用於在寫入操作中儲存特定記憶體狀態（例如，兩個或更多個導電或低阻抗記憶體狀態，或絕緣或高阻抗記憶體狀態），該特定記憶體狀態在後續讀取操作中可偵測到，並且所請求標的不限於CeRAM或者非依電性記憶體裝置之實施方式。因而，第7A圖及第7B圖中示出的CES之位元單元實施方式可僅僅視為CES之示例性實施方式，並且可在不脫離所請求標的之情況下不同地應用本揭示案之各態樣。
如上文在第1A圖中指出，可根據施加至位元線BL之特定電壓及電流，改變或決定位元單元700中之CES裝置的記憶體狀態。例如，提供具有電壓V 重置 及充足電流I 重置 之訊號至位元線BL可將位元單元700之CES裝置置於絕緣或高阻抗記憶體狀態。同樣地，提供具有電壓V 設定 及充足電流I 設定 之訊號至位元線BL可將位元單元700之CES裝置置於導電或低阻抗記憶體狀態。可從第1A圖觀察到，當電壓V 設定 之量值大於電壓V 重置 之量值時，電流I 設定 之量值低於電流I 重置 之量值。
此處將結合寫入電路702執行之寫入操作描述為一特定製程，其藉由將「程式化訊號」應用至記憶體裝置之端子，將諸如CES元件之記憶體裝置置於複數個預定記憶體狀態之特定記憶體狀態中。預定記憶體狀態之特定狀態可對應於待施加於記憶體裝置之特定電壓位準（例如，V 設定 及V 重置 ）。類似地，預定記憶體狀態之特定狀態可對應於待施加於記憶體裝置之特定電流位準（例如，I 設定 及I 重置 ）。因此，在特定實施例中，在寫入操作中將CES裝置置於特定記憶體狀態的程式化訊號可經控制以具有對應於特定記憶體狀態之特定電壓位準及電流位準。
如下文在特定實施方式中描述，可至少部分地基於資料訊號，在訊號選擇電路選擇具有程式化訊號之電壓位準的電壓訊號，該程式化訊號用以將記憶體裝置置於預定記憶體狀態中。連接至訊號選擇電路之導電元件可至少部分地基於資料訊號，在對應於預定記憶體狀態之電流位準處選擇性地將電壓訊號連接至記憶體裝置或者將電壓訊號與記憶體裝置斷開。在此上下文中，「導電元件」包括能夠允許電流通過兩個節點之電路元件。在特定實施方式中，可至少部分地基於特定情況，導電元件可改變允許通過節點之間的電流。下文所述特定實施方式使用FET作為導電元件以至少部分基於施加至閘極端子的電壓來允許電流通過源極與汲極端子之間。然而，應理解，其他類型之裝置（諸如，雙極電晶體、二極管、可變電阻器等等）可用作導電元件，並且所請求標的不限於此方面。在此上下文中，具有第一端子及第二端子之導電元件可藉由在第一端子與第二端子之間提供對於特定訊號具有非常小或幾乎可忽略阻抗之導電路徑，來「連接」第一端子與第二端子。在一個特定示例性實施方式，導電元件可至少部分地基於提供至導電元件之第三端子的訊號（例如，基於施加至第三端子之電壓或電流），改變第一端子與第二端子之間的阻抗。在一個態樣中，導電元件可「關閉」以由此回應於提供至第三端子上之訊號來連接第一端子與第二端子。同樣地，導電元件可「打開」以由此回應於提供至第三端子上之不同訊號來斷開第一端子與第二端子。在一個態樣中，處於打開狀態之導電元件可藉由去除或中斷第一電路部分與第二電路部分之間的導電路徑，來將第一電路部分與第二電路部分隔離。在另一態樣中，導電元件可根據提供至第三端子之訊號改變處於打開及閉合狀態之間的第一端子與第二端子之間的阻抗。
第7A圖及第7B圖之特定示例性實施方式結合第6圖之示例性實施方式可能能夠在讀取操作期間提供讀取電壓訊號至非依電性記憶體元件或CES的端子。這裡，在讀取操作期間可降低訊號Wrt_Col_SeIN以關閉FET M4及將讀取電壓訊號連接至位元線BL（除了在寫入操作期間下降以將程式化訊號連接至位元線BL）。在替換實施方式（如下文所述）中，可在位元單元600處本端生成讀取電壓以在讀取操作期間提供至記憶體元件的端子。在此情況下，可在讀取操作期間提高訊號Wrt_Col_SeIN以打開FET M4訊號並將寫入電路與位元線BL斷開。
第7A圖及第7B圖為根據特定實施例之位元單元的替換架構的示意圖。在讀取操作之特定實施方式中，位元線可回應於字線上之電壓訊號來經由第一導電元件連接至非依電性記憶體(non-volatile memory; NVM)之端子。如上文指出，「非依電性記憶體」包括體積電路裝置，其中在去除供應至裝置之功率之後，記憶體單元或元件維持其記憶體狀態（例如，導電或低阻抗記憶體狀態，或絕緣或高阻抗記憶體狀態）。在此上下文中，「字線」包括一導體，該導體用於發送訊號以選擇待在讀取操作或寫入操作中存取之特定位元單元或位元單元組。在特定示例性實施方式中，可升高或下降字線上之訊號的電壓以在讀取或寫入操作期間選擇或取消選擇連接至對應位元線或位元線組的特定位元單元或位元單元組。然而，應理解，此僅僅為字線之實例，並且所請求標的並不限於此方面。同時，在此上下文中，「參考節點」包括一電路中之節點，該節點維持在特定電壓位準處或與該電路之另一節點處於特定電壓差處。在一個實例中，參考節點可包括接地節點或連接至接地節點。在其他特定實施方式中，參考節點可相對於接地節點之電壓維持在特定電壓處。
根據實施例，在使NVM元件置於第一記憶體狀態的第一寫入操作中，位元線可回應於字線上之電壓訊號經由導電元件連接至NVM元件的第一端子。在第一寫入操作中，可跨NVM元件之端子施加具有第一寫入電壓及第一寫入電流的程式化訊號以使NVM元件置於第一記憶體狀態（例如，絕緣或高阻抗記憶體狀態）。在使NVM元件置於第二記憶體狀態的第二寫入操作中，位元線此外回應於字線上之電壓訊號經由第一導電元件可連接至NVM元件的第一端子。第二寫入操作可將具有第二寫入電壓及第二寫入電流之程式化訊號施加在NVM元件的端子之間以使NVM元件置於第二記憶體狀態（例如，多個可區別低阻抗或導電狀態中的特定導電或低阻抗記憶體狀態）。在特定實施方式中，NVM元件可包括具有上文參考第1A圖論述之一或多個性質的CES元件或者CeRAM元件，其中|V 重置 |＜|V 設定 |，同時|I 重置 |＞|I 設定 |。因此，在第7A圖及第7B圖中圖示之特定實例中，第一寫入電壓之量值可大於第二寫入電壓之量值，以及第一寫入電流的量值可小於第二寫入電流之量值。在使NVM元件置於第二記憶體狀態之後，可在讀取操作中跨NVM元件之端子施加第三電壓（例如，V 讀取 ）以偵測NVM元件之當前記憶體狀態。儘管在讀取操作期間施加第三電壓，但在第一端子之間的電流可限制為小於第一電流之量值（例如，|I 讀取 |＜|I 重置 |）以維持NVM元件之第二記憶體狀態（例如，導電或低阻抗記憶體狀態）。
在一個態樣中，NVM元件52包括連接至第一端子處之FET M1與第二端子處之位元線BL2的CES元件。回應於施加至FET M1之閘極端子的字線電壓WLB，M1可在讀取或寫入操作期間將NVM元件52之第一端子連接至位元線BL1。在一個特定實施方式中，位元線BL2可連接至參考節點（諸如接地節點）（未圖示）。在其他實施方式中，位元線BL1及位元線BL2可包括補充位元線，該補充位元線用以在寫入操作中跨NVM 52之第一端子及第二端子施加適當電壓（例如，V 設定 或V 重置 ）及電流（例如，I 設定 或I 重置 ）以使NVM 52置於要求記憶體狀態，或用以在讀取操作中施加適當電壓（例如，V 讀取 ）。在此特定示例性實施方式中，BL2可回應字線訊號電壓經由額外導電元件（未圖示）連接至寫入電路。
如上文指出，寫入電路可至少部分地基於寫入操作將NVM元件52置於導電或低阻抗記憶體狀態，還是絕緣或高阻抗記憶體狀態，在寫入操作中獨立地控制施加至NVM元件52的電壓及電流。例如，對於使NVM元件52置於導電或低阻抗記憶體狀態的寫入操作，可施加具有電壓V 設定 及電流I 設定 的訊號。同樣地，對於使NVM元件52置於絕緣或高阻抗記憶體狀態的寫入操作，可施加具有電壓V 重置 及電流I 重置 的訊號。如第1A圖圖示，電壓V 設定 之量值可比電壓V 重置 更大，同時電流I 設定 之量值可小於電流I 重置 。如上文在特定實施方式中論述，寫入電路602可獨立地控制電壓及電流以提供訊號至位元線以使非依電性記憶體裝置置於導電或低阻抗記憶體狀態或者絕緣或高阻抗狀態。
為了偵測NVM元件52之當前記憶體狀態，M1可以將位元線BL1連接至節點2以在讀取操作中跨NVM 52之第一端子及第二端子施加讀取電壓V 讀取 。在施加讀取電壓V讀取 時，隨後可感測流過位元線BL1之電流（例如，在感測電路603）以偵測NVM元件52之當前狀態。根據實施例，在讀取操作期間流過NVM元件52之端子的電流量可限制為小於I 重置 的量值。這在讀取操作期間可防止NVM元件52之當前狀態無意識地自導電或低阻抗記憶體狀態轉換至絕緣或高阻抗記憶體狀態。可例如藉由控制在讀取操作期間施加至FET M1之閘極的電壓，控制在讀取操作期間流過NVM元件52之端子的電流。在第7B圖之特定實施方式中，FET M1配置為NFET。這裡，可在寫入操作期間施加增強字線電壓訊號WL以允許充足電流流過NVM元件52以使NVM元件52置於特定記憶體狀態中。隨後在讀取操作期間可降低字線電壓訊號WL之電壓以限制流過NVM元件52的電流。替代地，將讀取電壓施加至位元線BL1及/或位元線BL2之電壓源（例如，寫入電路602）可在讀取操作期間限制流至位元線BL1及/或位元線BL2的電流。
本說明書全文中對「一個實施方式」、「一實施方式」、「一個實施例」、「一實施例」及/或類似用語之引用意謂相對於特定實施方式及/或實施例描述之特定特徵、結構及/或特性可納入所請求標的之至少一個實施方式及/或實施例中。因此，該等短語在例如貫穿本說明書各處之出現並非一定意指相同實施方式或任何一個所述特定實施方式。另外，應理解，所描述之特定特徵、結構，及/或特性能夠在一或多個實施方式中以各種方式結合，且因此符合所欲主張之範疇。當然，一般而言，該等及其他問題隨上下文而變化。因此，描述及/或使用之特定上下文提供有關根據得出之推斷之有益的指導。
儘管已圖示及描述了目前考慮為示例性特徵之內容，但是熟習此項技術者將理解，可在不脫離所請求標的之情況下，進行各種其他修改，也可以進行等同替換。另外地，可進行許多修改以使特定情況適於所請求標的的教示內容，而不脫離本文所述之中心概念。因此，所請求標的並不旨在限於所揭示之特定實例，相反此種所請求標的亦可包括落在所附申請專利範圍或其等同物之範圍內的所有方面。
52‧‧‧NVM元件102‧‧‧讀取窗口104‧‧‧部分106‧‧‧部分108‧‧‧點110‧‧‧寫入窗口116‧‧‧點124‧‧‧可變阻抗裝置126‧‧‧可變電阻器128‧‧‧可變電容器200‧‧‧計算裝置202‧‧‧匯流排204‧‧‧處理器/控制器206‧‧‧記憶體控制器208‧‧‧記憶體陣列402‧‧‧方塊404‧‧‧方塊406‧‧‧方塊600‧‧‧位元單元電路601‧‧‧預充電電路602‧‧‧寫入電路603‧‧‧感測電路
本案所請求標的在說明書之結論部分特別指出並明確主張。然而，本發明之標的之結構及/或操作方法，及目標、特徵，及/或優勢可在結合附圖閱讀時藉由參考以下詳細說明最佳地理解，在該等附圖中：
第1A圖圖示根據實施例之CES裝置的電流密度對電壓的曲線圖；
第1B圖為根據實施例之CES裝置的等效電路示意圖；
第2圖為根據實施例之計算裝置的示意圖；
第3圖為根據實施例圖解計算平臺之操作的圖；
第4圖為根據實施例之影響記憶體陣列之部分的值狀態的過程的流程圖。
第5A圖至第5C圖圖示根據實施例之記憶體陣列之部分的內容中的變化；
第6圖為根據實施例之記憶體電路的示意圖；以及
第7A圖及第7B圖為根據特定實施例之位元單元的替換架構的示意圖。
在下文的詳細說明中參考形成其一部分的附圖，其中類似的元件編號在所有附圖中可標定相同、類似及/或相似的部分。應理解，諸如為了說明之簡明性及/或清晰性起見，圖未按比例繪製。例如，一些態樣之尺寸可相對於其他而誇示。另外，應理解可使用其他實施例。另外，可在不脫離所所請求標的之前提下進行結構及/或其他變更。本說明書對「所請求標的」之引用指旨在被一或多個請求項或其任意部分覆蓋之標的，並不一定意指完整的請求項集合、請求項集合（例如，方法請求項、設備請求項等）之特定組合、或特定的請求項。亦應注意，諸如向上、向下、頂部、底部等之方向及/或引用可用以便於圖式之論述，及/或並不意欲限制所所請求標的之應用。因此，以下詳細之描述不應視為限制所所請求標的及/或同等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
102‧‧‧讀取窗口
104‧‧‧部分
106‧‧‧部分
108‧‧‧點
110‧‧‧寫入窗口
116‧‧‧點

Claims (19)

  1. 一種用於執行記憶體操作的方法，包括以下步驟：至少部分回應於對一裝置供電的至少一個可再生能量源的一存在，將一記憶體陣列之一部分的位元位置置於一第一值狀態中；可在將該位元位置置於該第一值狀態中之後決定待寫入該等位元位置的值；將該等位元位置之選定位元位置的值狀態自該第一值狀態變化至一第二值狀態，同時將該等位元位置之剩餘未選定位元位置維持在該第一值狀態，以便該等位元位置儲存及/或表示決定寫入該等位元位置的該等值，其中在對該裝置供電的該至少一個可再生能量源的一缺乏期間將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態；以及至少部分回應於在對該裝置供電的該至少一個可再生能量源的該缺乏之後對該裝置供電的該至少一個可再生能量源的一後續存在，將該記憶體陣列之該部分的該等位元位置置於該第一值狀態中。
  2. 如請求項1所述之方法，進一步包括以下步驟： 回應於由一或多個能量收集裝置捕獲來自該至少一個可再生能量源的可再生能量，充電一電池；以及在該至少一個可再生能量源的該缺乏期間，自充電的該電池供應功率至該裝置。
  3. 如請求項1所述之方法，其中該記憶體陣列包括相關電子記憶體(CEM)元件。
  4. 如請求項3所述之方法，以及其中將該等位元位置置於該第一值狀態中之步驟包括以下步驟：將對應於該等位元位置之CEM元件置於一高阻抗及/或絕緣狀態，以及其中將該等位元位置之選定位元位置的值狀態自該第一值狀態變化至該第二值狀態之步驟包括以下步驟：將對應於該等位元位置之該等選定位元位置的CEM元件置於一低阻抗及/或導電狀態。
  5. 如請求項3所述之方法，以及其中將該等位元位置置於該第一值狀態中之步驟包括以下步驟：將對應於該等位元位置之CEM元件置於一低阻抗及/或導電狀態，以及其中將該等位元位置之該等選定位元位置的值狀態自該第一值狀態變化至該第二值狀態之步驟包括以下步驟：將對應於該等位元位置之該等選定位元位置的CEM元件置於一高阻抗及/或絕緣狀態。
  6. 如請求項1所述之方法，其中變化該等位元 位置之該等選定位元位置的值狀態之步驟進一步包括下述步驟：屏蔽該等位元位置之該等未選定位元位置；以及將一寫入操作應用於該等位元位置之該等選定位元位置。
  7. 如請求項1所述之方法，其中至少部分回應於將一特定值、參數及/或符號寫入該記憶體陣列之該部分的一指令，變化該等位元位置之該等選定位元位置的值狀態發生。
  8. 如請求項1所述之方法，其中將該記憶體陣列之該部分的位元位置置於該第一值狀態中之步驟包括以下步驟：將一設定操作應用於該等位元位置，以及其中將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態之步驟包括以下步驟：將一重置操作應用於該等位元位置的該等選定位元位置。
  9. 如請求項1所述之方法，其中將該記憶體陣列之該部分的位元位置置於該第一值狀態中之步驟包括以下步驟：將一重置操作應用於該等位元位置，以及其中將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態之步驟包括以下步驟：將一設定操作應用於該等位元位置的該等 選定位元位置。
  10. 一種用以執行記憶體操作的裝置，包括：一記憶體陣列；以及一記憶體控制器，用以啟動操作以至少將值狀態寫入該記憶體陣列的可定址部分以：至少部分回應於對該裝置供電的至少一個可再生能量源的一存在，將該記憶體陣列之一部分的位元位置置於一第一值狀態中；在將該等位元位置置於該第一值狀態中之後決定待寫入該位元位置的值；將該等位元位置之選定位元位置的值狀態自該第一值狀態變化至一第二值狀態，同時將該等位元位置之剩餘未選定位元位置維持在該第一值狀態，以便該等位元位置儲存及/或表示決定寫入該等位元位置的該等值，其中在對該裝置供電的該至少一個可再生能量源的一缺乏期間將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態；以及至少部分回應於在對該裝置供電的該至少一個可再生能量源的該缺乏之後對該裝置供電的該至少一個可再生能量源的一後續存在，將該記憶體陣列之該部分的該等位元位置置於該第一值狀態中。
  11. 如請求項10所述之裝置，其中該記憶體控制器進一步用以至少部分基於自一處理器接收之一或多個訊號決定待寫入該等位元位置的該等值，經由一匯流排連接該處理器，該匯流排連接至該記憶體控制器。
  12. 如請求項10所述之裝置，其中該記憶體陣列包括相關電子記憶體(CEM)元件。
  13. 如請求項10所述之裝置，以及其中：該第一值狀態包括一高阻抗及/或絕緣狀態；以及該第二值狀態包括一低阻抗及/或導電狀態。
  14. 如請求項12所述之裝置，以及其中：該第一值狀態包括一低阻抗及/或導電狀態中；以及該第二值狀態包括一高阻抗及/或絕緣狀態。
  15. 如請求項10所述之裝置，其中該記憶體控制器進一步用以：屏蔽該等位元位置之該等未選定位元位置；以及將一寫入操作應用於該等位元位置之該等選定位元位置以由此將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態，同時將該等位元位置之剩餘該等未選定位元位置維持在該第一值狀態。
  16. 如請求項10所述之裝置，其中該記憶體控 制器進一步用以回應於將一特定值、參數及/或符號寫入該記憶體陣列之該部分的一指令，變化該等位元位置之該等選定位元位置的該等值狀態。
  17. 如請求項10所述之裝置，其中該記憶體控制器進一步用以：將一設定操作應用於該等位元位置以將該記憶體陣列之該部分的位元位置置於該第一值狀態中；將一重置操作應用於該等位元位置之該等選定位元位置以將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態。
  18. 如請求項10所述之裝置，其中該記憶體控制器進一步用以：將一重置操作應用於該等位元位置以將該記憶體陣列之該部分的位元位置置於該第一值狀態中；將一設定操作應用於該等位元位置之該等選定位元位置以將該等位元位置之該等選定位元位置的該等值狀態自該第一值狀態變化至該第二值狀態。
  19. 如請求項10所述之裝置，進一步包括：一電池；以及一或多個能量收集裝置，能夠捕獲來自該至少一個可再生能量源的可再生能量以再充電該電池。
TW107119312A 2017-06-05 2018-06-05 用於記憶體裝置操作的方法、系統、及裝置 TWI786125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/614,130 2017-06-05
US15/614,130 US10521338B2 (en) 2017-06-05 2017-06-05 Method, system and device for memory device operation

Publications (2)

Publication Number Publication Date
TW201903611A TW201903611A (zh) 2019-01-16
TWI786125B true TWI786125B (zh) 2022-12-11

Family

ID=62563192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119312A TWI786125B (zh) 2017-06-05 2018-06-05 用於記憶體裝置操作的方法、系統、及裝置

Country Status (4)

Country Link
US (1) US10521338B2 (zh)
CN (1) CN110692100B (zh)
TW (1) TWI786125B (zh)
WO (1) WO2018224811A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007988A (ko) * 2020-07-13 2022-01-20 에스케이하이닉스 주식회사 신뢰성 확보를 위한 메모리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080071A1 (en) * 2008-09-30 2010-04-01 Seagate Technology Llc Data storage using read-mask-write operation
US20160103785A1 (en) * 2012-06-02 2016-04-14 Intel Corporation Gather using index array and finite state machine
WO2017085498A1 (en) * 2015-11-20 2017-05-26 Arm Ltd Non-volatile buffer for memory operations

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467444A (en) * 1980-08-01 1984-08-21 Advanced Micro Devices, Inc. Processor unit for microcomputer systems
US7237097B2 (en) * 2001-02-21 2007-06-26 Mips Technologies, Inc. Partial bitwise permutations
US6944753B2 (en) * 2001-04-11 2005-09-13 International Business Machines Corporation Fixed point unit pipeline allowing partial instruction execution during the instruction dispatch cycle
AU2003241719A1 (en) * 2002-06-05 2003-12-22 Matsushita Electric Industrial Co., Ltd. Non-volatile memory circuit, drive method thereof, semiconductor device using the memory circuit
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7426139B2 (en) * 2006-11-02 2008-09-16 Macronix International Co., Ltd. Dynamic program and read adjustment for multi-level cell memory array
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US8332876B2 (en) 2008-11-20 2012-12-11 Ati Technologies Ulc Method, system and apparatus for tri-stating unused data bytes during DDR DRAM writes
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) * 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9245645B2 (en) * 2013-08-09 2016-01-26 Intel Corporation Multi-pulse programming for memory
CN104616692B (zh) * 2013-11-05 2018-06-08 旺宏电子股份有限公司 存储器的集成电路及其操作方法
US9355732B2 (en) 2014-10-01 2016-05-31 Sandisk Technologies Inc. Latch initialization for a data storage device
CN107210361B (zh) * 2014-12-09 2019-08-16 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9589634B1 (en) * 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US10032508B1 (en) * 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080071A1 (en) * 2008-09-30 2010-04-01 Seagate Technology Llc Data storage using read-mask-write operation
US20160103785A1 (en) * 2012-06-02 2016-04-14 Intel Corporation Gather using index array and finite state machine
WO2017085498A1 (en) * 2015-11-20 2017-05-26 Arm Ltd Non-volatile buffer for memory operations

Also Published As

Publication number Publication date
TW201903611A (zh) 2019-01-16
CN110692100A (zh) 2020-01-14
US10521338B2 (en) 2019-12-31
US20180349264A1 (en) 2018-12-06
CN110692100B (zh) 2023-09-08
WO2018224811A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
TWI754748B (zh) 關連電子切換器（ces）裝置作業的方法、系統與裝置
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
TWI716431B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(二)
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
TWI754686B (zh) 用於非易失性記憶體裝置操作的方法、系統及裝置
US8358527B2 (en) Multi-level nonvolatile memory devices using variable resistive elements
EP3785263A1 (en) Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) Method, system and device for integration of volatile and non-volatile memory bitcells
GB2545264A (en) A storage array
TWI786125B (zh) 用於記憶體裝置操作的方法、系統、及裝置
TWI822767B (zh) 用於記憶體位元單元之操作的方法、系統和裝置
TWI772530B (zh) 用於測試關聯電子開關(ces)設備的方法、系統及設備