KR20220007988A - 신뢰성 확보를 위한 메모리 시스템 - Google Patents

신뢰성 확보를 위한 메모리 시스템 Download PDF

Info

Publication number
KR20220007988A
KR20220007988A KR1020200085978A KR20200085978A KR20220007988A KR 20220007988 A KR20220007988 A KR 20220007988A KR 1020200085978 A KR1020200085978 A KR 1020200085978A KR 20200085978 A KR20200085978 A KR 20200085978A KR 20220007988 A KR20220007988 A KR 20220007988A
Authority
KR
South Korea
Prior art keywords
reference level
level
memory device
power supply
protection
Prior art date
Application number
KR1020200085978A
Other languages
English (en)
Inventor
윤정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200085978A priority Critical patent/KR20220007988A/ko
Priority to US16/951,366 priority patent/US11287991B2/en
Priority to CN202110164822.3A priority patent/CN113936724A/zh
Publication of KR20220007988A publication Critical patent/KR20220007988A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

본 기술은 외부에서 입력되는 전원전압을 동작전압으로 사용하며, 메모리 장치와, 메모리 장치의 제어하기 위한 컨트롤러를 포함하는 메모리 시스템에 있어서, 컨트롤러는, 메모리 장치와 다수의 인터페이스를 통해 연결되며, 휘발성 특성을 갖는 제1내부저장부와, 비휘발성 특성을 가지며, 리커버리 코드가 저장된 제2내부저장부와, 전원전압의 레벨변동이 설정된 기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 검출신호를 생성하는 레벨검출부와, 검출신호에 응답하여 보호모드의 진입/탈출을 결정하며, 보호모드의 진입시점에서 보호모드의 진입상황에 대한 이벤트정보 및 다수의 인터페이스 각각의 논리값을 스냅샷정보로서 생성하여 제1내부저장부에 저장하는 제1보호동작, 및 다수의 인터페이스 각각을 설정된 논리값으로 고정시키는 제2보호동작을 수행하는 보호동작부, 및 보호모드의 탈출에 따라 제2내부저장부로부터 리커버리 코드를 수신하여 리커버리 모드에 진입한 뒤, 제1내부저장부로부터 이벤트정보 및 스냅샷정보를 수신하여 메모리 장치에 대한 리커버리 동작을 수행하는 리커버리 동작부를 포함한다.

Description

신뢰성 확보를 위한 메모리 시스템{MEMORY SYSTEM FOR ASSURING RELIABILITY}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 신뢰성 확보를 위한메모리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 외부에서 공급되는 전원전압의 레벨이 변동하는 경우에도 효과적으로 신뢰성을 확보할 수 있는 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 외부에서 입력되는 전원전압을 동작전압으로 사용하며, 메모리 장치와, 상기 메모리 장치의 제어하기 위한 컨트롤러를 포함하는 메모리 시스템에 있어서, 상기 컨트롤러는, 상기 메모리 장치와 다수의 인터페이스를 통해 연결되며, 휘발성 특성을 갖는 제1내부저장부; 비휘발성 특성을 가지며, 리커버리 코드가 저장된 제2내부저장부; 상기 전원전압의 레벨변동이 설정된 기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 검출신호를 생성하는 레벨검출부; 상기 검출신호에 응답하여 보호모드의 진입/탈출을 결정하며, 상기 보호모드의 진입시점에서 상기 보호모드의 진입상황에 대한 이벤트정보 및 상기 다수의 인터페이스 각각의 논리값을 스냅샷정보로서 생성하여 상기 제1내부저장부에 저장하는 제1보호동작, 및 상기 다수의 인터페이스 각각을 설정된 논리값으로 고정시키는 제2보호동작을 수행하는 보호동작부; 및 상기 보호모드의 탈출에 따라 상기 제2내부저장부로부터 상기 리커버리 코드를 수신하여 리커버리 모드에 진입한 뒤, 상기 제1내부저장부로부터 상기 이벤트정보 및 상기 스냅샷정보를 수신하여 상기 메모리 장치에 대한 리커버리 동작을 수행하는 리커버리 동작부를 포함할 수 있다.
또한, 상기 보호동작부는, 상기 보호모드의 진입시점에서 상기 검출신호에 응답하여 상기 보호모드의 진입동작과 관련된 동작정보, 및 상기 제2보호동작의 수행이 완료되었는지 여부를 나타내는 수행정보를 생성하여 상기 이벤트 정보로서 상기 제1내부저장부에 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 다수의 인터페이스를 통해 상기 메모리 장치로 전송예정인 신호를 버퍼링하기 위한 버퍼링부를 더 포함하며, 상기 보호동작부는, 상기 보호모드의 진입시점에서 상기 버퍼링부에 버퍼링된 신호의 논리값을 상기 스냅샷정보로서 생성하여 상기 제1내부저장부에 저장할 수 있다.
또한, 상기 리커버리 동작부는, 상기 리커버리 동작모드에서 상기 이벤트정보 및 상기 스냅샷정보에 응답하여 상기 메모리 장치에 저장된 데이터 중 에러발생 가능성이 설정된 기준보다 높은 데이터를 구분하고, 구분된 데이터에 대해 에러정정동작을 수행할 수 있다.
또한, 상기 전원전압은, 제1기준레벨을 타겟으로 하며, 상기 컨트롤러 및 상기 메모리 장치의 동작전압으로 사용하는 제1전원전압, 및 상기 제1기준레벨보다 높은 제2기준레벨을 타겟으로 하며, 상기 다수의 인터페이스의 동작전압으로 사용하는 제2전원전압을 포함할 수 있다.
또한, 상기 기준레벨범위는, 상기 제1기준레벨이 중간인 제1기준레벨범위 및 상기 제2기준레벨이 중간이 제2기준레벨범위를 포함하며, 상기 레벨검출부는, 상기 제2전원전압이 상기 제2기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제1검출신호를 활성화시키고, 상기 제1전원전압이 상기 제1기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제2검출신호를 활성화시킬 수 있다.
또한, 상기 보호동작부는, 상기 제1 및 제2검출신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제1 및 제2검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출할 수 있다.
또한, 상기 보호동작부는, 상기 제1 및 제2검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성할 수 있다.
또한, 상기 제1전원전압을 입력받아 제3기준레벨을 타겟으로 하며 상기 컨트롤러의 동작전압으로 사용하는 제3전원전압을 생성하고, 상기 제1전원전압을 입력받아 제4기준레벨을 타겟으로 하며 상기 메모리 장치의 동작전압으로 사용하는 제4전원전압을 생성하며, 상기 제2전원전압을 입력받아 상기 제3기준레벨보다 높은 제5기준레벨을 타겟으로 하며 상기 컨트롤러에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제5전원전압을 생성하고, 상기 제2전원전압을 입력받아 상기 제4기준레벨보다 높은 제6기준레벨을 타겟으로 하며 상기 메모리 장치에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제6전원전압을 생성하는 전압생성부를 더 포함할 수 있다.
또한, 상기 기준레벨범위는, 상기 제3기준레벨이 중간인 제3기준레벨범위와, 상기 제4기준레벨이 중간이 제4기준레벨범위와, 상기 제5기준레벨이 중간인 제5기준레벨범위, 및 상기 제6기준레벨이 중간이 제6기준레벨범위를 포함하며, 상기 레벨검출부는, 상기 제3전원전압이 상기 제3기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제3검출신호를 활성화시키고, 상기 제4전원전압이 상기 제4기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제4검출신호를 활성화시키며, 상기 제5전원전압이 상기 제5기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제5검출신호를 활성화시키고, 상기 제6전원전압이 상기 제6기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제6검출신호를 활성화시킬 수 있다.
또한, 상기 보호동작부는, 상기 제3 내지 제6검출신호 중 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제3 내지 제6검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출할 수 있다.
또한, 상기 보호동작부는, 상기 제3 내지 제6검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성할 수 있다.
또한, 상기 전원전압은, 제7기준레벨을 타겟으로 하며, 상기 컨트롤러의 동작전압으로 사용하는 제7전원전압과, 제8기준레벨을 타겟으로 하며, 상기 메모리 장치의 동작전압으로 사용하는 제8전원전압과, 상기 제7기준레벨보다 높은 제9기준레벨을 타겟으로 하며, 상기 컨트롤러에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제9전원전압, 및 상기 제8기준레벨보다 높은 제10기준레벨을 타겟으로 하며, 상기 메모리 장치에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제10전원전압을 포함할 수 있다.
또한, 상기 기준레벨범위는, 상기 제7기준레벨이 중간인 제7기준레벨범위와, 상기 제8기준레벨이 중간이 제8기준레벨범위와, 상기 제9기준레벨이 중간인 제9기준레벨범위, 및 상기 제10기준레벨이 중간이 제10기준레벨범위를 포함하며, 상기 레벨검출부는, 상기 제7전원전압이 상기 제7기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제7검출신호를 활성화시키고, 상기 제8전원전압이 상기 제8기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제8검출신호를 활성화시키며, 상기 제9전원전압이 상기 제9기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제9검출신호를 활성화시키고, 상기 제10전원전압이 상기 제10기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제10검출신호를 활성화시킬 수 있다.
또한, 상기 보호동작부는, 상기 제7 내지 제10검출신호 중 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제7 내지 제10검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출할 수 있다.
또한, 상기 보호동작부는, 상기 제7 내지 제10검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성할 수 있다.
또한, 상기 다수의 인터페이스는, 커맨드 인터페이스와 어드레스 인터페이스 및 데이터 인터페이스를 포함하며, 상기 보호동작부는, 상기 보호모드의 진입시점에서 상기 커맨드 인터페이스의 논리값을 상기 메모리 장치의 동작을 인액티브(inactive)시키기 위한 제1논리값으로 고정시키고, 상기 데이터 인터페이스의 논리값을 제2논리값으로 고정시키며, 상기 어드레스 인터페이스의 논리값을 상기 메모리 장치에 액세스가 불가능한 제3논리값으로 고정시키는 상기 제2보호동작을 수행할 수 있다.
또한, 상기 보호동작부는, 상기 보호모드의 진입시점에서 상기 제1보호동작과 상기 제2보호동작을 동시에 시작할 수 있다.
본 기술은 메모리 시스템으로 공급되는 전원전압의 레벨이 기준레벨범위를 넘어서 변동하는 경우, 하드웨어 측면에서 메모리 장치의 신뢰성을 확보하기 위한 보호동작을 수행한 후, 외부에서 공급되는 전원전압의 레벨변동이 안정화될 때 소프트웨어 측면에서 메모리 장치의 신뢰성을 확보하기 위한 복구동작을 수행할 수 있다.
이를 통해, 메모리 시스템으로 공급되는 전원전압의 레벨이 기준레벨범위를 넘어서 변동하는 현상이 발생하는 경우에도, 메모리 시스템의 동작 안정성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 구성을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 일 예를 설명하기 위한 도면이다.
도 3는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 다른 예를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 또 다른 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작에 대한 이해를 돕기 위해 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 구성을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(110)은, 컨트롤러(130), 및 메모리 장치(150)를 포함할 수 있다.
여기서, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장할 수 있다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
또한, 메모리 시스템(110)은, 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(110)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
좀 더 구체적으로, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
이어지는 설명에서는 메모리 장치(150)가 비휘발성 특징을 갖는 플래시 메모리인 것을 가정하여 설명하도록 하겠다. 하지만, 메모리 장치(150)를 플래시 메모리로 가정하는 것은, 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 메모리 장치(150)가 휘발성 특징을 갖는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM)일 수도 있고, 비휘발성 특징을 갖는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM)일 수도 있다.
메모리 시스템(110)은 외부에서 입력되는 전원전압(VCC)을 동작전압으로 사용할 수 있다. 즉, 메모리 시스템(110)에 포함된 컨트롤러(130), 및 메모리 장치(150) 각각은 외부에서 입력되는 전원전압(VCC)을 동작전압으로 사용할 수 있다.
컨트롤러(130)는, 제1내부저장부(1301)와, 제2내부저장부(1302)와, 보호동작부(1303)와, 리커버리 동작부(1304), 및 레벨검출부(1305)를 포함할 수 있다.
여기서, 제1내부저장부(1301)는, 휘발성 특성을 가지며, 컨트롤러(130) 내부에서 생성된 데이터를 저장할 수 있다.
그리고, 제2내부저장부(1302)는, 비휘발성 특성을 가지며, 리커버리 코드가 저장되어 있을 수 있다. 이때, 리커버리 코드는, 리커버리 모드에 진입하여 메모리 장치(150)에 저장된 에러 데이터에 대해 리커버리 동작을 수행하기 위해 컨트롤러(130)에서 실행될 수 있다.
그리고, 레벨검출부(1305)는, 외부에서 입력되는 전원전압(VCC)의 레벨변동이 설정된 기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 검출신호를 생성할 수 있다.
그리고, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 검출신호에 응답하여 보호모드의 진입/탈출을 결정할 수 있다. 또한, 보호동작부(1303)는, 보호모드의 진입시점에서 보호모드의 진입상황에 대한 이벤트정보 및 메모리 장치(150)와의 연결을 위한 다수의 인터페이스(10) 각각의 현재 논리값을 스냅샷정보로서 생성하여 제1내부저장부(1301)에 저장하는 제1보호동작을 수행할 수 있다. 또한, 보호동작부(1303)는, 보호모드의 진입시점에서 메모리 장치(150)와의 연결을 위한 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작을 수행할 수 있다. 이때, 보호동작부(1303)는, 제1보호동작과 제2보호동작을 보호모드의 진입시점에서 동시에 시작할 수 있다.
그리고, 리커버리 동작부(1304)는, 보호모드의 탈출에 따라 제2내부저장부(1302)로부터 리커버리 코드를 수신하여 리커버리 모드에 진입한 뒤, 제1내부저장부(1301)로부터 이벤트정보 및 스냅샷정보를 수신하여 메모리 장치(150)에 대한 리커버리 동작을 수행할 수 있다.
도 2는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작에 대한 이해를 돕기 위해 도시한 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 메모리 시스템(110)은, 컨트롤러(130), 및 메모리 장치(150)를 포함할 수 있으며, 컨트롤러(130)와 메모리 장치(150)는, 다수의 인터페이스(10)를 통해 연결될 수 있다.
또한, 컨트롤러(130)는, 제1내부저장부(1301)와, 제2내부저장부(1302)와, 보호동작부(1303)와, 리커버리 동작부(1304), 및 레벨검출부(1305)를 포함할 수 있다.
여기서, 휘발성 특성을 가지며, 컨트롤러(130) 내부에서 생성된 데이터, 예컨대, 보호동작부(1303)에서 생성된 이벤트정보(EVEN), 및 스냅샷정보(SNAP)를 저장할 수 있다.
그리고, 제2내부저장부(1302)는, 비휘발성 특성을 가지며, 리커버리 코드(RVCD)가 저장되어 있을 수 있다. 이때, 리커버리 코드(RVCD)는, 리커버리 모드에 진입하여 메모리 장치(150)에 저장된 에러 데이터에 대해 리커버리 동작을 수행하기 위해 컨트롤러(130)에서 실행될 수 있다.
구체적으로, 리커버리 코드(RVCD)는, 메모리 시스템(110)을 생산하는 단계에서 제2내부저장부(1302)에 저장될 수 있다. 즉, 리커버리 코드(RVCD)의 경우, 메모리 시스템(110)의 리커버리 동작을 위해 메모리 시스템(110)을 생산하는 단계에서 설계자에 의해 미리 작성될 수 있는 프로그램 코드일 수 있다. 따라서, 메모리 시스템(110)을 생산하는 단계에서 설계자에 의해 한 번 작성된 후, 리커버리 코드(RVCD)의 내용이 변경된다는 것은 정상적인 리커버리 동작이 수행될 수 없다는 것을 의미할 수 있다. 즉, 메모리 시스템(110)을 생산하는 단계에서 설계자에 의해 한 번 작성된 리커버리 코드(RVCD)가 메모리 시스템(110)을 동작시키는 과정에서 예측 불가능한 이유로 인해 그 내용이 변경되는 경우, 해당 메모리 시스템(110)에 대해 리커버리 동작을 수행하기 위해 리커버리 코드(RVCD)를 실행하더라도 정상적인 복구가 불가능하여, 메모리 시스템(110) 전체를 사용할 수 없는 문제가 발생할 수 있다.
따라서, 리커버리 코드(RVCD)를 저장하는 제2내부저장부(1302)의 경우, 비휘발성 특성을 갖는 메모리 장치, 예컨대, 롬(ROM, Read Only Memory)으로 구현될 수 있다. 즉, 메모리 시스템(110)을 생산하는 단계에서 설계자에 의해 한 번 작성된 리커버리 코드(RVCD)가 롬(ROM)으로 구현된 제2내부저장부(1302)에 저장되는 경우, 메모리 시스템(110)의 동작으로 인해 리커버리 코드(RVCD)의 내용이 변경될 가능성은 실질적으로 없다고 볼 수 있다. 참고로, 롬(ROM)으로 구현된 제2내부저장부(1302)에는, 부팅코드(Booting Code)와 같이 메모리 시스템(110)의 생산과정에서 작성된 후, 그 내용을 변경하는 것이 금지될 수 있는 프로그램 코드가 리커버리 코드(RVCD)와 함께 저장될 수 있다.
그리고, 본 발명의 실시예에 따른 메모리 시스템(110)은, 외부에서 두 개의 전원전압(VCC, VCCQ)를 입력받아 동작전압으로 사용할 수 있다. 즉, 메모리 시스템(110)은, 외부에서 제1전원전압(VCC) 및 제2전원전압(VCCQ)을 입력받아 동작전압으로 사용할 수 있다.
이때, 제1전원전압(VCC)은, 제1기준레벨을 타겟으로 하며, 메모리 시스템(110)에 포함된 컨트롤러(130)와 메모리 장치(150)의 동작전압으로 사용될 수 있다. 그리고, 제2전원전압(VCCQ)은, 제1기준레벨보다 높은 제2기준레벨을 타겟으로 하며, 메모리 장치(150)와 컨트롤러(130) 사이에서 신호를 전달하기 위한 다수의 인터페이스(10)의 동작전압으로 사용될 수 있다. 따라서, 컨트롤러(130)에 포함된 제1내부저장부(1301)와 제2내부저장부(1302) 및 보호동작부(1303)는, 각각 제1전원전압(VCC)을 입력받아 동작전압으로 사용할 수 있다. 그리고, 컨트롤러(130)와 메모리 장치(150) 사이를 연결하기 위한 다수의 인터페이스(10)는, 제2전원전압(VCCQ)을 입력받아 동작전압으로 사용할 수 있다.
그리고, 컨트롤러(130)에 포함된 레벨검출부(1305)는, 외부에서 입력되는 제1전원전압(VCC)의 레벨변동이 설정된 제1기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 제1검출신호(DET<1>)를 생성할 수 있다. 또한, 레벨검출부(1305)는, 외부에서 입력되는 제2전원전압(VCCQ)의 레벨변동이 설정된 제2기준레벨범위를 넘어서는 여부를 검출하며, 검출결과에 대응하여 제2검출신호(DET<2>)를 생성할 수 있다.
좀 더 구체적으로, 도 2 및 도 5를 참조하면, 외부에서 인가되는 제1전원전압(VCC)은, 제1기준레벨(REF_TARGET<1>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제1기준레벨(REF_TARGET<1>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제1기준레벨범위는, 제1기준레벨(REF_TARGET<1>)을 중심으로 설정된 레벨 차이를 갖는 최대 제1기준레벨(REF_MAX<1>) 및 최소 제1기준레벨(REF_MIN<1>)을 통해 정의될 수 있다.
또한, 외부에서 인가되는 제2전원전압(VCCQ)은, 제2기준레벨(REF_TARGET<2>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제2기준레벨(REF_TARGET<2>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제2기준레벨범위는, 제2기준레벨(REF_TARGET<2>)을 중심으로 설정된 레벨 차이를 갖는 최대 제2기준레벨(REF_MAX<2>) 및 최소 제2기준레벨(REF_MIN<2>)을 통해 정의될 수 있다.
참고로, 도 5에서는 제1기준레벨(REF_TARGET<1>)과 제2기준레벨(REF_TARGET<2>)이 동일한 레벨을 갖는 것처럼 도시되어 있지만, 이는 어디까지나 설명의 편의를 위해 중복으로 도시한 도면이며, 실제로는 제1기준레벨(REF_TARGET<1>)보다 제2기준레벨(REF_TARGET<2>)이 더 높은 레벨을 가질 수 있다. 이때, 제1기준레벨(REF_TARGET<1>)보다 제2기준레벨(REF_TARGET<2>)이 더 높은 레벨을 갖는 것을 가정하였으므로, 최소 제1기준레벨(REF_MIN<1>)이 최대 제2기준레벨(REF_MAX<2>)보다 높거나 또는 같거나 또는 낮을 수 있다.
그리고, 메모리 시스템(110)의 안정적인 동작을 보장하기 위해서는 제1전원전압(VCC)의 레벨이 변동하는 범위가 제1기준레벨범위를 넘어서지 않아야 한다. 동시에, 제2전원전압(VCCQ)의 레벨이 변동하는 범위가 제2기준레벨범위를 넘어서지 않아야 한다.
즉, 제1기준레벨(REF_TARGET<1>)을 타겟으로 하는 제1전원전압(VCC)의 레벨이 최대 제1기준레벨(REF_MAX<1>)과 최소 제1기준레벨(REF_MIN<1>) 사이에서 변동하면, 제1전원전압(VCC)을 동작전원으로 사용하는 컨트롤러(130)와 메모리 장치(150)가 안정적으로 동작한다고 볼 수 있다. 하지만, 제1기준레벨(REF_TARGET<1>)을 타겟으로 하는 제1전원전압(VCC)의 레벨이 최대 제1기준레벨(REF_MAX<1>)을 초과하여 상승하거나 최소 제1기준레벨(REF_MIN<1>) 미만으로 하강하면, 제1전원전압(VCC)을 동작전원으로 사용하는 컨트롤러(130)와 메모리 장치(150)가 안정적으로 동작한다고 볼 수 없다.
마찬가지로, 제2기준레벨(REF_TARGET<2>)을 타겟으로 하는 제2전원전압(VCCQ)의 레벨이 최대 제2기준레벨(REF_MAX<2>)과 최소 제2기준레벨(REF_MIN<2>) 사이에서 변동하면, 제2전원전압(VCCQ)을 동작전원으로 사용하는 다수의 인터페이스(10)가 안정적으로 동작한다고 볼 수 있다. 하지만, 제2기준레벨(REF_TARGET<2>)을 타겟으로 하는 제2전원전압(VCCQ)의 레벨이 최대 제2기준레벨(REF_MAX<2>)을 초과하여 상승하거나 최소 제2기준레벨(REF_MIN<2>) 미만으로 하강하면, 제2전원전압(VCCQ)을 동작전원으로 사용하는 다수의 인터페이스(10)가 안정적으로 동작한다고 볼 수 없다.
그리고, 레벨검출부(1305)는, 제1전원전압(VCC)의 레벨변동이 제1기준레벨범위를 넘어서는 경우, 즉, 제1전원전압(VCC)의 레벨변동이 최대 제1기준레벨(REF_MAX<1>)을 초과하여 상승하거나 최소 제1기준레벨(REF_MIN<1>) 미만으로 하강하는 경우, 제1검출신호(DET<1>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제1전원전압(VCC)의 레벨변동이 제1기준레벨범위를 넘어서지 않는 경우, 즉, 제1전원전압(VCC)의 레벨변동이 최대 제1기준레벨(REF_MAX<1>)이하 까지만 상승하거나 최소 제1기준레벨(REF_MIN<1>)이상 까지만 하강하는 경우, 제1검출신호(DET<1>)를 비활성화시킬 수 있다.
또한, 레벨검출부(1305)는, 제2전원전압(VCCQ)의 레벨변동이 제2기준레벨범위를 넘어서는 경우, 즉, 제2전원전압(VCCQ)의 레벨변동이 최대 제2기준레벨(REF_MAX<2>)을 초과하여 상승하거나 최소 제2기준레벨(REF_MIN<2>) 미만으로 하강하는 경우, 제2검출신호(DET<2>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제2전원전압(VCCQ)의 레벨변동이 제2기준레벨범위를 넘어서지 않는 경우, 즉, 제2전원전압(VCCQ)의 레벨변동이 최대 제2기준레벨(REF_MAX<2>)이하 까지만 상승하거나 최소 제2기준레벨(REF_MIN<2>)이상 까지만 하강하는 경우, 제2검출신호(DET<2>)를 비활성화시킬 수 있다.
도 2를 참조하면, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제1검출신호(DET<1>) 및 제2검출신호(DET<2>)에 응답하여 보호모드의 진입/탈출을 결정할 수 있다. 즉, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제1검출신호(DET<1>) 및 제2검출신호(DET<2>) 중 적어도 하나의 신호가 활성화되는 것에 응답하여 보호모드에 진입할 수 있다. 또한, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제1검출신호(DET<1>) 및 제2검출신호(DET<2>) 모두가 비활성화되는 것에 응답하여 보호모드에서 탈출할 수 있다.
또한, 보호동작부(1303)는, 보호모드의 진입시점에서 보호모드의 진입상황에 대한 이벤트정보(EVEN) 및 다수의 인터페이스(10) 각각의 현재 논리값을 스냅샷정보(SNAP)로서 생성하여 제1내부저장부(1301)에 저장하는 제1보호동작을 수행할 수 있다. 또한, 보호동작부(1303)는, 보호모드의 진입시점에서 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작을 수행할 수 있다. 이때, 보호동작부(1303)는, 제2보호동작을 위해 보호모드의 진입시점에서 논리고정신호(LFS)를 생성하여 다수의 인터페이스(10) 각각으로 전송할 수 있다. 다수의 인터페이스(10) 각각은, 논리고정신호(LFS)에 응답하여 설정된 논리값으로 고정될 수 있다. 여기서, 보호동작부(1303)는, 제1보호동작과 제2보호동작을 보호모드의 진입시점에서 동시에 시작할 수 있다.
보호동작부(1303)에서 수행되는 제1보호동작에 대해 구체적으로 설명하면 다음과 같다.
보호동작부(1303)는, 보호모드의 진입시점에서 레벨검출부에서 생성된 검출신호(DET<1:2>), 즉, 제1검출신호(DET<1>) 및 제2검출신호(DET<2>)에 응답하여 보호모드의 진입동작과 관련된 동작정보(OPI), 및 제2보호동작의 수행이 완료되었는지 여부를 나타내는 수행정보(PEI)를 생성하여 이벤트정보(EVEN)로서 제1내부저장부(1301)에 저장할 수 있다.
여기서, 동작정보(OPI)는, 보호모드의 진입동작과 관련하여 수집할 수 있는 모든 정보를 의미할 수 있다. 예컨대, 보호동작부(1303)에서 제1검출신호(DET<1>)가 비활성화되고 제2검출신호(DET<2>)는 활성화되는 것에 응답하여 보호모드에 진입한 경우, 동작정보(OPI)에는 제1전원전압(VCC)의 레벨변동이 정상적이고 제2전원전압(VCCQ)의 레벨변동이 비정상적임을 나타내는 정보가 포함될 수 있다. 다른 예를 들면, 보호동작부(1303)에서 제1검출신호(DET<1>)가 잠시동안 활성화되었다가 비활성화되고 제2검출신호(DET<2>)는 활성화된 후 계속 활성화된 상태를 유지하는 것에 응답하여 보호모드에 진입한 경우, 동작정보(OPI)에는 제1전원전압(VCC)의 레벨이 순간적으로 변동하는 오류가 발생했고 제2전원전압(VCCQ)의 레벨변동이 비정상적임을 나타내는 정보가 포함될 수 있다. 따라서, 보호동작부(1303)는, 제1검출신호(DET<1>)의 활성화여부와 제2검출신호(DET<2>)의 활성화여부를 조합하여 동작정보(OPI)를 생성할 수 있다.
또한, 수행정보(PEI)는, 보호모드의 진입시점에서 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작이 정상적으로 수행이 완료되었지 여부를 나타내는 정보일 수 있다. 즉, 보호모드에 진입했다는 것은, 제1전원전압(VCC)과 제2전원전압(VCCQ) 중 적어도 어느 하나의 전압이 비정상적인 레벨변동을 갖는 상태이기 때문에, 보호동작부(1303)에서 전송된 논리고정신호(LFS)에 응답하여 다수의 인터페이스(10) 각각이 설정된 논리값으로 고정되는 제2보호동작이 정상적으로 수행되었다는 것을 보증할 수 없다. 예컨대, 다수의 인터페이스(10)의 동작전압인 제2전원전압(VCCQ)의 레벨변동 이상으로 인해, 보호동작부(1303)에서 다수의 인터페이스(10) 각각으로 논리고정신호(LFS)를 전달하였음에도 불구하고, 다수의 인터페이스(10) 각각이 설정된 논리값으로 고정되지 못할 수 있다. 따라서, 수행정보(PEI)는, 다수의 인터페이스(10) 각각이 설정된 논리값으로 고정된 상태인지를 나타내는 정보일 수 있다.
한편, 컨트롤러(130)는, 다수의 인터페이스(10)를 통해 메모리 장치(150)로 전송예정인 신호를 버퍼링하기 위한 버퍼링부(1306)를 더 포함할 수 있다. 보호동작부(1303)는, 보호모드의 진입시점에서 버퍼링부(1306)에 버퍼링된 신호의 논리값을 스냅샷정보(SNAP)로서 생성하여 제1내부저장부(1301)에 저장할 수 있다.
예컨대, 보호모드의 진입시점은, 버퍼링부(1306)에 버퍼링된 신호가 다수의 인터페이스(10)에 실려서 메모리 장치(150)로 전송되는 중일 수 있다. 이와 같은 경우, 스냅샷정보(SNAP)에는 다수의 인터페이스(10) 각각에 실린 신호의 논리값이 포함될 수 있다. 다른 예를 들면, 보호모드의 진입시점은, 버퍼링부(1306)에 버퍼링된 신호가 아직 다수의 인터페이스(10)에 실리기 이전일 수 있다. 이와 같은 경우, 스냅샷정보(SNAP)에는 다수의 인터페이스(10) 각각에 실린 신호와는 다르지만, 다수의 인터페이스(10) 각각에 실릴 예정인 신호의 논리값이 포함될 수 있다.
한편, 컨트롤러(130)와 메모리 장치(150) 사이의 연결을 위한 다수의 인터페이스(10)는, 커맨드 인터페이스(C_I/F)와, 어드레스 인터페이스(A_I/F), 및 데이터 인터페이스(D_I/F)를 포함할 수 있다.
여기서, 커맨드 인터페이스(C_I/F)는, 컨트롤러(130)에서 메모리 장치(150)의 동작을 제어하기 위한 커맨드 신호를 생성하여 메모리 장치(150)로 전송하기 위한 전달경로일 수 있다. 예컨대, 컨트롤러(130)는, 라이트 커맨드 신호, 리드 커맨드 신호, 이레이즈 커맨드 신호 등을 생성하여 메모리 장치(150)에 전송할 수 있으며, 이와 같은 커맨드 신호를 전달하는 경로로서 커맨드 인터페이스(C_I/F)를 사용할 수 있다. 참고로, 커맨드 인터페이스(C_I/F)에 포함된 'CE'노드는 'Chip Enable'노드를 의미하고, 'WE/RE'노드는 'Write Enable/Read Enable'노드를 의미할 수 있으며, 'CE'노드와 'WE/RE'노드 각각에 실린 신호의 논리조합을 통해 컨트롤러(130)에서 메모리 장치(150)로 전송되는 여러 종류의 커맨드 신호가 구분될 수 있다. 또한, 도면에서는 커맨드 인터페이스(C_I/F)에 'CE'노드와 'WE/RE'노드만 포함되는 것으로 도시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이며, 메모리 장치(150)의 종류나 설계자의 선택에 따라 얼마든지 다른 형태의 노드가 포함될 수 있다.
그리고, 어드레스 인터페이스(A_I/F)는, 메모리 장치(150)에 포함된 저장영역 중 일부영역을 선택하여 커맨드 동작을 수행하기 위해 컨트롤러(130)에서 메모리 장치(150)로 전송하는 어드레스 신호의 전달경로일 수 있다. 예컨대, 컨트롤러(130)는, 라이트 커맨드 신호, 리드 커맨드 신호, 이레이즈 커맨드 신호 등과 함께 어드레스 신호를 메모리 장치(150)로 전송하여 커맨드 동작이 수행되는 메모리 장치(150)의 저장영역을 특정할 수 있으며, 이와 같은 어드레스 신호를 전달하는 경로로서 어드레스 인터페이스(A_I/F)를 사용할 수 있다. 참고로, 도면에서는 어드레스 인터페이스(A_I/F)에 1개의 노드(ADDR)만 포함되는 것이 도시되어 있는데, 이는 어디까지나 설명의 편의를 위해 도면을 간략하게 도시한 것일 뿐, 실제로는 1개보다 더 많은 개수의 노드가 어드레스 인터페이스(A_I/F)에 포함될 수 있다. 물론, 어드레스 인터페이스(A_I/F)에 몇 개의 노드가 포함되는지 여부는, 메모리 장치(150)의 종류 및 설계자의 선택에 따라 얼마든지 달라질 수 있다.
그리고, 데이터 인터페이스(D_I/F)는, 컨트롤러(130)와 메모리 장치(150) 사이에서 전송되는 데이터 신호의 전달경로일 수 있다. 예컨대, 컨트롤러(130)는, 라이트 커맨드 신호와 함께 라이트 데이터 신호를 메모리 장치(150)로 전송할 수 있다. 또한, 메모리 장치(150)는, 컨트롤러(130)로부터 전달된 리드 커맨드 신호에 응답하여 리드동작을 수행한 뒤, 리드동작의 수행결과인 리드 데이터 신호를 컨트롤러(130)로 전송할 수 있다. 이때, 라이트 데이터 신호 또는 리드 데이터 신호를 전달하는 경로로서 데이터 인터페이스(D_I/F)를 사용할 수 있다. 도면에서는 데이터 인터페이스(D_I/F)에 1개의 노드(DATA)만 포함되는 것이 도시되어 있는데, 이는 어디까지나 설명의 편의를 위해 도면을 간략하게 도시한 것일 뿐, 실제로는 1개보다 더 많은 개수의 노드가 데이터 인터페이스(D_I/F)에 포함될 수 있다. 물론, 데이터 인터페이스(D_I/F)에 몇 개의 노드가 포함되는지 여부는, 메모리 장치(150)의 종류 및 설계자의 선택에 따라 얼마든지 달라질 수 있다.
한편, 도 5를 참조하면, 외부에서 입력된 제1전원전압(VCC)과 제2전원전압(VCCQ) 중 적어도 어느 한 전압의 레벨변동이 기준레벨범위의 최소레벨(REF_MIN<0> or REF_MIN<1>) 미만으로 하강하는 현상이 발생하는 것을 가정할 수 있다(S10). 이와 같은 현상에 따라, 레벨검출부(1305)는, 제1검출신호(DET<1>) 또는 제2검출신호(DET<2>) 중 적어도 어느 하나의 신호를 활성화시킬 수 있다. 그에 따라, 보호동작부(1303)는, 활성화된 제1검출신호(DET<1>) 또는 제2검출신호(DET<2>) 중 적어도 어느 하나의 신호에 응답하여 보호모드에 진입할 수 있다. 또한, 보호동작부(1303)는, 전술한 설명과 같이 보호모드에 진입하는 시점에서 이벤트정보(EVEN) 및 스냅샷정보(SNAP)를 생성하여 제1내부저장부(1301)에 저장하는 제1보호동작을 수행할 수 있다. 또한, 보호동작부(1303)는, 보호모드의 진입시점에서 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작을 수행할 수 있다. 이때, 제1보호동작과 제2보호동작은 보호모드에 진입하는 시점에서 동시에 시작될 수 있다. 예컨대, 도면에 도시된 것처럼 제1보호동작에 포함된 스냅샷정보(SNAP)를 생성하여 제1내부저장부(1301)에 저장하는 동작(S30)이 제2보호동작(S21, S22, S23)과 동시에 시작되는 것을 알 수 있다.
여기서, 도 2 및 도 5를 참조하여 보호동작부(1303)에서 수행되는 제2보호동작(S21, S22, S23)에 대해 구체적으로 설명하면 다음과 같다.
먼저, 전술한 설명과 같이 다수의 인터페이스(10)는, 커맨드 인터페이스(C_I/F)와 어드레스 인터페이스(A_I/F) 및 데이터 인터페이스(D_I/F)를 포함할 수 있다. 그리고, 보호동작부(1303)는, 보호모드의 진입시점에서 커맨드 인터페이스(C_I/F)의 논리값을 메모리 장치(150)의 동작을 인액티브(inactive)시키기 위한 제1논리값으로 고정시키는 제2보호동작을 수행할 수 있다(S21). 즉, 커맨드 인터페이스(C_I/F)는, 보호모드의 진입시점에서 보호동작부(1303)로부터 전달되는 논리고정신호(LFS)에 응답하여 제1논리값으로 고정될 수 있다. 이때, 커맨드 인터페이스(C_I/F)가 제1논리값으로 고정된다는 것의 의미는, 메모리 장치(150)의 동작을 인액티브시키기 위한 커맨드 신호가 커맨드 인터페이스(C_I/F)에 실려서 메모리 장치(150)로 전달되도록 제어한다는 것을 의미할 수 있다. 예컨대, 도면에서와 같이 보호모드의 진입시점에서 커맨드 인터페이스(C_I/F)에 포함된 'CE'노드를 로직'하이'로 고정시키고 'WE/RE/노드를 로직'로우'로 고정시키는 동작이 커맨드 인터페이스(C_I/F)를 제1논리값으로 고정시키는 동작이 될 수 있다. 참고로, 메모리 장치(150)의 동작이 인액티브된다는 것은, 메모리 장치(150)가 어떠한 동작도 수행하지 않는 상태, 예컨대, 라이트 동작을 수행하는 중이었다면 즉시 라이트 동작의 수행을 멈추는 상태가 되는 것을 의미할 수 있다.
또한, 보호동작부(1303)는, 보호모드의 진입시점에서 데이터 인터페이스(D_I/F)의 논리값을 제2논리값으로 고정시키는 제2보호동작을 수행할 수 있다(S22). 즉, 데이터 인터페이스(D_I/F)는, 보호모드의 진입시점에서 보호동작부(1303)로부터 전달되는 논리고정신호(LFS)에 응답하여 제2논리값으로 고정될 수 있다. 이때, 데이터 인터페이스(D_I/F)가 제2논리값으로 고정된다는 것의 의미는, 데이터 인터페이스(D_I/F)에 실린 신호의 논리값이 무조건 로직'하이' 또는 로직'로우'로 고정된다는 것을 의미할 수 있다. 예컨대, 도면에서와 같이 보호모드의 진입시점에서 데이터 인터페이스(D_I/F)에 적어도 하나 이상의 'DATA'노드를 모두 로직'하이'로 고정시키는 동작이 데이터 인터페이스(D_I/F)를 제2논리값으로 고정시키는 동작이 될 수 있다.
또한, 보호동작부(1303)는, 보호모드의 진입시점에서 어드레스 인터페이스(A_I/F)의 논리값을 메모리 장치(150)에 액세스가 불가능한 제3논리값으로 고정시키는 제2보호동작을 수행할 수 있다(S23). 즉, 어드레스 인터페이스(A_I/F)는, 보호모드의 진입시점에서 보호동작부(1303)로부터 전달되는 논리고정신호(LFS)에 응답하여 제3논리값으로 고정될 수 있다. 이때, 어드레스 인터페이스(A_I/F)가 제3논리값으로 고정된다는 것의 의미는, 어드레스 인터페이스(A_I/F)에 실린 어드레스 신호의 값을 통해서는 메모리 장치(150)에 포함된 어떠한 저장영역도 선택하여 액세스할 수 없도록(out of range) 제어한다는 것을 의미할 수 있다. 예컨대, 도면에서와 같이 보호모드의 진입시점에서 어드레스 인터페이스(A_I/F)를 통해 메모리 장치(150)로 전달되는 어드레스 신호의 값이 'all 0xF'가 되도록 어드레스 인터페이스(A_I/F)에 포함된 모든 'ADDR'노드를 로직'하이'로 고정시키는 동작이 될 수 있다. 참고로, 어드레스 인터페이스(A_I/F)에 실린 어드레스 신호의 값을 통해서 메모리 장치(150)에 포함된 어떠한 저장영역도 선택하여 액세스할 수 없도록(out of range) 제어한다는 것의 의미는, 메모리 장치(150)에 포함된 물리적이고 유한한 저장영역에서 어떠한 저장영역도 선택할 수 없는 어드레스 신호의 값이 어드레스 인터페이스(A_I/F)에 실리는 것을 의미할 수 있다. 예컨대, 메모리 장치(150)에 1기가바이트의 저장영역이 포함되어 있다고 가정할 때, 2기가바이트에 대응하는 저장영역을 선택하기 위한 어드레스 신호의 값이 어드레스 인터페이스(A_I/F)에 실리는 경우, 메모리 장치(150)에서는 해당 어드레스에 응답하여 저장영역을 선택할 수 없으므로, 정상적인 액세스가 불가능할 것이다.
도 2를 참조하면, 리커버리 동작부(1304)는, 보호모드의 탈출에 따라 제2내부저장부(1302)로부터 리커버리 코드(RVCD)를 수신하여 리커버리 모드에 진입할 수 있다. 또한, 리커버리 동작부(1304)는, 리커버리 모드에 진입한 상태에서 제1내부저장부(1301)로부터 이벤트정보(EVEN) 및 스냅샷정보(SNAP)를 수신하여 메모리 장치(150)에 대한 리커버리 동작을 수행할 수 있다.
구체적으로, 보호동작부(1303)는, 제1검출신호(DET<1>) 및 제2검출신호(DET<2>)가 모두 비활성화되는 것에 응답하여 보호모드에서 탈출할 수 있으며, 보호모드에서 탈출함을 나타내는 보호모드 탈출신호(PMEX)를 생성하여 리커버리 동작부(1304)로 전달할 수 있다.
따라서, 리커버리 동작부(1304)는, 보호동작부(1303)에서 생성된 보호모드 탈출신호(PMEX)에 응답하여 제2내부저장부(1302)로부터 리커버리 코드(RVCD)를 수신하여 리커버리 모드에 진입할 수 있다. 이어서, 리커버리 동작부(1304)는, 리커버리 동작모드에서 이벤트정보(EVEN) 및 스냅샷정보(SNAP)에 응답하여 리커버리 동작을 수행할 수 있다. 이때, 리커버리 동작은, 메모리 장치(150)에 저장된 데이터 중 에러발생 가능성이 설정된 기준보다 높은 데이터를 구분하는 구분동작과, 구분동작을 통해 구분된 데이터에 발생한 에러를 정정하는 에러정정동작을 포함할 수 있다.
리커버리 동작부(1304)에서 이벤트정보(EVEN) 및 스냅샷정보(SNAP)를 통해 메모리 장치(150)에 저장된 데이터 중 에러발생 가능성이 설정된 기준보다 높은 데이터를 구분하는 구분동작을 수행할 수 있는 원리는 다음과 같다.
먼저, 전술한 설명과 같이 이벤트정보(EVEN)에는 동작정보(OPI) 및 수행정보(PEI)가 포함될 수 있다.
이때, 동작정보(OPI)는, 보호모드의 진입동작과 관련하여 수집할 수 있는 모든 정보를 의미할 수 있다. 따라서, 리커버리 동작부(1304)는, 동작정보(OPI)를 통해 보호모드에 진입한 이유를 파악할 수 있다. 예컨대, 제1전원전압(VCC)과 제2전원전압(VCCQ) 중 어떤 전압의 레벨이 비정상적으로 스윙하여 보호모드에 진입한 것인지를 통해 컨트롤러(130) 및 메모리 장치(150) 내부에서 에러가 발생할 가능성이 높은지 아니면 다수의 인터페이스(10)를 통해 의도하지 않은 신호가 전송될 가능성이 높은지 등을 파악할 수 있다. 만약, 제1전원전압(VCC)의 레벨이 비정상적으로 스윙하는 것으로 인해 보호모드에 진입한 경우라면, 제1전원전압(VCC)을 동작전압으로 사용하는 컨트롤러(130) 및 메모리 장치(150) 내부에서 수행중인 동작에 오류가 발생했을 가능성이 높을 수 있다. 반대로, 제2전원전압(VCCQ)의 레벨이 비정상적으로 스윙하는 것으로 인해 보호모드에 진입한 경우라면, 제2전원전압(VCCQ)을 동작전압으로 사용하는 다수의 인터페이스(10)에 실린 신호가 의도하지 않은 논리값을 갖는 형태로 컨트롤러(130)와 메모리 장치(150) 사이에서 전달될 가능성이 높을 수 있다.
그리고, 수행정보(PEI)는, 보호모드의 진입시점에서 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작이 정상적으로 수행이 완료되었지 여부를 나타내는 정보일 수 있다. 따라서, 리커버리 동작부(1304)는, 수행정보(PEI)를 통해 제2보호동작이 정상적으로 수행되었는지 여부를 파악할 수 있다. 만약, 보호모드 진입시점에서 제2보호동작이 정상적으로 수행된 것으로 파악된다면, 다수의 인터페이스(10)에 실린 신호가 메모리 장치(150)의 동작에 영향을 미칠 가능성이 크게 낮아질 수 있다. 반대로, 보호모드 진입시점에서 제2보호동작이 정상적으로 수행되지 못한 것으로 파악된다면, 다수의 인터페이스(10)에 실린 신호가 메모리 장치(150)의 동작에 큰 영향을 미칠 가능성이 높을 수 있다.
그리고, 스냅샷정보(SNAP)는, 다수의 인터페이스(10) 각각에 실린 또는 실릴 예정인 신호의 논리값이 포함될 수 있다. 따라서, 리커버리 동작부(1304)는, 스냅샷정보(SNAP)를 통해 메모리 장치(150)가 수행중인 동작 또는 수행예정인 동작을 파악할 수 있다. 특히, 리커버리 동작부(1304)는, 스냅샷정보(SNAP)에 포함된 커맨드 신호의 논리값을 통해 메모리 장치(150)에서 어떤 커맨드 동작이 수행중이거나 수행예정인지를 파악할 수 있다. 마찬가지로, 리커버리 동작부(1304)는, 스냅샷정보(SNAP)에 포함된 어드레스 신호의 논리값을 통해 메모리 장치(150)에서 어떤 저장영역에 대해 커맨드 동작이 수행중이거나 수행예정인지를 파악할 수 있다.
이렇게, 리커버리 동작부(1304)는 이벤트정보(EVEN) 및 스냅샷정보(SNAP)를 통해 메모리 장치(150)에 저장된 데이터 중 에러발생 가능성이 설정된 기준보다 높은 데이터를 구분하는 구분동작을 수행할 수 있다. 또한, 리커버리 동작부(1304)는, 구분동작이 수행된 이후, 구분동작을 통해 구분된 데이터에 발생한 에러를 정정하는 에러정정동작을 수행할 수 있다. 이때, 에러정정동작은, 구분동작을 통해 구분된 데이터에 실제로 에러가 발생하였는지를 확인하는 동작을 수행한 뒤, 에러가 발생한 경우 에러를 정정하는 동작을 수행할 수 있다. 물론, 에러를 정정하는 동작은 성공할 수도 있고, 실패할 수도 있다. 참고로, 리커버리 동작부(1304)의 에러정정동작은, 공지된 기술, 예컨대, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하는 에러 정정 기술을 포함할 수 있으며, 이에 한정되는 것은 아니다. 또한, 리커버리 동작부(1304)에서 에러정정동작을 수행하기 위한 유닛(미도시)에는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치가 모두 포함될 수 있다.
도 3는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 다른 예를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 시스템(110)이 외부에서 입력되는 두 개의 전원전압(VCC, VCCQ)에 응답하여 네 개의 전원전압(VCC1, VCCQ1, VCC2, VCCQ2)을 생성한 뒤, 네 개의 전원전압(VCC1, VCCQ1, VCC2, VCCQ2)을 동작전압으로 사용하는 구성이 개시된다. 즉, 전술한 도 2에 개시된 메모리 시스템(110)과 도 3에 개시되는 메모리 시스템(110)의 구성상 가장 큰 차이점은 동작전압으로 사용하는 전원전압의 개수가 서로 다르다는 점일 수 있다. 이하에서는, 전술한 도 2에 개시된 메모리 시스템(110)과의 차이점을 중심으로 도 3에 개시되는 메모리 시스템(110)의 구성 및 동작을 설명하도록 하겠다.
먼저, 본 발명의 실시예에 따른 메모리 시스템(110)은, 외부에서 제1전원전압(VCC) 및 제2전원전압(VCCQ)을 입력받아 제3전원전압(VCC1)과 제4전원전압(VCC2)과 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)을 생성하는 전압생성부(160)를 포함할 수 있다.
이때, 전압생성부(160)는, 외부에서 제1전원전압(VCC)을 입력받아 제3기준레벨을 타겟으로 하며, 메모리 시스템(110)에 포함된 컨트롤러(130)의 동작전압으로 사용될 수 있는 제3전원전압(VCC1)을 생성할 수 있다. 또한, 전압생성부(160)는, 외부에서 제1전원전압(VCC)을 입력받아 제4기준레벨을 타겟으로 하며, 메모리 시스템(110)에 포함된 메모리 장치(150)의 동작전압으로 사용될 수 있는 제4전원전압(VCC2)을 생성할 수 있다. 또한, 전압생성부(160)는, 외부에서 제2전원전압(VCCQ)을 입력받아 제3기준레벨보다 높은 제5기준레벨을 타겟으로 하며, 메모리 장치(150)와 컨트롤러(130) 사이에서 신호를 전달하기 위한 다수의 인터페이스(10) 중 컨트롤러(130)에서 다수의 인터페이스(10)를 구동하기 위한 회로의 동작전압으로 사용될 수 있는 제5전원전압(VCCQ1)을 생성할 수 있다. 또한, 전압생성부(160)는, 외부에서 제2전원전압(VCCQ)을 입력받아 제4기준레벨보다 높은 제6기준레벨을 타겟으로 하며, 메모리 장치(150)와 컨트롤러(130) 사이에서 신호를 전달하기 위한 다수의 인터페이스(10) 중 메모리 장치(150)에서 다수의 인터페이스(10)를 구동하기 위한 회로의 동작전압으로 사용될 수 있는 제6전원전압(VCCQ2)을 생성할 수 있다.
따라서, 컨트롤러(130)에 포함된 제1내부저장부(1301)와 제2내부저장부(1302) 및 보호동작부(1303)는, 각각 제3전원전압(VCC1)을 입력받아 동작전압으로 사용할 수 있다. 그리고, 컨트롤러(130)와 메모리 장치(150) 사이를 연결하기 위한 다수의 인터페이스(10) 중 컨트롤러(130)에서 다수의 인터페이스(10)를 구동하기 위한 회로는, 제5전원전압(VCCQ1)을 입력받아 동작전압으로 사용할 수 있다. 그리고, 메모리 장치(150)는, 제4전원전압(VCC2)을 입력받아 동작전압으로 사용할 수 있다. 그리고, 컨트롤러(130)와 메모리 장치(150) 사이를 연결하기 위한 다수의 인터페이스(10) 중 메모리 장치(150)에서 다수의 인터페이스(10)를 구동하기 위한 회로는, 제6전원전압(VCCQ2)을 입력받아 동작전압으로 사용할 수 있다.
그리고, 컨트롤러(130)에 포함된 레벨검출부(1305)는, 전압생성부(160)에서 생성된 제3전원전압(VCC1)의 레벨변동이 설정된 제3기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 제3검출신호(DET<3>)를 생성할 수 있다. 또한, 레벨검출부(1305)는, 전압생성부(160)에서 생성된 제4전원전압(VCC2)의 레벨변동이 설정된 제4기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 제4검출신호(DET<4>)를 생성할 수 있다. 또한, 레벨검출부(1305)는, 전압생성부(160)에서 생성된 제5전원전압(VCCQ1)의 레벨변동이 설정된 제5기준레벨범위를 넘어서는 여부를 검출하며, 검출결과에 대응하여 제5검출신호(DET<5>)를 생성할 수 있다. 또한, 레벨검출부(1305)는, 전압생성부(160)에서 생성된 제6전원전압(VCCQ6)의 레벨변동이 설정된 제6기준레벨범위를 넘어서는 여부를 검출하며, 검출결과에 대응하여 제6검출신호(DET<6>)를 생성할 수 있다.
좀 더 구체적으로, 도 3 및 도 5를 참조하면, 전압생성부(160)에서 생성된 제3전원전압(VCC1)은, 제3기준레벨(REF_TARGET<3>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제3기준레벨(REF_TARGET<3>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제3기준레벨범위는, 제3기준레벨(REF_TARGET<3>)을 중심으로 설정된 레벨 차이를 갖는 최대 제3기준레벨(REF_MAX<3>) 및 최소 제3기준레벨(REF_MIN<3>)을 통해 정의될 수 있다.
또한, 전압생성부(160)에서 생성된 제4전원전압(VCC2)은, 제4기준레벨(REF_TARGET<4>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제4기준레벨(REF_TARGET<4>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제4기준레벨범위는, 제4기준레벨(REF_TARGET<4>)을 중심으로 설정된 레벨 차이를 갖는 최대 제4기준레벨(REF_MAX<4>) 및 최소 제4기준레벨(REF_MIN<4>)을 통해 정의될 수 있다.
또한, 전압생성부(160)에서 생성된 제5전원전압(VCCQ1)은, 제5기준레벨(REF_TARGET<5>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제5기준레벨(REF_TARGET<5>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제5기준레벨범위는, 제5기준레벨(REF_TARGET<5>)을 중심으로 설정된 레벨 차이를 갖는 최대 제5기준레벨(REF_MAX<5>) 및 최소 제5기준레벨(REF_MIN<5>)을 통해 정의될 수 있다.
또한, 전압생성부(160)에서 생성된 제6전원전압(VCCQ2)은, 제6기준레벨(REF_TARGET<6>)을 유지하는 것이 가장 이상적이지만, 노이즈, 정전기, 전원공급불안정 등의 여러가지 이유로 인해 제6기준레벨(REF_TARGET<6>)을 유지하지 못하고 전압레벨이 스윙할 수 있다. 여기서, 제6기준레벨범위는, 제6기준레벨(REF_TARGET<6>)을 중심으로 설정된 레벨 차이를 갖는 최대 제6기준레벨(REF_MAX<6>) 및 최소 제6기준레벨(REF_MIN<6>)을 통해 정의될 수 있다.
참고로, 도 5에서는 제3기준레벨(REF_TARGET<3>)과 제4기준레벨(REF_TARGET<4>)과 제5기준레벨(REF_TARGET<5>) 및 제6기준레벨(REF_TARGET<6>)이 모두 동일한 레벨을 갖는 것처럼 도시되어 있지만, 이는 어디까지나 설명의 편의를 위해 중복으로 도시한 도면이며, 실제로는 제3기준레벨(REF_TARGET<3>)보다 제5기준레벨(REF_TARGET<5>)이 더 높은 레벨을 갖고, 제4기준레벨(REF_TARGET<4>)보다 제6기준레벨(REF_TARGET<6>)이 더 높은 레벨을 가질 수 있다. 이때, 제3기준레벨(REF_TARGET<3>)보다 제5기준레벨(REF_TARGET<5>)이 더 높은 레벨을 갖는 것을 가정하였으므로, 최소 제3기준레벨(REF_MIN<3>)이 최대 제5기준레벨(REF_MAX<5>)보다 높거나 또는 같거나 또는 낮을 수 있다. 마찬가지로, 제4기준레벨(REF_TARGET<4>)보다 제6기준레벨(REF_TARGET<6>)이 더 높은 레벨을 갖는 것을 가정하였으므로, 최소 제4기준레벨(REF_MIN<4>)이 최대 제6기준레벨(REF_MAX<6>)보다 높거나 또는 같거나 또는 낮을 수 있다. 또한, 제3기준레벨(REF_TARGET<3>)과 제4기준레벨(REF_TARGET<4>)은 동일한 레벨을 가질 수도 있고, 서로 다른 레벨을 가질 수도 있다. 마찬가지로, 제5기준레벨(REF_TARGET<5>)과 제6기준레벨(REF_TARGET<6>)은 동일한 레벨을 가질 수도 있고, 서로 다른 레벨을 가질 수도 있다.
그리고, 메모리 시스템(110)의 안정적인 동작을 보장하기 위해서는 제3전원전압(VCC1)의 레벨이 변동하는 범위가 제3기준레벨범위를 넘어서지 않아야 한다. 동시에, 제4전원전압(VCC2)의 레벨이 변동하는 범위가 제4기준레벨범위를 넘어서지 않아야 한다. 동시에, 제5전원전압(VCCQ1)의 레벨이 변동하는 범위가 제5기준레벨범위를 넘어서지 않아야 한다. 동시에, 제6전원전압(VCCQ2)의 레벨이 변동하는 범위가 제6기준레벨범위를 넘어서지 않아야 한다.
즉, 제3기준레벨(REF_TARGET<3>)을 타겟으로 하는 제3전원전압(VCC1)의 레벨이 최대 제3기준레벨(REF_MAX<3>)과 최소 제3기준레벨(REF_MIN<3>) 사이에서 변동하면, 제3전원전압(VCC1)을 동작전원으로 사용하는 컨트롤러(130)가 안정적으로 동작한다고 볼 수 있다. 하지만, 제3기준레벨(REF_TARGET<3>)을 타겟으로 하는 제3전원전압(VCC1)의 레벨이 최대 제3기준레벨(REF_MAX<3>)을 초과하여 상승하거나 최소 제3기준레벨(REF_MIN<3>) 미만으로 하강하면, 제3전원전압(VCC1)을 동작전원으로 사용하는 컨트롤러(130)가 안정적으로 동작한다고 볼 수 없다.
또한, 제4기준레벨(REF_TARGET<4>)을 타겟으로 하는 제4전원전압(VCC2)의 레벨이 최대 제4기준레벨(REF_MAX<4>)과 최소 제4기준레벨(REF_MIN<4>) 사이에서 변동하면, 제4전원전압(VCC2)을 동작전원으로 사용하는 메모리 장치(150)가 안정적으로 동작한다고 볼 수 있다. 하지만, 제4기준레벨(REF_TARGET<4>)을 타겟으로 하는 제4전원전압(VCC2)의 레벨이 최대 제4기준레벨(REF_MAX<4>)을 초과하여 상승하거나 최소 제4기준레벨(REF_MIN<4>) 미만으로 하강하면, 제4전원전압(VCC2)을 동작전원으로 사용하는 메모리 장치(150)가 안정적으로 동작한다고 볼 수 없다.
마찬가지로, 제5기준레벨(REF_TARGET<5>)을 타겟으로 하는 제5전원전압(VCCQ1)의 레벨이 최대 제5기준레벨(REF_MAX<5>)과 최소 제5기준레벨(REF_MIN<5>) 사이에서 변동하면, 제5전원전압(VCCQ1)을 동작전원으로 사용하는 컨트롤러(130)에서 다수의 인터페이스(10)를 구동하기 위한 회로가 안정적으로 동작한다고 볼 수 있다. 하지만, 제5기준레벨(REF_TARGET<5>)을 타겟으로 하는 제5전원전압(VCCQ1)의 레벨이 최대 제5기준레벨(REF_MAX<5>)을 초과하여 상승하거나 최소 제5기준레벨(REF_MIN<5>) 미만으로 하강하면, 제5전원전압(VCCQ1)을 동작전원으로 사용하는 컨트롤러(130)에서 다수의 인터페이스(10)를 구동하기 위한 회로가 안정적으로 동작한다고 볼 수 없다.
또한, 제6기준레벨(REF_TARGET<6>)을 타겟으로 하는 제6전원전압(VCCQ2)의 레벨이 최대 제6기준레벨(REF_MAX<6>)과 최소 제6기준레벨(REF_MIN<6>) 사이에서 변동하면, 제6전원전압(VCCQ2)을 동작전원으로 사용하는 메모리 장치(150)에서 다수의 인터페이스(10)를 구동하기 위한 회로가 안정적으로 동작한다고 볼 수 있다. 하지만, 제6기준레벨(REF_TARGET<6>)을 타겟으로 하는 제6전원전압(VCCQ2)의 레벨이 최대 제6기준레벨(REF_MAX<6>)을 초과하여 상승하거나 최소 제6기준레벨(REF_MIN<6>) 미만으로 하강하면, 제6전원전압(VCCQ2)을 동작전원으로 사용하는 메모리 장치(150)에서 다수의 인터페이스(10)를 구동하기 위한 회로가 안정적으로 동작한다고 볼 수 없다.
그리고, 레벨검출부(1305)는, 제3전원전압(VCC1)의 레벨변동이 제3기준레벨범위를 넘어서는 경우, 즉, 제3전원전압(VCC1)의 레벨변동이 최대 제3기준레벨(REF_MAX<3>)을 초과하여 상승하거나 최소 제3기준레벨(REF_MIN<3>) 미만으로 하강하는 경우, 제3검출신호(DET<3>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제3전원전압(VCC1)의 레벨변동이 제3기준레벨범위를 넘어서지 않는 경우, 즉, 제3전원전압(VCC1)의 레벨변동이 최대 제3기준레벨(REF_MAX<3>)이하 까지만 상승하거나 최소 제3기준레벨(REF_MIN<3>)이상 까지만 하강하는 경우, 제3검출신호(DET<3>)를 비활성화시킬 수 있다.
또한, 레벨검출부(1305)는, 제4전원전압(VCC2)의 레벨변동이 제4기준레벨범위를 넘어서는 경우, 즉, 제4전원전압(VCC2)의 레벨변동이 최대 제4기준레벨(REF_MAX<4>)을 초과하여 상승하거나 최소 제4기준레벨(REF_MIN<4>) 미만으로 하강하는 경우, 제4검출신호(DET<4>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제4전원전압(VCC2)의 레벨변동이 제4기준레벨범위를 넘어서지 않는 경우, 즉, 제4전원전압(VCC2)의 레벨변동이 최대 제4기준레벨(REF_MAX<4>)이하 까지만 상승하거나 최소 제4기준레벨(REF_MIN<4>)이상 까지만 하강하는 경우, 제4검출신호(DET<4>)를 비활성화시킬 수 있다.
또한, 레벨검출부(1305)는, 제5전원전압(VCCQ1)의 레벨변동이 제5기준레벨범위를 넘어서는 경우, 즉, 제5전원전압(VCCQ1)의 레벨변동이 최대 제5기준레벨(REF_MAX<5>)을 초과하여 상승하거나 최소 제5기준레벨(REF_MIN<5>) 미만으로 하강하는 경우, 제5검출신호(DET<5>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제5전원전압(VCCQ1)의 레벨변동이 제5기준레벨범위를 넘어서지 않는 경우, 즉, 제5전원전압(VCCQ1)의 레벨변동이 최대 제5기준레벨(REF_MAX<5>)이하 까지만 상승하거나 최소 제5기준레벨(REF_MIN<5>)이상 까지만 하강하는 경우, 제5검출신호(DET<5>)를 비활성화시킬 수 있다.
또한, 레벨검출부(1305)는, 제6전원전압(VCCQ2)의 레벨변동이 제6기준레벨범위를 넘어서는 경우, 즉, 제6전원전압(VCCQ2)의 레벨변동이 최대 제6기준레벨(REF_MAX<6>)을 초과하여 상승하거나 최소 제6기준레벨(REF_MIN<6>) 미만으로 하강하는 경우, 제6검출신호(DET<6>)를 활성화시킬 수 있다. 물론, 레벨검출부(1305)는, 제6전원전압(VCCQ2)의 레벨변동이 제6기준레벨범위를 넘어서지 않는 경우, 즉, 제6전원전압(VCCQ2)의 레벨변동이 최대 제6기준레벨(REF_MAX<6>)이하 까지만 상승하거나 최소 제6기준레벨(REF_MIN<6>)이상 까지만 하강하는 경우, 제6검출신호(DET<6>)를 비활성화시킬 수 있다.
도 3을 참조하면, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제3검출신호(DET<3>)와 제4검출신호(DET<4>)와 제5검출신호(DET<5>) 및 제6검출신호(DET<6>)에 응답하여 보호모드의 진입/탈출을 결정할 수 있다. 즉, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제3검출신호(DET<3>)와 제4검출신호(DET<4>)와 제5검출신호(DET<5>) 및 제6검출신호(DET<6>) 중 적어도 하나의 신호가 활성화되는 것에 응답하여 보호모드에 진입할 수 있다. 또한, 보호동작부(1303)는, 레벨검출부(1305)에서 생성된 제3검출신호(DET<3>)와 제4검출신호(DET<4>)와 제5검출신호(DET<5>) 및 제6검출신호(DET<6>) 모두가 비활성화되는 것에 응답하여 보호모드에서 탈출할 수 있다.
또한, 보호동작부(1303)는, 보호모드의 진입시점에서 보호모드의 진입상황에 대한 이벤트정보(EVEN) 및 다수의 인터페이스(10) 각각의 현재 논리값을 스냅샷정보(SNAP)로서 생성하여 제1내부저장부(1301)에 저장하는 제1보호동작을 수행할 수 있다. 또한, 보호동작부(1303)는, 보호모드의 진입시점에서 다수의 인터페이스(10) 각각을 설정된 논리값으로 고정하는 제2보호동작을 수행할 수 있다.
이때, 보호동작부(1303)에서 수행될 수 있는 제1보호동작 및 제2보호동작은, 전술한 도 2에서 설명했던 보호동작부(1303)에서 수행될 수 있는 제1보호동작 및 제2보호동작과 거의 동일하다. 차이점은, 보호동작부(1303)가 레벨검출부(1305)에서 생성된 제3검출신호(DET<3>)와 제4검출신호(DET<4>)와 제5검출신호(DET<5>) 및 제6검출신호(DET<6>)에 응답하여 동작정보(OPI)를 생성한다는 점이 있을 수 있다. 즉, 도 3에 개시된 보호동작부(1303)는, 제3검출신호(DET<3>)의 활성화여부와 제4검출신호(DET<4>)의 활성화여부와 제5검출신호(DET<5>)의 활성화여부 및 제6검출신호(DET<6>)의 활성화여부를 조합하여 동작정보(OPI)를 생성할 수 있다.
이렇게, 도 3에 개시된 보호동작부(1303)에서 동작정보(OPI)를 생성할 때, 제3검출신호(DET<3>)와 제4검출신호(DET<4>)와 제5검출신호(DET<5>) 및 제6검출신호(DET<6>)를 사용하기 때문에, 도 3에 개시된 리커버리 동작부(1304)에서 동작정보(OPI)를 통해 보호모드에 진입한 이유를 파악할 때, 도 2에 개시된 리커버리 동작부(1304)보다 더 구체적이고 상세하게 이유를 파악하는 것이 가능하다. 예컨대, 제3전원전압(VCC1)과 제4전원전압(VCC2)과 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2) 중 어떤 전압의 레벨이 비정상적으로 스윙하여 보호모드에 진입한 것인지를 통해 컨트롤러(130) 또는 메모리 장치(150) 내부에서 에러가 발생할 가능성이 높은지 아니면 다수의 인터페이스(10) 중 컨트롤러(130)에서 신호를 구동하기 위한 회로를 통해 의도하지 않은 신호가 전송될 가능성이 높은지 아니면 다수의 인터페이스(10) 중 메모리 장치(150)에서 신호를 구동하기 위한 회로를 통해 의도하지 않은 신호가 전송될 가능성이 높은지 등을 파악할 수 있다.
도 4는 본 발명의 실시예에 따른 메모리 시스템의 특징적인 동작의 또 다른 예를 설명하기 위한 도면이다.
도 4을 참조하면, 메모리 시스템(110)이 외부에서 네 개의 전원전압(VCC3, VCCQ3, VCC4, VCCQ4), 제7전원전압(VCC3)과 제8전원전압(VCC4)과 제9전원전압(VCCQ3) 및 제10전원전압(VCCQ4)을 입력받아 동작전압으로 사용할 수 있다. 즉, 전술한 도 3에 개시된 메모리 시스템(110)과 도 4에 개시되는 메모리 시스템(110)의 구성상 가장 큰 차이점은 외부에서 입력되는 전원전압의 개수가 서로 다르다는 점일 수 있다.
전술한 도 3에 개시된 메모리 시스템(110)에서는 외부에서 입력되는 제1전원전압(VCC) 및 제2전원전압(VCCQ)에 응답하여 제3전원전압(VCC1)과 제4전원전압(VCC2)과 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)을 생성한 뒤, 제3전원전압(VCC1)과 제4전원전압(VCC2)과 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)을 동작전압으로 사용하는 구성이 포함된다. 반면, 도 4에 개시되는 메모리 시스템(110)에서는 외부에서 입력되는 제7전원전압(VCC3)과 제8전원전압(VCC4)과 제9전원전압(VCCQ3) 및 제10전원전압(VCCQ4)을 동작전압으로 사용하는 구성이 포함된다.
정리하면, 전술한 도 3에 개시된 메모리 시스템(110)에서는 외부에서 입력되는 제1전원전압(VCC) 및 제2전원전압(VCCQ)에 응답하여 제3전원전압(VCC1)과 제4전원전압(VCC2)과 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)을 생성하기 위해 메모리 시스템(110)에 전압생성부(160)가 포함되어야 한다. 반면, 도 4에 개시되는 메모리 시스템(110)은, 동작전압으로 사용하는 제7전원전압(VCC3)과 제8전원전압(VCC4)과 제9전원전압(VCCQ3) 및 제10전원전압(VCCQ4)을 외부에서 직접 입력받기 때문에 도 3에 개시된 전압생성부(160)와 같은 구성요소가 필요없다.
그리고, 전술한 도 3에 개시된 메모리 시스템(110)에서는 외부에서 입력되는 제1전원전압(VCC)에 응답하여 제3전원전압(VCC1) 및 제4전원전압(VCC2)을 생성하고, 제2전원전압(VCCQ)에 응답하여 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)을 생성하는 구성이기 때문에, 제1전원전압(VCC)의 레벨이 비정상적으로 변동하는 경우, 제3전원전압(VCC1) 및 제4전원전압(VCC2)의 레벨이 함께 비정상적으로 변동할 수 있다. 마찬가지로, 제2전원전압(VCCQ)의 레벨이 비정상적으로 변동하는 경우, 제5전원전압(VCCQ1) 및 제6전원전압(VCCQ2)의 레벨이 함께 비정상적으로 변동할 수 있다.
반면, 도 4에 개시되는 메모리 시스템(110)에서는 동작전압으로 사용하는 제7전원전압(VCC3)과 제8전원전압(VCC4)과 제9전원전압(VCCQ3) 및 제10전원전압(VCCQ4)을 외부에서 직접 입력받기 때문에, 제7전원전압(VCC3)과 제8전원전압(VCC4)과 제9전원전압(VCCQ3) 및 제10전원전압(VCCQ4) 각각의 레벨변동이 독립적으로 발생한다. 따라서, 도 4에 개시되는 메모리 시스템(110)의 경우, 두 개 이상의 특정 전원전압의 레벨이 동시에 비정상적으로 변동할 가능성이 낮을 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 메모리 시스템(110)으로 공급되는 전원전압(VCC)의 레벨이 기준레벨범위를 넘어서 변동하는 경우, 하드웨어 측면에서 메모리 장치의 신뢰성을 확보하기 위한 보호동작을 수행한 후, 외부에서 공급되는 전원전압의 레벨변동이 안정화될 때 소프트웨어 측면에서 메모리 장치의 신뢰성을 확보하기 위한 복구동작을 수행할 수 있다. 이를 통해, 메모리 시스템(110)으로 공급되는 전원전압의 레벨이 기준레벨범위를 넘어서 변동하는 현상이 발생하는 경우에도, 메모리 시스템(110)의 동작 안정성을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (18)

  1. 외부에서 입력되는 전원전압을 동작전압으로 사용하며, 메모리 장치와, 상기 메모리 장치의 제어하기 위한 컨트롤러를 포함하는 메모리 시스템에 있어서,
    상기 컨트롤러는, 상기 메모리 장치와 다수의 인터페이스를 통해 연결되며,
    휘발성 특성을 갖는 제1내부저장부;
    비휘발성 특성을 가지며, 리커버리 코드가 저장된 제2내부저장부;
    상기 전원전압의 레벨변동이 설정된 기준레벨범위를 넘어서는지 여부를 검출하며, 검출결과에 대응하여 검출신호를 생성하는 레벨검출부;
    상기 검출신호에 응답하여 보호모드의 진입/탈출을 결정하며, 상기 보호모드의 진입시점에서 상기 보호모드의 진입상황에 대한 이벤트정보 및 상기 다수의 인터페이스 각각의 논리값을 스냅샷정보로서 생성하여 상기 제1내부저장부에 저장하는 제1보호동작, 및 상기 다수의 인터페이스 각각을 설정된 논리값으로 고정시키는 제2보호동작을 수행하는 보호동작부; 및
    상기 보호모드의 탈출에 따라 상기 제2내부저장부로부터 상기 리커버리 코드를 수신하여 리커버리 모드에 진입한 뒤, 상기 제1내부저장부로부터 상기 이벤트정보 및 상기 스냅샷정보를 수신하여 상기 메모리 장치에 대한 리커버리 동작을 수행하는 리커버리 동작부를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 보호동작부는,
    상기 보호모드의 진입시점에서 상기 검출신호에 응답하여 상기 보호모드의 진입동작과 관련된 동작정보, 및 상기 제2보호동작의 수행이 완료되었는지 여부를 나타내는 수행정보를 생성하여 상기 이벤트 정보로서 상기 제1내부저장부에 저장하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는, 상기 다수의 인터페이스를 통해 상기 메모리 장치로 전송예정인 신호를 버퍼링하기 위한 버퍼링부를 더 포함하며,
    상기 보호동작부는,
    상기 보호모드의 진입시점에서 상기 버퍼링부에 버퍼링된 신호의 논리값을 상기 스냅샷정보로서 생성하여 상기 제1내부저장부에 저장하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 리커버리 동작부는,
    상기 리커버리 동작모드에서 상기 이벤트정보 및 상기 스냅샷정보에 응답하여 상기 메모리 장치에 저장된 데이터 중 에러발생 가능성이 설정된 기준보다 높은 데이터를 구분하고, 구분된 데이터에 대해 에러정정동작을 수행하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 전원전압은,
    제1기준레벨을 타겟으로 하며, 상기 컨트롤러 및 상기 메모리 장치의 동작전압으로 사용하는 제1전원전압, 및
    상기 제1기준레벨보다 높은 제2기준레벨을 타겟으로 하며, 상기 다수의 인터페이스의 동작전압으로 사용하는 제2전원전압을 포함하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 기준레벨범위는, 상기 제1기준레벨이 중간인 제1기준레벨범위 및 상기 제2기준레벨이 중간이 제2기준레벨범위를 포함하며,
    상기 레벨검출부는,
    상기 제2전원전압이 상기 제2기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제1검출신호를 활성화시키고,
    상기 제1전원전압이 상기 제1기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제2검출신호를 활성화시키는 메모리 시스템.
  7. 제6항에 있어서,
    상기 보호동작부는,
    상기 제1 및 제2검출신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제1 및 제2검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 보호동작부는,
    상기 제1 및 제2검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성하는 메모리 시스템.
  9. 제5항에 있어서,
    상기 제1전원전압을 입력받아 제3기준레벨을 타겟으로 하며 상기 컨트롤러의 동작전압으로 사용하는 제3전원전압을 생성하고, 상기 제1전원전압을 입력받아 제4기준레벨을 타겟으로 하며 상기 메모리 장치의 동작전압으로 사용하는 제4전원전압을 생성하며, 상기 제2전원전압을 입력받아 상기 제3기준레벨보다 높은 제5기준레벨을 타겟으로 하며 상기 컨트롤러에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제5전원전압을 생성하고, 상기 제2전원전압을 입력받아 상기 제4기준레벨보다 높은 제6기준레벨을 타겟으로 하며 상기 메모리 장치에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제6전원전압을 생성하는 전압생성부를 더 포함하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 기준레벨범위는, 상기 제3기준레벨이 중간인 제3기준레벨범위와, 상기 제4기준레벨이 중간이 제4기준레벨범위와, 상기 제5기준레벨이 중간인 제5기준레벨범위, 및 상기 제6기준레벨이 중간이 제6기준레벨범위를 포함하며,
    상기 레벨검출부는,
    상기 제3전원전압이 상기 제3기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제3검출신호를 활성화시키고,
    상기 제4전원전압이 상기 제4기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제4검출신호를 활성화시키며,
    상기 제5전원전압이 상기 제5기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제5검출신호를 활성화시키고,
    상기 제6전원전압이 상기 제6기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제6검출신호를 활성화시키는 메모리 시스템.
  11. 제10항에 있어서,
    상기 보호동작부는,
    상기 제3 내지 제6검출신호 중 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제3 내지 제6검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출하는 메모리 시스템.
  12. 제11항에 있어서,
    상기 보호동작부는,
    상기 제3 내지 제6검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성하는 메모리 시스템.
  13. 제4항에 있어서,
    상기 전원전압은,
    제7기준레벨을 타겟으로 하며, 상기 컨트롤러의 동작전압으로 사용하는 제7전원전압과,
    제8기준레벨을 타겟으로 하며, 상기 메모리 장치의 동작전압으로 사용하는 제8전원전압과,
    상기 제7기준레벨보다 높은 제9기준레벨을 타겟으로 하며, 상기 컨트롤러에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제9전원전압, 및
    상기 제8기준레벨보다 높은 제10기준레벨을 타겟으로 하며, 상기 메모리 장치에서 상기 다수의 인터페이스를 구동하기 위한 회로의 동작전압으로 사용하는 제10전원전압을 포함하는 메모리 시스템.
  14. 제13항에 있어서,
    상기 기준레벨범위는, 상기 제7기준레벨이 중간인 제7기준레벨범위와, 상기 제8기준레벨이 중간이 제8기준레벨범위와, 상기 제9기준레벨이 중간인 제9기준레벨범위, 및 상기 제10기준레벨이 중간이 제10기준레벨범위를 포함하며,
    상기 레벨검출부는,
    상기 제7전원전압이 상기 제7기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제7검출신호를 활성화시키고,
    상기 제8전원전압이 상기 제8기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제8검출신호를 활성화시키며,
    상기 제9전원전압이 상기 제9기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제9검출신호를 활성화시키고,
    상기 제10전원전압이 상기 제10기준레벨범위의 최대레벨을 초과하거나 최소레벨 미만이 되는 경우, 상기 검출신호 중 제10검출신호를 활성화시키는 메모리 시스템.
  15. 제14항에 있어서,
    상기 보호동작부는,
    상기 제7 내지 제10검출신호 중 어느 하나의 신호가 활성화되는 것에 응답하여 상기 보호모드에 진입하고, 상기 제7 내지 제10검출신호가 모두 비활성화되는 것에 응답하여 상기 보호모드에서 탈출하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 보호동작부는,
    상기 제7 내지 제10검출신호 각각의 활성화 여부를 조합하여 상기 동작정보를 생성하는 메모리 시스템.
  17. 제1항에 있어서,
    상기 다수의 인터페이스는, 커맨드 인터페이스와 어드레스 인터페이스 및 데이터 인터페이스를 포함하며,
    상기 보호동작부는,
    상기 보호모드의 진입시점에서 상기 커맨드 인터페이스의 논리값을 상기 메모리 장치의 동작을 인액티브(inactive)시키기 위한 제1논리값으로 고정시키고, 상기 데이터 인터페이스의 논리값을 제2논리값으로 고정시키며, 상기 어드레스 인터페이스의 논리값을 상기 메모리 장치에 액세스가 불가능한 제3논리값으로 고정시키는 상기 제2보호동작을 수행하는 메모리 시스템.
  18. 제1항에 있어서,
    상기 보호동작부는,
    상기 보호모드의 진입시점에서 상기 제1보호동작과 상기 제2보호동작을 동시에 시작하는 메모리 시스템.
KR1020200085978A 2020-07-13 2020-07-13 신뢰성 확보를 위한 메모리 시스템 KR20220007988A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200085978A KR20220007988A (ko) 2020-07-13 2020-07-13 신뢰성 확보를 위한 메모리 시스템
US16/951,366 US11287991B2 (en) 2020-07-13 2020-11-18 Memory system for assuring reliability
CN202110164822.3A CN113936724A (zh) 2020-07-13 2021-02-05 用于确保可靠性的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085978A KR20220007988A (ko) 2020-07-13 2020-07-13 신뢰성 확보를 위한 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20220007988A true KR20220007988A (ko) 2022-01-20

Family

ID=79172634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085978A KR20220007988A (ko) 2020-07-13 2020-07-13 신뢰성 확보를 위한 메모리 시스템

Country Status (3)

Country Link
US (1) US11287991B2 (ko)
KR (1) KR20220007988A (ko)
CN (1) CN113936724A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230026712A1 (en) * 2021-07-22 2023-01-26 Micron Technology, Inc. Generating system memory snapshot on memory sub-system with hardware accelerated input/output path

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4201629B2 (ja) * 2003-03-26 2008-12-24 三洋電機株式会社 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
JP4662550B2 (ja) * 2005-10-20 2011-03-30 株式会社日立製作所 ストレージシステム
US8321380B1 (en) * 2009-04-30 2012-11-27 Netapp, Inc. Unordered idempotent replication operations
US8453000B2 (en) * 2010-08-31 2013-05-28 Infinidat Ltd. Method and system for reducing power consumption in an emergency shut-down situation
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
KR101785006B1 (ko) * 2011-07-20 2017-10-12 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 그것의 제어 방법
KR101451745B1 (ko) 2011-10-13 2014-10-17 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로
KR101869866B1 (ko) 2011-11-07 2018-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
CN104205044B (zh) * 2012-03-19 2017-02-22 英特尔公司 数据处理方法和设备
JP5888387B1 (ja) * 2014-10-22 2016-03-22 ミツミ電機株式会社 電池保護回路及び電池保護装置、並びに電池パック
US9846468B2 (en) * 2015-06-24 2017-12-19 Xitore, Inc. Apparatus, system, and method of storage and retrieval of local volatile memory content of non-volatile storage memory
US10635715B2 (en) * 2016-05-09 2020-04-28 Numecent Holdings, Inc. Remote virtualized asset delivery and local provisioning
US10133637B2 (en) 2016-08-04 2018-11-20 Dell Products L.P. Systems and methods for secure recovery of host system code
US10613974B2 (en) * 2016-10-04 2020-04-07 Pure Storage, Inc. Peer-to-peer non-volatile random-access memory
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
US10521338B2 (en) * 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
FR3086788B1 (fr) * 2018-10-01 2020-11-20 Commissariat Energie Atomique Circuit memoire imc a cellules 6t
KR20200114017A (ko) 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
US11726851B2 (en) * 2019-11-05 2023-08-15 EMC IP Holding Company, LLC Storage management system and method

Also Published As

Publication number Publication date
US11287991B2 (en) 2022-03-29
CN113936724A (zh) 2022-01-14
US20220011956A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
US20170131952A1 (en) Block Storage Using a Hybrid Memory Device
US20170235487A1 (en) Memory system and operation method thereof
KR20180041428A (ko) 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR102371264B1 (ko) 메모리 시스템
KR20180123265A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102558901B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11355213B2 (en) Apparatus and method for verifying reliability of data read from memory device through clock modulation, and memory system including the same
US20140020095A1 (en) Data processing device and a secure memory device including the same
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
US20210382660A1 (en) Apparatus and method for performing recovery operation of memory system
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
CN109753457B (zh) 数据处理系统及其操作方法
KR20210001546A (ko) 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR102373315B1 (ko) 메모리 시스템 및 그것의 동작방법
US10289328B2 (en) Memory controller and method for handling host request based on data character
CN115659425A (zh) 固态硬盘及其限次访问控制方法、电子设备
KR20220007988A (ko) 신뢰성 확보를 위한 메모리 시스템
US11610636B2 (en) Memory device and method of generating an internal voltage when an error occurred during standby mode
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20160136007A (ko) 전압 제어 장치, 이를 포함하는 반도체 메모리 장치 및 이의 동작 방법
US10908843B2 (en) Memory system for managing free pages based on real time clock and operating method thereof
KR20220036559A (ko) 가속 테스트 동작을 효과적으로 수행하기 위한 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템
US20180150245A1 (en) Data storage device and data processing system
KR102322281B1 (ko) 전원 노이즈가 감소되는 스마트 아이티 레퍼런스 보드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal