KR102373315B1 - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR102373315B1
KR102373315B1 KR1020170143429A KR20170143429A KR102373315B1 KR 102373315 B1 KR102373315 B1 KR 102373315B1 KR 1020170143429 A KR1020170143429 A KR 1020170143429A KR 20170143429 A KR20170143429 A KR 20170143429A KR 102373315 B1 KR102373315 B1 KR 102373315B1
Authority
KR
South Korea
Prior art keywords
memory cell
memory
spare
signal
abandoned
Prior art date
Application number
KR1020170143429A
Other languages
English (en)
Other versions
KR20190048457A (ko
Inventor
원형식
김형섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170143429A priority Critical patent/KR102373315B1/ko
Priority to TW107125322A priority patent/TW201931379A/zh
Priority to US16/044,322 priority patent/US10453550B2/en
Priority to CN201811203258.6A priority patent/CN109727630B/zh
Publication of KR20190048457A publication Critical patent/KR20190048457A/ko
Priority to US16/568,111 priority patent/US10998082B2/en
Priority to US16/875,375 priority patent/US11437120B2/en
Application granted granted Critical
Publication of KR102373315B1 publication Critical patent/KR102373315B1/ko
Priority to US17/735,881 priority patent/US20220262453A1/en
Priority to US17/735,860 priority patent/US11901032B2/en
Priority to US17/735,889 priority patent/US20220262454A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 시스템에 있어서, 노멀 메모리 셀 영역과 리던던시 메모리 셀 영역 - 상기 리던던시 메모리 셀 영역은 대체 메모리 셀 (replace memory cell) 영역과 예비 메모리 셀 (reserve memory cell) 영역을 포함함 - 을 포함하는 셀 어레이, 상기 예비 메모리 셀 영역의 존재여부를 나타내는 제 1 신호를 생성하는 레지스터 및 상기 제 1 신호에 기초하여 상기 예비 메모리 셀 영역을 활성화하는 퓨즈부 를 포함하는 메모리 장치; 및 상기 제 1 신호에 기초하여, 상기 예비 메모리 셀에 대하여 어드레스를 할당하는 컨트롤러로 구성되며, 상기 대체 메모리 셀은 상기 노멀 메모리 셀 영역에 포함된 결함 메모리 셀(fail memory cell)과 대체되는 대체 메모리 셀 영역에 포함된 메모리 셀이며, 상기 예비 메모리 셀은 상기 노멀 메모리 셀과 대체되지 아니하는 예비 메모리 셀 영역에 포함된 메모리 셀일 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 효율적인 데이터 처리를 위한 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
일반적으로 메모리 장치는 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 메모리 셀의 개수는 더욱 증가하고 있다. 이러한 메모리 셀들 중 1개라도 불량이 발생하게 되면 이를 구비하는 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하므로, 이러한 소량의 불량으로 인하여 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율을 고려해 볼 때 매우 효과적이지 아니하다. 따라서, 이를 보완하기 위하여 메모리 장치는 노멀 메모리 셀(normal memory cell)과 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노멀 메모리 셀에 결함이 발생하는 경우, 해당하는 결함 메모리 셀(fail memory cell)을 대체하기 위한 목적으로 구비되는 회로이다. 리던던시 메모리 셀 중에 불량 메모리 셀과 대체된 셀은 대체 메모리 셀(replaced memory cell)이라 칭한다. 다만, 리던던시 메모리 셀 중 대체 메모리 셀이 아닌 남은 메모리 셀(이하, 예비 메모리 셀(reserve memory cell))이 발생될 수 있다. 효율적인 메모리 장치 동작 운용을 위하여, 리메임 메모리 셀을 사용할 수 있는 방법이 필요하다.
본 발명은 예비 메모리 셀을 활성화하여 사용할 수 있는 메모리 시스템 및 그것의 동작 방법의 제공을 목적으로 한다.
본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 노멀 메모리 셀 영역과 리던던시 메모리 셀 영역 - 상기 리던던시 메모리 셀 영역은 대체 메모리 셀 (replace memory cell) 영역과 예비 메모리 셀 (reserve memory cell) 영역을 포함함 - 을 포함하는 셀 어레이, 상기 예비 메모리 셀 영역의 존재여부를 나타내는 제 1 신호를 생성하는 레지스터 및 상기 제 1 신호에 기초하여 상기 예비 메모리 셀 영역을 활성화하는 퓨즈부를 포함하는 메모리 장치; 및 상기 제 1 신호에 기초하여, 상기 예비 메모리 셀에 대하여 어드레스를 할당하는 컨트롤러로 구성되며, 상기 대체 메모리 셀은 상기 노멀 메모리 셀 영역에 포함된 결함 메모리 셀(fail memory cell)과 대체되는 대체 메모리 셀 영역에 포함된 메모리 셀이며, 상기 예비 메모리 셀은 상기 노멀 메모리 셀과 대체되지 아니하는 예비 메모리 셀 영역에 포함된 메모리 셀일 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 메모리 장치에 포함된 셀 어레이에서 예비 메모리 셀 영역의 존재 여부를 나타내는 제 1 신호를 생성하는 제 1 단계; 상기 제 1 신호에 기초하여 상기 예비 메모리 셀에 대하여 어드레스를 할당하는 제 2 단계; 상기 제 1 신호에 기초하여 상기 예비 메모리 셀을 활성화하는 제 3 단계; 및 상기 어드레스에 기초하여 상기 메모리 장치를 제어하는 제 4 단계를 포함하고, 상기 리던던시 메모리 셀 영역은 상기 노멀 메모리 셀 영역에 포함된 결함 메모리 셀(fail memory cell)과 대체되는 대체 메모리 셀(replace memory cell)이 포함된 대체 메모리 셀 영역 및 상기 노멀 메모리 셀과 대체되지 아니하는 예비 메모리 셀(reserve memory cell)이 포함된 예비 메모리 셀 영역으로 구성될 수 있다.
본 발명의 실시 예에 따르면, 예비 메모리 셀을 노멀 메모리 셀과 별도로 인식하여, 활성화할 수 있으며, 나아가, 예비 메모리 셀에 대한 전원을 별도로 관리하여 효율적으로 메모리 장치의 실질적인 저장 공간을 확장할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 장치의 셀 어레이 구조를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템의 구조를 개략적으로 나타낸 도면이다.
도 4은 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타낸 흐름도이다.
도 5은 본 발명의 다른 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타낸 흐름도이다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타낸 흐름도이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들이 구체적으로 설명된다.
도 1은 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
또한, 본 발명의 실시 예에서는, 데이터 처리 시스템(100)이, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)을 하나 또는 복수개를 포함, 다시 말해 데이터 처리 시스템(110)이, 호스트(102)와, 하나의 메모리 시스템(110) 또는 복수의 메모리 시스템들을 포함할 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
이하에서는, 리던던시 메모리 셀 중 사용되지 아니하는 예비 메모리 셀에 대한 활용이 설명된다.
도 2는 본 발명 실시 예에 따른 메모리 장치(150)의 셀 어레이(290) 구조를 개략적으로 나타내는 도면이다.
메모리 장치(150)는 메모리 셀 어레이(290)를 구비할 수 있다. 메모리 셀 어레이(290)는 노멀 메모리 셀 영역(210)과 리던던시 메모리 셀 영역(250)으로 구분될 수 있다. 노멀 메모리 셀 영역(210)에는 복수의 노멀 메모리 셀들이 구비될 수 있다. 복수의 노멀 메모리 셀 들은 복수의 노멀 워드 라인(NW0 내지 NWn)과 연결되어 있으며, 해당 노멀 워드 라인이 액티브 되는 경우, 이 노멀 워드 라인에 연결되어 있는 노멀 메모리 셀에 대한 읽기 동작 및 쓰기 동작이 가능하다. 반면에, 리던던시 메모리 셀 영역(250)에는 복수의 리던던시 메모리 셀들이 구비될 수 있다. 상기 리던던시 메모리 셀들은 복수의 리던던시 워드라인(RW0 내지 RWm)과 연결되어 있으며, 해당 리던던시 워드 라인이 액티브 되는 경우 이 리던던시 워드 라인에 연결되어 있는 리던던시 메모리 셀에 대한 읽기 동작 및 쓰기 동작이 가능하다.
나아가, 리던던시 메모리 셀 영역(250)은 대체 메모리 셀 영역(251)과 남은 메모리 셀 영역(253)으로 구분될 수 있다. 대체 메모리 셀 영역(251)에는 복수의 대체 메모리 셀들이 구비될 수 있다. 복수의 대체 메모리 셀들은 복수의 대체 워드라인(RpW0 내지 RpWl)과 연결되어 있다. 나아가, 대체 메모리 셀들은 노멀 메모리 셀을 대신할 수 있다. 예를 들면, 노멀 메모리 셀 영역(210)에 대체 대상 메모리 셀 즉, 결함 메모리 셀(fail memory cell) 이 노멀 워드 라인(NWx)에서 발견되었다고 가정하면, 해당 메모리 셀이 위치한 노멀 워드 라인(NWx)은 대체 메모리 셀 영역(251)의 대체 워드 라인(RpW1)과 대체될 수 있다. 이와 관련된 메모리 시스템의 동작은 도 3에서 구체적으로 설명된다.
반면에, 예비 메모리 셀 영역(253)에는 복수의 예비 메모리 셀들이 구비될 수 있다. 복수의 예비 메모리 셀 들은 복수의 예비 워드라인(RmW0 내지 RmWk)과 연결되어 있다. 예비 메모리 셀 영역(253)은 결함 메모리 셀을 대체하는 대체 메모리 셀로 사용되지 아니하고, 버려지는 영역을 지칭할 수 있다. 즉, 리던던시 메모리 셀 영역(250)에서 노멀 메모리 셀 영역(210)의 결함 메모리 셀을 대체한 대체 메모리 셀 영역(251)을 제외한 영역이 예비 메모리 셀 영역(253)일 수 있다. 따라서, 노멀 메모리 셀 영역(210)의 결함 메모리 셀들의 개수에 따라 예비 메모리 셀 영역(253)의 범위가 결정될 수 있다. 예를 들면, 리던던시 메모리 셀 영역(250)은 제품에 따라 다르겠지만, 리던던시 메모리 셀 영역(250)이 전체 셀 어레이(290)에 3%라 가정한다면, 1%는 결함 메모리 셀을 대체하는 대체 메모리 셀 영역(251)으로 할당되고, 나머지 2%는 예비 메모리 셀 영역(253)으로 할당될 수 있다. 본 발명은 상기 예비 메모리 셀 영역(253)을 활용하는 방법을 제안한다.
도 3은 본 발명의 일 실시 예에 따른 메모리 시스템(110)을 개략적으로 나타낸 도면이다.
도 1를 참조하면 본 발명의 일 실시 예에 따른 메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150)를 구비할 수 있다. 컨트롤러(130)는 메모리 장치(150)에 어드레스(ADDR), 커맨드(CMD), DQ신호(DQ), 클록 신호(CLK)를 전달할 수 있으며, 이에 기초하여 메모리 장치(150)를 제어할 수 있다.
메모리 장치(150)는 메모리 장치 컨트롤러(300), 레지스터(330), 퓨즈부(350), 셀 어레이 전원관리부(370) 및 셀 어레이(290)를 포함할 수 있다. 나아가 메모리 장치 컨트롤러(300)은 레지스터(330)를 포함할 수 있으며, 퓨즈부(350), 셀 어레이 전원관리부(370) 및 셀 어레이(290)와 각각 통신할 수 있다.
레지스터(330)는 셀 어레이(290)의 리던던시 메모리 셀 영역(250)을 인식할 수 있다. 나아가, 리던던시 메모리 셀 영역(250)의 대체 메모리 셀 영역(251) 및 예비 메모리 셀 영역(253)을 각각 인식할 수 있다. 구체적으로, 레지스터(330)는 먼저, 리던던시 메모리 셀 영역(250)을 인식하고, 리던던시 메모리 셀 영역(250)의 존재여부를 나타내는 제 1 신호를 생성할 수 있다. 또한, 레지스터(330)는 상기 리던던시 메모리 셀을 활성화하기 위하여 MRS(Mode Register Set)를 재설정하거나 특정 메모리 장치(150)의 내부 회로를 활성화시켜 리던던시 메모리 셀에 대한 주소를 생성할 수 있다. MRS는 메모리 장치(150)를 단순히 읽고 쓰고 충전하는 것 외에 어떻게 동작할지를 설정할 수 있는 명령어이다. 나아가, 리던던시 메모리 셀에 입력되는 주소는 레지스터(330)가 메모리 장치(150) 내부에 입력되는 어드레스를 활용하여 리던던시 메모리 셀을 활성화 시킬 수 있는 어드레스 조합을 만들어서 퓨즈부(350)를 활성화할 수 있다. 레지스터(350)는 제 1 신호를 컨트롤러(130)에게 통지할 수 있다. 컨트롤러(130)는 제 1 신호에 기초하여 리던던시 메모리 셀 영역에 포함된 리던던시 메모리 셀에 대하여 어드레스를 할당할 수 있다.
동일한 원리로, 레지스터(330)는 예비 메모리 셀 영역(250)에 접근하는 제 2 신호를 생성할 수 있다. 구체적으로, 레지스터(330)는 먼저, 예비 메모리 셀 영역(253)을 인식하고, 예비 메모리 셀 영역(253)의 존재여부를 나타내는 제 2 신호를 생성할 수 있다. 또한, 레지스터(330)는 상기 예비 메모리 셀을 활성화하기 위하여 MRS(Mode Register Set)를 재설정하거나 특정 메모리 장치(150)의 내부 회로를 활성화시켜 예비 메모리 셀에 대한 주소를 생성할 수 있다. 나아가, 예비 메모리 셀에 입력되는 주소는 레지스터(330)가 메모리 장치(150) 내부에 입력되는 어드레스를 활용하여 예비 메모리 셀을 활성화 시킬 수 있는 어드레스 조합을 만들어서 퓨즈부(350)를 활성화할 수 있다. 레지스터(350)는 제 2 신호를 컨트롤러(130)에게 통지할 수 있다. 컨트롤러(130)는 제 2 신호에 기초하여 예비 메모리 셀 영역에 포함된 리던던시 메모리 셀에 대하여 어드레스를 할당할 수 있다.
퓨즈부(350)는 제 1 신호 및 제 2 신호, 컨트롤러(130)로부터 전달받은 어드레스 및 리던던시 메모리 셀 및 예비 메모리 셀에 대한 활성화 신호를 레지스터(330)로부터 전달받을 수 있다. 이에 기초하여 퓨즈부(350)는 리던던시 메모리 셀 영역(250)에 포함된 리던던시 메모리 셀을 활성화 시킬 수 있으며, 특히 예비 메모리 셀 영역(253)에 포함된 예비 메모리 셀 및 그와 연결된 워드라인(RmW0 내지 RmWk)을 활성화 시킬 수 있다.
셀 어레이 전원관리부(370)는 메모리 장치 컨트롤러(300)에서 발행된 신호에 기초하여 노멀 메모리 셀 영역(210) 및 리던던시 메모리 셀 영역(250)의 전원을 별도로 관리할 수 있다. 특히, 셀 어레이 전원관리부(370)는 예비 메모리 셀 영역(253)의 전원을 별도로 관리할 수 있다. 따라서, 예비 메모리 셀을 사용하지 아니하는 요청에 대한 동작을 처리하는 도중에는 예비 메모리 셀 영역(253)의 전원을 오프(OFF)할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 개략적으로 나타내는 흐름도이다. 구체적으로, 예비 메모리 셀 영역(253)에 포함된 예비 메모리 셀을 활용하기 위한 방법이 도시된다.
먼저, 단계 S401에서, 레지스터(330)는 리던던시 메모리 셀 영역(250)뿐만 아니라, 예비 메모리 셀 영역(253)을 인식할 수 있다. 앞서 설명된 바와 같이, 제품에 따라 예비 메모리 셀 영역(253)의 크기는 달라질 수 있다.
만약, 예비 셀 영역(253)이 없는 메모리 장치(150)라면(단계 S401에서, 'No'), 별도의 메모리 시스템 동작을 요하지 아니한다.
반면에, 예비 셀 영역(253)이 인식된 경우(단계 S401에서, 'Yes'), 예비 셀 영역을 활용하기 위한 메모리 시스템(110)은 추가적으로 동작을 수행할 수 있다.
단계 S403에서, 레지스터(330)는 예비 메모리 셀 영역(253)을 인식하였고, 예비 메모리 셀 영역(253)의 존재를 나타내는 제 2 신호를 생성할 수 있다. 나아가, 앞서 설명된 바와 같이, 제 2 신호는 MRS 및 퓨즈활성화 신호와 함께 퓨즈부(350)로 전달될 수 있다. 뿐만 아니라, 제 2 신호는 컨트롤러(130)에 전달될 수 있다.
단계 S405에서, 컨트롤러(130)는 전달받은 제 2 신호에 기초하여 예비 메모리 셀 영역(253)에 포함된 예비 메모리 셀에 대하여 어드레스를 할당할 수 있으며, 상기 어드레스를 다시 메모리 장치(150)로 전달할 수 있다.
단계 S407에서, 퓨즈부(350)는 레지스터(330)로부터 전달받은 신호들 및 컨트롤러(130)로부터 전달받은 어드레스에 기초하여 예비 메모리 셀 영역(253)에 포함된 예비 메모리 셀을 활성화 시킬 수 있다.
이로써, 컨트롤러(130)는 노멀 메모리 셀 영역(210), 대체 메모리 셀 영역(251) 및 예비 메모리 셀 영역(253) 모두를 메모리 장치(150)의 저장공간으로 활용할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 시스템(110)의 동작을 개략적으로 나타낸 도면이다. 구체적으로, 예비 메모리 셀을 활용하지 아니하는 요청에 대한 처리과정이 도시된다.
단계 S501에서, 컨트롤러(130)는 외부로부터 전달된 요청을 분석할 수 있다. 구체적으로, 상기 요청이 예비 메모리 셀 영역(253)을 사용하는지에 대하여 판단할 수 있다.
만약, 상기 요청으로 인하여 예비 메모리 셀 영역(253)이 사용되지 아니한다면(단계 S501에서, 'No'), 단계 S503에서, 셀 어레이 전원관리부(370)는 컨트롤러(130)의 제어를 받고, 예비 메모리 셀 영역(253)의 전원을 오프(OFF)할 수 있다.
반면에, 상기 요청으로 인하여 예비 메모리 셀 영역(253)이 사용된다면(단계 S501에서, 'Yes'), 단계 S505에서, 셀 어레이 전원관리부(370)는 컨트롤러(130)의 제어를 받고, 예비 메모리 셀 영역(253)의 전원을 온(On)할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 시스템(110)의 동작을 개략적으로 나타낸 도면이다. 구체적으로, 특정 워드라인에 대한 반복적인 요청 처리 동작을 수행하는 경우, 이웃 워드라인에서 발생되는 행 해머링(Row hammering)을 극복하기 위한 방법이 도시된다.
단계 S601에서, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 워드라인들 각각에 대한 접근 요청 횟수를 카운트할 수 있다. 특히, 컨트롤러(130) 노멀 메모리 영역(210)에 포함된 워드라인들(NW0 내지 NWn) 각각에 대한 접근 요청 횟수를 카운트하여, 사전 설정된 임계 값보다 큰 접근 요청 횟수를 갖는 워드라인을 색출할 수 있다.
만약, 사전 설정된 임계 값보다 큰 접근 요청 횟수를 갖는 워드라인이 없다면(단계 S601에서, 'No'), 메모리 시스템(110)은 별도의 추가동작을 수행하지 아니할 수 있다.
반면에, 사전 설정된 임계 값보다 큰 접근 요청 횟수를 갖는 워드라인이 있다면(단계 S601에서, 'Yes'), 단계 S603에서, 컨트롤러(130)는 해당하는 제 1 워드라인에 저장된 데이터를 예비 메모리 셀 영역(253)에 포함된 제 2 워드라인으로 이주하도록 메모리 장치(150)를 제어할 수 있다. 구체적으로, 컨트롤러(130)는 제 1 워드라인에 저장된 데이터를 제 2 워드라인으로 카피할 수 있으며, 또한 컨트롤러(130) 자체에서 어드레스를 별도로 할당할 수 있다.
즉, 컨트롤러(130)는 예비 메모리 셀 영역(253)만큼 증가된 메모리량을 통하여 노멀 메모리 셀 영역(210)의 행 해머링된 이웃된 워드라인 즉, 상기 제 2 워드라인에 문제가 발생되기 전에 모니터링 하여, 문제가 발생될 수 있는 워드라인 즉, 상기 제 1 워드라인을 예비 메모리 셀 영역(253)으로 어드레스르 대체하거나, 복사하여 이주함으로써 행 해머링(Row hammering)과 같은 신뢰성 문제를 개선할 수 있다.
또한, 도면에 도시되지는 아니하였으나, 본 발명의 실시 예에 따른 메모리 시스템(110)은 복수의 메모리 장치들을 구비할 수 있다. 복수의 메모리 장치들 각각은 메모리 장치(150)와 대응될 수 있다. 나아가, 컨트롤러(130)는 복수의 메모리 장치들 각각을 제어할 수 있다.
본 발명의 실시 예들에 따르면, 메모리 할당 시에 리던던시 메모리 셀 중에서 노멀 메모리 셀의 결함 메모리 셀을 대체하고 예비 메모리 셀 영역을 인식하게 하는 기술로 이를 통하여 실제 메모리로 인식되는 영역을 확장할 수 있다. 또한, 본 발명은 pooled memory 시에 cushion memory 영역으로 확대하거나 Chip 내부에 둠으로써 메모리 활용량을 높여서 특성을 개선할 수 있다. 즉, 요청을 처리하기 위하여 할당된 메모리의 메모리 량이 부족한 경우, 컨트롤러(130)는 예비 메모리 셀을 추가 할당할 수 있다. 나아가, 본 발명은 행 해머링 등 신뢰성 문제에 대하여 모니터링을 통하여, 예비 메모리 셀 영역(253)으로 대체하는 방법으로 메모리 시스템(110)의 신뢰성을 개선할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 시스템에 있어서,
    노멀 메모리 셀 영역과 리던던시 메모리 셀 영역 - 상기 리던던시 메모리 셀 영역은 대체 메모리 셀 (replace memory cell) 영역과 예비 메모리 셀 (reserve memory cell) 영역을 포함함 - 을 포함하는 셀 어레이,
    상기 리던던시 메모리 셀 영역에 대응하는 제 1 신호 및 상기 예비 메모리 셀 영역에 대응하는 제 2 신호를 생성하는 레지스터 및
    상기 제 2 신호에 기초하여 상기 예비 메모리 셀 영역을 활성화하는 퓨즈부
    를 포함하는 메모리 장치; 및
    상기 제 2 신호에 기초하여, 상기 예비 메모리 셀에 대하여 어드레스를 할당하는 컨트롤러
    로 구성되며,
    상기 대체 메모리 셀은 상기 노멀 메모리 셀 영역에 포함된 결함 메모리 셀(fail memory cell)과 대체되는 대체 메모리 셀 영역에 포함된 메모리 셀이며, 상기 예비 메모리 셀은 상기 노멀 메모리 셀과 대체되지 아니하는 예비 메모리 셀 영역에 포함된 메모리 셀인
    메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 퓨즈부는
    상기 예비 메모리 셀에 할당된 어드레스를 저장하는
    메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 2 신호는
    MRS(Mode Register set) 신호 및 활성화(Enable) 신호와 함께 상기 퓨즈부로 전달되는
    메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 퓨즈부는
    상기 제 2 신호, 상기 MRS(Mode Register Set) 신호, 상기 활성화 신호 및 상기 어드레스에 기초하여 상기 예비 메모리 셀을 활성화하는
    메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는
    상기 노멀 메모리 셀에 대한 접근 요청 횟수를 모니터링하는
    메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 컨트롤러는
    상기 접근 요청 횟수가 임계 값보다 큰 제 1 워드라인에 저장된 데이터를 상기 예비 메모리 셀 영역의 제 2 워드라인으로 복사하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 컨트롤러는
    상기 제 1 워드라인의 어드레스를 상기 제 2 워드라인으로 재할당하는
    메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 메모리 장치는
    상기 예비 메모리 셀 영역의 전원을 별도로 관리하는 셀 어레이 전원관리부를
    더 포함하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 예비 메모리 셀이 사용되지 아니하는 요청에 대하여,
    상기 전원관리부는 상기 예비 메모리 셀의 전원을 파워오프(Power-Off)하는
    더 포함하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는
    요청을 처리하기 위하여 할당된 메모리량이 부족한 경우,
    상기 예비 메모리 셀을 추가 할당하는
    메모리 시스템.
  11. 메모리 시스템의 동작방법에 있어서,
    메모리 장치에 포함된 셀 어레이에서 리더던시 메모리 셀 영역에 대응하는 제 1 신호 및 예비 메모리 셀 영역에 대응하는 제 2 신호를 생성하는 제 1 단계;
    상기 제 2 신호에 기초하여 상기 예비 메모리 셀에 대하여 어드레스를 할당하는 제 2 단계;
    상기 제 2 신호에 기초하여 상기 예비 메모리 셀을 활성화하는 제 3 단계; 및
    상기 어드레스에 기초하여 상기 메모리 장치를 제어하는 제 4 단계
    를 포함하고,
    상기 셀 어레이는 노멀 메모리 셀 영역과 리던던시 메모리 셀 영역을 포함하며, 상기 리던던시 메모리 셀 영역은 상기 노멀 메모리 셀 영역에 포함된 결함 메모리 셀(fail memory cell)과 대체되는 대체 메모리 셀(replace memory cell)이 포함된 대체 메모리 셀 영역 및 상기 노멀 메모리 셀과 대체되지 아니하는 예비 메모리 셀(reserve memory cell)이 포함된 상기 예비 메모리 셀 영역으로 구성되는
    메모리 시스템의 동작방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 예비 메모리 셀에 할당된 어드레스를 퓨즈부에 저장하는 단계를
    더 포함하는 메모리 시스템의 동작방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 제 2 신호는
    MRS(Mode Register set) 신호 및 활성화 신호와 함께 전달되는
    메모리 시스템의 동작방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제 3 단계는
    상기 제 2 신호, 상기 MRS 신호, 상기 활성화 신호 및 상기 어드레스에 기초하여 상기 예비 메모리 셀을 활성화하는
    메모리 시스템의 동작방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 노멀 메모리 셀에 대한 접근 요청 횟수를 모니터링하는 단계를 더 포함하는
    메모리 시스템의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 접근 요청 횟수가 임계 값보다 큰 제 1 워드라인에 저장된 데이터를 상기 예비 메모리 셀 영역의 제 2 워드라인으로 복사하도록 상기 메모리 장치를 제어하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 제 1 워드라인의 어드레스를 상기 제 2 워드라인으로 재할당하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 예비 메모리 셀이 사용되지 아니하는 요청에 대하여
    상기 예비 메모리 셀의 전원을 파워오프(power-off)하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    요청을 처리하기 위하여 할당된 메모리량이 부족한 경우,
    상기 예비 메모리 셀에 대하여 추가 할당되도록 상기 메모리 장치를 제어하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 삭제
KR1020170143429A 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법 KR102373315B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020170143429A KR102373315B1 (ko) 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법
TW107125322A TW201931379A (zh) 2017-10-31 2018-07-23 儲存系統及其操作方法
US16/044,322 US10453550B2 (en) 2017-10-31 2018-07-24 Memory system and operating method thereof
CN201811203258.6A CN109727630B (zh) 2017-10-31 2018-10-16 存储系统及其操作方法
US16/568,111 US10998082B2 (en) 2017-10-31 2019-09-11 Memory system for activating redundancy memory cell and operating method thereof
US16/875,375 US11437120B2 (en) 2017-10-31 2020-05-15 Memory system for activating redundancy memory cell and operating method thereof
US17/735,881 US20220262453A1 (en) 2017-10-31 2022-05-03 Memory device and memory system
US17/735,860 US11901032B2 (en) 2017-10-31 2022-05-03 Memory device and memory system capable of using redundancy memory cells
US17/735,889 US20220262454A1 (en) 2017-10-31 2022-05-03 Memory device and memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143429A KR102373315B1 (ko) 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20190048457A KR20190048457A (ko) 2019-05-09
KR102373315B1 true KR102373315B1 (ko) 2022-03-14

Family

ID=66244922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143429A KR102373315B1 (ko) 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법

Country Status (4)

Country Link
US (2) US10453550B2 (ko)
KR (1) KR102373315B1 (ko)
CN (1) CN109727630B (ko)
TW (1) TW201931379A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437120B2 (en) * 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102446716B1 (ko) 2017-11-10 2022-09-26 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11126548B1 (en) * 2020-03-19 2021-09-21 Micron Technology, Inc. Accelerated in-memory cache with memory array sections having different configurations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818797B1 (ko) * 2006-10-19 2008-04-01 삼성전자주식회사 메모리 용량 조절 방법과 메모리 용량 조절 장치
WO2016143170A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
US20160307645A1 (en) 2015-04-20 2016-10-20 Qualcomm Incorporated Method and apparatus for in-system management and repair of semi-conductor memory failure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
US5867642A (en) * 1995-08-10 1999-02-02 Dell Usa, L.P. System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
US5657281A (en) * 1996-03-11 1997-08-12 Cirrus Logic, Inc. Systems and methods for implementing inter-device cell replacements
JP2003045182A (ja) 2001-08-01 2003-02-14 Mitsubishi Electric Corp 半導体記憶装置
JP2006164183A (ja) 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7355916B2 (en) 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
WO2010144587A2 (en) 2009-06-12 2010-12-16 Violin Memory, Inc. Memory system having persistent garbage collection
KR20130037555A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 불휘발성 메모리 장치의 제어 방법
TW201327567A (zh) * 2011-09-16 2013-07-01 Mosaid Technologies Inc 具有包含專用的冗餘區域之層之記憶體系統
KR101878972B1 (ko) * 2012-04-26 2018-07-16 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US8817557B2 (en) 2012-06-12 2014-08-26 SK Hynix Inc. Semiconductor memory device and an operation method thereof
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
KR20140124547A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150033859A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR102293523B1 (ko) * 2015-06-01 2021-08-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
KR102333220B1 (ko) 2015-09-24 2021-12-01 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170059219A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR102530905B1 (ko) * 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102402406B1 (ko) * 2016-03-17 2022-05-27 에스케이하이닉스 주식회사 반도체 장치
KR20180023267A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818797B1 (ko) * 2006-10-19 2008-04-01 삼성전자주식회사 메모리 용량 조절 방법과 메모리 용량 조절 장치
WO2016143170A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
US20160307645A1 (en) 2015-04-20 2016-10-20 Qualcomm Incorporated Method and apparatus for in-system management and repair of semi-conductor memory failure

Also Published As

Publication number Publication date
US20200005888A1 (en) 2020-01-02
US20190130992A1 (en) 2019-05-02
US10998082B2 (en) 2021-05-04
KR20190048457A (ko) 2019-05-09
CN109727630B (zh) 2023-02-28
US10453550B2 (en) 2019-10-22
CN109727630A (zh) 2019-05-07
TW201931379A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
US10102146B2 (en) Memory system and operating method for improving rebuild efficiency
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170095524A (ko) 메모리 시스템 및 그의 동작 방법
KR102373315B1 (ko) 메모리 시스템 및 그것의 동작방법
US11354250B2 (en) Apparatus for transmitting map information in memory system
US20180373629A1 (en) Memory system and operating method thereof
KR102563760B1 (ko) 인터페이스 유닛 및 그것의 동작방법
US11275525B2 (en) Apparatus and method for improving write throughput of memory system
US20160334999A1 (en) Reduction of maximum latency using dynamic self-tuning for redundant array of independent disks
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US20210382660A1 (en) Apparatus and method for performing recovery operation of memory system
KR20210024763A (ko) 메모리 시스템의 동작 중 펌웨어 오류를 처리하는 방법 및 장치
KR20210001546A (ko) 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
KR20210004322A (ko) 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법
KR20200122685A (ko) 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법
US10289328B2 (en) Memory controller and method for handling host request based on data character
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
US20210349825A1 (en) Memory controller
KR20190083862A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
KR102389542B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200087486A (ko) 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
KR20190068197A (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant