KR20170095524A - 메모리 시스템 및 그의 동작 방법 - Google Patents

메모리 시스템 및 그의 동작 방법 Download PDF

Info

Publication number
KR20170095524A
KR20170095524A KR1020160017007A KR20160017007A KR20170095524A KR 20170095524 A KR20170095524 A KR 20170095524A KR 1020160017007 A KR1020160017007 A KR 1020160017007A KR 20160017007 A KR20160017007 A KR 20160017007A KR 20170095524 A KR20170095524 A KR 20170095524A
Authority
KR
South Korea
Prior art keywords
read
block
page
memory
memory unit
Prior art date
Application number
KR1020160017007A
Other languages
English (en)
Other versions
KR102530905B1 (ko
Inventor
신범주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160017007A priority Critical patent/KR102530905B1/ko
Priority to US15/219,956 priority patent/US9875035B2/en
Publication of KR20170095524A publication Critical patent/KR20170095524A/ko
Application granted granted Critical
Publication of KR102530905B1 publication Critical patent/KR102530905B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 일 실시 예에 따른 메모리 장치는 각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부와, 상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 제어 로직을 포함한다.

Description

메모리 시스템 및 그의 동작 방법{MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 출원에서 개시되는 내용들은 반도체 설계 기술에 관한 것으로, 특히 메모리 시스템 및 그의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 메모리 시스템에서 리드 횟수에 따라 일부 페이지를 카피백 처리하는 장치 및 방법을 제공함에 있다.
본 발명의 실시 예들은 메모리 시스템에서 리드 횟수에 따라 일부 페이지를 카피백함으로써, 리드 오류를 사전에 예방하고, 오류 발생으로 인한 리드 리트라이(read retry)나 리드 리크레임(read reclaim)을 지연시킴으로써 리드 성능을 향상시키는 장치 및 방법을 제공함에 있다.
본 발명의 일 실시 예에 따르면, 메모리 장치는 각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부와, 상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 제어 로직을 포함한다.
본 발명의 다른 실시 예에 따르면, 메모리 장치의 동작 방법은 각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부에 대한 리드 요청을 수신하는 과정과, 상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 과정을 포함한다.
본 발명의 또 다른 실시 예에 따르면, 메모리 시스템은 각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부와, 상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 컨트롤러를 포함한다.
본 발명의 실시 예들에 따르면, 메모리 시스템에서 리드 횟수에 따라 일부 페이지를 카피백함으로써, 리드 오류를 사전에 예방하고, 오류 발생으로 인한 리드 리트라이(read retry)나 리드 리크레임(read reclaim)을 지연시킴으로써 리드 성능을 향상시키는 효과가 있다.
본 발명 및 그의 효과에 대한 보다 완벽한 이해를 위해, 첨부되는 도면들을 참조하여 하기의 설명들이 이루어질 것이고, 여기서 동일한 참조 부호들은 동일한 부분들을 나타낸다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 저장부의 블록도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치에 대한 카피백 동작을 나타내는 개념도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다.
도 7은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다.
이하 본 발명의 실시 예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그리고, 하기에서는 본 발명의 실시예들에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외의 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다. 그리고 후술되는 용어들은 본 발명의 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예들을 가질 수 있는 바, 특정 실시 예들을 도면들에 예시하여 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 할 것이다. 따라서 본 특허 명세서에서 본 발명의 원리들을 설명하기 위해 사용되는 도 1 내지 도 7은 단지 예시를 위한 것인 바, 발명의 범위를 제한하는 어떠한 것으로도 해석되어서는 아니될 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)이 플래시 메모리, 특히 일 예로 메모리 장치(150)이 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)이 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2M Pages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저정할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치 1300의블록도이다. 도 3에 도시된 메모리 장치의 실시 예는 단지 예시를 위한 것이다. 그러므로 메모리 장치의 다른 실시 예들이 본 발명의 범위를 벗어나지 않고 사용될 수 있을 것이다.
도 3을 참조하면, 메모리 장치 1300은 제어 로직 1310, 메모리부 1320을 포함할 수 있다. 메모리 장치 1300은 외부 장치 1305에 연결된다. 일 실시예에서, 메모리 장치 1300은 도 1에 도시된 메모리 시스템 110 에 대응하는 구성 요소일 수 있다. 다른 실시예에서, 메모리 장치 1300은 도 1에 도시된 메모리 시스템 110의 메모리 장치 150에 대응하는 구성 요소일 수 있다. 일 실시예에서, 외부 장치 1305는 도 1에 도시된 호스트 102일 수 있다. 다른 실시예에서, 외부 장치 1305는 도 1에 도시된 메모리 컨트롤러 130이 될 수 있다.
메모리부 1320은 복수의 메모리 블록들 1321, 1322, 1323, 1324을 포함할 수 있다. 각각의 블록들은 복수의 페이지들을 포함할 수 있다. 일 실시예에서, 메모리부 1320은 도 2의 메모리 장치 150에 대응하는 구성 요소일 수 있다.
제어 로직 1310은 메모리부 1320의 전반적인 동작을 제어한다. 일 실시예에서, 제어 로직 1310은 외부 장치 1305로부터의 메모리 장치 1300에 대한 동작 수행 명령(예; 리드(read), 라이트(write), 프로그램(program), 이레이즈(erase) 등)에 응답하여 메모리부 1320을 동작시킨다.
제어 로직 1310은 메모리부 1320에 대한 상기 수행 명령 중 리드 요청에 응답하여, 메모리부 1320에 대한 리드 및 카피백(copyback) 동작을 제어할 수 있다. 일 실시예에서, 제어 로직 1310은 메모리부 1320의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 리드 및 카피백 동작을 제어할 수 있다.
제어 로직 1310은 카운팅 유닛 1311과 저장부 1312를 포함할 수 있다. 카운팅 유닛 1311은 해당 블록 및 페이지에 대한 리드 횟수를 카운팅할 수 있다. 저장부 1312는 상기 블록 리드 횟수와 페이지 리드 횟수를 저장할 수 있다.
도 4는 본 발명의 일 실시예에 따른 저장부 1400에 대한 블록도이다. 이러한 저장부 1400은 도 3에 도시된 제어 로직 1310에 포함되는 저장부 1312에 대응하는 구성요소일 수 있으며, 카운팅 유닛 1311에 의해 카운팅된 메모리부 1320의 메모리 블록 1321, 1322, 1323, 1324에 대한 리드횟수를 저장할 수 있다. 일 실시예에서, 저장부 1400는 도 1에 도시된 메모리 144에 포함될 수 있다. 다른 실시 예에서, 저장부 1400은 도 1에 도시된 메모리 블록 152,154,156 중 일부에 포함될 수 있다. 또 다른 실시 예에서, 저장부 1400은 일반 동작 수행 시 도 1의 메모리 144에 포함되다가, 일정 시간 혹은 파워 오프 시에는 도 1에 도시된 메모리 블록 152,154,156 중 일부에 카피될 수 있다.
저장부 1400은 블록 리드횟수 테이블 1410과 페이지 리드횟수 테이블 1420을 포함할 수 있다. 블록 리드횟수 테이블 1410은 메모리부 1320의 메모리 블록 1321, 1322, 1323, 1324에 대한 리드횟수를 저장하기 위한 테이블이다. 일 실시 예에서, 블록 리드횟수 테이블 1410은 메모리 블록 1321, 1322, 1323, 1324에 대한 리드 횟수를 1411,1412,1413,1414과 같이 각각 저장할 수 있다. 다른 실시 예에서, 블록 리드횟수 테이블 1410은 메모리 블록 1321, 1322, 1323, 1324를 복수의 블록으로 그룹핑하는 경우(예: 블록 그룹1 ~ 4), 각 블록 그룹당 리드 횟수를 1411,1412,1413,1414과 같이 각각 저장할 수 있다. 다른 실시 예에서, 블록 리드횟수 테이블 1410은 메모리블록 1321, 1322, 1323, 1324를 FTL에서 관리하는 슈퍼 블록 단위로 그룹핑하는 경우(예: 슈퍼 블록 1 ~ 4), 각 슈퍼 블록의 리드 횟수를 1411,1412,1413,1414과 같이 각각 저장할 수 있다.
페이지 리드횟수 테이블 1420은 블록 리드횟수 테이블 1410에 저장된 블록의 리드 횟수가 제 1의 임계값을 초과하는 경우, 상기 블록의 각 페이지에 대한 리드 횟수 테이블을 저장하기 위한 테이블이다. 예컨대, 상기 제 1의 임계값이 '100'이라고 가정하면, 블록 리드횟수 테이블 1410에 저장된 블록들의 리드 횟수 중에서 블록 0과 블록 2의 리드 횟수 카운트 값은 각각 '101', '130' (1411, 1413)으로 상기 제 1의 임계값을 초과하기 때문에, 리드횟수 테이블 1420에서 블록 0과 블록 2의 각 페이지에 대한 리드 횟수를 저장하기 위한 테이블 1430과 1440이 할당될 수 있다. 일 실시예에서, 리드횟수 테이블 1430과 1440은 블록 리드횟수 테이블 1410의 해당 블록인 1411과 1413에 각각 링크되어 관리될 수 있다. 또한, 페이지 리드횟수 테이블 1420은 블록에 연결된 리드횟수 테이블 이외에 아직 할당되지 않은 빈 테이블 1450을 포함할 수 있다.
도 4에 도시된 테이블 1410과 테이블 1420에 저장되는 리드 카운트(Read Count) 값들은 도 3에 도시된 메모리 장치 1310의 카운팅 유닛 1311에 의해 생성될 수 있다. 도 3의 메모리부 1320에 대한 리드 요청에 대해, 카운팅 유닛 1311은 해당 블록의 리드 횟수를 카운팅하여 블록 리드횟수 테이블 1410에 업데이트 할 수 있다. 상기 블록의 리드 횟수가 제 1의 임계값(예: 100)을 초과하는 경우(1411,1413), 카운팅 유닛 1311은 상기 블록의 각 페이지에 대한 리드 횟수를 카운팅하고, 그 카운팅 값을 페이지 리드횟수 테이블 1420에 저장할 수 있다. 제어 로직 1310은 페이지 리드횟수 테이블 1420에 저장된 리드 카운트 값 중 제 2의 임계값(예: 50)을 초과하는 값이 존재하는 경우(1431, 1441), 해당 페이지에 대해 무효화 처리를 하고 무효화 관리 테이블(도시하지 않음)을 별도로 관리할 수 있다. 페이지 리드횟수 테이블 1420은 블록 리드횟수 테이블 1410에 링크되어 관리될 수 있다. 일 실시예에서, 상기 제 1 및 제 2 임계값은 상기 메모리부 1320의 물리적 특성에 의해 결정될 수 있다.
메모리부 1320의 물리적 특성에 따라 오류 없이 가능한 블록당 최대 리드 횟수가 결정될 수 있다. 일 실시예에서, 상기 제 1 임계값은 상기 최대 리드 횟수보다 작게 설정될 수 있다. 일 실시예에서, 상기 제 2 임계값은 상기 제 1 임계값과의 합이 상기 최대 리드 횟수보다 작도록 설정될 수 있다. 예를 들면, 블록당 최대 리드 횟수가 K라고 가정하면, 제 1 임계값은 블록당 최대 리드 횟수의 30 ~ 50% 인 0.3K ~ 0.5K로 결정될 수 있고, 제 1 임계값과 제 2 임계값의 합이 블록당 최대 리드 횟수의 80%가 되도록 제 2 임계값이 결정될 수 있다. 일 실시예에서, 상기 메모리 부 1320의 물리적 특성에 의해 강한 리드 디스터브 (Read Disturb)특성을 갖는다면, 블록당 최대 리드 횟수가 상대적으로 크게 결정되고, 그에 따라서 제 1 및 제 2 임계값도 크게 결정된다. 상기 메모리 부 1320의 물리적 특성에 의해 약한 리드 디스터브 (Read Disturb)특성을 갖는다면, 블록당 최대 리드 횟수가 상대적으로 작게 결정되고, 그에 따라서 제 1 및 제 2 임계값도 작게 결정된다.
도 5는 본 발명의 실시예에 따른 메모리 장치에 대한 카피백 동작을 설명하기 위한 도면이다. 예를 들어, 도 5에 도시된 카피백 동작은 도 4에 도시된 바와 같이 저장부 1400에 블록 리드 횟수 및 페이지 리드 횟수가 저장된 경우에 대응하는 동작일 수 있다. 일 실시예에서, 상기 카피백 동작은 도 3에 도시된 제어 로직 1310에 의해 수행될 수 있다.
도 5를 참조하면, 메모리 장치 1500는, 복수의 메모리 블록들, 예컨대 블록0(Block0) 1510, 블록1(Block1) 1520, 블록2(Block2) 1530, 및 블록N-1(BlockN-1) 1540을 포함할 수 있다. 각각의 블록들 1510,1520,1530,1540은 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2M Pages)을 포함할 수 있다. 도 4에 도시된 실시예에 따르면, 블록0(Block0) 1411 및 블록2(Block2) 1413의 리드 횟수가 제 1의 임계값을 초과하였고, 블록0(Block0)의 페이지1 1431 과 블록2(Block2)의 페이지2 1441의 리드 횟수가 제 2의 임계값을 초과하였다. 도 4의 실시 예에 따라, 도 5에서 블록0(Block0) 1510의 페이지1 1511과 블록2(Block2) 1530의 페이지2 1531는 블록N-1(BlockN-1) 1540의 비어있는 페이지1 1541와 페이지 2 1542에 각각 카피되고, 블록0(Block0) 1510의 페이지1 1511과 블록2(Block2) 1530의 페이지2 1531는 무효화 처리된다. 일 실시예에서, 블록N-1(BlockN-1) 1540은 현재 프로그램이 진행 중인 오픈 블록일 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다. 이 흐름은 도 3에 도시된 외부 장치 1305으로부터 메모리 장치 1300에 대한 동작 수행 명령(예; 리드 명령)이 수신되는 경우에 제어 로직 1310에 의해 수행될 수 있다. 도 6에 도시된 흐름의 실시 예는 단지 예시를 위한 것이다.
도 6을 참조하면, 제어 로직 1310은 외부 장치 1305으로부터 수신되는 리드 명령을 응답하여 리드 동작을 위한 제반 동작을 수행한다(602). 상기 리드 명령에 응답하여, 제어 로직 1310은 상기 리드 명령에 대응하는 메모리부 1320의 해당 블록에 대한 리드 횟수를 카운팅한다 (603). 구체적으로는 제어 로직 1310의 카운팅 유닛 1311에 의해 블록의 리드 횟수가 카운팅될 수 있다.
제어 로직 1310은 상기 블록의 리드 횟수가 제 1의 임계값을 초과하는지 여부를 판단한다(604).
만약 블록의 리드 횟수가 제 1의 임계값을 초과하지 않는 것으로 판단되면, 제어 로직 1310은 본 흐름을 종료한다(610).
만약 블록의 리드 횟수가 제 1의 임계값을 초과하는 것으로 판단되면, 제어 로직 1310은 상기 리드 명령에 대응하는 메모리부 1320의 해당 페이지의 리드 횟수를 카운팅한다(605). 구체적으로는 제어 로직 1310의 카운팅 유닛 1311에 의해 페이지의 리드 횟수가 카운팅될 수 있다.
제어 로직 1310은 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하는지 여부를 판단한다(606).
만약 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하지 않는 것으로 판단되면, 제어 로직 1310은 본 흐름을 종료한다(610).
만약 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하는 것으로 판단되면, 제어 로직 1310은 해당 페이지를 다른 블록(예; 오픈 블록)의 빈 페이지로 카피하고 해당 페이지를 무효화 처리한다(607).
도 7은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다. 이 흐름은 도 3에 도시된 외부 장치 1305으로부터 메모리 장치 1300에 대한 동작 수행 명령(예; 리드 명령)이 수신되는 경우에 제어 로직 1310에 의해 수행될 수 있다. 도 7에 도시된 흐름의 실시 예는 단지 예시를 위한 것이다
도 7을 참조하면, 제어로직 1310은 리드 명령에 응답하여 리드 동작을 위한 제반 동작을 수행한다(701). 상기 리드 명령에 응답하여, 제어로직 1310은 상기 리드 명령에 대응하는 메모리부 1320의 해당 블록에 링크된 페이지 리드 횟수 테이블이 있는지 확인한다 (702).
만약 해당 블록에 대한 링크된 페이지 리드 횟수 테이블이 있는 것으로 판단되면, 상기 리드 명령에 대응하는 메모리부 1320의 해당 페이지에 대한 리드 횟수를 카운팅하고, 상기 리드 횟수를 상기 링크된 페이지 리드 횟수 테이블에 저장한다(706). 구체적으로는 제어 로직 1310의 카운팅 유닛 1311에 의해 페이지의 리드 횟수가 카운팅 될 수 있다.
만약 해당 블록에 대한 링크 리스트 된 페이지 리드 횟수 테이블이 없는 것으로 판단되면, 상기 해당 블록에 대한 리드 횟수를 카운팅한다 (703). 구체적으로는 제어 로직 1310의 카운팅 유닛 1311에 의해 블록의 리드 횟수가 카운팅 될 수 있다.
제어 로직 1310은 상기 블록의 리드 횟수가 제 1의 임계값을 초과하는지 여부를 판단한다(704).
만약 블록의 리드 횟수가 제 1의 임계값을 초과하지 않는 것으로 판단되면, 제어 로직 1310은 본 흐름을 종료한다.
만약 블록의 리드 횟수가 제 1의 임계값을 초과하는 것으로 판단되면, 제어 로직 1310은 상기 리드 명령에 대응하는 블록에 대해 링크된 비어 있는 페이지 리드 횟수 테이블을 할당한다(705). 메모리부 1320의 상기 리드 명령에 대응하는 메모리부 1320의 해당 페이지의 리드 횟수를 카운팅하고, 상기 리드 횟수를 상기 링크된 페이지 리드 횟수 테이블에 저장한다(706). 구체적으로는 제어 로직 1310의 카운팅 유닛 1311에 의해 페이지의 리드 횟수가 카운팅 될 수 있다.
제어 로직 1310은 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하는지 여부를 판단한다(707).
만약 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하지 않는 것으로 판단되면, 제어 로직 1310은 본 흐름을 종료한다.
만약 상기 페이지의 리드 횟수가 제 2의 임계값을 초과하는 것으로 판단되면, 제어 로직 1310은 해당 페이지를 다른 블록(예; 오픈 블록)의 빈 페이지로 카피하고 해당 페이지를 무효화 처리한다(708).
전술한 바와 같이, 본 발명의 실시 예들에 따르면, 리드 횟수에 따라 일부 페이지를 카피백함으로써, 리드 오류를 사전에 예방하고, 오류 발생으로 인한 리드 리트라이나 리드 리크레임을 지연시킴으로써 리드 성능을 향상시키는 효과가 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나 본 발명은 상기의 실시예에 한정되는 것은 아니며 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능할 것이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니될 것이며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 할 것이다.
1305 : 외부 장치 1300 : 메모리 장치
1310 : 제어 로직 1320 : 메모리 블록
1311 : 카운팅 유닛 1312 : 저장부

Claims (20)

  1. 메모리 장치에 있어서:
    각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부; 및
    상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 제어 로직을 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 제어 로직은,
    상기 복수의 블록 중에서 제 1 블록의 리드 횟수가 제 1 임계값을 초과하는 경우, 상기 제 1 블록의 각 페이지에 대한 리드 횟수를 관리하는 메모리 장치.
  3. 제 2항에 있어서, 상기 제어 로직은,
    상기 제 1 블록의 제 1 페이지의 리드 횟수가 제 2 임계값을 초과하는 경우, 상기 제 1 페이지를 상기 복수의 블록 중에서 제 2 블록의 비어있는 제2 페이지로 카피하고 상기 제 1 페이지를 무효화하는 메모리 장치.
  4. 제 3항에 있어서,
    상기 제 2 블록은 오픈 블록인 것을 특징으로 하는 메모리 장치.
  5. 제 3항에 있어서,
    상기 제 1 및 제 2 임계값은 상기 메모리부의 물리적 특성에 의해 결정되는 메모리 장치.
  6. 제 1항에 있어서, 상기 제어 로직은,
    리드 명령에 응답하는 상기 블록 리드 횟수 및 상기 페이지 리드 횟수를 카운트하는 카운팅 유닛을 더 포함하는 메모리 장치.
  7. 제 1항에 있어서, 상기 제어 로직은,
    상기 블록 리드 횟수와 상기 페이지 리드 횟수를 저장하는 저장부를 더 포함하는 메모리 장치.
  8. 제 1항에 있어서, 상기 메모리부는,
    상기 블록 리드 횟수와 상기 페이지 리드 횟수를 저장하는 저장부를 더 포함하는 메모리 장치.
  9. 제 1항에 있어서,
    상기 페이지 리드 횟수는 상기 블록 리드 횟수에 링크되는 메모리 장치.
  10. 제 1항에 있어서,
    상기 복수의 블록은 복수의 블록 그룹으로 분할되고,
    상기 블록 리드 횟수는, 상기 블록 그룹당 리드 횟수를 포함하는 메모리 장치.
  11. 메모리 장치의 동작 방법에 있어서:
    각각이 복수의 페이지를 가지는 복수의 블록을 포함하는 메모리부에 대한 리드 요청을 수신하는 과정; 및
    상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수의 조합에 기반하여 상기 메모리부에 대한 리드 및 카피백 동작을 제어하는 과정을 포함하는 방법.
  12. 제 11항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 리드 요청에 대해 상기 메모리부의 해당 블록의 리드 횟수를 카운팅하는 과정; 및
    상기 블록 리드횟수가 제 1 임계값을 초과하는 경우, 상기 블록의 페이지에 대한 리드 횟수를 카운팅하는 과정을 포함하는 방법
  13. 제 12항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 페이지의 리드 횟수가 제 2 임계값을 초과하는 경우, 상기 복수의 블록 중에서 상기 페이지가 속하지 않은 블록의 비어있는 페이지로 상기 페이지를 카피하고 상기 페이지를 무효화하는 과정을 더 포함하는 방법.
  14. 제 12항에 있어서,
    상기 메모리부의 해당 블록의 리드 횟수를 카운팅하는 과정은,
    상기 복수의 블록들을 복수의 블록 그룹으로 분할하는 과정; 및
    상기 블록 그룹에 대한 리드 횟수를 카운팅하는 과정을 포함하는 방법.
  15. 제 11항에 있어서,
    상기 메모리부의 블록 리드 횟수와 페이지 리드 횟수를, 상기 리드 및 카피백 동작을 제어하는 상기 메모리 장치의 제어 로직 및 상기 메모리부 중의 적어도 하나에 저장하는 과정을 더 포함하는 방법.
  16. 제 11항에 있어서,
    상기 페이지 리드 횟수는 상기 블록 리드 횟수에 링크되는 방법.
  17. 제 16항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 블록 리드 횟수에 링크된 페이지 리드 횟수가 없는 경우, 상기 블록 리드 횟수를 카운팅하는 과정; 및
    상기 블록 리드 횟수가 제 1 임계값을 초과하는지 판단하는 과정을 포함하는 방법.
  18. 제 17항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 블록 리드 횟수가 상기 제 1 임계값을 초과하는 경우,
    상기 블록 리드 횟수에 페이지 리드 횟수를 링크하여 저장하는 과정을 더 포함하는 방법.
  19. 제 16항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 블록 리드 횟수에 링크된 페이지 리드 횟수가 있는 경우, 상기 블록의 페이지에 대한 리드 횟수를 카운팅하는 과정; 및
    상기 페이지에 대한 리드 횟수가 제 2 임계값을 초과하는지 판단하는 과정을 포함하는 방법.
  20. 제 19항에 있어서, 상기 리드 및 카피백 동작을 제어하는 과정은,
    상기 페이지에 대한 리드 횟수가 상기 제 2 임계값을 초과하는 경우,
    상기 페이지를 상기 복수의 블록 중에서 상기 페이지가 속하지 않은 블록의 비어있는 다른 페이지로 카피하고 상기 페이지를 무효화하는 과정을 포함하는 방법.
KR1020160017007A 2016-02-15 2016-02-15 메모리 시스템 및 그의 동작 방법 KR102530905B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160017007A KR102530905B1 (ko) 2016-02-15 2016-02-15 메모리 시스템 및 그의 동작 방법
US15/219,956 US9875035B2 (en) 2016-02-15 2016-07-26 Memory system having a read and copy-back operation and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017007A KR102530905B1 (ko) 2016-02-15 2016-02-15 메모리 시스템 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170095524A true KR20170095524A (ko) 2017-08-23
KR102530905B1 KR102530905B1 (ko) 2023-05-11

Family

ID=59561470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017007A KR102530905B1 (ko) 2016-02-15 2016-02-15 메모리 시스템 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US9875035B2 (ko)
KR (1) KR102530905B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048457A (ko) * 2017-10-31 2019-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10460809B2 (en) 2018-02-27 2019-10-29 SK Hynix Inc. Memory system and operating method thereof
US10877883B2 (en) 2018-05-23 2020-12-29 SK Hynix Inc. Memory system, controller for performing read reclaim operation, and method for operating the controller
US10877689B2 (en) 2018-05-15 2020-12-29 SK Hynix Inc. Memory controller and operating method thereof
US11113189B2 (en) 2019-03-25 2021-09-07 SK Hynix Inc. Memory system to perform read reclaim and garbage collection, and method of operating the same
US11334272B2 (en) 2019-10-01 2022-05-17 SK Hynix Inc. Memory system and operating method thereof
CN114564154A (zh) * 2022-03-01 2022-05-31 苏州浪潮智能科技有限公司 一种基于分布式存储的数据读取方法
US11385997B2 (en) 2019-07-02 2022-07-12 SK Hynix Inc. Controller for managing super block, memory system having the same, and operating method thereof
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001300A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
CN108962320A (zh) * 2018-07-10 2018-12-07 深圳忆联信息系统有限公司 提升ssd读重试效率的方法、装置及计算机设备
US10656995B2 (en) 2018-10-03 2020-05-19 Micron Technology, Inc. Copy-back operations in a memory device
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
US7937521B2 (en) * 2008-01-29 2011-05-03 Cadence Design Systems, Inc. Read disturbance management in a non-volatile memory system
KR100974954B1 (ko) 2008-06-26 2010-08-10 에스디씨마이크로 주식회사 플래시 메모리를 이용한 저장장치에서의 읽기 웨어 레벨링방법
KR102233074B1 (ko) * 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
US9406396B2 (en) * 2014-12-04 2016-08-02 Sandisk Technologies Llc Intrinsic memory block health monitoring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020763B2 (en) 2017-10-31 2024-06-25 SK Hynix Inc. Memory device for selectively operating multiple memory groups in different speeds and memory system including the same
KR20190048457A (ko) * 2017-10-31 2019-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
US12020764B2 (en) 2017-10-31 2024-06-25 SK Hynix Inc. Memory device for selectively operating multiple memory groups in different speeds and memory system including the same
US11901032B2 (en) 2017-10-31 2024-02-13 SK Hynix Inc. Memory device and memory system capable of using redundancy memory cells
US10460809B2 (en) 2018-02-27 2019-10-29 SK Hynix Inc. Memory system and operating method thereof
US10877689B2 (en) 2018-05-15 2020-12-29 SK Hynix Inc. Memory controller and operating method thereof
US10877883B2 (en) 2018-05-23 2020-12-29 SK Hynix Inc. Memory system, controller for performing read reclaim operation, and method for operating the controller
US11113189B2 (en) 2019-03-25 2021-09-07 SK Hynix Inc. Memory system to perform read reclaim and garbage collection, and method of operating the same
US11385997B2 (en) 2019-07-02 2022-07-12 SK Hynix Inc. Controller for managing super block, memory system having the same, and operating method thereof
US11334272B2 (en) 2019-10-01 2022-05-17 SK Hynix Inc. Memory system and operating method thereof
CN114564154A (zh) * 2022-03-01 2022-05-31 苏州浪潮智能科技有限公司 一种基于分布式存储的数据读取方法
CN114564154B (zh) * 2022-03-01 2023-08-18 苏州浪潮智能科技有限公司 一种基于分布式存储的数据读取方法

Also Published As

Publication number Publication date
KR102530905B1 (ko) 2023-05-11
US20170235487A1 (en) 2017-08-17
US9875035B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
KR102530905B1 (ko) 메모리 시스템 및 그의 동작 방법
US10318414B2 (en) Memory system and memory management method thereof
US9996297B2 (en) Hot-cold data separation method in flash translation layer
CN107229577B (zh) 存储系统及其操作方法
US11204846B2 (en) Memory system and method for operating the same
KR20180020706A (ko) 메모리 시스템 및 그의 동작 방법
US10552048B2 (en) Reduction of maximum latency using dynamic self-tuning for redundant array of independent disks
US20180373629A1 (en) Memory system and operating method thereof
US11269542B2 (en) Memory system for distributing and reading data and operating method thereof
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210001508A (ko) 메모리 시스템의 MLC(Multi Level Cell)영역에 데이터를 안전하게 저장하기 위한 장치 및 그 방법
KR20180090422A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102373315B1 (ko) 메모리 시스템 및 그것의 동작방법
US10289328B2 (en) Memory controller and method for handling host request based on data character
US11194661B1 (en) Memory system for accessing data in stripe form and operating method thereof
KR102389542B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190068197A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11809724B2 (en) Memory controller and operating method thereof
KR20220005832A (ko) 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법
US10073685B2 (en) Methods of system optimization by over-sampling read
US10768821B2 (en) Memory system and method of operating the same
US11126545B2 (en) Memory system and operating method thereof
KR20220107733A (ko) 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right