KR20220107733A - 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 - Google Patents
보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 Download PDFInfo
- Publication number
- KR20220107733A KR20220107733A KR1020210010747A KR20210010747A KR20220107733A KR 20220107733 A KR20220107733 A KR 20220107733A KR 1020210010747 A KR1020210010747 A KR 1020210010747A KR 20210010747 A KR20210010747 A KR 20210010747A KR 20220107733 A KR20220107733 A KR 20220107733A
- Authority
- KR
- South Korea
- Prior art keywords
- read
- data
- block
- memory device
- mlc
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 260
- 238000000034 method Methods 0.000 claims abstract description 86
- 230000004044 response Effects 0.000 claims description 62
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 13
- 238000007726 management method Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 기술은 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 메모리 장치와, 버퍼 메모리, 및 다수의 메모리 장치로부터 데이터 페이지 및 패리티(parity) 페이지가 그룹화된 스트라이프(stripe) 형태로 데이터를 액세스하는 컨트롤러를 포함하며, 컨트롤러는, 스트라이프 형태의 데이터 리드를 위해 데이터 페이지 및 패리티 페이지를 포함하는 다수의 페이지를 설정된 순서에 따라 리드하되, 페이지 단위의 리드동작을 완료할 때마다, 다수의 페이지 중 리드동작이 성공한 제1페이지 및 리드동작이 실패한 제2페이지를 구별하기 위한 비트맵 정보를 생성하여 버퍼 메모리에 저장하며, 페이지 단위의 리드동작이 성공할 때마다, 다수의 페이지 중 제1페이지의 데이터에 대해 누적으로 패리티 연산을 수행하여 생성된 패리티 데이터를 버퍼 메모리에 저장하며, 다수의 페이지에 대한 리드동작이 완료된 이후 비트맵 정보를 확인하여 제2페이지가 존재하는 경우, 패리티 데이터를 참조하여 제2페이지의 데이터를 복구한다.
Description
본 발명은 반도체 설계기술에 관한 것으로서, 구체적으로 보호모드를 지원하는 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 MLC(Multi Level Cell)영역과 SLC(Single Level Cell)영역을 구분하여 데이터를 저장할 수 있는 비휘발성 메모리 장치에 있어서, 내부에 저장된 데이터를 소거하지 않고도 효과적으로 보호모드에 진입할 수 있는 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는, 다수의 SLC(Single Level Cell)을 포함하는 제1블록; 다수의 MLC(Multi Level Cell)을 포함하는 제2블록; 및 노말모드에서 외부로부터 인가되는 리드 커맨드에 응답하여 상기 제1블록에 저장된 제1데이터에 대해 SLC방식으로 리드동작을 수행하거나 또는 상기 제2블록에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행하며, 보호모드에서 상기 리드 커맨드에 응답하여 상기 제1데이터에 대해 MLC방식으로 리드동작을 수행하거나 또는 상기 제2데이터에 대해 SLC방식으로 리드동작을 수행하는 동작제어부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템은, 다수의 SLC(Single Level Cell)을 포함하는 제1블록, 및 다수의 MLC(Multi Level Cell)을 포함하는 제2블록을 포함하는 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치의 동작을 제어하기 위한 컨트롤러를 포함하며, 상기 컨트롤러는, 호스트로부터 인가된 리드요청이 상기 제1블록에 대응하는 경우, 노말모드에서 SLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 보호모드에서 MLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하며, 상기 호스트로부터 인가된 리드요청이 상기 제2블록에 대응하는 경우, 상기 노말모드에서 상기 MLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 상기 보호모드에서 SLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하며, 상기 비휘발성 메모리 장치는, 상기 SLC리드 커맨드에 응답하여 SLC방식의 리드동작을 수행하고, 상기 MLC리드 커맨드에 응답하여 MLC방식의 리드동작을 수행할 수 있다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 동작방법은, 다수의 SLC(Single Level Cell)을 포함하는 제1블록, 및 다수의 MLC(Multi Level Cell)을 포함하는 제2블록을 포함하는 비휘발성 메모리 장치의 동작방법에 있어서, 노말모드에서 외부로부터 인가되는 리드 커맨드에 응답하여 상기 제1블록에 저장된 제1데이터에 대해 SLC방식으로 리드동작을 수행하거나 또는 상기 제2블록에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행하는 노말리드단계; 및 보호모드에서 상기 리드 커맨드에 응답하여 상기 제1데이터에 대해 MLC방식으로 리드동작을 수행하거나 또는 상기 제2데이터에 대해 SLC방식으로 리드동작을 수행하는 보호리드단계를 포함할 수 있다.
본 기술은 MLC(Multi Level Cell)영역과 SLC(Single Level Cell)영역을 구분하여 데이터를 저장할 수 있는 비휘발성 메모리 장치에 있어서, 보호모드 진입구간에서 MLC영역에 저장된 데이터를 SLC방식으로 리드하고, SLC영역에 저장된 데이터를 MLC방식으로 리드함으로써, 보호모드 진입시 정상적인 데이터를 리드할 수 없도록 제어할 수 있다.
이를 통해, 보호모드 진입시 비휘발성 메모리 장치 내부에 저장된 데이터를 모두 소거하지 않은 상태에서도, 내부에 저장된 데이터가 유출되는 것을 방지할 수 있다.
이렇게, 비휘발성 메모리 장치 내부에 저장된 데이터를 모두 소거하지 않고도 보호모드에 진입할 수 있으므로, 보호모드 진입과정에서 소요되는 시간을 최소화할 할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 3은 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에 포함된 메모리 블록의 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 SLC방식의 리드동작의 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 MLC방식의 리드동작의 일 예를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 순서도이다.
도 7은 종래기술에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 도 6에 도시된 순서도와 비교하여 설명하기 위해 도시한 순서도이다.
도 8은 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 리드 커맨드를 SLC시퀀스로 디코딩하는 동작과 MLC시퀀스로 디코딩하는 동작의 차이를 설명하기 위한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 3은 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에 포함된 메모리 블록의 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 SLC방식의 리드동작의 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 MLC방식의 리드동작의 일 예를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 순서도이다.
도 7은 종래기술에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 도 6에 도시된 순서도와 비교하여 설명하기 위해 도시한 순서도이다.
도 8은 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 리드 커맨드를 SLC시퀀스로 디코딩하는 동작과 MLC시퀀스로 디코딩하는 동작의 차이를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 다수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 다수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 다수의 메모리 블록(memory block)들(152, 154)을 포함하며, 각각의 메모리 블록들(152, 154)은, 다수의 페이지(page, 미도시)들을 포함할 수 있다. 또한, 다수의 페이지들 각각은, 다수의 워드라인(WL: Word Line)들(미도시)이 연결된 다수의 메모리 셀(cell)들(미도시)을 포함할 수 있다. 또한, 메모리 장치(150)는, 다수의 메모리 블록들(152, 154)이 각각 포함된 다수의 플래인(plane)들(미도시)을 포함할 수 있다. 또한, 메모리 장치(150)는, 다수의 플래인들이 각각 포함된 다수의 메모리 다이(memory die)들(미도시)을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154)을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록(152) 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록(154) 등으로 구분할 수 있다. 여기서, SLC 메모리 블록은, 1비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. 이때, SLC 메모리 블록에 포함된 메모리 셀이 1비트의 데이터를 저장할 수 있다는 것은, SLC 메모리 블록에 포함된 다수의 물리적인 워드라인 중 하나의 물리적인 워드라인에 한 페이지의 데이터를 저장할 수 있다는 것을 의미한다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 3비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 컨트롤러(130)는, MLC 메모리 블록을, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 MLC 메모리 블록으로 구분할 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등으로 구분할 수 있다. 이때, MLC 메모리 블록에 포함된 메모리 셀이 2비트의 데이터를 저장할 수 있다는 것은, MLC 메모리 블록에 포함된 다수의 물리적인 워드라인 중 하나의 물리적인 워드라인에 2개 페이지의 데이터를 저장할 수 있다는 것을 의미한다. 마찬가지로, TLC 메모리 블록에 포함된 메모리 셀이 3비트의 데이터를 저장할 수 있다는 것은, TLC 메모리 블록에 포함된 다수의 물리적인 워드라인 중 하나의 물리적인 워드라인에 3개 페이지의 데이터를 저장할 수 있다는 것을 의미한다. 마찬가지로, QLC 메모리 블록에 포함된 메모리 셀이 4비트의 데이터를 저장할 수 있다는 것은, QLC 메모리 블록에 포함된 다수의 물리적인 워드라인 중 하나의 물리적인 워드라인에 4개 페이지의 데이터를 저장할 수 있다는 것을 의미한다.
여기서, 본 발명의 실시예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함할 수 있다.
여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 또한, 컨트롤러(130)가 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 때, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터를 메모리(144)에 저장할 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 메타데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도면에 도시된 것과 같이 컨트롤러(130)의 내부에 존재할 수 있다. 또는, 메모리(144)는, 도면에 도시된 것과는 다르게 컨트롤러(130)의 외부에 존재할 수 있으며, 이와 같은 경우에는, 별도의 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현되어야 할 것이다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행할 수 있다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 프로그램 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다. 실시예에 따라, 컨트롤러(130)에 포함된 프로세서(134)는, 호스트(102)에서 전달된 리드요청(1 or 3)에 응답하여 MLC리드 커맨드 또는 SLC리드 커맨드를 생성할 수 있다. 이렇게, 프로세서(134)에서 생성된 SLC리드 커맨드 또는 MLC리드 커맨드는, 메모리 인터페이스 유닛(142)을 통해 메모리 장치(150)로 전달(2-1 or 2-2 or 4-1 or 4-2)될 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 이때, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154) 간 또는 메모리 블록들(152, 154)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작 및 리드 리클래임(RR: Read Recalim) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 또는 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
또한, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다.
한편, 컨트롤러(130)의 프로그램 동작과 리드 동작 및 이레이즈 동작을 설명하면 다음과 같다.
먼저, 컨트롤러(130)는, 호스트(102)로부터 수신된 프로그램 커맨드에 해당하는 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154)에 저장하는 동작을 수행할 수 있다. 즉, 호스트(102)로부터 프로그램 커맨드를 수신할 경우, 컨트롤러(130)는 프로그램 커맨드에 해당하는 프로그램 동작들을 수행한다. 이때, 프로그램 커맨드에 해당하는 데이터를 메모리 장치(150)의 메모리 블록들(152, 154) 중 적어도 하나(예컨대, 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)에 저장할 수 있다. 또한, 메모리 장치(150)로의 프로그램 동작에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154)에 저장할 수 있다. 즉, 컨트롤러(130)는 메모리 블록들에 저장된 유저 데이터에 대한 논리적/물리적 주소정보(L2P map) 및 물리적/논리적 주소정보(P2L map)를 맵 테이블 또는 맵 리스트 형태로 메모리 장치(150)의 메모리 블록들 중 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 저장할 수 있다.
또한, 호스트(102)로부터 리드 커맨드를 수신할 경우, 컨트롤러(130)는 리드 커맨드에 해당하는 데이터의 맵 데이터를 확인하여 메모리 장치(150)로부터 리드 커맨드에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로 제공할 수 있다.
또한, 컨트롤러(130)는, 호스트(102)로부터 이레이즈 커맨드를 수신할 경우, 이레이즈 커맨드에 해당하는 메모리 블록을 확인한 후, 확인한 메모리 블록에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154)에 저장하는 이레이즈 동작을 수행할 수 있다.
여기서, 맵 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보, 및 물리적/논리적(P2L: Physical to Logical) 정보가 포함될 수 있다.
그리고, 커맨드에 해당하는 데이터는, 호스트(102)로부터 입력되는 데이터 및 데이터의 저장에 대응하여 컨트롤러(130)에서 생성되는 메타데이터를 포함할 수 있다. 이때, 메타데이터에는 데이터가 메모리 장치(150)에 저장되는 것에 대응하여 컨트롤러(130)에서 생성되는 맵 데이터가 포함될 수 있다. 또한, 메타데이터는 호스트(102)로부터 입력된 데이터에 대한 정보, 호스트(102)로부터 입력된 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보를 포함할 수 있다. 다시 말해, 메타데이터에는 호스트(102)로부터 입력된 데이터를 제외한 나머지 데이터가 모두 포함될 수 있다.
한편, 본 발명의 실시예에 따른 메모리 시스템(110)에 포함된 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154)은, 일부가 SLC블록(152)으로 구분되고, 또 다른 일부가 MLC블록(154)으로 구분될 수 있다. 이때, MLC블록은 TLC블록으로 구분될 수 있다. 여기서, SLC블록(152)은 전술한 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록을 의미하고, TLC블록(154)은 전술한 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록을 의미할 수 있다. 또한, 도면에서는 MLC블록을 TLC블록으로 구분하는 것을 예시하였지만 이는 어디까지나 하나의 실시예일 뿐, 설계자의 선택에 따라 다른 다중 레벨 셀(multiple level cell) 메모리 블록으로 구분하는 것도 얼마든지 가능하다.
도 1을 참조하면, 호스트(102)는, 메모리 시스템(110)으로 보호모드 진입을 요청, 즉, 노말모드 탈출을 요청할 수 있다(1). 또한, 호스트(102)는, 메모리 시스템(110)이 보호모드에 진입한 이후, 리드동작을 요청할 수 있다(1).
이와 같은 상태에서, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 보호모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 SLC(Single Level Cell)을 포함하는 SLC블록(152)에 대응하는 경우, MLC리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(2-1).
또한, 컨트롤러(130)는, 보호모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 MLC(Multi Level Cell)을 포함하는 MLC블록(154)에 대응하는 경우, SLC리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(2-2).
그리고, 호스트(102)는, 메모리 시스템(110)으로 보호모드 탈출을 요청, 즉, 노말모드 진입을 요청할 수 있다(3). 또한, 호스트(102)는, 메모리 시스템(110)이 노말모드에 진입한 이후, 리드동작을 요청할 수 있다(3).
이와 같은 상태에서, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 노말모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 SLC(Single Level Cell)을 포함하는 SLC블록(152)에 대응하는 경우, SLC리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(4-1).
또한, 컨트롤러(130)는, 노말모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 MLC(Multi Level Cell)을 포함하는 MLC블록(154)에 대응하는 경우, MLC리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(2-2).
그리고, 메모리 장치(150)는, MLC리드 커맨드에 응답하여 MLC방식의 리드동작을 수행하고, SLC리드 커맨드에 응답하여 SLC방식의 리드동작을 수행할 수 있다.
한편, 도 3 내지 도 5를 참조하면, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 각각의 구성과, SLC방식의 리드동작과 MLC방식의 리드동작의 차이점을 알 수 있다.
먼저, 도 3을 참조하면, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 각각은, 복수의 스트링(ST), 복수의 스트링(ST) 각각의 일단에 연결되는 복수의 비트라인(BL1, BL2), 및 복수의 스트링(ST) 각각의 타단에 공통으로 연결되는 공통 소스 라인(CSL)을 포함할 수 있다. 도면에서는 2개의 스트링(ST) 및 2개의 비트라인(BL1, BL2)이 존재하는 경우는 나타내고 있으나, 스트링의 개수 및 이들 각각에 연결되는 비트라인의 개수는 다양하게 변형될 수 있다.
좀 더 구체적으로, 2개의 스트링(ST) 각각은 직렬로 연결된 소스 선택 트랜지스터(SST), 복수의 메모리 셀(MC) 및 드레인 선택 트랜지스터(DST)를 포함할 수 있다. 여기서, 복수의 메모리 셀(MC) 각각은 반도체 기판(10)의 벌크(BULK) 위에 플로팅 게이트(FG)와 컨트롤 게이트(CG)가 적층 구조를 갖는 형태일 수 있다. 각 스트링(ST)의 대응하는 컨트롤 게이트(CG)는 서로 연결되어 하나의 워드라인(WL)을 이룬다. 하나의 워드라인(WL)을 공유하는 메모리 셀들(MC)은 당해 워드라인(WL)에 의해 제어될 수 있다. 그리고, 드레인 선택 트랜지스터(DST)는 해당 스트링(ST)과 해당 비트라인(BL1, BL2)의 연결을 제어할 수 있다. 이때, 드레인 선택 트랜지스터(DST)의 게이트는 서로 연결되어 하나의 드레인 선택 라인(DSL)을 이룰수 있다. 그리고, 소스 선택 트랜지스터(SST)는 해당 스트링(ST)과 공통 소스 라인(CSL)의 연결을 제어할 수 있다. 소스 선택 트랜지스터(SST)의 게이트는 서로 연결되어 하나의 소스 선택 라인(SSL)을 이룰 수 있다.
한편, 메모리 장치(150)에서 메모리 셀(MC) 각각은 소거/프로그램 사이클링의 수행에 따라 소거 상태 또는 프로그램 상태를 가질 수 있다.
도 4를 참조하면, 메모리 셀(MC) 각각이 SLC인 경우, 소거/프로그램 사이클링의 수행에 따라 소거 상태 또는 한 개의 프로그램 상태를 가질 수 있다. 예컨대, 프로그램된 메모리 셀들은 'P'과 같은 리드전압의 분포를 가지며, 프로그램되지 않은(즉, 이레이즈 상태의) 메모리 셀들은 'E'와 같은 리드전압의 분포를 가질 수 있다. SLC의 경우, 한 개의 리드전압(VREAD1)을 사용하여 한 개의 프로그램 상태(P)와 이레이즈 상태(E)를 구별할 수 있다. 따라서, SLC에서는 한 개의 프로그램 상태(P)와 이레이즈 상태(E)를 구분할 수 있는 적절한 레벨로 한 개의 제1리드전압(VREAD1)의 레벨을 설정할 수 있다.
따라서, SLC방식의 리드동작은, 한 개의 제1리드전압(VREAD1)을 생성하며, 생성된 한 개의 제1리드전압(VREAD1)의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 한 번 수행하는 것을 포함할 수 있다. 예컨대, 도면에서와 같이 제1리드전압(VREAD1)보다 낮은 레벨로 프로그램된 메모리 셀의 데이터를 이레이즈 상태로 판단(E)하고, 제1리드전압(VREAD1)보다 높은 레벨로 프로그램된 메모리 셀의 데이터를 프로그램 상태로 판단(P)할 수 있다. 즉, SLC방식의 리드동작에서는, 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '1' 또는 '0'으로 판단(E or P)할 수 있다.
도 5를 참조하면, 메모리 셀(MC) 각각이 MLC인 경우, 소거/프로그램 사이클링의 수행에 따라 소거 상태 또는 복수의 프로그램 상태를 가질 수 있다. 예컨대, MLC를 TLC(Triple Level Cell)로 가정하는 경우, 프로그램된 메모리 셀들은 제1 내지 제7 프로그램 상태(P[1:7])와 같은 리드전압의 분포를 가지며, 프로그램되지 않은(즉, 이레이즈 상태의) 메모리 셀들은 'E'와 같은 리드전압의 분포를 가질 수 있다. MLC를 TLC로 가정하는 경우, 7개의 제2리드전압(VREAD2[[1:7])을 사용하여 일곱 개의 프로그램 상태(P[1:7])와 한 개의 이레이즈 상태(E)를 구별할 수 있다. 따라서, MLC를 TLC로 가정하는 경우에서는 일곱 개의 프로그램 상태(P[1:7])와 한 개의 이레이즈 상태(E)를 구분할 수 있는 적절한 레벨로 일곱 개의 제2리드전압(VREAD2[[1:7]) 각각의 레벨을 설정할 수 있다.
따라서, MLC방식의 리드동작은, 적어도 두 개 이상의 제2리드전압(VREAD2[1:7])을 설정된 순서대로 하나씩 생성하며, 생성된 하나씩의 제2리드전압(VREAD2[1:7])의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 적어도 두 번 이상 연속으로 반복하여 수행하는 것을 포함할 수 있다. 예컨대, 도면에서와 같이 한 개의 이레이즈 상태(E)에 대응하는 메모리 셀(MC)들은 첫 번째 제2리드전압(VREAD2[1])보다 작은 레벨의 문턱전압 분포를 갖고, 제1프로그램 상태(P1)에 대응하는 메모리 셀(MC)들은 첫 번째 제2리드전압(VREAD2[1])보다 큰 레벨의 문턱전압 분포를 가짐으로써, 첫 번째 제2리드전압(VREAD2[1])을 기준으로 하는 판단동작을 통해 이레이즈 상태(E)에 대응하는 메모리 셀(MC)들과 제1프로그램 상태(P1)에 대응하는 메모리 셀(MC)들의 데이터 값을 '111' 또는 '011'으로 판단(E or P1)할 수 있다. 또한, 제1프로그램 상태(P1)에 대응하는 메모리 셀(MC)들은 두 번째 제2리드전압(VREAD2[2])보다 작은 레벨의 문턱전압 분포를 갖고, 제2프로그램 상태(P2)에 대응하는 메모리 셀(MC)들은 두 번째 제2리드전압(VREAD2[2])보다 큰 레벨의 문턱전압 분포를 가짐으로써, 두 번째 제2리드전압(VREAD2[2])을 기준으로 하는 판단동작을 통해 제1프로그램 상태(P1)에 대응하는 메모리 셀(MC)들과 제2프로그램 상태(P2)에 대응하는 메모리 셀(MC)들의 데이터 값을 '011' 또는 '010'으로 판단(P1 or P2)할 수 있다. 이와 같은 방식으로, 세 번째 제2리드전압(VREAD2[3])을 기준으로 하는 판단동작을 통해 제2프로그램 상태(P2)에 대응하는 메모리 셀(MC)들과 제3프로그램 상태(P3)에 대응하는 메모리 셀(MC)들의 데이터 값을 '010' 또는 '110'으로 판단(P2 or P3)할 수 있고, 네 번째 제2리드전압(VREAD2[4])을 기준으로 하는 판단동작을 통해 제3프로그램 상태(P3)에 대응하는 메모리 셀(MC)들과 제4프로그램 상태(P4)에 대응하는 메모리 셀(MC)들의 데이터 값을 '110' 또는 '100'으로 판단(P3 or P4)할 수 있으며, 다섯 번째 제2리드전압(VREAD2[5])을 기준으로 하는 판단동작을 통해 제4프로그램 상태(P4)에 대응하는 메모리 셀(MC)들과 제5프로그램 상태(P5)에 대응하는 메모리 셀(MC)들의 데이터 값을 '100' 또는 '101'으로 판단(P4 or P5)할 수 있고, 여섯 번째 제2리드전압(VREAD2[6])을 기준으로 하는 판단동작을 통해 제5프로그램 상태(P5)에 대응하는 메모리 셀(MC)들과 제6프로그램 상태(P6)에 대응하는 메모리 셀(MC)들의 데이터 값을 '101' 또는 '001'으로 판단(P5 or P6)할 수 있으며, 일곱 번째 제2리드전압(VREAD2[7])을 기준으로 하는 판단동작을 통해 제6프로그램 상태(P6)에 대응하는 메모리 셀(MC)들과 제7프로그램 상태(P7)에 대응하는 메모리 셀(MC)들의 데이터 값을 '001' 또는 '000'으로 판단(P6 or P7)할 수 있다. 즉, MLC를 TLC가정한 방식의 리드동작에서는, 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '111', '011', '010', '110', '100', '101', '001', '000'로 판단(E or P1 or P2 or P3 or P4 or P5 or P6 or P7)할 수 있다.
참고로, 프로그램된 메모리 셀(MC)의 문턱 전압이 클수록 즉, 제7 프로그램 상태(P7)로 갈수록 메모리 셀(MC)의 플로팅 게이트(FG)에 저장된 전하의 양이 많다고 볼 수 있다. 또한, 리드 동작시 리드 대상 메모리 셀(MC)의 제어 게이트(CG)로 일곱 개의 제2리드전압(VREAD2[1:7])이 인가함으로써, 리드 대상 메모리 셀(MC)에 저장된 상태, 즉, 소거 상태(E) 또는 제1 내지 제7 프로그램 상태(P[1:7])를 리드할 수 있다. 또한, MLC방식의 리드동작애서 적어도 두 개 이상의 제2리드전압(VREAD2[1:7])를 생성하는 설정된 순서는, 메모리 장치(150)의 종류 또는 메모리 장치(150)의 제어방법에 따라 얼마든지 다양한 방식으로 결정될 수 있다.
다시 도 1을 참조하면, 메모리 장치(150)는, 보호모드에서 컨트롤러(130)로부터 인가되는 MLC리드 커맨드(2-1)에 응답하여 SLC블록(152)에 저장된 제1데이터에 MLC방식의 리드 동작을 수행하는 경우, SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다.
그리고, 메모리 장치(150)는, 보호모드에서 컨트롤러(130)로부터 인가된 SLC리드 커맨드(2-2)에 응답하여 MLC블록(154)에 저장된 제2데이터에 대해 SLC방식의 리드동작을 수행하는 경우, MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 한 개의 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행할 수 있다.
예컨대, 도 1과 도 3 내지 도 5를 함께 참조하면, SLC블록(152)에 저장된 제1데이터는, 프로그램 상태(P)와 이레이즈 상태(E)로 구분될 수 있으며, 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '1' 또는 '0'으로 판단될 수 있다. 그리고, MLC블록(154)에 저장된 제2데이터는, 일곱 개의 프로그램 상태(P[1:7])와 한 개의 이레이즈 상태(E)를 구분될 수 있으며, 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '111', '011', '010', '110', '100', '101', '001', '000'로 판단될 수 있다.
그리고, 메모리 장치(150)는, 노말모드에서 컨트롤러(130)로부터 인가된 SLC리드 커맨드(4-1)에 응답하여 SLC블록(152)에 저장된 제1데이터에 대해 SLC방식의 리드동작을 수행하는 경우, SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 한 개의 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행할 수 있다.
그리고, 메모리 장치(150)는, 노말모드에서 컨트롤러(130)로부터 인가되는 MLC리드 커맨드(4-2)에 응답하여 MLC블록(154)에 저장된 제2데이터에 MLC방식의 리드 동작을 수행하는 경우, MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다.
한편, 보호모드에서 SLC블록(152)에 저장된 제1데이터의 값을 판단할 때, MLC방식의 리드동작을 통해 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 수행하게 되면, SLC블록(152)에 저장된 제1데이터의 값은, 프로그램을 통해 저장된 값과는 전혀 다른 예측할 수 없는 이상한 값으로 판단될 수 있다. 반대로, 노말모드에서 SLC블록(152)에 저장된 제1데이터의 값을 판단할 때, SLC방식의 리드동작을 통해 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작을 수행하게 되면, SLC블록(152)에 저장된 제1데이터의 값은, 프로그램을 통해 저장된 값으로 정확하게 판단될 수 있다.
마찬가지로, MLC블록(154)에 저장된 제2데이터의 값을 판단할 때, SLC방식의 리드동작을 통해 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작만 수행하게 되면, MLC블록(154)에 저장된 제2데이터의 값은 프로그램을 통해 저장된 값과는 전혀 다른 전혀 예측할 수 없는 이상한 값으로 판단될 수 있다. 반대로, 노말모드에서 MLC블록(154)에 저장된 제2데이터의 값을 판단할 때, MLC방식의 리드동작을 통해 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 수행하게 되면, MLC블록(154)에 저장된 제2데이터의 값은, 프로그램을 통해 저장된 값으로 정확하게 판단될 수 있다.
정리하면, 컨트롤러(130)는, 노말모드에서 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 SLC(Single Level Cell)을 포함하는 SLC블록(152)에 대응하는 경우, SLC리드 커맨드를 생성하여 메모리 장치(150)로 전달하는동작(4-1)을 통해 SLC블록(152)에 저장된 제1데이터를 정상적으로 리드할 수 있다. 반대로, 컨트롤러(130)는, 보호모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 SLC(Single Level Cell)을 포함하는 SLC블록(152)에 대응하는 경우, MLC리드 커맨드를 생성하여 메모리 장치(150)로 전달하는 동작(2-1)을 통해, SLC블록(152)에 저장된 제1데이터가 정상적으로 리드될 수 없도록 할 수 있다.
마찬가지로, 컨트롤러(130)는, 노말모드에서 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 MLC(Multi Level Cell)을 포함하는 MLC블록(154)에 대응하는 경우, MLC리드 커맨드를 생성하여 메모리 장치(150)로 전달하는 동작(2-2)을 통해 MLC블록(154)에 저장된 제2데이터를 정상적으로 리드할 수 있다. 반대로, 컨트롤러(130)는, 보호모드 진입 후, 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 MLC(Multi Level Cell)을 포함하는 MLC블록(154)에 대응하는 경우, SLC리드 커맨드를 생성하여 메모리 장치(150)로 전달하는동작(2-2)을 통해 MLC블록(154)에 저장된 제2데이터가 정상적으로 리드될 수 없도록 할 수 있다.
즉, 컨트롤러(130)는, 보호모드에서 호스트(102)로부터 인가되는 리드요청(1)이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 어떤 메모리 블록에 대응하는 리드요청인지 확인하고, 확인결과에 따라 메모리 장치(150)로 전달하는 리드 커맨드의 종류를 노말모드에서와는 다르게 제어함으로써, 프로그램된 데이터가 정상적으로 리드될 수 없도록 할 수 있다.
한편, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 호스트(102)로부터 인가된 프로그램요청이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 SLC(Single Level Cell)을 포함하는 SLC블록(152)에 대응하는 경우, 노말모드에서 SLC프로그램 커맨드를 생성하여 메모리 장치(150)로 전달하고, 보호모드에서 프로그램 동작이 불가능함을 나타내는 답변신호를 호스트(102)로 출력할 수 있다.
마찬가지로, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 호스트(102)로부터 인가된 프로그램요청이 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 중 다수의 MLC(Multi Level Cell)을 포함하는 MLC블록(154)에 대응하는 경우, 노말모드에서 MLC프로그램 커맨드를 생성하여 메모리 장치(150)로 전달하고, 보호모드에서 프로그램 동작이 불가능함을 나타내는 답변신호를 호스트(102)로 출력할 수 있다.
그리고, 메모리 장치(150)는, MLC프로그램 커맨드에 응답하여 MLC방식의 프로그램동작을 수행하고, SLC프로그램 커맨드에 응답하여 SLC방식의 프로그램동작을 수행할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 블록 다이어그램이다.
먼저, 도 2에 개시된 데이터 처리 시스템(100)에 포함된 호스트(102) 및 메모리 시스템(110)의 구성은, 전술한 도 1에 개시된 데이터 처리 시스템(100)에 포함된 호스트(102) 및 메모리 시스템(110)의 구성과 거의 동일한 것을 알 수 있다. 다만, 도 2에 개시된 메모리 시스템(110)에 포함된 컨트롤러(130) 및 메모리 장치(150)의 동작은, 도 1에 개시된 메모리 시스템(110)에 포함된 컨트롤러(130) 및 메모리 장치(150)의 동작과 일부 차이가 있을 수 있다. 하기에서는 차이점을 중점적으로 설명하도록 하겠다.
도 2를 참조하면, 메모리 시스템(110)에 포함된 컨트롤러(130)의 구체적인 구성요소(132,134, 138, 140, 142, 144)는, 도 1에 개시된 컨트롤러(130)에도 동일하게 포함될 수 있다. 즉, 도 1에서 설명된 컨트롤러(130)의 동작은, 도 2에 개시된 컨트롤러(130)도 동일하게 수행할 수 있다. 다만, 도 1에서는 호스트(102)로부터의 리드요청에 대응하여 컨트롤러(130)에서 MLC리드 커맨드 또는 SLC리드 커맨드를 생성한 뒤 메모리 장치(150)로 전송하는 동작을 수행한 바 있다. 반면, 도 2에서는 하기에서 구체적으로 설명되는 바와 같이 호스트(102)로부터의 리드요청에 대응하여 컨트롤러(130)에서 리드 커맨드를 생성한 뒤 메모리 장치(150)로 전송하는 동작을 수행할 수 있다.
그리고, 도 1에서는 메모리 장치(150)에 다수의 메모리 블록(152, 154)만 포함되는 것을 도시하고 있는 반면, 도 2에서는 메모리 장치(150)에 다수의 메모리 블록(152, 154)뿐만 아니라 하기에서 구체적으로 설명되는 본 발명의 실시예에 따른 특징적인 동작을 수행하기 위한 동작제어부(200)가 더 포함되는 구성인 것을 알 수 있다. 또한, 동작제어부(200)는, 어드레스 판단부(201)와, 커맨드 디코딩부(202), 및 리드 동작부(203)를 포함할 수 있다.
구체적으로, 호스트(102)는, 메모리 시스템(110)으로 보호모드 진입을 요청, 즉, 노말모드 탈출을 요청할 수 있다(1). 또한, 호스트(102)는, 메모리 시스템(110)이 보호모드에 진입한 이후, 리드동작을 요청할 수 있다(1).
이와 같은 상태에서, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 메모리 장치(150)으로 보호모드 진입을 요청, 즉, 노말모드 탈출을 요청할 수 있다(2). 또한, 컨트롤러(130)는, 메모리 장치(150)가 보호모드에 진입한 이후, 호스트(102)로부터의 리드요청에 대응하여 리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(2).
또한, 메모리 장치(150)에 포함된 동작제어부(200)는, 컨트롤러(130)로부터의 요청에 따라 보호모드에 진입한 후, 컨트롤러(130)로부터 인가된 리드 커맨드에 응답하여 SLC블록(152)에 저장된 제1데이터에 대해 MLC방식으로 리드동작을 수행할 수 있다(3-1).
또한, 동작제어부(200)는, 컨트롤러(130)로부터의 요청에 따라 보호모드에 진입한 후, 컨트롤러(130)로부터 인가된 리드 커맨드에 응답하여 MLC블록(154)에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행할 수 있다(3-2).
그리고, 호스트(102)는, 메모리 시스템(110)으로 노말모드 진입을 요청, 즉, 보호모드 탈출을 요청할 수 있다(4). 또한, 호스트(102)는, 메모리 시스템(110)이 노말모드에 진입한 이후, 리드동작을 요청할 수 있다(4).
이와 같은 상태에서, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 메모리 장치(150)으로 노말모드 진입을 요청, 즉, 보호모드 탈출을 요청할 수 있다(5). 또한, 컨트롤러(130)는, 메모리 장치(150)가 노말모드에 진입한 이후, 호스트(102)로부터의 리드요청에 대응하여 리드 커맨드를 생성하여 메모리 장치(150)로 전달할 수 있다(5).
또한, 동작제어부(200)는, 컨트롤러(130)로부터의 요청에 따라 노말모드에 진입한 후, 컨트롤러(130)로부터 인가된 리드 커맨드에 응답하여 SLC블록(152)에 저장된 제1데이터에 대해 SLC방식으로 리드동작을 수행할 수 있다(6-1).
또한, 동작제어부(200)는, 컨트롤러(130)로부터의 요청에 따라 노말모드에 진입한 후, 컨트롤러(130)로부터 인가된 리드 커맨드에 응답하여 MLC블록(152)에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행할 수 있다(6-2).
좀 더 구체적으로, 동작제어부(200)에 포함된 어드레스 판단부(201)는, 컨트롤러(130)로부터 리드커맨드와 함께 전달되는 리드 어드레스가 SLC블록(152)을 가리키는지 아니면 MLC블록(154)을 가리키는지 여부를 나타내는 블록선택정보를 생성할 수 있다.
또한, 동작제어부(200)에 포함된 커맨드 디코딩부(202)는, 컨트롤러(130)로부터 전달되는 모드선택신호에 따라 노말모드에 진입하거나 또는 보호모드에 진입할 수 있다. 따라서, 커맨드 디코딩부(202)는, 컨트롤러(130)로부터 전달되는 모드선택신호 및 어드레스 판단부(201)로부터 전달된 블록선택정보에 응답하여 리드커맨드를 SLC시퀀스로 디코딩하거나 또는 MLC시퀀스로 디코딩하여 동작제어신호를 생성할 수 있다.
또한, 동작제어부(200)에 포함된 리드 동작부(203)는, 커맨드 디코딩부(202)로부터 전달된 동작제어신호에 응답하여 리드전압을 생성한 뒤, 생성된 리드전압을 SLC방식 또는 MLC방식으로 사용하여 컨트롤러(130)로부터 전달된 리드 어드레스가 가리키는 메모리 블록(152, 154)에 대해 리드동작을 수행할 수 있다.
정리하면, 컨트롤러(130)는, 호스트(102)로부터의 리드요청에 대응하여 보호모드에 진입한 상태에서도 리드 커맨드를 메모리 장치(150)로 전달하고, 노말모드에 진입한 상태에서도 리드 커맨드를 메모리 장치(150)로 전달할 수 있다. 이때, 컨트롤러(130)에서 메모리 장치(150)로 전달되는 리드 커맨드는, 노말모드에서든 보호모드에서든 상관없이 서로 동일한 특성을 갖는 커맨드일 수 있다. 다만, 컨트롤러(130)에서 메모리 장치(150)로 리드 커맨드를 전달할 때에는 리드 어드레스가 함께 전달될 수 있으며, 리드 어드레스가 다수의 메모리 블록(152, 154) 중 어떤 메모리 블록을 선택하기 위한 어드레스인지에 따라 메모리 장치(150)에 포함된 동작제어부(200)에서 SLC방식의 리드동작을 수행하거나 MLC방식의 리드동작을 수행할 수 있다.
한편, 도 3 내지 도 5를 참조하면, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 각각의 구성과, SLC방식의 리드동작과 MLC방식의 리드동작의 차이점을 알 수 있으며, 전술한 도 1과 관련된 본 발명의 실시예를 설명하면서 이미 구체적으로 설명된 바 있다.
즉, 전술한 도 4에는 SLC방식의 리드동작이, 한 개의 제1리드전압(VREAD1)을 생성하며, 생성된 한 개의 제1리드전압(VREAD1)의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 한 번 수행하는 것을 포함할 수 있다고 설명한 바 있다. 또한, 전술한 도 5에서는 MLC방식의 리드동작이, 적어도 두 개 이상의 제2리드전압(VREAD2[1:7])을 설정된 순서대로 하나씩 생성하며, 생성된 하나씩의 제2리드전압(VREAD2[1:7])의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 적어도 두 번 이상 연속으로 반복하여 수행하는 것을 포함할 수 있다고 설명한 바 있다.
다시 도 2를 참조하면, 메모리 장치(150)에 포함된 동작제어부(200)는, 보호모드에 진입한 후, 컨트롤러(130)로부터 인가되는 리드 커맨드 및 리드커맨드와 함께 입력되는 리드 어드레스가 SLC블록(152)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 MLC시퀀스로 디코딩함으로써, SLC블록(152)에 대해 MLC방식의 리드동작을 수행할 수 있다. 이렇게, 동작제어부(200)는, 리드 커맨드를 MLC시퀀스로 디코딩함으로써, 리드 어드레스에 대응하는 SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다. 좀 더 구체적으로, 동작제어부(200)에 포함된 어드레스 판단부(201)는, 리드 어드레스가 SLC블록(152)을 가리키는 것으로 판단되는 경우, SLC블록(152)에 대응하는 블록선택정보를 생성하여 커맨드 디코딩부(202)로 전달할 수 있다. 또한, 커맨드 디코딩부(202)는, 모드선택신호에 응답하여 보호모드에 진입한 상태일 수 있다. 따라서, 커맨드 디코딩부(202)는, SLC블록(152)에 대응하는 블록선택정보에 응답하여 리드 커맨드를 MLC시퀀스로 디코딩하여 동작제어신호를 생성할 수 있다. 또한, 리드 동작부(203)는, 커맨드 디코딩부(202)로부터 전달된 동작제어신호에 응답하여 MLC방식의 리드동작을 수행하기 위해 두 개 이상의 제2리드전압을 생성한 뒤, 생성된 적어도 두 개 이상의 제2리드전압을 사용하여 SLC블록(152)에 대해 MLC방식의 리드동작을 수행, 즉, SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다.
그리고, 동작제어부(200)는, 보호모드에 진입한 후, 컨트롤러(130)로부터 인가되는 리드 커맨드 및 리드커맨드와 함께 입력되는 리드 어드레스가 MLC블록(154)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 SLC시퀀스로 디코딩함으로써, MLC블록(154)에 대해 SLC방식의 리드동작을 수행할 수 있다. 이렇게, 동작제어부(200)는, 리드 커맨드를 SLC시퀀스로 디코딩함으로써, 리드 어드레스에 대응하는 MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 한 개의 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행할 수 있다. 좀 더 구체적으로, 동작제어부(200)에 포함된 어드레스 판단부(201)는, 리드 어드레스가 MLC블록(154)을 가리키는 것으로 판단되는 경우, MLC블록(154)에 대응하는 블록선택정보를 생성하여 커맨드 디코딩부(202)로 전달할 수 있다. 또한, 커맨드 디코딩부(202)는, 모드선택신호에 응답하여 보호모드에 진입한 상태일 수 있다. 따라서, 커맨드 디코딩부(202)는, MLC블록(154)에 대응하는 블록선택정보에 응답하여 리드 커맨드를 SLC시퀀스로 디코딩하여 동작제어신호를 생성할 수 있다. 또한, 리드 동작부(203)는, 커맨드 디코딩부(202)로부터 전달된 동작제어신호에 응답하여 SLC방식의 리드동작을 수행하기 위해 한개의 제1리드전압을 생성한 뒤, 생성된 한개의 제1리드전압을 사용하여 MLC블록(154)에 대해 SLC방식의 리드동작을 수행, 즉, MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 한개의 제1리드전압의 레벨을 기준으로 한번의 리드동작을 수행할 수 있다.
예컨대, 도 2와 도 3 내지 도 5를 함께 참조하면, SLC블록(152)에 저장된 제1데이터는, 프로그램 상태(P)와 이레이즈 상태(E)로 구분될 수 있으며, 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '1' 또는 '0'으로 판단될 수 있다. 그리고, MLC블록(154)에 저장된 제2데이터는, 일곱 개의 프로그램 상태(P[1:7])와 한 개의 이레이즈 상태(E)를 구분될 수 있으며, 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 통해 리드 대상인 메모리 셀(MC)들의 데이터 값을 '111', '011', '010', '110', '100', '101', '001', '000'로 판단될 수 있다.
그리고, 동작제어부(200)는, 노말모드에 진입한 후, 컨트롤러(130)로부터 인가되는 리드 커맨드 및 리드커맨드와 함께 입력되는 리드 어드레스가 SLC블록(152)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 SLC시퀀스로 디코딩함으로써, SLC블록(152)에 대해 SLC방식의 리드동작을 수행할 수 있다. 이렇게, 동작제어부(200)는, 리드 커맨드를 SLC시퀀스로 디코딩함으로써, 리드 어드레스에 대응하는 SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 한 개의 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행할 수 있다. 좀 더 구체적으로, 동작제어부(200)에 포함된 어드레스 판단부(201)는, 리드 어드레스가 SLC블록(152)을 가리키는 것으로 판단되는 경우, SLC블록(152)에 대응하는 블록선택정보를 생성하여 커맨드 디코딩부(202)로 전달할 수 있다. 또한, 커맨드 디코딩부(202)는, 모드선택신호에 응답하여 노말모드에 진입한 상태일 수 있다. 따라서, 커맨드 디코딩부(202)는, SLC블록(152)에 대응하는 블록선택정보에 응답하여 리드 커맨드를 SLC시퀀스로 디코딩하여 동작제어신호를 생성할 수 있다. 또한, 리드 동작부(203)는, 커맨드 디코딩부(202)로부터 전달된 동작제어신호에 응답하여 SLC방식의 리드동작을 수행하기 위해 한개의 제1리드전압을 생성한 뒤, 생성된 한개의 제1리드전압을 사용하여 SLC블록(152)에 대해 SLC방식의 리드동작을 수행, 즉, SLC블록(152)에 저장된 제1데이터의 값을 판단하기 위해 한개의 제1리드전압의 레벨을 기준으로 한번의 리드동작을 수행할 수 있다.
그리고, 동작제어부(200)는, 노말모드에 진입한 후, 컨트롤러(130)로부터 인가되는 리드 커맨드 및 리드커맨드와 함께 입력되는 리드 어드레스가 MLC블록(154)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 MLC시퀀스로 디코딩함으로써, MLC블록(154)에 대해 MLC방식의 리드동작을 수행할 수 있다. 이렇게, 동작제어부(200)는, 리드 커맨드를 MLC시퀀스로 디코딩함으로써, 리드 어드레스에 대응하는 MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다. 좀 더 구체적으로, 동작제어부(200)에 포함된 어드레스 판단부(201)는, 리드 어드레스가 MLC블록(154)을 가리키는 것으로 판단되는 경우, MLC블록(154)에 대응하는 블록선택정보를 생성하여 커맨드 디코딩부(202)로 전달할 수 있다. 또한, 커맨드 디코딩부(202)는, 모드선택신호에 응답하여 노말모드에 진입한 상태일 수 있다. 따라서, 커맨드 디코딩부(202)는, MLC블록(154)에 대응하는 블록선택정보에 응답하여 리드 커맨드를 MLC시퀀스로 디코딩하여 동작제어신호를 생성할 수 있다. 또한, 리드 동작부(203)는, 커맨드 디코딩부(202)로부터 전달된 동작제어신호에 응답하여 MLC방식의 리드동작을 수행하기 위해 두 개 이상의 제2리드전압을 생성한 뒤, 생성된 적어도 두 개 이상의 제2리드전압을 사용하여 MLC블록(154)에 대해 MLC방식의 리드동작을 수행, 즉, MLC블록(154)에 저장된 제2데이터의 값을 판단하기 위해 적어도 두 개 이상의 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행할 수 있다.
한편, 보호모드에서 SLC블록(152)에 저장된 제1데이터의 값을 판단할 때, MLC방식의 리드동작을 통해 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 수행하게 되면, SLC블록(152)에 저장된 제1데이터의 값은, 프로그램을 통해 저장된 값과는 전혀 다른 예측할 수 없는 이상한 값으로 판단될 수 있다. 반대로, 노말모드에서 SLC블록(152)에 저장된 제1데이터의 값을 판단할 때, SLC방식의 리드동작을 통해 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작을 수행하게 되면, SLC블록(152)에 저장된 제1데이터의 값은, 프로그램을 통해 저장된 값으로 정확하게 판단될 수 있다.
마찬가지로, MLC블록(154)에 저장된 제2데이터의 값을 판단할 때, SLC방식의 리드동작을 통해 한 개의 제1리드전압(VREAD1)을 기준으로 하는 한 번의 판단동작만 수행하게 되면, MLC블록(154)에 저장된 제2데이터의 값은 프로그램을 통해 저장된 값과는 전혀 다른 전혀 예측할 수 없는 이상한 값으로 판단될 수 있다. 반대로, 노말모드에서 MLC블록(154)에 저장된 제2데이터의 값을 판단할 때, MLC방식의 리드동작을 통해 일곱 개의 제2리드전압(VREAD2[1:7])을 기준으로 하는 일곱 번의 판단동작을 수행하게 되면, MLC블록(154)에 저장된 제2데이터의 값은, 프로그램을 통해 저장된 값으로 정확하게 판단될 수 있다.
정리하면, 메모리 장치(150)에 포함된 동작제어부(200)는, 노말모드에서 컨트롤러(130)로부터 리드 커맨드(5)와 함께 인가되는 리드 어드레스가 SLC블록(152)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 SLC시퀀스로 디코딩함으로써, SLC블록(152)에 대해 SLC방식의 리드동작을 수행하여 SLC블록(152)에 저장된 제1데이터를 정상적으로 리드할 수 있다(6-1). 반대로, 동작제어부(200)는, 보호모드에서 컨트롤러(130)로부터 리드 커맨드(2)와 함께 인가되는 리드 어드레스가 SLC블록(152)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 MLC시퀀스로 디코딩함으로써, SLC블록(152)에 대해 MLC방식의 리드동작을 수행하여 SLC블록(152)에 저장된 제1데이터가 정상적으로 리드될 수 없도록 할 수 있다(3-1).
마찬가지로, 메모리 장치(150)에 포함된 동작제어부(200)는, 노말모드에서 컨트롤러(130)로부터 리드 커맨드(5)와 함께 인가되는 리드 어드레스가 MLC블록(154)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 MLC시퀀스로 디코딩함으로써, MLC블록(152)에 대해 MLC방식의 리드동작을 수행하여 MLC블록(154)에 저장된 제2데이터를 정상적으로 리드할 수 있다(6-2). 반대로, 동작제어부(200)는, 보호모드에서 컨트롤러(130)로부터 리드 커맨드(2)와 함께 인가되는 리드 어드레스가 MLC블록(154)을 가리키는 경우, 컨트롤러(130)로부터 인가된 리드 커맨드를 SLC시퀀스로 디코딩함으로써, MLC블록(154)에 대해 SLC방식의 리드동작을 수행하여 MLC블록(154)에 저장된 제2데이터가 정상적으로 리드될 수 없도록 할 수 있다(3-2).
즉, 메모리 장치(150)에 포함된 동작제어부(200)는, 보호모드에서 컨트롤러(130)로부터 리드 커맨드와 함께 인가되는 리드 어드레스가 다수의 메모리 블록(152, 154) 중 어떤 메모리 블록을 가리키는 리드 어드레스인지 확인하고, 확인결과에 따라 컨트롤러(130)로부터 전달받은 리드 커맨드를 디코딩하는 방식을 노말모드에서와는 다르게 제어함으로써, 프로그램된 데이터가 정상적으로 리드될 수 없도록 할 수 있다.
한편, 도 8을 참조하면, 메모리 장치(150)에 포함된 동작제어부(200)에서 리드 커맨드를 SLC시퀀스로 디코딩하는 동작과 MLC시퀀스로 디코딩하는 동작의 차이점이 어떠한 차이점을 가질 수 있는지 알 수 있다. 예컨대, 도 8의 <A>와 <B>를 비교하여 참조하면, <A>에서는 리드 커맨드를 SLC시퀀스로 디코딩하는 경우이고, <B>에서는 리드 커맨드를 MLC시퀀스, 특히, TLC시퀀스로 디코딩하는 경우임을 알 수 있다. <A>에서와 같이 SLC시퀀스로 리드 커맨드를 디코딩하는 동작의 목적은 한 번의 리드전압을 기준으로 한 번의 판단동작을 수행하는 SLC방식의 리드동작을 수행하는 SLC방식의 리드동작을 수행하기 위함이고, <B>에서와 같이 MLC시퀀스로 리드 커맨드를 디코딩하는 동작의 목적은 적어도 두 개 이상의 리드전압을 기준으로 적어도 두 번 이상의 판단동작을 수행하는 MLC방식의 리드동작을 수행하기 위함이기 때문에, <B>에서 리드 커맨드를 디코딩하는 방식이 <A>에서 리드 커맨드를 디코딩하는 방식보다 더 복잡한 것을 알 수 있다.
한편, 메모리 장치(150)에 포함된 동작제어부(200)는, 노말모드에서 호스트(102)의 요청에 따라 컨트롤러(130)로부터 프로그램 커맨드 및 프로그램 어드레스가 인가되며, 프로그램 어드레스가 SLC블록(152)을 가리키는 경우, 입력데이터를 SLC블록(152)에 SLC방식으로 프로그램할 수 있다. 또한, 동작제어부(200)는, 노말모드에서 호스트(102)의 요청에 따라 컨트롤러(130)로부터 프로그램 커맨드 및 프로그램 어드레스가 인가되며, 프로그램 어드레스가 MLC블록(154)을 가리키는 경우, 입력데이터를 MLC블록(154)에 MLC방식으로 프로그램할 수 있다.
또한, 동작제어부(200)는, 보호모드에서 호스트(102)의 요청에 따라 컨트롤러(130)로부터 프로그램 커맨드가 인가되는 경우, 프로그램 동작이 불가능함을 나타내는 답변신호를 컨트롤러(130)로 출력할 수 있다. 이때, 컨트롤러(130)는, 메모리 장치(150)로부터 전달된 프로그램 동작이 불가능함을 나타내는 답변신호를, 호스트(102)로 전달할 수 있다.
도 6은 본 발명의 실시예에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 설명하기 위해 도시한 순서도이다.
도 7은 종래기술에 따른 메모리 시스템에서 수행되는 보호모드 리드동작을 도 6에 도시된 순서도와 비교하여 설명하기 위해 도시한 순서도이다.
먼저, 도 6을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(110)은, 호스트(102)로부터 보호모드 진입요청을 수신(S1)하면, 그 즉시, 보호모드에 진입(S2)한 후, 보호모드에 진입이 완료되었음을 나타내는 답변신호를 호스트(102)로 전달할 수 있다(S3). 이때, S2동작을 통해 보호모드에 진입한다는 것은, 노말모드에서 탈출하여 보호모드에 진입한다는 것을 의미할 수 있다.
여기서, S1 내지 S3동작에 소요되는 시간이 거의 없을 수 있다. 그 이유는, S1동작에 대응하여 메모리 시스템(110) 내부에서 보호모드에 진입하기 위해 수행되는 추가적인 동작, 예컨대, 소거 동작 또는 프로그램 동작 또는 암호화 동작 등의 동작이 수행될 필요가 없기 때문이다.
이는, 본 발명의 실시예에 따른 메모리 시스템(110)이, 보호모드에 진입한 상태에서 호스트(102)로부터 리드요청이 발생(S4)하는 경우, 다음과 같이 동작하기 때문이다.
먼저, S4동작을 통해 호스트(102)로부터 전달된 리드요청이 SLC블록에 대한 리드요청인 경우(S5의 SLC), MLC방식으로 리드동작을 수행(S6)하여 리드 데이터를 출력할 수 있다(S8). 이렇게, 보호모드에서 SLC블록에 대해 MLC방식으로 리드동작을 수행하는 경우, SLC블록에 저장된 데이터는 프로그램을 통해 저장된 값과는 전혀 다른 전혀 예측할 수 없는 이상한 값으로 판단될 수 있다.
마찬가지로, S4동작을 통해 호스트(102)로부터 전달된 리드요청이 MLC블록에 대한 리드요청인 경우(S5의 MLC), SLC방식으로 리드동작을 수행(S7)하여 리드 데이터를 출력할 수 있다(S8). 이렇게, 보호모드에서 MLC블록에 대해 SLC방식으로 리드동작을 수행하는 경우, MLC블록에 저장된 데이터는 프로그램을 통해 저장된 값과는 전혀 다른 전혀 예측할 수 없는 이상한 값으로 판단될 수 있다.
즉, S8동작을 통해 보호모드에서 출력되는 리드 데이터는, 항상 어떠한 의미도 가질 수 없는 이상한 값을 가질 수 있다. 이를 통해, 보호모드의 목적, 즉, 메모리 시스템(110)에 저장된 데이터를 정상적으로 리드할 수 없도록 만드는 목적을 달성할 수 있다.
S8동작이후, 호스트(102)로부터 보호모드 해제요청을 수신(S9)하면, 그 즉시, 보호모드를 해제(S10)한 후, 보호모드 해제가 완료되었음을 나타내는 답변신호를 호스트(102)로 전달할 수 있다(S11). 이때, S10동작을 통해 보호모드가 해제된다는 것은, 보호모드에서 탈출하여 노말모드에 진입한다는 것을 의미할 수 있다.
여기서, S9 내지 S11동작에 소요되는 시간이 거의 없을 수 있다. 그 이유는, 전술한 S1 내지 S3동작에 대응하여 보호모드에 진입할 때, 메모리 시스템(110) 내부에서 보호모드에 진입하기 위해 수행되는 추가적인 동작, 예컨대, 소거 동작 또는 프로그램 동작 또는 암호화 동작 등의 동작이 수행된 적이 없기 때문이다. 따라서, S11동작 이후, 즉, 보호모드에서 탈출하여 노말모드에 진입한 이후에는, SLC블록에 저장된 데이터를 SLC방식으로 리드하거나 또는 MLC블록에 저장된 데이터를 MLC방식으로 리드함으로써, SLC블록 또는 MLC블록에 프로그램을 통해 저장된 값이 정상적으로 리드될 수 있다.
그리고, 도 7을 참조하면, 종래기술에 따른 메모리 시스템(110)은, 호스트(102)로부터 보호모드 진입요청을 수신(P1)하면, 보호모드에 진입이 완료되었음을 나타내는 답변신호를 호스트(102)로 전달(P9)하기까지 수행되어야 하는 동작(P2, P3, P4, P5, P6, P7, P8)이 매우 많은 것을 알 수 있다.
구체적으로, 종래기술에 따른 메모리 시스템(110)에서는, P1동작이후, 메모리 시스템(110) 스스로가 보호모드 진입이 가능한 상태인지 확인(P2)할 수 있다. 즉, 보호모드 동작 이전에 수행하던 잔여동작, 예컨대, 리드 동작 또는 프로그램 동작 또는 소거 동작 등이 수행되고 있었는지를 확인(P2)하고, 확인결과 잔여동작이 있는 경우 이를 처리(P3)할 수 있다. 확인결과 잔여동작이 없는 경우, 보호모드에 진입(P4)할 수 있다. 하지만, P4동작을 통해 메모리 시스템(110) 스스로가 보호모드에 진입하는 것과, P9동작을 통해 보호모드의 진입이 완료되었음을 호스트(102)에 알리는 동작 사이에는, 보호모드를 위해 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154) 전체를 소거하는 동작(P5, P6, P7, P8) 또는 다수의 메모리 블록(152, 154)에 저장된 데이터를 모두 암호화하여 다시 저장하는 등의 동작(미도시)이 수행되어야 한다. 이와 같이, 보호모드를 위해 수행되어야 하는 동작(P5, P6, P7, P8)은, 시간을 매우 많이 소모할 수밖에 없다. 또한, 보호모드를 위해 수행되어야 하는 동작(P5, P6, P7, P8)을 다시 되돌리는 것이 불가능하거나 또다시 매우 오랜 시간을 소모할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, MLC(Multi Level Cell)영역과 SLC(Single Level Cell)영역을 구분하여 데이터를 저장할 수 있는 비휘발성 메모리 장치에 있어서, 보호모드 진입구간에서 MLC영역에 저장된 데이터를 SLC방식으로 리드하고, SLC영역에 저장된 데이터를 MLC방식으로 리드함으로써, 보호모드 진입시 정상적인 데이터를 리드할 수 없도록 제어할 수 있다. 이를 통해, 보호모드 진입시 비휘발성 메모리 장치 내부에 저장된 데이터를 모두 소거하지 않은 상태에서도, 내부에 저장된 데이터가 유출되는 것을 방지할 수 있다. 이렇게, 비휘발성 메모리 장치 내부에 저장된 데이터를 모두 소거하지 않고도 보호모드에 진입할 수 있으므로, 보호모드 진입과정에서 소요되는 시간을 최소화할 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
Claims (20)
- 다수의 SLC(Single Level Cell)을 포함하는 제1블록;
다수의 MLC(Multi Level Cell)을 포함하는 제2블록; 및
노말모드에서 외부로부터 인가되는 리드 커맨드에 응답하여 상기 제1블록에 저장된 제1데이터에 대해 SLC방식으로 리드동작을 수행하거나 또는 상기 제2블록에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행하며, 보호모드에서 상기 리드 커맨드에 응답하여 상기 제1데이터에 대해 MLC방식으로 리드동작을 수행하거나 또는 상기 제2데이터에 대해 SLC방식으로 리드동작을 수행하는 동작제어부
를 포함하는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 SLC방식의 리드동작은, 한 개의 제1리드전압을 생성하며, 생성된 상기 제1리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 한 번 수행하는 것을 포함하고,
상기 MLC방식의 리드동작은, 적어도 두 개 이상의 제2리드전압을 설정된 순서대로 하나씩 생성하며, 생성된 상기 제2리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 적어도 두 번 이상 연속으로 반복하여 수행하는 것을 포함하는 비휘발성 메모리 장치.
- 제2항에 있어서,
상기 동작제어부는,
상기 보호모드에 진입한 후, 상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제1블록을 가리키는 경우, 상기 리드 커맨드를 MLC시퀀스(sequence)로 디코딩함으로써, 상기 제1데이터의 값을 판단하기 위해 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하는 비휘발성 메모리 장치.
- 제3항에 있어서,
상기 동작제어부는,
상기 보호모드에 진입한 후, 상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제2블록을 가리키는 경우, 상기 리드 커맨드를 SLC시퀀스로 디코딩함으로써, 상기 제2데이터의 값을 판단하기 위해 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하는 비휘발성 메모리 장치.
- 제4항에 있어서,
상기 동작제어부는,
상기 노말모드에 진입한 후, 상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제1블록을 가리키는 경우, 상기 리드 커맨드를 상기 SLC시퀀스로 디코딩함으로써, 상기 제1데이터의 값을 판단하기 위해 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하는 비휘발성 메모리 장치.
- 제5항에 있어서,
상기 동작제어부는,
상기 노말모드에 진입한 후, 상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제2블록을 가리키는 경우, 상기 리드 커맨드를 상기 MLC시퀀스로 디코딩함으로써, 상기 제2데이터의 값을 판단하기 위해 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 동작제어부는,
상기 노말모드에 진입한 후, 외부에서 프로그램 커맨드 및 프로그램 어드레스가 인가되며,
상기 프로그램 어드레스가 상기 제1블록을 가리키는 경우, 입력데이터를 상기 제1블록에 SLC방식으로 프로그램하고,
상기 프로그램 어드레스가 상기 제2블록을 가리키는 경우, 입력데이터를 상기 제2블록에 MLC방식으로 프로그램하는 비휘발성 메모리 장치.
- 제7항에 있어서,
상기 동작제어부는,
상기 보호모드에 진입한 후, 외부에서 상기 프로그램 커맨드가 인가되는 경우, 프로그램 동작이 불가능함을 나타내는 답변신호를 외부로 출력하는 비휘발성 메모리 장치.
- 다수의 SLC(Single Level Cell)을 포함하는 제1블록, 및 다수의 MLC(Multi Level Cell)을 포함하는 제2블록을 포함하는 비휘발성 메모리 장치; 및
상기 비휘발성 메모리 장치의 동작을 제어하기 위한 컨트롤러를 포함하며,
상기 컨트롤러는,
호스트로부터 인가된 리드요청이 상기 제1블록에 대응하는 경우, 노말모드에서 SLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 보호모드에서 MLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하며,
상기 호스트로부터 인가된 리드요청이 상기 제2블록에 대응하는 경우, 상기 노말모드에서 상기 MLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 상기 보호모드에서 SLC리드 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하며,
상기 비휘발성 메모리 장치는, 상기 SLC리드 커맨드에 응답하여 SLC방식의 리드동작을 수행하고, 상기 MLC리드 커맨드에 응답하여 MLC방식의 리드동작을 수행하는 메모리 시스템.
- 제9항에 있어서,
상기 SLC방식의 리드동작은, 한 개의 제1리드전압을 생성하며, 생성된 상기 제1리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 한 번 수행하는 것을 포함하고,
상기 MLC방식의 리드동작은, 적어도 두 개 이상의 제2리드전압을 설정된 순서대로 하나씩 생성하며, 생성된 상기 제2리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 적어도 두 번 이상 연속으로 반복하여 수행하는 것을 포함하는 메모리 시스템.
- 제10항에 있어서,
상기 비휘발성 메모리 장치는,
상기 보호모드에서 상기 MLC리드 커맨드에 응답하여 상기 제1블록에 저장된 제1데이터에 대해 상기 MLC방식의 리드동작을 수행하는 경우, 상기 제1데이터의 값을 판단하기 위해 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하는 메모리 시스템.
- 제11항에 있어서,
상기 비휘발성 메모리 장치는,
상기 보호모드에서 상기 SLC리드 커맨드에 응답하여 상기 제2블록에 저장된 제2데이터에 대해 상기 SLC방식의 리드동작을 수행하는 경우, 상기 제2데이터의 값을 판단하기 위해 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하는 메모리 시스템.
- 제12항에 있어서,
상기 비휘발성 메모리 장치는,
상기 노말모드에서 상기 SLC리드 커맨드에 응답하여 상기 제1데이터에 대해 상기 SLC방식의 리드동작을 수행하는 경우, 상기 제1데이터의 값을 판단하기 위해 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하는 메모리 시스템.
- 제13항에 있어서,
상기 비휘발성 메모리 장치는,
상기 노말모드에서 상기 MLC리드 커맨드에 응답하여 상기 제2데이터에 대해 상기 MLC방식의 리드동작을 수행하는 경우, 상기 제2데이터의 값을 판단하기 위해 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하는 메모리 시스템.
- 제9항에 있어서,
상기 컨트롤러는,
상기 호스트로부터 인가된 프로그램요청이 상기 제1블록에 대응하는 경우, 노말모드에서 SLC프로그램 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 보호모드에서 프로그램 동작이 불가능함을 나타내는 답변신호를 상기 호스트로 출력하며,
상기 호스트로부터 인가된 프로그램요청이 상기 제2블록에 대응하는 경우, 노말모드에서 MLC프로그램 커맨드를 생성하여 상기 비휘발성 메모리 장치로 전달하고, 보호모드에서 프로그램 동작이 불가능함을 나타내는 답변신호를 상기 호스트로 출력하며,
상기 비휘발성 메모리 장치는, 상기 SLC프로그램 커맨드에 응답하여 SLC방식의 프로그램동작을 수행하고, 상기 MLC프로그램 커맨드에 응답하여 MLC방식의 프로그램동작을 수행하는 메모리 시스템.
- 다수의 SLC(Single Level Cell)을 포함하는 제1블록, 및 다수의 MLC(Multi Level Cell)을 포함하는 제2블록을 포함하는 비휘발성 메모리 장치의 동작방법에 있어서,
노말모드에서 외부로부터 인가되는 리드 커맨드에 응답하여 상기 제1블록에 저장된 제1데이터에 대해 SLC방식으로 리드동작을 수행하거나 또는 상기 제2블록에 저장된 제2데이터에 대해 MLC방식으로 리드동작을 수행하는 노말리드단계; 및
보호모드에서 상기 리드 커맨드에 응답하여 상기 제1데이터에 대해 MLC방식으로 리드동작을 수행하거나 또는 상기 제2데이터에 대해 SLC방식으로 리드동작을 수행하는 보호리드단계를 포함하는 비휘발성 메모리 장치의 동작방법.
- 제16항에 있어서,
상기 SLC방식의 리드동작은, 한 개의 제1리드전압을 생성하며, 생성된 상기 제1리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 한 번 수행하는 것을 포함하고,
상기 MLC방식의 리드동작은, 적어도 두 개 이상의 제2리드전압을 설정된 순서대로 하나씩 생성하며, 생성된 상기 제2리드전압의 레벨을 데이터 값의 판단기준으로 사용하는 리드동작을 적어도 두 번 이상 연속으로 반복하여 수행하는 것을 포함하는 비휘발성 메모리 장치의 동작방법.
- 제17항에 있어서,
상기 보호리드단계는,
상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제1블록을 가리키는 경우, 상기 리드 커맨드를 MLC시퀀스(sequence)로 디코딩함으로써, 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하여 상기 제1데이터의 값을 판단하는 단계; 및
상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제2블록을 가리키는 경우, 상기 리드 커맨드를 SLC시퀀스로 디코딩함으로써, 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하여 상기 제2데이터의 값을 판단하는 단계를 포함하는 비휘발성 메모리 장치의 동작방법.
- 제18항에 있어서,
상기 노말리드단계는,
상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제1블록을 가리키는 경우, 상기 리드 커맨드를 상기 SLC시퀀스로 디코딩함으로써, 한 개의 상기 제1리드전압의 레벨을 기준으로 한 번의 리드동작을 수행하여 상기 제1데이터의 값을 판단하는 단계; 및
상기 리드 커맨드와 함께 입력되는 리드 어드레스가 상기 제2블록을 가리키는 경우, 상기 리드 커맨드를 상기 MLC시퀀스로 디코딩함으로써, 적어도 두 개 이상의 상기 제2리드전압 각각의 레벨을 기준으로 적어도 두 번 이상의 리드동작을 연속으로 수행하여 상기 제2데이터의 값을 판단하는 단계를 포함하는 비휘발성 메모리 장치의 동작방법.
- 제19항에 있어서,
상기 노말모드에 진입한 후, 외부에서 프로그램 커맨드 및 프로그램 어드레스가 인가되며, 상기 프로그램 어드레스가 상기 제1블록을 가리키는 경우 상기 제1블록에 SLC방식으로 프로그램하고, 상기 프로그램 어드레스가 상기 제2블록을 가리키는 경우 상기 제2블록에 MLC방식으로 프로그램하는 단계; 및
상기 보호모드에 진입한 후, 외부에서 프로그램 커맨드가 인가되는 경우, 프로그램 동작이 불가능함을 나타내는 답변신호를 외부로 출력하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210010747A KR20220107733A (ko) | 2021-01-26 | 2021-01-26 | 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 |
| US17/347,799 US11853601B2 (en) | 2021-01-26 | 2021-06-15 | Nonvolatile memory device supporting protection mode and memory system including the same |
| CN202110843709.8A CN114792543A (zh) | 2021-01-26 | 2021-07-26 | 支持保护模式的非易失性存储器设备以及包括非易失性存储器设备的存储器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210010747A KR20220107733A (ko) | 2021-01-26 | 2021-01-26 | 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220107733A true KR20220107733A (ko) | 2022-08-02 |
Family
ID=82459942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210010747A KR20220107733A (ko) | 2021-01-26 | 2021-01-26 | 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11853601B2 (ko) |
| KR (1) | KR20220107733A (ko) |
| CN (1) | CN114792543A (ko) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100875539B1 (ko) | 2007-01-17 | 2008-12-26 | 삼성전자주식회사 | 프로그램 방식을 선택할 수 있는 메모리 시스템 |
| US8656256B2 (en) * | 2010-07-07 | 2014-02-18 | Stec, Inc. | Apparatus and method for multi-mode operation of a flash memory device |
| KR101991905B1 (ko) | 2012-07-19 | 2019-06-24 | 삼성전자주식회사 | 불휘발성 메모리, 불휘발성 메모리의 읽기 방법 및 불휘발성 메모리를 포함하는 메모리 시스템 |
| US8995184B2 (en) * | 2012-12-06 | 2015-03-31 | Sandisk Technologies Inc. | Adaptive operation of multi level cell memory |
| US8954655B2 (en) * | 2013-01-14 | 2015-02-10 | Western Digital Technologies, Inc. | Systems and methods of configuring a mode of operation in a solid-state memory |
| TW201535145A (zh) | 2013-12-04 | 2015-09-16 | Insyde Software Corp | 使用保護讀取儲存器安全地儲存韌體數據之系統及方法 |
| KR102174030B1 (ko) * | 2014-05-13 | 2020-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법 |
| JP2020030875A (ja) * | 2018-08-23 | 2020-02-27 | キオクシア株式会社 | メモリシステム |
-
2021
- 2021-01-26 KR KR1020210010747A patent/KR20220107733A/ko active Search and Examination
- 2021-06-15 US US17/347,799 patent/US11853601B2/en active Active
- 2021-07-26 CN CN202110843709.8A patent/CN114792543A/zh not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US11853601B2 (en) | 2023-12-26 |
| US20220236914A1 (en) | 2022-07-28 |
| CN114792543A (zh) | 2022-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109426449B (zh) | 存储器系统及其操作方法 | |
| US9875035B2 (en) | Memory system having a read and copy-back operation and method for the same | |
| KR102468751B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| CN107957959B (zh) | 具有文件级安全擦除的存储器系统及其操作方法 | |
| KR20180076765A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20200084201A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| US20180350441A1 (en) | Semiconductor memory system and operating method thereof | |
| CN109390003B (zh) | 存储器系统及其操作方法 | |
| CN109656470B (zh) | 存储器系统及其操作方法 | |
| KR20180005858A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| US20180373629A1 (en) | Memory system and operating method thereof | |
| KR102553170B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| US11237733B2 (en) | Memory system and operating method thereof | |
| KR20190042970A (ko) | 메모리 시스템 및 그의 동작방법 | |
| KR20200018060A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| US20230350577A1 (en) | Memory system and operation method thereof | |
| KR20210001508A (ko) | 메모리 시스템의 MLC(Multi Level Cell)영역에 데이터를 안전하게 저장하기 위한 장치 및 그 방법 | |
| KR20180111157A (ko) | 컨트롤러 및 컨트롤러의 동작 방법 | |
| KR20220008058A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| KR20210108712A (ko) | 메모리 시스템 및 그것의 동작방법 | |
| KR20190102837A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| KR20210152738A (ko) | 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법 | |
| CN109918315B (zh) | 存储器系统及存储器系统的操作方法 | |
| US20190179563A1 (en) | Memory system and operation method thereof | |
| KR20200113990A (ko) | 메모리 시스템 내 메모리 장치의 동작 상태를 확인하는 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |