CN109390003B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109390003B
CN109390003B CN201810564676.1A CN201810564676A CN109390003B CN 109390003 B CN109390003 B CN 109390003B CN 201810564676 A CN201810564676 A CN 201810564676A CN 109390003 B CN109390003 B CN 109390003B
Authority
CN
China
Prior art keywords
memory
controller
memory device
temperature
volatile memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810564676.1A
Other languages
English (en)
Other versions
CN109390003A (zh
Inventor
具德会
秦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109390003A publication Critical patent/CN109390003A/zh
Application granted granted Critical
Publication of CN109390003B publication Critical patent/CN109390003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

本发明涉及一种存储器系统，其包括：控制器；以及多个非易失性存储器；温度控制单元，其适于测量多个非易失性存储器中的每一个的温度，并且将每个测量温度与预定阈值进行比较；信号生成单元，其当测量温度高于预定阈值时，生成与非易失性存储器中的一个或多个对应的繁忙信号；以及接口单元，其将繁忙信号传输到控制器。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年8月8日提交的申请号为10-2017-0100073的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种存储器系统，并且更特别地，涉及一种改进的存储器系统以及一种存储器系统的操作方法，该存储器系统利用存储器装置更有效地管理数据。
背景技术
计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。由于这个事实，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用采用一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种存储器系统及其操作方法，该存储器系统能够保持其采用的存储器装置的最优温度。存储器系统可以通过对存储器系统的控制器添加较少负载，来更高效地调节存储器装置的温度。因此，存储器系统可以更高效地对将数据存储到存储器装置中和从存储器装置中检索数据进行管理。存储器装置可以优选地是非易失性存储器装置，并且甚至更优选地是三维非易失性存储器装置。在实施例中，存储器装置可以是闪速存储器装置。
根据本发明的实施例，一种存储器系统，其包括：控制器；以及多个非易失性存储器；温度控制单元，其适于测量多个非易失性存储器中的每一个的温度，并且将每个测量温度与预定阈值进行比较；信号生成单元，其适于当测量温度中的每一个高于预定阈值时，生成与非易失性存储器中的一个或多个对应的繁忙信号；以及接口单元，其将繁忙信号传输到控制器。
控制器可以通过提供命令来控制多个非易失性存储器执行操作，并且其中多个非易失性存储器生成与所提供的命令对应的响应。
接口单元将响应与繁忙信号一起传输。
当接收繁忙信号时，控制器可以控制与接收的繁忙信号对应的一个或多个非易失性存储器不执行输入/输出操作。
繁忙信号可以由一个或多个位组成，该一个或多个位被添加到各个响应。
当测量温度中的每一个等于或低于预定阈值时，信号生成单元可以进一步生成与非易失性存储器中的一个或多个对应的就绪信号，并且其中控制器-存储器装置接口单元可以进一步将就绪信号传输到控制器。
接口单元将响应与就绪信号一起传输。
当接收就绪信号时，控制器可以控制与接收的就绪信号对应的一个或多个存储器执行输入/输出操作。
就绪信号可以由一个或多个位组成，该一个或多个位被添加到各个响应。
控制器基于从主机发出的命令，来控制存储器装置设置预定阈值温度，并且其中至少一个存储器是非易失性存储器。
控制器可以基于从主机发出的命令来控制存储器装置设置阈值。
根据本发明的另一实施例，一种存储器系统的操作方法，其包括：由存储器装置测量多个非易失性存储器中的每一个的温度；将测量温度中的每一个与预定阈值进行比较；当测量温度高于预定阈值时，由存储器装置生成与非易失性存储器中的一个或多个对应的繁忙信号；以及由存储器装置将繁忙信号传输到控制器。
存储器系统的操作方法可以进一步包括：由控制器通过提供命令来控制多个非易失性存储器执行操作；以及由存储器装置生成与所提供的命令对应的响应。
繁忙信号可以与响应一起被传输。基于第一参数在存储块中选择第一存储块可以进一步包括：基于第一阈值来检测包括在存储块中的有效页面的分布程度(distributiondegree)。
存储器系统的操作方法可以进一步包括：当接收繁忙信号时，由控制器控制与所接收的繁忙信号对应的一个或多个非易失性存储器不执行输入/输出操作。
繁忙信号可以由一个或多个位组成，该一个或多个位被添加到各个响应。
存储器系统的操作方法可以进一步包括：当测量温度中的每一个等于或低于预定阈值时，由信号生成单元生成与非易失性存储器中一个或多个对应的就绪信号；以及由存储器装置将就绪信号传输到控制器。
就绪信号可以与响应一起被传输。
存储器系统的操作方法可以进一步包括：当接收就绪信号时，由控制器控制与所接收的就绪信号对应的一个或多个存储器执行输入/输出操作。
就绪信号由一个或多个位组成，该一个或多个位组成被添加到各个响应。
存储器系统的操作方法可以进一步包括：在测量温度之前，控制器基于从主机发出的命令来控制存储器装置设置阈值。
一种存储器系统，其包括：存储器装置，其包括一个或多个存储器内核，并且适于当存储器内核中的一个或多个具有高于阈值的温度时，提供代表存储器内核中的一个或多个的繁忙信号；以及控制器，其适于根据繁忙信号来节制(throttle)存储器内核中的一个或多个。
一种存储器系统，其包括：控制器；存储器装置，其包括至少一个存储器，其中存储器系统适于：测量至少一个存储器的温度；将测量温度与预定阈值温度进行比较，以基于测量温度与预定阈值温度的比较结果，来生成与至少一个存储器对应的繁忙信号或就绪信号；以及将繁忙信号或就绪信号添加到由存储器装置传输到控制器的响应。
响应可以对应于由存储器装置基于从控制器提供的命令而对至少一个存储器执行的操作。
存储器装置可以进一步适于将响应与繁忙信号或就绪信号一起传输到控制器。
当响应中的信号是繁忙信号时，控制器可以控制存储器装置不对至少一个存储器执行输入/输出操作，并且其中当响应中的信号是就绪信号时，控制器控制存储器装置对至少一个存储器执行输入/输出操作。
繁忙信号可以由一个或多个位组成，该一个或多个位被添加到响应。
当测量温度高于预定阈值温度时，存储器装置可以生成繁忙信号，并且当测量温度等于或低于预定阈值温度时，存储器装置可以生成就绪信号。
就绪信号可以由一个或多个位组成，该一个或多个位被添加到响应。
控制器可以基于从主机发出的命令来控制存储器装置设置预定阈值温度，并且其中至少一个存储器是非易失性存储器。
存储器系统可以进一步包括温度控制单元，其用于测量至少一个存储器的温度，并且用于将测量温度与预定阈值温度进行比较。
存储器系统可以进一步包括信号生成单元，其用于基于测量温度与预定阈值温度的比较结果，生成与至少一个存储器对应的繁忙信号或就绪信号，以及用于将繁忙信号或就绪信号添加到由存储器装置传输到控制器的响应。
附图说明
图1是说明根据本发明的实施例的数据处理系统的框图。
图2是说明图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。
图3是说明图1所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出根据本发明的实施例的数据处理系统的框图。
图5是说明根据本发明的实施例的存储器装置的框图。
图6是描述根据本发明的实施例的存储器装置的操作的流程图。
图7至图15是示意性示出根据本发明的各个实施例的数据处理系统的应用示例的示图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以不同的形式实施，且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将完整和全面并将本发明的范围充分地传达给本领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当第一层被称为在第二层“上”或在衬底“上”时，其不仅指其中第一层直接形成在第二层或衬底上的情况，而且指其中在第一层和第二层或衬底之间存在第三层的情况。
图1是说明根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、TV和投影仪的非便携式电子装置。
主机102可以包括至少一个OS(操作系统)，并且OS可以管理和控制主机102的全部功能和操作，并且在主机102和使用数据处理系统100或存储器系统110的用户之间提供操作。OS可以支持与用户的使用目的和用途对应的功能和操作。例如，根据主机102的移动性，OS可以被划分为通用OS和移动OS。根据用户的环境，通用OS可以被划分为个人OS和企业OS。例如，被配置为支持向普通用户提供服务的功能的个人OS可以包括Windows和Chrome，并且被配置为确保和支持高性能的企业OS可以包括Windows服务器、Linux和Unix。此外，配置为支持向用户提供移动服务的功能和系统省电功能的移动OS可以包括Android、iOS和Windows Mobile。此时，主机102可以包括多个OS，并且执行OS以对存储器系统110执行对应于用户请求的操作。
存储器系统110可响应于主机102的请求操作以为主机102存储数据。存储器系统110的非限制性示例可包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC，SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可通过各种类型的存储装置实施。包括在存储器系统110中的存储装置的非限制性示例可包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如以下的非易失性存储器装置：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。闪速存储器可具有三维(3D)堆叠结构。
存储器系统110可包括存储器装置150和控制器130。存储器装置150可为主机102存储数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。例如，控制器130和存储器装置150可以被集成为一个半导体器装置以构成SSD。当存储器系统110用作SSD时，连接到存储器系统110的主机102的操作速度可以被提高。另外，控制器130和存储器装置150可以被集成为一个半导体器装置以构成存储卡。例如，控制器130和存储器装置150可以构成诸如以下的存储卡：PCMCIA(个人计算机存储卡国际协会)卡、CF卡、SMC(智能媒体卡)、记忆棒、包括RS-MMC和微型-MMC的MMC、包括迷你SD、微型SD和SDHC的SD卡、或UFS装置。
存储器系统110的非限制性应用示例可包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算系统的各种部件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可包括多个存储块152至156，存储块152至156中的每一个可包括多个页面，并且每个页面可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。
在本文中，由于稍后将参照图2至图4详细描述存储器装置150的结构和存储器装置150的3D堆叠结构，因而在此中将省略对它们的进一步描述。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储至存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)单元132、控制器处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142以及控制器存储器144，其全部通过内部总线可操作地联接。
主机接口单元134可被配置成处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可检测并校正包括在从存储器装置150读取的数据中的错误。换言之，ECC单元138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不校正错误位，并且可输出错误校正失败信号。
ECC单元138可通过诸如以下的编码调制执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，ECC单元138不限于此。ECC单元138可包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
NFC 142可用作存储器/存储接口，其用于接口连接控制器130和存储器装置150使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时，NFC 142可在控制器处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。NFC 142可用作用于在控制器130和存储器装置150之间处理命令和数据的接口(例如，NAND闪存接口)。具体地，NFC142可支持控制器130和存储器装置150之间的数据传输。
控制器存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102并可将从主机102提供的数据存储到存储器装置150中。控制器存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
控制器存储器144可通过易失性存储器来实施。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。控制器存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的控制器存储器144。在实施例中，控制器存储器144可通过具有在控制器存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
控制器处理器134可控制存储器系统110的全部操作。控制器处理器134可驱动固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。而且，控制器处理器134可以被实现为微处理器或中央处理单元(CPU)。
例如，控制器130可以通过控制器处理器134而在存储器装置150中执行由主机102请求的操作，其中控制器处理器134被实现为微处理器或CPU。换言之，控制器130可以执行与从主机102接收的命令对应的命令操作。在本文中，控制器130可以执行前台操作作为与从主机102接收的命令对应的命令操作。例如，控制器130可以执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及与作为设置命令的设置参数命令或设置特征命令对应的参数设置操作。
而且，控制器130可以通过控制器处理器134对存储器装置150执行后台操作，其中控制器处理器134被实现为微处理器或CPU。在本文中，对存储器装置150执行的后台操作可以包括：将存储在存储器装置150的存储块152、154和156中的一些存储块中的数据复制并处理到其它存储块中的操作，例如，垃圾收集(GC)操作；在存储器装置150的存储块152、154和156之间或存储块152、154和156的数据之间执行交换的操作，例如，损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储器装置150的存储块152、154和156中的操作，例如，映射清除(flush)操作；或者管理存储器装置150的坏块的操作，例如，检测和处理包括在存储器装置150中的存储块152、154和156中的坏块的坏块管理操作。
而且，例如，在根据本发明的实施例的存储器系统中，控制器130可以在存储器装置150中执行对应于从主机102接收的多个命令的多个命令操作，例如，对应于多个写入命令的多个编程操作、对应于多个读取命令的多个读取操作以及对应于多个擦除命令的多个擦除操作，并且根据命令操作的执行来更新元数据，特别是映射数据。
特别地，在根据本发明的实施例的存储器系统中，当控制器130在存储器装置150中包括的存储块中执行与从主机102接收的多个命令对应的命令操作，例如，编程操作、读取操作和擦除操作时，因为命令操作的执行而导致存储块的特性恶化，所以存储器装置150的操作可靠性可能恶化并且存储器装置150的使用效率也可能降低。因此，可根据与命令操作的执行对应的存储器装置150的参数而在存储器装置150中执行复制操作或交换操作。
例如，在根据本发明的实施例的存储器系统中，当控制器130在存储器装置150中包括的存储块中执行与从主机102接收的多个写入命令对应的编程操作时，控制器130可以对存储器装置150执行复制操作，例如垃圾收集操作，以提高包括在存储器系统110中的存储器装置150的使用效率。
而且，在根据本发明的实施例的存储器系统中，当控制器130在存储器装置150中包括的存储块中执行与从主机102接收的多个擦除命令对应的擦除操作时，存储器装置150中包括的存储块中的每一个存储块可以具有有限擦除计数，并且因此，控制器130可以在有限擦除计数的范围内执行对应于擦除命令的擦除操作。例如，当控制器130在对特定存储块执行擦除操作时，特定存储块超过有限擦除计数的情况下，特定存储块可以被处理为不可再被使用的坏块。在本文中，存储器装置150的存储块的有限擦除计数可以表示可以对存储器装置150的存储块执行擦除操作的最大计数。因此，在根据本发明的实施例的存储器系统中，可以在有限擦除计数的范围内对存储器装置150的存储块均匀地执行擦除操作。而且，为了确保存储器装置150的存储块的擦除操作的操作可靠性，可根据存储器装置150的存储块的参数而在存储器装置150的存储块中处理数据，例如，可以在存储器装置150中执行交换操作，例如损耗均衡操作。
而且，在根据本发明的实施例的存储器系统中，当控制器130在存储器装置150中包括的存储块中执行与从主机102接收的多个读取命令对应的读取操作时，特别是当控制器130在一些特定存储块中重复执行读取操作时，由于重复读取操作，可能在特定存储块中导致读取干扰。因此，控制器130可以执行读取回收操作以防止特定存储器块由于读取干扰而丢失数据。换言之，在根据本发明的实施例的存储器系统中，控制器130可以通过读取回收操作将存储在特定存储器块中的数据复制并存储到其它存储块中。简而言之，控制器130可以对存储器装置150中的特定存储块执行复制操作。
在本文中，在根据本发明的实施例的存储器系统中，考虑到根据与从主机102接收的命令对应的命令操作的执行的参数，例如，根据编程操作的执行的存储器装置150的存储块的有效页面计数(VPC)、根据擦除操作的执行的擦除计数、根据编程操作的执行的编程计数以及根据读取操作的执行的读取计数，控制器130不仅可以对一些存储块执行交换操作和复制操作，而且还可以执行坏块管理操作。而且，在根据本发明的实施例的存储器系统中，根据与在存储器装置150的存储块中执行的交换操作和复制操作以及坏块管理操作对应的参数，控制器130可以对存储器装置150的存储块执行复制操作，例如垃圾收集操作。在本文中，在根据本发明的实施例的存储器系统中，由于稍后将参照图5至图9对与从主机102接收的多个命令对应的命令操作的执行以及根据与命令操作的执行对应的参数而在存储器装置150中执行的交换操作和复制操作的执行进行详细描述，因此在此将省略对其的进一步描述。
控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可执行坏块管理操作，其用于检查被包括在存储器装置150中的多个存储块152至156中的、在编程操作期间由于例如NAND闪速存储器的存储器装置的特性而发生编程失败的坏块。管理单元可将坏块的编程失败数据写入到新的存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，需要更可靠地执行坏块管理操作。在下文中，参照图2至图4详细描述根据本发明的实施例的存储器系统的存储器装置。
图2是说明存储器装置150的示意图，图3是说明存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图，并且图4是说明存储器装置150的示例性3D结构的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，例如存储块0BLK0 210、存储块1BLK1 220、存储块2BLK2 230和存储块N-1BLKN-1 240，并且存储块210、220、230和240中的每一个可以包括多个页面，例如2M个页面，页面的数量可以根据电路设计而变化。在本文中，虽然为了方便描述，描述了存储块的每一个包括2M个页面，但是存储块的每一个也可以包括M个页面。页面中的每一个可以包括联接到多个字线WL的多个存储器单元。
而且，存储器装置150可以包括多个存储块，存储块可以包括存储1位数据的单层单元(SLC)存储块和/或存储2位数据的多层单元(MLC)存储块。此处，SLC存储块可以包括由在一个存储器单元中存储一位数据的存储器单元实现的多个页面。SLC存储块可以具有快速的数据操作性能和高耐用性。另一方面，MLC存储块可以包括由在一个存储器单元中存储多位数据，例如两位或更多位数据，的存储器单元实现的多个页面。MLC存储块可以具有比SLC存储块更大的数据存储空间。换言之，MLC存储块可以被高度集成。特别地，存储器装置150不仅可以包括MLC存储块，还可以包括三层单元(TLC)存储块、四层单元(QLC)存储块和/或多层单元存储块等，其中MLC存储块中的每一个包括由能够在一个存储器单元中存储两位数据的存储器单元实现的多个页面，TLC存储块中的每一个包括由能够在一个存储器单元中存储三位数据的存储器单元实现的多个页面，QLC存储块中的每一个包括由能够在一个存储器单元中存储四位数据的存储器单元实现的多个页面，以及多层单元存储块中的每一个包括由能够在一个存储器单元中存储五位或更多位数据的存储器单元实现的多个页面。
在本文中，根据本发明的实施例，虽然为了方便描述，描述了存储器装置150是非易失性存储器，诸如例如NAND闪速存储器的闪速存储器，但是存储器装置150可以被实现为相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩磁阻随机存取存储器(STT-RAM或STT-MRAM)中的一个。
存储块210、220、230和240可以通过编程操作来存储从主机102传送的数据，并且通过读取操作将存储在其中的数据传送到主机102。
随后，参照图3，可对应于包括在存储器系统110的存储器装置150的多个存储块152至156中的任一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联地被联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实施。单元串340中的每一个可被电联接到多个位线BL0至BLm-1中的对应位线。例如，如图3所示，第一单元串被联接到第一位线BL0，最后的单元串被联接到最后的位线BLm-1。
虽然图3示出了NAND闪速存储器单元，但是本发明不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。还应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。
存储器装置150可进一步包括电压供应单元310，电压供应单元310根据操作模式提供包括编程电压、读取电压和通过电压的字线电压，以供应至字线。电压供应单元310的电压生成操作可通过控制电路(未示出)来控制。在控制电路的控制下，电压供应单元310可选择存储器单元阵列的存储块(或扇区)中的一个、选择被选择的存储块的字线中的一个以及根据需要将字线电压提供给被选择的字线和未选择的字线。
存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
存储器装置150可以2D或3D存储器装置来实施。特别地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。在本文中，图4是示出图1中所示的存储器装置150的存储块152、154和156的框图。存储块152、154和156中的每一个可以以3D结构(或竖直结构)来实现。例如，存储块152、154和156可以包括在第一方向至第三方向，例如，x轴方向、y轴方向和z轴方向上延伸的三维结构的结构。
包括在存储器装置150中的每个存储块330可以包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。在本文中，NAND串NS中的每一个可以联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟(dummy)字线DWL和共源线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构TS。
简而言之，存储器装置150的存储块152、154和156中的每个存储块330可以联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL和多个共源线CSL，并且每个存储块330可以包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可以联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可以联接到相应的位线BL，并且每个NAND串NS的接地选择晶体管GST可以联接到共源线CSL。在本文中，存储器单元MC可以被设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，可以在存储器装置150的存储块152、154和156的每个存储块330中实现多个存储器单元。
为了在存储器系统中处理大量数据，控制器可以对存储器装置执行多个I/O操作。I/O操作包括前台操作和后台操作。例如，控制器可以发出命令以控制对存储器装置的写入操作，并且相反地，存储器装置可以向控制器发送与发出的命令对应的响应。
由于控制器和存储器装置之间的重复通信，存储器装置或包括在存储器装置中的多个非易失性存储器中的每一个的温度可能升高至超过阈值，并且因此，存储器系统的整体温度可能继续升高。这可能导致整个存储器系统的性能下降。
根据本发明，存储器系统可以调整存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个的温度。更具体地，存储器系统可以使用节制方案来调节存储器装置的温度。例如，存储器系统可以调节包括在存储器装置中的多个非易失性存储器中的每一个的温度。在本文中，应注意的是，虽然节制方案被描述为关于采用多个非易失性存储器510的存储器系统，但是本发明不限于该方式。例如，本发明也可以用于包括一个或多个易失性存储器的存储器系统中。
根据节制方案，当存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个的温度值高于阈值时，控制器不向存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个发出命令，直到存储器装置或包括在存储器装置中的多个非易失性存储器中的每一个的温度值再次低于阈值。
通常，为了执行节制操作，控制器周期性地向存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个发出附加命令以读取存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个的温度值，并且然后基于读取的温度值执行节制操作。
然而，如上所述，如果控制器周期性地读取存储器装置和/或包括在存储器装置中的多个非易失性存储器中的每一个的温度值，则由于重复的读取操作，存储器系统的性能可能降低。
本发明提出解决上述问题的解决方案。在下文中，参照图5至图6详细描述根据本发明的实施例的存储器系统110的操作。图5是示出根据本发明的实施例的包括多个非易失性存储器的存储器装置500的结构的框图。存储器装置500对应于图1所示的存储器装置150。现在参照图5，除了多个非易失性存储器510之外，存储器装置500还可以包括控制器-存储器装置接口单元530(在下文中也被简称为接口单元530)、温度控制单元550和信号生成单元570。存储器装置500可以对应于图1的存储器装置150。
控制器130可以基于从主机102发出的命令来控制多个非易失性存储器510。例如，基于从主机102发出的写入命令，控制器130可以控制多个非易失性存储器510中的一个或多个非易失性存储器来执行写入操作。由于写入操作的执行，被控制执行写入操作的一个或多个非易失性存储器的温度可能升高。进一步地，当对相同的非易失性存储器重复执行写入操作时，非易失性存储器的温度可能升高至高于预定阈值温度的值。
接口单元530可以执行在控制器130和存储器装置500之间处理命令和数据的接口操作。具体地，接口单元530可以在控制器130和存储器装置500之间传送数据。例如，当控制器130响应于主机102的请求生成控制信号以控制存储器装置500时，接口530可以接收控制信号并且将控制信号处理到存储器装置500。相反，接口单元530可以将来自存储器装置500的响应传输到控制器130。
温度控制单元550可以对存储器装置500或者多个非易失性存储器510中的每一个设置阈值温度。具体地，在启动存储器系统110之后，控制器130可以接收由主机102发出的温度设置命令。控制器130可以将接收的温度设置命令发送到存储器装置500，然后响应于温度设置命令，可以对存储器装置500或者多个非易失性存储器510中的每一个设置阈值温度T1。基于设置的阈值温度T1，可有效地调节存储器装置500或多个非易失性存储器510中的每一个的温度。
而且，温度控制单元550可以周期性地感测存储器装置500以及多个非易失性存储器510中的每一个的温度。具体地，温度控制单元550可以以预定时间间隔(例如，每几微秒一次)感测存储器装置500以及多个非易失性存储器510中的每一个的温度，并且感测的温度可以被控制器130用作用于选择待被节制的、一个或多个目标非易失性存储器510的信息。换言之，存储器装置500可以通过温度控制单元550确定存储器装置500和/或多个非易失性存储器510中的每一个的温度。
此外，温度控制单元550可以通过将存储器装置500和/或多个非易失性存储器装置510中的每一个的温度与阈值温度T1进行比较，来确定感测温度是高于还是等于或低于阈值温度T1。如果感测温度高于阈值温度T1，则控制器130可以节制存储器装置500和/或非易失性存储器中的一个或多个。
信号生成单元570可以生成待被提供给控制器130的信号。具体地，信号生成单元570可以生成包括比较结果的信息的信号，其中比较结果为存储器装置500和/或多个非易失性存储器510中的每一个的温度与阈值温度T1之间的比较结果。例如，当控制器130向存储器装置500发出读取命令时，信号生成单元570可以通过添加存储器装置500和/或多个非易失性存储器510中的每一个的温度与阈值温度T1之间的比较结果的信息，来生成响应于读取命令的信号。
具体地，存储器装置500和/或多个非易失性存储器510中的每一个的温度与阈值温度T1之间的比较结果的信息可以具有预定位的大小。在下文中，为了便于描述，假设该信息具有1位的大小。
当存储器装置500和/或多个非易失性存储器510中的每一个的温度高于阈值温度T1时，可以由‘1’来表示信息的位值。当信息的位值由‘1’表示时，信号生成单元570可以针对存储器装置500和/或非易失性存储器510的一个或多个生成繁忙信号，并且如上所述，存储器装置500和/或非易失性存储器510中的一个或多个可以被节制。
另一方面，当存储器装置500和/或多个非易失性存储器510中的每一个的温度等于或低于阈值温度T1时，可以由‘0’来表示信息的位值。当信息的位值由‘0’表示时，信号生成单元570可以生成用于存储器装置500和/或非易失性存储器510中的一个或多个的就绪信号。用于存储器装置500的就绪信号表示可以在没有任何节制的情况下，继续进行存储器装置500的操作。当针对非易失性存储器510中的一个或多个生成繁忙信号时，节制对具有繁忙信号的一个或多个非易失性存储器的操作。对非易失性存储器的节制操作可以持续，直到针对非易失性存储器装置生成就绪信号。
此外，当先前高于阈值温度T1的存储器装置500和/或非易失性存储器中的一个或多个(即，对于经受过节制的那些非易失性存储器)的温度变为等于或低于阈值温度T1时，信号生成单元570可以针对存储器装置500和/或非易失性存储器中的一个或多个生成就绪信号，反之亦然。
此外，信号生成单元570可以将繁忙信号或就绪信号添加到针对由控制器130发出的命令的响应。
为了便于描述，假设针对由控制器130发出的命令的响应的位值是‘01001100’，并且添加的位被添加到响应位的最高有效位。这仅仅是一个假设，但不限于此。例如，当非易失性存储器的温度高于阈值时，信号生成单元570可以通过将表示繁忙信号的位值‘1’添加到针对读取命令的响应而生成‘101001100’。另一方面，当非易失性存储器的温度等于或低于阈值时，信号生成单元570可以通过将表示就绪信号的位值‘0’添加到针对读取命令的响应而生成‘001001100’。然后生成的响应可以通过接口单元530被传输到控制器130。
图6是描述根据本发明的实施例的存储器系统110的操作的流程图。
参照图6，在步骤S610中，温度控制单元550可以基于由主机102发出的温度设置命令来对存储器装置500和/或多个非易失性存储器510中的每一个设置阈值温度T1。温度设置命令可以经由控制器130和接口单元530被传输到温度控制单元550。
在步骤S620中，温度控制单元550可以以预定时间间隔，例如每几微秒周期性地检查(或感测)存储器装置500和/或多个非易失性存储器510中的每一个的温度。
在步骤S630中，温度控制单元550可以将存储器装置500和/或多个非易失性存储器510中的每一个的感测温度与预定阈值温度T1进行比较。
如果存储器装置500和/或多个非易失性存储器510中的每一个的温度高于预定阈值温度T1(步骤S630中为“是”)，则在步骤S640中，信号生成单元570可以针对存储器装置500和/或多个非易失性存储器中的一个或多个生成繁忙信号，并且通过接口单元530将繁忙信号传输到控制器130。
在步骤S650中，已经接收到繁忙信号的控制器130可以对温度高于阈值温度T1的存储器装置500和/或非易失性存储器中的一个或多个进行节制。节制表示控制器130可以不向存储器装置500和/或非易失性存储器中的一个或多个发出命令。此外，虽然未示出，但是当温度高于阈值温度T1的存储器装置500和/或非易失性存储器中的一个或多个的温度变得等于或低于阈值温度T1时，控制器130可以对存储器装置500和/或非易失性存储器中的一个或多个再次执行I/O操作，诸如编程操作。
另一方面，当存储器装置500和/或多个非易失性存储器510中的每一个的温度等于或低于预定阈值温度T1(步骤S630中为“否”)，则在步骤S660中，信号生成单元570可以针对存储器装置500和/或非易失性存储器中的一个或多个生成就绪信号，并且通过接口单元530将就绪信号传输到控制器。此外，虽然未示出，但是控制器130可以对存储器装置500和/或非易失性存储器中的一个或多个继续执行I/O操作，诸如编程操作。
虽然未示出，但是在步骤S610中，在存储器系统110被启动之后，可仅当由主机102发出温度设置命令时才设置阈值温度T1。另一方面，可以预定时间间隔，例如每几微秒周期性地，重复执行步骤S620至步骤S660。
在根据本发明的实施例的存储器系统中，存储器装置500可以自己感测内部温度，并且可以通过将内部温度与预定阈值温度T1进行比较来将温度信息传输到控制器130。换言之，存储器装置500可以调节其温度而不必等待由控制器130发出的命令。因此，可简化在控制器中感测存储器装置的温度并且基于感测的温度来节制存储器装置的温度控制进程。因此，由于控制器130不必需发出命令来周期性地控制存储器装置500的温度，所以存储器系统110的性能可以被改善。这可以减少控制器130上的整体负载并且可以提高将数据处理到存储器装置500和处理来自存储器装置500的数据的速度。
在下文中，将参照图7至图15详细描述应用包括根据本发明的实施例的、以上通过参照图1至图6描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。
图7是示意性地说明包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图7示意性地说明应用了根据本实施例的存储器系统的存储卡系统。
参照图7，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1和图5描述的存储器系统110的存储器装置150、500。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(SSD)。另外，存储器控制器6120以及存储器装置6130可构成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图8是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。
参照图8，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图8所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1和图5所示的存储器系统110中的存储器装置150、500，并且存储器控制器6220可对应于图1所示的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图9是示意性地说明包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图9示意性地说明应用了根据本实施例的存储器系统的SSD。
参照图9，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1和图5的存储器系统中的存储器装置150、500。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图8说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1和图9的存储器系统110的多个SSD 6300来实施数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图10是示意性地说明包括根据本实施例的存储器系统110的数据处理系统的另一示例的示图。图10示意性地说明应用了根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图10，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1和图5的存储器系统110中的存储器装置150、500。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如，MMC接口。此外，主机接口6431可用作串行接口，例如，UHS((超高速)-I/UHS-II)接口。
图11至图14是示意性地说明包括根据本实施例的存储器系统的数据处理系统的其它示例的示图。图11至图14示意性地说明应用了根据本实施例的存储器系统的UFS(通用闪存)系统。
参照图11至图14，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1中所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图8至图10描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图7描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图11所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图12所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图13所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图14所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6820连接至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图15是示意性地说明包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图15示意性地说明应用了根据本实施例的存储器系统的用户系统的示图。
参照图15，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在用户系统6900中的部件，例如OS，并且包括控制包括在用户系统6900中的部件的控制器、接口和图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可作为用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDRSDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM，或者诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于堆叠式封装(POP)来封装并安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940可支持有线通信，还可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可被应用于有线和/或无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可以将存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可对应于参照图1描述的存储器系统110。此外，存储模块6950可以被实施为参照图9至图14描述的SSD、eMMC以及UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和显示屏的用户输出接口。
此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作通信模块以用于控制与外部装置的有线和/或无线通信。用户接口6910可以将由处理器6930处理的数据显示在移动电子装置的显示/触摸模块上，或者支持从触摸板接收数据的功能。
根据本发明的实施例，提供了一种存储器系统，其能够以对存储器系统的控制器施加较小负载的有效方式来调节被存储器系统采用的存储器装置的温度，从而相比于现有系统，使得控制器更快速且更可靠地将数据处理到存储器装置并处理来自存储器装置的数据。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (16)

1.一种存储器系统，其包括：
控制器；
多个非易失性存储器；
温度控制单元，其适于测量所述多个非易失性存储器中的每一个的温度，并且将每个测量温度与预定阈值进行比较；
信号生成单元，其适于当所述测量温度高于所述预定阈值时，生成与所述非易失性存储器中的一个或多个对应的繁忙信号；以及
接口单元，其将所述繁忙信号传输到所述控制器，
其中所述繁忙信号由一个或多个位组成，所述一个或多个位被添加到各个响应，
其中所述控制器通过提供命令来控制所述多个非易失性存储器执行操作，以及
其中所述多个非易失性存储器生成与所提供的命令对应的响应。
2.根据权利要求1所述的存储器系统，其中所述接口单元将所述繁忙信号与所述响应一起传输。
3.根据权利要求2所述的存储器系统，其中当接收所述繁忙信号时，所述控制器控制与所接收的繁忙信号对应的一个或多个非易失性存储器不执行输入/输出操作。
4.根据权利要求1所述的存储器系统，
其中当所述测量温度中的每一个等于或低于所述预定阈值时，所述信号生成单元进一步生成与所述非易失性存储器中的一个或多个对应的就绪信号，以及
其中所述接口单元进一步将所述就绪信号传输到所述控制器。
5.根据权利要求4所述的存储器系统，其中所述接口单元将所述就绪信号与所述响应一起传输。
6.根据权利要求5所述的存储器系统，其中当接收所述就绪信号时，所述控制器控制与所接收的就绪信号对应的一个或多个存储器执行输入/输出操作。
7.根据权利要求5所述的存储器系统，其中所述就绪信号由一个或多个位组成，所述一个或多个位被添加到各个响应。
8.根据权利要求1所述的存储器系统，其中所述控制器基于从主机发出的命令，来控制所述多个非易失性存储器中的每一个设置所述预定阈值。
9.一种存储器系统的操作方法，其包括：
由存储器装置测量多个非易失性存储器中的每一个的温度；
将测量温度中的每一个与预定阈值进行比较；
当所述测量温度高于所述预定阈值时，由所述存储器装置生成与所述非易失性存储器中的一个或多个对应的繁忙信号；
由所述存储器装置将所述繁忙信号传输到所述存储器系统的控制器；
由所述控制器通过提供命令来控制所述多个非易失性存储器执行操作；以及
由所述存储器装置生成与所提供的命令对应的响应，
其中所述繁忙信号由一个或多个位组成，所述一个或多个位被添加到各个响应。
10.根据权利要求9所述的方法，其中与所述响应一起传输所述繁忙信号。
11.根据权利要求10所述的方法，其进一步包括当接收所述繁忙信号时，由所述控制器控制与所接收的繁忙信号对应的一个或多个非易失性存储器不执行输入/输出操作。
12.根据权利要求9所述的方法，其进一步包括：
当所述测量温度中的每一个等于或低于所述预定阈值时，由所述存储器装置生成与所述非易失性存储器中的一个或多个对应的就绪信号；以及
由所述存储器装置将所述就绪信号传输到所述控制器。
13.根据权利要求12所述的方法，其中与所述响应一起传输所述就绪信号。
14.根据权利要求13所述的方法，其进一步包括当接收所述就绪信号时，由所述控制器控制与所接收的就绪信号对应的一个或多个存储器执行输入/输出操作。
15.根据权利要求13所述的方法，所述就绪信号由一个或多个位组成，所述一个或多个位被添加到各个响应。
16.根据权利要求9所述的方法，其进一步包括在测量温度之前，所述控制器基于从主机发出的命令来控制所述存储器装置设置阈值。
CN201810564676.1A 2017-08-08 2018-06-04 存储器系统及其操作方法 Active CN109390003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0100073 2017-08-08
KR1020170100073A KR20190016191A (ko) 2017-08-08 2017-08-08 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
CN109390003A CN109390003A (zh) 2019-02-26
CN109390003B true CN109390003B (zh) 2022-12-06

Family

ID=65275088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810564676.1A Active CN109390003B (zh) 2017-08-08 2018-06-04 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10324630B2 (zh)
KR (1) KR20190016191A (zh)
CN (1) CN109390003B (zh)
TW (1) TWI766978B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7214464B2 (ja) * 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
TWI725434B (zh) * 2019-05-24 2021-04-21 慧榮科技股份有限公司 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器
US11397460B2 (en) * 2019-06-20 2022-07-26 Western Digital Technologies, Inc. Intelligent power saving mode for solid state drive (ssd) systems
EP3786804B1 (en) 2019-08-30 2023-04-05 Canon Kabushiki Kaisha Recording apparatus, image capturing apparatus, control method, and storage medium
KR20210036593A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 스토리지 장치
US11036413B1 (en) * 2019-12-17 2021-06-15 Micron Technology, Inc. Memory sub-system temperature regulation
US11762585B2 (en) * 2020-03-23 2023-09-19 Micron Technology, Inc. Operating a memory array based on an indicated temperature

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008848A (ko) * 2000-03-31 2002-01-31 이데이 노부유끼 로봇 장치, 로봇 장치의 행동 제어 방법, 외력 검출 장치및 외력 검출 방법
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
KR20100115583A (ko) * 2009-04-20 2010-10-28 삼성전자주식회사 데이터 저장 시스템
US9244770B2 (en) * 2011-07-06 2016-01-26 International Business Machines Corporation Responding to a maintenance free storage container security threat
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
US9798469B2 (en) * 2014-07-31 2017-10-24 Samsung Electronics Co., Ltd. Storage device and controlling method thereof
KR102251810B1 (ko) 2014-09-30 2021-05-13 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
US20160196062A1 (en) * 2015-01-05 2016-07-07 Kabushiki Kaisha Toshiba Memory system

Also Published As

Publication number Publication date
TW201911025A (zh) 2019-03-16
TWI766978B (zh) 2022-06-11
US10324630B2 (en) 2019-06-18
KR20190016191A (ko) 2019-02-18
US20190050147A1 (en) 2019-02-14
CN109390003A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
CN107491396B (zh) 存储器系统及其操作方法
CN108121665B (zh) 存储器系统及其操作方法
CN109284202B (zh) 控制器及其操作方法
CN109390003B (zh) 存储器系统及其操作方法
CN110058797B (zh) 存储器系统及其操作方法
US20200034299A1 (en) Memory system and method for operating the same
US20180074718A1 (en) Memory system and method for operating the same
US20190107961A1 (en) Memory system and operating method of the same
US11163646B2 (en) Memory system for detecting erased page including memory cells with distorted threshold voltages, and operation method thereof
US20200042242A1 (en) Controller and operation method thereof
CN110457230B (zh) 存储器系统及其操作方法
US10877883B2 (en) Memory system, controller for performing read reclaim operation, and method for operating the controller
CN110032471B (zh) 存储器系统及其操作方法
CN110489271B (zh) 存储器系统及其操作方法
CN110765029B (zh) 控制器及用于操作该控制器的方法
CN107767897B (zh) 存储器系统及其操作方法
CN109656470B (zh) 存储器系统及其操作方法
CN110045914B (zh) 存储器系统及其操作方法
US10768839B2 (en) Memory system and operating method thereof
CN110197695B (zh) 存储器系统及其操作方法
US20190212936A1 (en) Memory system and operating method thereof
US10803960B2 (en) Memory device and operation method thereof
US20180157415A1 (en) Apparatus and method for controlling memory device
US10908992B2 (en) Controller and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant