KR20100115583A - 데이터 저장 시스템 - Google Patents

데이터 저장 시스템 Download PDF

Info

Publication number
KR20100115583A
KR20100115583A KR1020090034223A KR20090034223A KR20100115583A KR 20100115583 A KR20100115583 A KR 20100115583A KR 1020090034223 A KR1020090034223 A KR 1020090034223A KR 20090034223 A KR20090034223 A KR 20090034223A KR 20100115583 A KR20100115583 A KR 20100115583A
Authority
KR
South Korea
Prior art keywords
busy
ready
data
controller
address
Prior art date
Application number
KR1020090034223A
Other languages
English (en)
Inventor
이동진
김택성
김광호
황성식
권혁선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090034223A priority Critical patent/KR20100115583A/ko
Priority to US12/762,625 priority patent/US20100268872A1/en
Publication of KR20100115583A publication Critical patent/KR20100115583A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 제공되는 데이터 저장 시스템은 불 휘발성 메모리들로 구성된 저장 매체와; 그리고 채널을 통해 상기 저장 매체와 연결된 제어기를 포함한다. 상기 제어기는 상기 불 휘발성 메모리들 중 비지 상태에 있는 불 휘발성 메모리들로 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 각각 전송하도록 구성되고, 상기 제어기는 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 비지 상태를 갖는 불 휘발성 메모리들로 각각 전송함으로써 얻어진 시간 동안 백그라운드 동작을 수행한다.

Description

데이터 저장 시스템{DATA STORAGE SYSTEM}
본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 데이터 저장 시스템에 관한 것이다.
최근 기술 개발에 따르면, 사무용 데스크탑 컴퓨터와 이동 환경용 노트북 컴퓨터와 같은 다양항 형태의 개인용 컴퓨터가 개발되고 시장에 출시되고 있다. 일반적으로, 이러한 컴퓨터 시스템들은 메인 메모리와 외부 저장 장치를 포함한다. 외부 저장 장치가 저장 용량의 낮은 단위 가격의 큰 메모리 용량을 갖는 것이 바람직하다.
외부 저장 장치들은 디스크 저장 매체를 이용한 종래의 하드 디스크 드라이브(HDD) 또는 플로피 디스크 드라이브(FDD)일 것이다. 이러한 디스크 저장 장치들은 일반적으로 낮은 가격으로 큰 메모리 용량을 제공하지만, 마크네틱 헤드로 다양한 동작들(예를 들면, 디스크 탐색 동작)을 수행하기 위해 상당히 섬세한 기계적인 기술을 요구한다. 따라서, 디스크 저장 장치들은 물리적인 충격에 쉽게 손상될 수 있고 그러므로 다른 형태의 메모리 장치보다 신뢰성이 낮은 것으로 여겨질 수 있다.
과거에, DRAM 또는 SRAM과 같은 저장 매체로서 반도체 메모리를 사용한 외부 메모리 장치들은 디스크 저장 장치들에 대한 실행가능한 대안을 제공하지 못하고 있다. 비록 반도체-타입 외부 메모리 장치들이 디스크 액세스 시간보다 빠른 처리 속도를 갖고 물리적인 충격에 대해 더 영향을 받더라도, DRAM과 SRAM 기술과 관련된 근본적인 단점은 대용량의 스토리지를 위해서 SRAM과 DRAM 기술의 사용을 막아왔다는 것이다.
일반적으로, SRAM의 메모리 용량 당 가격은 SRAM을 대용량 스토리지 용도로 비용 효과적으로(cost-effective) 사용하기에는 너무 비싸다. 게다가, DRAM 내의 데이터를 보존하기 위해 요구되는 추가적인 전력은 외부 저장 장치의 운용 비용을 증가시키고, DRAM 리프레쉬 동작과 관련된 전력 소모는 감소된 전력 소모가 바람직한 이동 환경에 DRAM을 구현하기 어렵게 만든다.
반면, 플래시 EEPROM과 같은 플래시 메모리로 구현된 외부 반도체 메모리 장치들은 임의의 환경에서 디스크 저장 장치들에 대한 실행 가능한 대안을 제공한다. 플래시 메모리 장치들은 한 번 이상 프로그램되는 불 휘발성 메모리 장치들이다. 게다가, 플래시 메모리 장치들은 쉽게 구현될 수 있는 간단한 구조를 갖는다. 플래시 메모리 장치들이 일반적으로 적은 전력을 소모하고, 콤팩트하고, 가볍고, 그리고 물리적인 충격에 덜 손상되기 때문에, 플래시 메모리 장치들은 플래시 메모리 장치와 관련된 트레이드-오프(trade-offs)에도 불구하고 종종 이동 환경에 적합하다.
본 발명의 목적은 시스템 성능을 향상시킬 수 있는 데이터 저장 시스템을 제공하는 것이다.
본 발명의 다른 목적은 제어기의 자유도를 향상시킬 수 있는 데이터 저장 시스템을 제공하는 것이다.
예시적인 실시예들의 일 특징은 불 휘발성 메모리들로 구성된 저장 매체와; 그리고 채널을 통해 상기 저장 매체와 연결된 제어기를 포함하며, 상기 제어기는 상기 불 휘발성 메모리들 중 비지 상태에 있는 불 휘발성 메모리들로 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 각각 전송하도록 구성되고, 상기 제어기는 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 비지 상태를 갖는 불 휘발성 메모리들로 각각 전송함으로써 얻어진 시간 동안 임의의 동작을 수행하는 데이터 저장 시스템을 제공하는 것이다.
예시적인 실시예에 있어서, 상기 다음에 수행될 동작은 프로그램 동작, 소거 동작, 그리고 읽기 동작 중 하나를 포함한다.
예시적인 실시예에 있어서, 상기 임의의 동작은 가비지 컬렉션, 머지 동작, 그리고 맵 데이터 백업 동작을 포함한다.
예시적인 실시예에 있어서, 상기 불 휘발성 메모리들 각각은 비지 상태 동안 상기 제어기에서 제공되는 명령, 어드레스, 그리고 데이터 모두 또는 일부를 래치하도록 구성된다.
예시적인 실시예에 있어서, 상기 불 휘발성 메모리들 각각은 레디/비지 제어 신호를 발생하도록 구성된 레디/비지 제어 유니트와; 상기 레디/비지 제어 신호에 응답하여 동작하며, 상기 제어기에서 제공되는 어드레스 및 명령을 래치하도록 구성된 명령 및 어드레스 레지스터 블록과; 그리고 상기 레디/비지 제어 신호에 응답하여 동작하며, 상기 명령 및 어드레스 레지스터 블록에 래치된 명령에 대응하는 동작을 제어하도록 구성된 프로그램/읽기/소거 제어 유니트를 포함한다.
예시적인 실시예에 있어서, 상기 명령 및 어드레스 레지스터 블록은 상기 레디/비지 제어 신호의 레디 상태 및 비지 상태에서 각각 상기 제어기에서 제공되는 어드레스 및 명령을 래치하며, 상기 레디/비지 제어 신호의 비지 상태 동안 입력된 어드레스 및 명령은 상기 레디/비지 제어 신호가 상기 레디 상태로 다시 설정된 후 어드레스 디코더 및 상기 프로그램/읽기/소거 제어 유니트로 전송된다.
예시적인 실시예에 있어서, 상기 불 휘발성 메모리들 각각은 상기 프로그램/읽기/소거 제어 유니트의 제어에 응답하여 동작하며, 메모리 셀 어레이로부터 데이터를 읽도록 그리고 상기 메모리 셀 어레이에 데이터를 프로그램하도록 구성되는 페이지 버퍼 블록을 더 포함한다.
예시적인 실시예에 있어서, 상기 페이지 버퍼 블록은 상기 프로그램/읽기/소거 제어 유니트의 제어에 응답하여 동작하는 스위치와; 대응하는 불 휘발성 메모리의 레디 상태 동안 상기 스위치를 통해 입력되는 데이터를 임시 저장하도록 구성된 페이지 레지스터와; 그리고 상기 대응하는 불 휘발성 메모리의 비지 상태 동안 상기 스위치를 통해 입력되는 데이터를 임시 저장하도록 구성된 버퍼 레지스터를 포함한다.
예시적인 실시예에 있어서, 상기 대응하는 불 휘발성 메모리가 비지 상태에서 레디 상태로 설정될 때, 상기 프로그램/읽기/소거 제어 유니트는 상기 버퍼 레지스터에 저장된 데이터가 상기 페이지 레지스터로 전송되도록 상기 스위치를 제어한다.
예시적인 실시예에 있어서, 상기 데이터 저장 시스템은 반도체 디스크 및 메모리 카드 중 어느 하나이다.
예시적인 실시예들에 의하면, 데이터 저장 시스템의 속도를 향상시킬 수 있고, 제어기의 자유도를 높이는 것이 가능하다.
이하, 본 발명의 예시적인 실시예들이 참조 도면들에 의거하여 상세히 설명될 것이다.
도 1은 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템은 불 휘발성 메모리들을 저장 매체로서 사용하며, 반도체 디스크/드라이브(Solid State Disk/Drive: SSD), 메모리 카드와 같은 휴대용 저장 장치, 또는 그와 같은 것을 포함할 것이다. 저장 매체로서 사용되는 불 휘발성 메모리들은 플래시 메모리로 구성될 수 있다. 하지만, 데이터 저장 시스템의 저장 매체가 플래시 메모리에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 전하 트랩 플래시 메모리, 가변 저 항 소자를 이용한 가변 저항 메모리, 강유전체 메모리, 그리고 그와 같은 것을 포함하는 불 휘발성 메모리들이 저장 매체로서 사용될 수 있다.
데이터 저장 시스템은 제어기(1000)와 저장 매체(2000)를 포함할 것이다. 제어기(1000)는 하나의 채널 또는 복수의 채널들을 통해 외부(예를 들면, 호스트)와 통신할 것이다. 그러한 채널(들)은 병렬 ATA(PATA), 직렬 ATA(SATA), IDE, USB, SCSI, ESDI, 또는/그리고 IDE 인터페이스와 같은 표준 인터페이스(standardized interface)를 포함할 것이다. 제어기(1000)는 호스트 인터페이스(1100), 플래시 인터페이스(1200), 처리 유니트(1300), 그리고 버퍼 램(1400)을 포함할 것이다. 제어기(1000)의 구성 요소들이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 호스트 인터페이스(1100)는 호스트와의 인터페이스를 제공하고, 플래시 인터페이스(1200)는 저장 매체(2000)와의 인터페이스를 제공할 것이다. 처리 유니트(1300)는 제어기(1000)의 동작을 전반적으로 제어하며, 버퍼 램(1400)은 저장 매체(2000)에 저장될 또는 저장 매체(2000)로부터 읽혀진 데이터를 임시 저장하는 데 사용될 것이다.
저장 매체(2000)는 하나의 채널 또는 복수의 채널들을 통해 제어기(1000)와 연결될 것이다. 각 채널에는 복수의 불 휘발성 메모리들이 전기적으로 연결된다. 여기서, 각 채널에는 동일한 종류의 불 휘발성 메모리들이 연결된다. 단일의 채널에 연결되는 각 불 휘발성 메모리는 단일-레벨 플래시 메모리, 멀티-레벨 플래시 메모리, One_NAND 플래시 메모리(플래시 메모리 코어 및 메모리 제어 로직이 단일의 칩으로 구현된 것), PRAM, MRAM, 또는 그와 같은 것으로 구성될 것이다. 예를 들면, 하나의 채널에는 단일-레벨 플래시 메모리들이 연결되고, 다른 채널에는 멀티-레벨 플래시 메모리들이 연결되며, 또 다른 채널에는 One_NAND 플래시 메모리들이 연결될 수 있다. 또는, 각 채널에는 단일-레벨 플래시 메모리들이 또는 멀티-레벨 플래시 메모리들이 연결될 수 있다. 각 채널에 연결된 멀티-레벨 플래시 메모리들 각각은 셀 당 M-비트 데이터(M은 2 또는 그 보다 큰 정수)를 저장하도록 구성될 것이다. 도 1에는 단지 하나의 채널이 도시되어 있지만, 더 많은 채널들이 데이터 저장 시스템에 제공됨은 잘 이해될 것이다.
제어기(1000)가 채널을 통해 플래시 메모리로 요구되는 동작을 위한 명령, 어드레스, 그리고 데이터를 전송하면, 플래시 메모리는 전송된 명령, 어드레스, 그리고 데이터의 입력후에 플래시 메모리의 비지 상태를 제어기(1000)에 알릴 것이다. 그러한 비지 상태는 잘 알려진 레디/비지 신호(Ready/Busy signal: R/nB)를 통해 표시될 것이다. 본 발명의 예시적인 실시예에 따른 제어기(1000)는 비지 상태의 플래시 메모리로 명령, 어드레스, 그리고/또는 데이터를 전송하며, 비지 상태의 플래시 메모리는 제어기(10000)로부터의 명령, 어드레스, 그리고/또는 데이터를 내부에 저장할 것이다. 비록 채널에 연결된 플래시 메모리들이 비지 상태에 있더라도, 다음에 요구되는 동작을 위한 명령, 어드레스, 그리고/또는 데이터가 제어기(1000)에서 비지 상태의 플래시 메모리로 전송될 것이다. 이는 데이터 저장 시스템의 속도가 향상되고 제어기(1000)의 자유도가 높아짐을 의미한다. 자유도가 높아짐에 따라, 제어기(1000)는 유휴 시간을 확보할 수 있다. 확보된 유휴 시간 동안, 제어기(1000)은 다양한 FTL 기능들(예를 들면, 가비지 콜렉션, 머지 동작, 맵 데이터를 업데이트하는 동작, 맵 데이터를 저장 매체의 특정 영역에 백업하는 동작, 등), 저장 매체로의 액세스를 제외한 다른 외부의 요청, 등을 백그라운드 동작으로 수행할 수 있다.
도 2는 도 1에 도시된 저장 매체를 구성하는 플래시 메모리를 개략적으로 보여주는 블록도이다. 도 1에 도시된 저장 매체를 구성하는 플래시 메모리들 각각은 도 2에 도시된 플래시 메모리와 동일하게 구성될 것이다.
도 2를 참조하면, 메모리 셀 어레이(2100)에는 데이터 정보를 저장하기 위한 메모리 셀들이 행들과 열들로 배열될 것이다. 각 메모리 셀은 1-비트 데이터 또는 M-비트 데이터(M은 2 또는 그 보다 큰 정수)를 저장할 것이다. 메모리 셀들은 2차원 어레이 구조를 갖도록 또는 3차원 어레이 구조를 갖도록 구성될 수 있다. 행 선택 회로(2200)는 명령 및 어드레스 레지스터 블록(2300)으로부터의 어드레스에 따라 행들의 선택 및 구동을 행할 것이다. 명령 및 어드레스 레지스터 블록(2300)은 레디/비지 제어 유니트(2400)에 의해서 생성되는 레디/비지 제어 신호에 응답하여 명령/어드레스를 입력받도록 구성될 것이다. 어드레스와 명령의 구별은, 비록 도면에는 도시되지 않았지만, /CE, /RE, /WE, CLE, ALE, 등과 같은 제어 신호들의 조합에 의해서 행해질 것이다. 그러한 제어 신호들은 명령 및 어드레스 레지스터 블록(2300)과 프로그램/읽기/소거 제어 유니트(2600)에 제공될 것이다.
레디/비지 제어 신호가 플래시 메모리의 레디 상태를 나타낼 때, 명령 및 어드레스 레지스터 블록(2300)은 입출력 회로(2500)를 통해 입력되는 어드레스를 래치한다. 그렇게 입력된 어드레스는 행 선택 회로(2200)로 전송될 것이다. 또한, 레 디/비지 제어 신호가 플래시 메모리의 비지 상태를 나타내더라도, 명령 및 어드레스 레지스터 블록(2300)은 입출력 회로(2500)를 통해 입력되는 어드레스를 래치한다. 이때, 래치된 어드레스는 행 선택 회로(2200)로 전송되지 않는다. 레디/비지 제어 신호가 비지 상태에서 레디 상태로 변화될 때, 래치된 어드레스는 행 선택 회로(2200)로 전송될 것이다. 즉, 명령 및 어드레스 레지스터 블록(2300)은 레디/비지 제어 신호에 따라 어드레스를 입력받는다.
마찬가지로, 레디/비지 제어 신호가 플래시 메모리의 레디 상태를 나타낼 때, 명령 및 어드레스 레지스터 블록(2300)은 입출력 회로(2500)를 통해 입력되는 명령을 래치한다. 그렇게 입력된 명령은 행 선택 회로(2200)로 전송될 것이다. 비록 레디/비지 제어 신호가 플래시 메모리의 비지 상태를 나타내더라도, 명령 및 어드레스 레지스터 블록(2300)은 입출력 회로(2500)를 통해 입력되는 명령을 래치한다. 이때, 래치된 명령은 행 선택 회로(2200)로 전송되지 않는다. 레디/비지 제어 신호가 비지 상태에서 레디 상태로 변화될 때, 래치된 명령은 프로그램/읽기/소거 제어 유니트(2600)로 전송될 것이다. 즉, 명령 및 어드레스 레지스터 블록(2300)은 레디/비지 제어 신호에 따라 명령을 입력받는다.
레디/비지 제어 유니트(2400)는 프로그램/읽기/소거 제어 유니트(2600)의 제어에 응답하여 플래시 메모리의 레디 또는 비지 상태를 나타내는 레디/비지 제어 신호를 발생할 것이다. 레디/비지 제어 신호는 입출력 회로(2500)를 통해 레디/비지 신호로서 도 1의 제어기(1000)에 제공될 것이다. 또한, 레디/비지 제어 신호는 명령 및 어드레스 레지스터 블록(2300)과 제어 유니트(2600)으로 제공될 것이다. 프로그램/읽기/소거 제어 유니트(2600)는 레디/비지 제어 신호가 레디 상태를 나타낼 때 명령 및 어드레스 레지스터 블록(2300)에 래치된 명령을 입력받고, 입력된 명령에 따라 요구되는 동작(예를 들면, 프로그램, 읽기, 또는 소거 동작)을 제어하도록 구성될 것이다. 페이지 버퍼 블록(2700)은 제어 유니트(2600)에 의해서 제어되며, 메모리 셀 어레이(2100)에 프로그램될 데이터 또는 메모리 셀 어레이(2100)로부터 읽혀진 데이터를 임시 저장하도록 구성될 것이다.
이상의 설명으로부터 알 수 있듯이, 비록 플래시 메모리가 비지 상태에 있더라도, 입출력 회로(2500)에 제공되는 어드레스/명령은 레디/비지 상태를 나타내는 레디/비지 제어 신호에 따라 명령 및 어드레스 레지스터 블록(2300)에 의해서 래치된다. 또한, 플래시 메모리가 비지 상태에 있더라도, 입출력 회로(2500)에 제공되는 데이터는 레디/비지 상태를 나타내는 레디/비지 제어 신호에 따라 제어 유니트(2600)의 제어에 따라 페이지 버퍼 회로(2700)에 로드될 것이다. 비지 상태에서 입력된 명령에 대응하는 동작은 레디/비지 제어 신호가 비지 상태에서 레디 상태로 변화될 때 제어 유니트(2600)의 제어하에 행해질 것이다.
도 3은 도 2에 도시된 페이지 버퍼 블록(2700)을 보여주는 블록도이다.
도 3을 참조하면, 페이지 버퍼 블록(2700)은 페이지 레지스터(2710), 버퍼 레지스터(2710), 그리고 스위치(2730)를 포함할 것이다. 페이지 레지스터(2710)는 제어 유니트(2600)의 제어하에 동작 모드에 따라 감지 증폭 회로로서 또는 기입 드라이버 회로로서 동작할 것이다. 메모리 셀 어레이(2100)에 프로그램될 데이터는 스위치(2730)를 통해 또는 직접 페이지 레지스터(2710)에 로드될 것이다. 스위 치(2730)는 제어 유니트(2600)의 제어에 따라 입출력 회로(2500)에서 제공되는 데이터를 버퍼 레지스터(2720)로 전달할 것이다. 스위치(2730)는 제어 유니트(2600)의 제어에 따라 버퍼 레지스터(2720)의 데이터를 페이지 레지스터(2710)로 전달할 것이다. 또는, 스위치(2730)는 제어 유니트(2600)의 제어에 따라 입출력 회로(2500)에서 제공되는 데이터를 페이지 레지스터(2710)로 전달할 것이다.
플래시 메모리가 레디 상태에 있을 때, 입출력 회로(2500)에서 제공되는 데이터는 직접 또는 제어 유니트(2600)의 제어에 따라 스위치(2730)를 통해 페이지 레지스터(2710)로 전달될 것이다. 플래시 메모리가 비지 상태에 있을 때, 스위치(2730)는 제어 유니트(2600)의 제어에 따라 입출력 회로(2500)에서 제공되는 데이터를 버퍼 레지스터(2720)로 전달할 것이다. 레디/비지 제어 신호가 비지 상태를 나타낼 때, 제어 유니트(2600)는 앞서 언급된 제어 신호들(예를 들면, /WE, /RE, /CE, ALE, CLE, 등)의 조합에 응답하여 입출력 회로(2500)의 입력이 데이터임을 판별할 수 있다. 입출력 회로(2500)의 입력이 데이터임이 판별되고 플래시 메모리가 비지 상태에 있을 때, 입출력 회로(2500)에서 제공되는 데이터는 제어 유니트(2600)의 제어에 따라 스위치(2730)를 통해 버퍼 레지스터(2720)로 전달될 것이다. 버퍼 레지스터(2720)에 임시 저장된 데이터는 플래시 메모리의 비지 상태가 종료된 후 제어 로직(2600)의 제어에 따라 스위치(2730)를 통해 페이지 레지스터(2710)로 전송될 것이다.
예시적인 실시예에 있어서, 현재 수행되는 동작(예를 들면, 소거 검증 동작, 프로그램 동작, 읽기 동작, 등)으로 인해 페이지 레지스터(2710)가 사용되는 동안, 버퍼 레지스터(2720)는 다음에 수행될 동작의 데이터를 임시 저장하는 데 사용될 것이다. 이에 반해서, 현재 수행되는 동작(예를 들면, 소거 검증 동작, 프로그램 동작, 읽기 동작, 등)으로 인해 페이지 레지스터(2710)가 사용되지 않는 경우, 다음에 수행될 동작의 데이터는 버퍼 레지스터(2720) 또는 페이지 레지스터(2710)에 저장될 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
저장 매체(200)에 데이터를 프로그램하고자 하는 경우, 먼저, 호스트에서 제어기(1000)로 데이터가 전송될 것이다. 전송된 데이터는 제어기(1000)의 버퍼 램(1400)에 임시 저장될 것이다. 일단 전송된 데이터가 제어기(1000)의 버퍼 램(1400)에 저장되면, 제어기(1000)는 직렬 데이터 입력 명령(101), 어드레스(102), 그리고 데이터(103)을 정해진 타이밍에 따라 채널(CH)을 통해 플래시 메모리로 전송할 것이다. 입력된 명령 및 어드레스는 명령 및 어드레스 레지스터 블록(2300)에 래치되고, 입력된 데이터는 입출력 회로(2500)를 통해 페이지 버퍼 블록(2700)에 로드될 것이다. 제어기(1000)에서 플래시 메모리로 프로그램 명령(104)이 전송되면, 플래시 메모리의 제어 유니트(2600)의 제어에 따라 프로그램 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
일단 플래시 메모리가 비지 상태로 유지되면, 제어기(1000)는 다음에 수행될 동작(예를 들면, 읽기 동작)을 위한 제 1 읽기 명령 및 어드레스를 플래시 메모리로 전송할 것이다. 명령 및 어드레스 레지스터 블록(2300)은 비지 상태를 나타내는 레디/비지 제어 신호에 응답하여 입출력 회로(2500)에 제공되는 제 1 읽기 명령(105) 및 어드레스(106)를 래치할 것이다. 레디/비지 제어 신호가 비지 상태를 갖는 동안, 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송되지 않는다. 프로그램 동작이 완료되면, 레디/비지 제어 신호는 제어 유니트(2600)의 제어에 따라 레디 상태로 설정될 것이다. 레디/비지 제어 신호가 레디 상태로 설정되면, 명령 및 어드레스 레지스터 블록(2300)에 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송될 것이다. 제어기(1000)로부터 제 2 읽기 명령(107)이 입력되면, 제어 유니트(2600)의 제어에 따라 읽기 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
비록 하나의 플래시 메모리에 대한 동작이 설명되었지만, 도 4에서 설명된 동작은 앞서 설명된 것과 동일한 방식으로 채널(CH)에 연결된 복수의 플래시 메모리들에서 각각 행해질 것이다. 플래시 메모리들이 비지 상태에 있더라도 다음에 수행될 동작을 위한 명령/어드레스/데이터를 플래시 메모리로 전송함으로써 데이터 저장 시스템의 속도를 향상시키고 제어기(1000)의 자유도를 높이는 것이 가능하다. 제어기(1000)의 자유도가 높아짐에 따라 데이터 저장 시스템의 성능이 향상될 수 있다. 예를 들면, 자유도가 높아짐에 따라, 제어기(1000)는 유휴 시간을 확보할 수 있다. 확보된 유휴 시간 동안, 제어기(1000)의 다양한 FTL 기능들(예를 들면, 가비지 콜렉션, 머지 동작, 맵 데이터를 업데이트하는 동작, 맵 데이터를 저장 매체의 특정 영역에 백업하는 동작, 등), 저장 매체로의 액세스를 제외한 다른 외부의 요청, 등을 수행할 수 있다.
도 4에는 읽기 명령(107)이 프로그램 비지 구간이 종료된 후 입력된 것으로 도시되어 있다. 하지만, 읽기 명령(107)이 프로그램 비지 구간 내에 제공될 수 있다. 또한, 읽기 비지 구간 동안, 도 4에는 제어기(1000)로부터 명령/어드레스/데이터가 입력되지 않는 것으로 도시되어 있다. 하지만, 읽기 비지 구간 동안 제어기(1000)로부터 다음에 수행될 동작을 위한 명령/어드레스/데이터가 입력될 수 있음은 앞서의 설명으로부터 잘 이해될 것이다.
도 5는 본 발명의 다른 실시예에 따른 데이터 저장 시스템의 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
저장 매체(200)에 대한 읽기 동작이 요구되는 경우, 제어기(1000)는 호스트의 요청에 응답하여 제 1 읽기 명령(201), 어드레스(202), 그리고 제 2 읽기 명령(203)을 정해진 타이밍에 따라 채널(CH)을 통해 플래시 메모리로 전송할 것이다. 입력된 어드레스 및 명령은 명령 및 어드레스 레지스터 블록(2300)에 래치될 것이다. 제어기(1000)에서 플래시 메모리로 제 2 읽기 명령(203)이 전송되면, 플래시 메모리의 제어 유니트(2600)의 제어에 따라 읽기 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
일단 플래시 메모리가 비지 상태로 유지되면, 제어기(1000)는 다음에 수행될 동작(예를 들면, 프로그램 동작)을 위한 명령 및 어드레스를 플래시 메모리로 전송할 것이다. 명령 및 어드레스 레지스터 블록(2300)은 비지 상태를 나타내는 레디/비지 제어 신호에 응답하여 입출력 회로(2500)에 제공되는 직렬 데이터 입력 명령(204) 및 어드레스(205)를 래치할 것이다. 레디/비지 제어 신호가 비지 상태를 갖는 동안, 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송되지 않는다. 읽기 동작이 완료되면, 레디/비지 제어 신호는 제어 유니트(2600)의 제어에 따라 레디 상태로 설정될 것이다. 레디/비지 제어 신호가 레디 상태로 설정되면, 명령 및 어드레스 레지스터 블록(2300)에 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송될 것이다. 페이지 버퍼 블록(2700)에 의해서 읽혀진 데이터는 입출력 회로(2500)를 통해 제어기(1000)로 전송될 것이다. 이후, 제어기(1000)에서 플래시 메모리로 데이터가 전송되며, 전송된 데이터는 입출력 회로(2500)를 통해 페이지 버퍼 블록(2700)에 로드될 것이다. 그 다음에, 제어기(1000)로부터 프로그램 명령(208)이 입력되면, 제어 유니트(2600)의 제어에 따라 프로그램 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제 어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
프로그램 비지 구간 동안, 도 5에는 제어기(1000)로부터 명령/어드레스/데이터가 입력되지 않는 것으로 도시되어 있다. 하지만, 프로그램 비지 구간 동안 제어기(1000)로부터 다음에 수행될 동작을 위한 명령/어드레스/데이터가 입력될 수 있음은 앞서의 설명으로부터 잘 이해될 것이다.
앞서 설명된 바와 같이, 플래시 메모리들이 비지 상태에 있더라도 다음에 수행될 동작을 위한 명령/어드레스/데이터를 플래시 메모리로 전송함으로써 데이터 저장 시스템의 속도를 향상시키고 제어기(1000)의 자유도를 높이는 것이 가능하다. 제어기(1000)의 자유도가 높아짐에 따라 데이터 저장 시스템의 성능이 향상될 수 있다. 예를 들면, 자유도가 높아짐에 따라, 제어기(1000)는 유휴 시간을 확보할 수 있다. 확보된 유휴 시간 동안, 제어기(1000)는 다양한 FTL 기능들(예를 들면, 가비지 콜렉션, 머지 동작, 맵 데이터를 업데이트하는 동작, 맵 데이터를 저장 매체의 특정 영역에 백업하는 동작, 등), 저장 매체로의 액세스를 제외한 다른 외부의 요청, 등을 수행할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 데이터 저장 시스템의 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
저장 매체(200)에 대한 소거 동작이 요구되는 경우, 제어기(1000)는 호스트의 요청에 응답하여 블록 소거 셋업 명령(301), 어드레스(302), 그리고 소거 명 령(303)을 정해진 타이밍에 따라 채널(CH)을 통해 플래시 메모리로 전송할 것이다. 입력된 어드레스 및 명령은 명령 및 어드레스 레지스터 블록(2300)에 래치될 것이다. 제어기(1000)에서 플래시 메모리로 소거 명령(303)이 전송되면, 플래시 메모리의 제어 유니트(2600)의 제어에 따라 소거 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
일단 플래시 메모리가 비지 상태로 유지되면, 제어기(1000)는 다음에 수행될 동작(예를 들면, 프로그램 동작)을 위한 명령, 어드레스, 그리고 데이터를 플래시 메모리로 전송할 것이다. 명령 및 어드레스 레지스터 블록(2300)은 비지 상태를 나타내는 레디/비지 제어 신호에 응답하여 입출력 회로(2500)에 제공되는 직렬 데이터 입력 명령(304) 및 어드레스(305)를 래치할 것이다. 레디/비지 제어 신호가 비지 상태를 갖는 동안, 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송되지 않는다. 레디/비지 제어 신호가 비지 상태를 갖는 동안 입력된 데이터는 제어 유니트(2600)의 제어에 따라 스위치(2730)를 통해 버퍼 레지스터(2720)에 로드될 것이다. 소거 동작이 소거 검증 동작을 요구하지 않는 경우, 레디/비지 제어 신호가 비지 상태를 갖는 동안 입력된 데이터는 제어 유니트(2600)의 제어에 따라 스위치(2730)를 통해 페이지 레지스터(2710)에 로드될 수도 있다.
소거 동작이 완료되면, 레디/비지 제어 신호는 제어 유니트(2600)의 제어에 따라 레디 상태로 설정될 것이다. 레디/비지 제어 신호가 레디 상태로 설정되면, 명령 및 어드레스 레지스터 블록(2300)에 래치된 명령 및 어드레스는 제어 유니트(2600)와 행 선택 회로(2200)로 전송될 것이다. 제어기(1000)는 레디/비지 신호의 레디 상태에 응답하여 프로그램 명령(307)을 플래시 메모리로 출력할 것이다. 프로그램 명령(307)이 플래시 메모리에 입력되면, 제어 유니트(2600)의 제어에 따라 프로그램 동작이 수행될 것이다. 이때, 플래시 메모리의 제어 유니트(2600)는 비지 상태를 나타내는 레디/비지 제어 신호를 발생하도록 레디/비지 제어 유니트(2400)를 제어할 것이다. 그렇게 생성된 제어 신호는 레디/비지 신호로서 제어기(1000)로 전송될 것이다.
프로그램 비지 구간 동안, 도 5에는 제어기(1000)로부터 명령/어드레스/데이터가 입력되지 않는 것으로 도시되어 있다. 하지만, 프로그램 비지 구간 동안 제어기(1000)로부터 다음에 수행될 동작을 위한 명령/어드레스/데이터가 입력될 수 있음은 앞서의 설명으로부터 잘 이해될 것이다.
앞서 설명된 바와 같이, 플래시 메모리들이 비지 상태에 있더라도 다음에 수행될 동작을 위한 명령/어드레스/데이터를 플래시 메모리로 전송함으로써 데이터 저장 시스템의 속도를 향상시키고 제어기(1000)의 자유도를 높이는 것이 가능하다. 제어기(1000)의 자유도가 높아짐에 따라 데이터 저장 시스템의 성능이 향상될 수 있다. 예를 들면, 자유도가 높아짐에 따라, 제어기(1000)는 유휴 시간을 확보할 수 있다. 확보된 유휴 시간 동안, 제어기(1000)는 다양한 FTL 기능들(예를 들면, 가비지 콜렉션, 머지 동작, 맵 데이터를 업데이트하는 동작, 맵 데이터를 저장 매체의 특정 영역에 백업하는 동작, 등), 저장 매체로의 액세스를 제외한 다른 외부의 요 청, 등을 수행할 수 있다.
플래시 메모리의 비지 구간 동안 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부가 제어기(1000)에서 플래시 메모리로 전송될 것이다. 이는 비지 구간 동안 플래시 메모리로 제공되는 정보가 도 4 내지 도 6에 도시된 예들에 국한되지 않음을 의미한다.
도 7은 예시적인 실시예에 따른 데이터 저장 시스템을 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
본 발명에 따른 컴퓨팅 시스템은 버스(3401)에 전기적으로 연결된 마이크로프로세서(3410), 사용자 인터페이스(3420), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(3430), 제어기(3440), 그리고 저장 매체(3450)를 포함한다. 제어기(3440)과 저장 매체(3450)는 도 1에 도시된 것과 실질적으로 동일하게 구성될 것이다. 저장 매체(3450)에는 마이크로프로세서(3410)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 제어기(3440)를 통해 저장될 것이다. 본 발명에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(3460)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 1에 도시된 저장 매체 그리고/또는 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 저장 매체 그리고/또는 제어기는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템을 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 저장 매체를 구성하는 플래시 메모리를 개략적으로 보여주는 블록도이다.
도 3은 도 2에 도시된 페이지 버퍼 블록을 보여주는 블록도이다.
도 4 내지 도 6은 본 발명의 실시예들에 따른 데이터 저장 시스템의 동작을 설명하기 위한 타이밍도들이다.
도 7은 예시적인 실시예에 따른 데이터 저장 시스템을 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.

Claims (10)

  1. 불 휘발성 메모리들로 구성된 저장 매체와; 그리고
    채널을 통해 상기 저장 매체와 연결된 제어기를 포함하며,
    상기 제어기는 상기 불 휘발성 메모리들 중 비지 상태에 있는 불 휘발성 메모리들로 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 각각 전송하도록 구성되고, 상기 제어기는 다음에 수행될 동작을 위한 명령, 어드레스, 그리고 데이터 모두 또는 일부를 비지 상태를 갖는 불 휘발성 메모리들로 각각 전송함으로써 얻어진 시간 동안 임의의 동작을 수행하는 데이터 저장 시스템.
  2. 제 1 항에 있어서,
    상기 다음에 수행될 동작은 프로그램 동작, 소거 동작, 그리고 읽기 동작 중 하나를 포함하는 데이터 저장 시스템.
  3. 제 1 항에 있어서,
    상기 임의의 동작은 가비지 컬렉션, 머지 동작, 그리고 맵 데이터 업데이트/백업 동작을 포함하는 데이터 저장 시스템.
  4. 제 1 항에 있어서,
    상기 불 휘발성 메모리들 각각은 비지 상태 동안 상기 제어기에서 제공되는 명령, 어드레스, 그리고 데이터 모두 또는 일부를 래치하도록 구성되는 데이터 저장 시스템.
  5. 제 4 항에 있어서,
    상기 불 휘발성 메모리들 각각은
    레디/비지 제어 신호를 발생하도록 구성된 레디/비지 제어 유니트와;
    상기 레디/비지 제어 신호에 응답하여 동작하며, 상기 제어기에서 제공되는 어드레스 및 명령을 래치하도록 구성된 명령 및 어드레스 레지스터 블록과; 그리고
    상기 레디/비지 제어 신호에 응답하여 동작하며, 상기 명령 및 어드레스 레지스터 블록에 래치된 명령에 대응하는 동작을 제어하도록 구성된 프로그램/읽기/소거 제어 유니트를 포함하는 데이터 저장 시스템.
  6. 제 5 항에 있어서,
    상기 명령 및 어드레스 레지스터 블록은 상기 레디/비지 제어 신호의 레디 상태 및 비지 상태에서 각각 상기 제어기에서 제공되는 어드레스 및 명령을 래치하며, 상기 레디/비지 제어 신호의 비지 상태 동안 입력된 어드레스 및 명령은 상기 레디/비지 제어 신호가 상기 레디 상태로 다시 설정된 후 어드레스 디코더 및 상기 프로그램/읽기/소거 제어 유니트로 전송되는 데이터 저장 시스템.
  7. 제 5 항에 있어서,
    상기 불 휘발성 메모리들 각각은 상기 프로그램/읽기/소거 제어 유니트의 제어에 응답하여 동작하며, 메모리 셀 어레이로부터 데이터를 읽도록 그리고 상기 메모리 셀 어레이에 데이터를 프로그램하도록 구성되는 페이지 버퍼 블록을 더 포함하는 데이터 저장 시스템.
  8. 제 7 항에 있어서,
    상기 페이지 버퍼 블록은
    상기 프로그램/읽기/소거 제어 유니트의 제어에 응답하여 동작하는 스위치와;
    대응하는 불 휘발성 메모리의 레디 상태 동안 상기 스위치를 통해 입력되는 데이터를 임시 저장하도록 구성된 페이지 레지스터와; 그리고
    상기 대응하는 불 휘발성 메모리의 비지 상태 동안 상기 스위치를 통해 입력되는 데이터를 임시 저장하도록 구성된 버퍼 레지스터를 포함하는 데이터 저장 시스템.
  9. 제 8 항에 있어서,
    상기 대응하는 불 휘발성 메모리가 비지 상태에서 레디 상태로 설정될 때, 상기 프로그램/읽기/소거 제어 유니트는 상기 버퍼 레지스터에 저장된 데이터가 상기 페이지 레지스터로 전송되도록 상기 스위치를 제어하는 데이터 저장 시스템.
  10. 제 1 항에 있어서,
    상기 데이터 저장 시스템은 반도체 디스크 및 메모리 카드 중 어느 하나인 데이터 저장 시스템.
KR1020090034223A 2009-04-20 2009-04-20 데이터 저장 시스템 KR20100115583A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090034223A KR20100115583A (ko) 2009-04-20 2009-04-20 데이터 저장 시스템
US12/762,625 US20100268872A1 (en) 2009-04-20 2010-04-19 Data storage system comprising memory controller and nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090034223A KR20100115583A (ko) 2009-04-20 2009-04-20 데이터 저장 시스템

Publications (1)

Publication Number Publication Date
KR20100115583A true KR20100115583A (ko) 2010-10-28

Family

ID=42981847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034223A KR20100115583A (ko) 2009-04-20 2009-04-20 데이터 저장 시스템

Country Status (2)

Country Link
US (1) US20100268872A1 (ko)
KR (1) KR20100115583A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389804B2 (en) 2012-09-14 2016-07-12 Samsung Electronics Co., Ltd. Host, system, and methods for transmitting commands to non-volatile memory card

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101988260B1 (ko) 2012-09-14 2019-06-12 삼성전자주식회사 임베디드 멀티미디어 카드, 및 이의 동작 방법
US20150186257A1 (en) * 2013-12-26 2015-07-02 Anand S. Ramalingam Managing a transfer buffer for a non-volatile memory
KR102339779B1 (ko) * 2015-04-06 2021-12-15 삼성전자주식회사 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 상기 시스템의 작동 방법
KR20190016191A (ko) * 2017-08-08 2019-02-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10642488B2 (en) 2017-10-23 2020-05-05 Micron Technology, Inc. Namespace size adjustment in non-volatile memory devices
US10503404B2 (en) 2017-10-23 2019-12-10 Micron Technology, Inc. Namespace management in non-volatile memory devices
US10437476B2 (en) 2017-10-23 2019-10-08 Micron Technology, Inc. Namespaces allocation in non-volatile memory devices
US10915440B2 (en) 2017-11-16 2021-02-09 Micron Technology, Inc. Namespace mapping optimization in non-volatile memory devices
US10223254B1 (en) 2017-11-16 2019-03-05 Micron Technology, Inc. Namespace change propagation in non-volatile memory devices
US11580034B2 (en) 2017-11-16 2023-02-14 Micron Technology, Inc. Namespace encryption in non-volatile memory devices
US10678703B2 (en) * 2017-11-16 2020-06-09 Micron Technology, Inc. Namespace mapping structual adjustment in non-volatile memory devices
KR20190093361A (ko) * 2018-02-01 2019-08-09 에스케이하이닉스 주식회사 호스트 및 메모리 컨트롤러를 포함하는 전자 시스템 및 이의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
JP4136359B2 (ja) * 2001-11-15 2008-08-20 株式会社ルネサステクノロジ マイクロコンピュータ
JP2003233993A (ja) * 2002-02-08 2003-08-22 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の書き換え方法
US6871257B2 (en) * 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
US6721820B2 (en) * 2002-05-15 2004-04-13 M-Systems Flash Disk Pioneers Ltd. Method for improving performance of a flash-based storage system using specialized flash controllers
KR100442091B1 (ko) * 2002-07-09 2004-07-27 삼성전자주식회사 내장된 각 칩들의 성능을 충분히 동작시킬 수 있는 멀티 칩
KR100669342B1 (ko) * 2004-12-21 2007-01-16 삼성전자주식회사 낸드 플래시 메모리 장치의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389804B2 (en) 2012-09-14 2016-07-12 Samsung Electronics Co., Ltd. Host, system, and methods for transmitting commands to non-volatile memory card
US10108373B2 (en) 2012-09-14 2018-10-23 Samsung Electronics Co., Ltd. Host, system, and methods for transmitting commands to non-volatile memory card

Also Published As

Publication number Publication date
US20100268872A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
KR20100115583A (ko) 데이터 저장 시스템
KR101702392B1 (ko) 반도체 저장 장치 및 상기 반도체 저장 장치의 성능 조절 방법
KR102025263B1 (ko) 메모리 시스템 및 그것의 읽기 교정 방법
US10133483B2 (en) Memory system and method for differential thermal throttling
US9672091B2 (en) Storage device and debugging method thereof
KR101371516B1 (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
US10296233B2 (en) Method of managing message transmission flow and storage device using the method
KR20190142416A (ko) 버퍼 상에서 메모리 동작을 제어하기 위한 장치 및 방법
US20210072922A1 (en) Storage device and operating method thereof
JP2021125248A (ja) コントローラ、コントローラの動作方法及びそれを含む保存装置
KR102135702B1 (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN110489056A (zh) 控制器以及包括该控制器的存储器系统
US10102162B2 (en) Method and apparatus for processing adaptive interrupt, host employing the same, I/O device and system
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10379781B2 (en) Storage system and method for improved command flow
KR102527961B1 (ko) 불휘발성 메모리 시스템 및 그것의 프로그램 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR101861647B1 (ko) 메모리 시스템 및 그 리프레시 제어 방법
US12019550B2 (en) Concurrent page cache resource access in a multi-plane memory device
CN118284887A (zh) 基于存储器设备的加速的深度学习系统
CN109542336B (zh) 存储设备及其操作方法
US11487449B2 (en) Data storage device and method for enabling higher lane utilization in run time via device hints on workload patterns
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20230384971A1 (en) Data Storage Device and Method for Device-Initiated Hibernation
US20230342070A1 (en) Configurable Arithmetic HW Accelerator

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid