CN103035282B - 存储器储存装置、存储器控制器与温度管理方法 - Google Patents

Abstract

一种存储器储存装置、存储器控制器与温度管理方法，温度管理方法适于具有可复写式非易失性存储器模组以及用以控制可复写式非易失性存储器模组的存储器控制器的存储器储存装置。所提的温度管理方法包括：检测并判断存储器储存装置的热点温度是否高于一预设温度；以及，若是，则致使存储器控制器执行一降温程序，藉以降低存储器储存装置的热点温度。如此一来，即可趋缓(可复写式非易失性)存储器储存装置积热的问题，进而趋缓(可复写式非易失性)存储器储存装置的数据流失与老化的问题。

Description

存储器储存装置、存储器控制器与温度管理方法

技术领域

本发明涉及一种用于存储器储存装置的热点温度管理方法以及实作此方法的存储器控制器与存储器储存装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，促使消费者对储存媒体的需求也急遽增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、低耗电、体积小、无机械结构且读写速度快等多项特性，最适合用在可携式电子产品，例如手机、个人数字助理与笔记本式计算机等。

另外，由于可复写式非易失性存储器(例如以可复写式非易失性存储器作为储存媒体的随身碟)积小容量大，所以已广泛用于个人重要数据的储存。因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。然而，由于现今可复写式非易失性存储器储存装置的体积越来越小，故而使得可复写式非易失性存储器储存装置的积热问题越来越严重。若没有做好散热以控制可复写式非易失性存储器储存装置整体温度的话，则可复写式非易失性存储器储存装置容易因所堆积的热而造成数据流失，甚至也比较快老化。

发明内容

本发明提供一种温度管理方法、存储器控制器与存储器储存装置，其得以解决现有技术所述及的问题。

本发明一示范性实施例提供一种温度管理方法，其适于具有可复写式非易失性存储器模组以及用以控制可复写式非易失性存储器模组的存储器控制器的存储器储存装置。所提的温度管理方法包括：检测并判断存储器储存装置的热点温度是否高于一预设温度；以及，若是，则致使存储器控制器执行一降温程序，藉以降低存储器储存装置的热点温度。

本发明另一示范性实施例提供一种存储器控制器，用以控制可复写式非易失性存储器模组，且其包括：主机接口、存储器接口，以及存储器管理电路。主机接口用以耦接至主机系统。存储器接口用以耦接至可复写式非易失性存储器模组。存储器管理电路耦接至主机接口与存储器接口，用以于存储器储存装置的热点温度高于一预设温度时，执行一降温程序以降低存储器储存装置的热点温度。

于本发明的一示范性实施例中，所提的存储器控制器还包括：缓冲存储器，其耦接存储器管理电路，且用以暂存来自于主机系统的数据，或暂存来自于可复写式非易失性存储器模组的数据。

于本发明的一示范性实施例中，缓冲存储器可以为动态随机存取存储器。

本发明再一示范性实施例提供一种存储器储存装置，其包括：连接器、可复写式非易失性存储器模组、温度传感器，以及存储器控制器。连接器用以耦接至主机系统。温度传感器用以检测存储器储存装置的热点温度。存储器控制器耦接至连接器、可复写式非易失性存储器模组与温度传感器，用以于存储器储存装置的热点温度高于一预设温度时，执行一降温程序以降低存储器储存装置的热点温度。

于上述本发明的一示范性实施例中，可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片。基此，所执行的降温程序至少包括以下其中之一：

1、降低存储器控制器内部的工作频率；

2、降低对可复写式非易失性存储器模组进行存取的工作频率；

3、减少同时对所有可复写式非易失性存储器芯片进行存取的总数目；

4、减少所有可复写式非易失性存储器芯片同时处于忙碌状态的总数目；

5、增加对可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间；

6、停止对可复写式非易失性存储器模组下达快取编程(cacheprogram)控制命令与快取读取(cacheread)控制命令；以及

7、致使缓冲存储器于所有可复写式非易失性存储器芯片皆处于忙碌(busy)状态时进入自我更新模式(self-refreshmode)，其中忙碌状态代表可复写式非易失性存储器芯片正在动作中。

在本发明的一示范性实施例中，降低存储器控制器内部的工作频率的实行手段可以为：降低存储器控制器内部的工作频率至第一频率，且若存储器储存装置的热点温度在存储器控制器内部的工作频率降至第一频率于一预定时间后仍未降低的话，则致使存储器控制器内部的工作频率从第一频率再降至一较低的第二频率；反之，则致使存储器控制器内部的工作频率从第一频率恢复至一较高的原始频率。

在本发明的一示范性实施例中，降低对可复写式非易失性存储器模组进行存取的工作频率的实行手段可以为：降低对可复写式非易失性存储器模组进行存取的工作频率(亦即存取频率)至第一频率，且若存储器储存装置的热点温度在存取频率降至第一频率于一预定时间后仍未降低的话，则致使存取频率从第一频率再降至一较低的第二频率；反之，则致使存取频率从第一频率恢复至一较高的原始频率。

在本发明的一示范性实施例中，减少同时对所有可复写式非易失性存储器芯片进行存取的总数目的实行手段可以为：减少同时对所有可复写式非易失性存储器芯片进行存取的总数目(亦即同一时间存取芯片的总数)至第一数目，且若存储器储存装置的热点温度在同一时间存取芯片的总数减少至第一数目于一预定时间后仍未降低的话，则致使同一时间存取芯片的总数从第一数目再减少至一较少的第二数目；反之，则致使同一时间存取芯片的总数从第一数目恢复至一较多的原始数目或其他较多的数目。

在本发明的一示范性实施例中，减少所有可复写式非易失性存储器芯片同时处于忙碌状态的总数目的实行手段可以为：减少所有可复写式非易失性存储器芯片同时处于忙碌状态的总数目(亦即同一时间处于忙碌状态的芯片的总数)至第一数目，且若存储器储存装置的热点温度在同一时间处于忙碌状态的芯片的总数减少至第一数目于一预定时间后仍未降低的话，则致使同一时间处于忙碌状态的芯片的总数从第一数目再减少至一较少的第二数目；反之，则致使同一时间处于忙碌状态的芯片的总数从第一数目恢复至一较多的原始数目或其他较多的数目。

基于上述，本发明能够在存储器储存装置的热点温度达到一预设温度时执行多种/单一的降温程序/机制，由此即可趋缓(可复写式非易失性)存储器储存装置积热的问题。

应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。

附图说明

下面的附图是本发明的说明书的一部分，显示了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。

图1A是根据本发明一示范性实施例所显示的使用存储器储存装置的主机系统的示意图。

图1B是根据本发明一示范性实施例所显示的计算机、输入/输出装置与存储器储存装置的示意图。

图1C是根据本发明另一范例实施例所显示的主机系统与存储器储存装置的示意图。

图2是显示图1A所示的存储器储存装置的方框图。

图3是根据本发明一示范性实施例所显示的存储器控制器的概要方框图。

图4是根据本发明一示范性实施例所显示的适于具有可复写式非易失性存储器模组的存储器储存装置的温度管理方法流程图。

附图标记：

100：存储器储存装置

1000：主机系统

1100：计算机

1102：微处理器

1104：随机存取存储器

1106：输入/输出装置

1108：系统总线

1110：数据传输接口

1202：鼠标

1204：键盘

1206：显示器

1208：打印机

1212：随身碟

1214：记忆卡

1216：固态硬盘

1310：数码相机

1312：SD卡

1314：MMC卡

1316：记忆棒

1318：CF卡

1320：嵌入式储存装置

202：连接器

204：存储器控制器

206：可复写式非易失性存储器模组

208：温度传感器

2041：主机接口

2043：存储器管理电路

2045：存储器接口

2047：缓冲存储器

3002：错误检查与校正电路

3004：电源管理电路

Die-1～Die-N：可复写式非易失性存储器芯片

S401、S403：温度管理的步骤

具体实施方式

现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件代表相同或类似部分。

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模组(rewritablenon-volatilememorymodule)与存储器控制器(memorycontroller，亦称，存储器控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或者从存储器储存装置中读取数据。

图1A是根据本发明一示范性实施例所显示的使用存储器储存装置的主机系统的示意图。

主机系统1000包括计算机1100与输入/输出(Input/Output，I/O)装置1106。计算机1100包括微处理器(microprocessor)1102、随机存取存储器(RandomAccessMemory，RAM)1104、系统总线(systembus)1108，以及数据传输接口(datatransmissioninterface)1110。输入/输出(I/O)装置1106可以包括如图1B所示的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

于本示范性实施例中，存储器储存装置100可以通过数据传输接口1110与主机系统1000的其他元件/部件耦接。藉由微处理器1102、随机存取存储器1104以及输入/输出装置1106的运作，主机系统1000可将数据写入至存储器储存装置100，或从存储器储存装置100中读取数据。其中，存储器储存装置100可以是如图1B所示的记忆卡1214、随身碟1212、或固态硬盘(SolidStateDrive，SSD)1216。

一般而言，主机系统1000为可储存数据的任意系统。虽然在本示范性实施例的主机系统1000是以计算机系统为例来进行说明。然而，在本发明另一示范性实施例中，主机系统1000亦可以是手机、数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，如图1C所示，假设主机系统为数码相机1310的话，则存储器储存装置100可以为其所使用的安全数码(SecureDigital，SD)卡1312、多媒体记忆(MultimediaCard，MMC)卡1314、记忆棒(MemoryStick)1316、小型闪速(CompactFlash，CF)卡1318或嵌入式储存装置1320。其中，嵌入式储存装置1320包括嵌入式多媒体卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统的基板上。

图2是显示图1A所示的存储器储存装置100的方框图。请参照图2，存储器储存装置100包括连接器(connector)202、存储器控制器204(memorycontroller)、可复写式非易失性存储器模组(rewritablenon-volatilememorymodule)206，以及温度传感器(thermalsensor)208。

连接器202耦接至存储器控制器204，并且用以耦接主机系统1000。于本示范性实施例中，连接器202所支持的传输接口种类可以为串行高级技术附件(SerialAdvancedTechnologyAttachment，SATA)接口。然而，在其他示范性实施例中，连接器202的传输接口种类也可以是通用串行总线(UniversalSerialBus，USB)接口、多媒体储存卡(MultimediaCard，MMC)接口、平行高级技术附件(ParallelAdvancedTechnologyAttachment，PATA)接口、电气和电子工程师协会(InstituteofElectricalandElectronicEngineers，IEEE)1394接口、高速周边零件连接接口(PeripheralComponentInterconnectExpress，PCIExpress)接口、安全数码(SecureDigital，SD)接口、记忆棒(MemoryStick，MS)接口、小型闪速(CompactFlash，CF)接口，或整合驱动电子(IntegratedDriveElectronics，IDE)接口等任何适用的接口，在此并不加以限制。

存储器控制器204会执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并根据主机系统1000的主机指令在可复写式非易失性存储器模组206中进行数据的写入、读取与抹除等运作。其中，存储器控制器204还特别用以根据本示范性实施例的温度管理方法而能在存储器储存装置100的热点温度(hot-spottemperature)达到一预设温度时执行多种降温的机制，由此趋缓(可复写式非易失性)存储器储存装置100积热的问题。本示范性实施例的温度管理方法将于后配合附图再作说明。

可复写式非易失性存储器模组206耦接至存储器控制器204，且具有多颗可复写式非易失性存储器芯片(rewritablenon-volatilememorydie)Die-1～Die-N。而且，可复写式非易失性存储器芯片Die-1～Die-N可以为多阶存储单元(MultiLevelCell，MLC)NAND闪速存储器芯片，但本发明不限于此，可复写式非易失性存储器芯片Die-1～Die-N也可以是单阶存储单元(SingleLevelCell，SLC)NAND闪速存储器芯片、其他闪速存储器芯片或任何具有相同特性的存储器芯片。

温度传感器208耦接存储器控制器204，用以检测存储器储存装置100的热点温度。于本示范性实施例中，温度传感器208可以配置在存储器储存装置100中具有最高热源的地方，例如可复写式非易失性存储器模组206的附近，但并不限制于此。

图3是根据本发明一示范性实施例所显示的存储器控制器204的概要方框图。请参照图3，存储器控制器204包括主机接口2041、存储器管理电路2043、存储器接口2045，以及缓冲存储器2047。

主机接口2041耦接至存储器管理电路2043，并通过连接器202以耦接主机系统1000。主机接口2041用以接收与识别主机系统1000所传送的指令与数据。据此，主机系统1000所传送的指令与数据会通过主机接口2041而传送至存储器管理电路2043。于本示范性实施例中，主机接口2041对应连接器202而为SATA接口，而在其他示范性实施例中，主机接口2041也可以是USB接口、MMC接口、PATA接口、IEEE1394接口、PCIExpress接口、SD接口、MS接口、CF接口、IDE接口或符合其他接口标准的接口。

存储器管理电路2043用以管理/控制存储器控制器204的整体运作，例如：将每一可复写式非易失性存储器芯片Die-1～Die-N中的多个实体区块分组为多个实体单元来进行存取，并且记录主机系统1000所存取的逻辑存取地址与实体区块内的实体地址之间的映射关系。于本示范性实施例中，存储器管理电路2043会配置对应的逻辑单元，来映射实体单元，以利主机系统1000进行数据存取。基此，存储器管理电路必须记录逻辑单元与实体单元之间不断更动的映射关系(即，维护逻辑单元-实体单元映射表)。另外，存储器管理电路2043还可经由与温度传感器208沟通后，而于存储器储存装置100的热点温度达到一预设温度时执行降温的程序(此降温程序可经由存储器储存装置100的固件或硬件来驱动或执行，容后再详述)，藉以降低存储器储存装置100的热点温度。

存储器接口2045耦接至存储器管理电路2043，以使存储器控制器204与可复写式非易失性存储器模组206相耦接。据此，存储器控制器204可对可复写式非易失性存储器模组206进行相关运作。也就是说，欲写入至可复写式非易失性存储器模组206的数据会经由存储器接口2045转换为可复写式非易失性存储器模组206所能接受的格式。

缓冲存储器2047可以是动态随机存取存储器(DynamicRandomAccessMemory，DRAM)，例如DDR存储器，但本发明并不加以限制。缓冲存储器2047耦接至存储器管理电路2043，用以暂存来自于主机系统1000的数据，或暂存来自于可复写式非易失性存储器模组206的数据。

于本发明的另一示范性实施例中，存储器控制器204还可以包括错误检查与校正电路3002。错误检查与校正电路3002耦接至存储器管理电路2043，用以执行错误检查与校正程序以确保数据的正确性。具体而言，当存储器管理电路2043接收到来自主机系统1000的写入指令时，错误检查与校正电路3002会为对应此写入指令的数据产生对应的错误检查与校正码(ErrorCheckingandCorrectingCode，ECCCode)，且存储器管理电路2043会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模组206。之后，当存储器管理电路2043从可复写式非易失性存储器模组206中读取数据时，会同时读取此数据对应的错误检查与校正码，且错误检查与校正电路3002会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

于本发明又一示范性实施例中，存储器控制器204还可以包括电源管理电路3004。电源管理电路3004耦接至存储器管理电路2043，用以控制存储器储存装置100的电源。当然，存储器控制器204还可以包括现今任何控制/管理可复写式非易失性存储器模组206所需的其它元件/部件，故而在此并不再加以赘述之。

基此，请再次回顾现有技术所揭示的内容，由于现今可复写式非易失性存储器储存装置的体积越来越小，故而使得可复写式非易失性存储器储存装置的积热问题越来越严重。若没有做好散热以控制可复写式非易失性存储器储存装置整体温度的话，则可复写式非易失性存储器储存装置容易因所堆积的热而造成数据流失(dataloss)，甚至也比较快老化(ageing)。

有鉴于此，于本示范性实施例中，存储器管理电路2043可以与温度传感器208进行沟通以得知可复写式非易失性存储器模组206本身、周遭或此存储器储存装置100内部的温度是否高于一预设温度(即，所设定的温度)，其中在本文中此温度传感器208所测得的温度称为存储器储存装置100的热点温度。举例来说，存储器管理电路2043可以于每执行一定数量的控制指令(例如，读取、写入、抹除...等指令)或一定时间内就与温度传感器208进行沟通，藉以得知存储器储存装置100的热点温度是否高于所设定的温度。或者，温度传感器208亦可于检测到存储器储存装置100的热点温度高于所设定的温度时就发出一中断命令以让存储器管理电路2043得知存储器储存装置100的热点温度已高于所设定的温度。显然地，存储器管理电路2043可以选择主动或被动的方式得知存储器储存装置100的热点温度是否高于所设定的温度。

一旦存储器管理电路2043得知存储器储存装置100的热点温度已高于所设定的温度(即，预设温度)的话，则存储器管理电路2043就会于存储器储存装置100的热点温度高于所设定的温度时，执行与存储器储存装置100的固件相关联的降温程序(coolingprocess)，藉以降低存储器储存装置100的热点温度。如此一来，即可趋缓(可复写式非易失性)存储器储存装置100积热的问题，进而趋缓(可复写式非易失性)存储器储存装置100的数据流失与老化的问题。

更清楚来说，存储器管理电路2043所执行的降温程序至少可以有以下几种选择：

1、降低存储器控制器204内部的工作频率；

2、降低对可复写式非易失性存储器模组206进行存取(access，即读与写)的工作频率；

3、减少同时对可复写式非易失性存储器芯片Die-1～Die-N进行存取的总数目；

4、减少可复写式非易失性存储器芯片Die-1～Die-N同时处于忙碌(busy)状态的总数目，其中忙碌状态代表可复写式非易失性存储器芯片Die-1～Die-N正在动作中；

5、增加对可复写式非易失性存储器模组206下达(每一)控制命令的间隔时间，亦即每一命令彼此间的间隔时间增加；

6、停止对可复写式非易失性存储器模组206下达快取编程(cacheprogram，15H)控制命令与快取读取(cacheread，10H)控制命令；以及

7、致使缓冲存储器(即，动态随机存取存储器(DRAM))2047于可复写式非易失性存储器芯片Die-1～Die-N皆处于忙碌状态时进入自我更新模式(self-refreshmode)，其中所谓的“自我更新模式”意指：在不遗失储存于动态随机存取存储器(DRAM)的条件下，允许某一系统暂时停止对应于动态随机存取存储器(DRAM)的控制器的运作，藉以节省电力。

在本发明的一示范性实施例中，降低存储器控制器204内部的工作频率的实行手段可以为(但并不限制于此)：降低存储器控制器204内部的工作频率至第一频率，且当存储器储存装置100的热点温度降低至一安全温度后(其中，此安全温度可不高于驱动降温程序启动的预定温度)，则致使存储器控制器204内部的工作频率恢复至一较高的原始频率。

更详细地说，在本发明的另一示范性实施例中，此存储器储存装置100还可以于热点温度在存储器控制器204内部的工作频率降至第一频率于一预定时间(其由实际设计需求/应用而决定)后仍未降低的话，则还致使存储器控制器204内部的工作频率从第一频率再降至一较低的第二频率，并当此热点温度降低至安全温度后，致使此存储器控制器204内部的工作频率由第二频率阶段性地或直接地回复/恢复至原始频率；反之(亦即，存储器储存装置100的热点温度在存储器控制器204内部的工作频率降至第一频率于所述预定时间后已降低的话)，则致使存储器控制器204内部的工作频率从第一频率恢复至原始频率。

在本发明的一示范性实施例中，降低对可复写式非易失性存储器模组206进行存取的工作频率的实行手段可以为(但并不限制于此)：降低对可复写式非易失性存储器模组206进行存取的工作频率(亦即存取频率)，且当存储器储存装置100的热点温度降低至一安全温度后(其中，此安全温度可不高于驱动降温程序启动的预定温度)，则致使存取频率恢复至一较高的原始频率。

更详细地说，在本发明的另一示范性实施例中，此存储器储存装置100还可于此热点温度在存取频率降至第一频率于一预定时间(其由实际设计需求/应用而决定)后仍未降低的话，则致使存取频率从第一频率再降至一较低的第二频率，并当此热点温度降低至安全温度后，致使此存取频率由第二频率阶段性地或直接地回复/恢复至原始频率；反之，则致使存取频率从第一频率恢复至原始频率。

在本发明的一示范性实施例中，减少同时对可复写式非易失性存储器芯片Die-1～Die-N进行存取的总数目的实行手段可以为(但并不限制于此)：减少同时对可复写式非易失性存储器芯片Die-1～Die-N进行存取的总数目(亦即同一时间存取芯片的总数)至第一数目，且当存储器储存装置100的热点温度降低至一安全温度后(其中，此安全温度可不高于驱动降温程序启动的预定温度)，则致使总数目恢复至一较高的原始数目。

更详细地说，在本发明的另一示范性实施例中，若存储器储存装置100的热点温度在同一时间存取芯片的总数减少至第一数目于一预定时间(其由实际设计需求/应用而决定)后仍未降低的话，则还致使同一时间存取芯片的总数从第一数目再减少至一较少的第二数目，并当此热点温度降低至安全温度后，致使同一时间存取芯片的总数由第二数目阶段性地或直接地回复/恢复至原始数目；反之，则致使同一时间存取芯片的总数从第一数目恢复至原始数目或其他较多的数目。

在本发明的一示范性实施例中，减少可复写式非易失性存储器芯片Die-1～Die-N同时处于忙碌状态的总数目的实行手段可以为(但并不限制于此)：减少可复写式非易失性存储器芯片Die-1～Die-N同时处于忙碌状态的总数目(亦即同一时间处于忙碌状态的芯片的总数)至第一数目，且当存储器储存装置100的热点温度降低至一安全温度后，则致使Die-1～Die-N同时处于忙碌状态的总数目恢复至一较高的原始数目。

更详细地说，在本发明的另一示范性实施例中，若存储器储存装置100的热点温度在同一时间处于忙碌状态的芯片的总数减少至第一数目于一预定时间(其由实际设计需求/应用而决定)后仍未降低的话，则还致使同一时间处于忙碌状态的芯片的总数从第一数目再减少至一较少的第二数目，并当此热点温度降低至安全温度后，致使Die-1～Die-N同时处于忙碌状态的总数目由第二数目阶段性地或直接地回复/恢复至原始数目；反之，则致使同一时间处于忙碌状态的芯片的总数从第一数目恢复至原始数目或其他较多的数目。

于此值得一提的是，在可复写式非易失性存储器芯片支持快取编程与快取读取的功能的条件下，可复写式非易失性存储器芯片中会具有两组缓冲器(buffer，未显示)，例如第一缓冲器与第二缓冲器。当存储器控制器发出写入命令至可复写式非易失性存储器芯片时，可复写式非易失性存储器芯片中的微处理单元(MCU，未显示)会接收来自于存储器控制器的一笔写入数据，并且将该笔写入数据暂存在第一缓冲器中。随后，当存储器控制器下达快取编程控制命令时，则可复写式非易失性存储器芯片中的微处理单元会将原先暂存在第一缓冲器中的写入数据搬移至第二缓冲器中，并且回应存储器控制器已写入完成。与此同时，存储器控制器即可再对可复写式非易失性存储器芯片发出下一写入命令。换言之，快取编程控制命令的特征是使可复写式非易失性存储器芯片可同时接收存储器控制器所发送的一数据及将另一数据进行写入/编程。另外，快取读取控制命令的特征是将可复写式非易失性存储器芯片中的数据直接读出至第一缓冲器，而后送至存储器控制器。与此同时，第二缓冲器先前所暂存的数据也得以进行写入/编成。

于本示范性实施例中，存储器控制电路2043所执行的任一种降温程序都可以有效地降低存储器储存装置100的热点温度，而且这几种降温程序可以被单独地执行，或者以组合的方式而被执行，甚至还可以设定优先顺序而被逐一地执行，一切端视实际设计需求而论。当然，除了以上所提的几种降温程序外，其它由存储器储存装置100的存储器控制器204执行的降温程序也属于本发明所欲保护的范畴之一，故而上述所举的几种降温程序并不得用以限制本发明所欲主张的范围。

基于上述各示范性实施例所揭示/教示的内容，图4是根据本发明一示范性实施例所显示的适于具有可复写式非易失性存储器模组的存储器储存装置的温度管理方法流程图。于本示范性实施例中，可复写式非易失性存储器模组可包括多颗可复写式非易失性存储器芯片。另外，存储器储存装置还包括用以控制可复写式非易失性存储器模组的存储器控制器，以及用以检测存储器储存装置的热点温度的传感器。其中，存储器控制器具有缓冲存储器，且此缓冲存储器可以为动态随机存取存储器或其它型式的暂存存储器。

基此，请参照图4，本示范性实施例的温度管理方法包括：

检测并判断存储器储存装置的热点温度是否高于一预设温度(步骤S401)；以及

若是，则致使存储器控制器204执行一降温程序(步骤S403)，藉以降低存储器储存装置的热点温度；否则，返回步骤S401以持续检测并判断存储器储存装置的热点温度是否高于预设温度。

于步骤S403中所执行的降温程序至少包括以下其中之一：

1、降低存储器控制器内部的工作频率；

2、降低对可复写式非易失性存储器模组进行存取的工作频率；

3、减少同时对所有可复写式非易失性存储器芯片进行存取的总数目；

4、减少所有可复写式非易失性存储器芯片同时处于忙碌状态的总数目；

5、增加对可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间；

6、停止对可复写式非易失性存储器模组下达快取编程控制命令与快取读取控制命令；以及

7、致使缓冲存储器于所有可复写式非易失性存储器芯片皆处于忙碌状态时进入自我更新模式。

于本实施例中，降低存储器控制器内部的工作频率的实行手段、降低对可复写式非易失性存储器模组进行存取的工作频率的实行手段、减少同时对所有可复写式非易失性存储器芯片进行存取的总数目的实行手段，以及减少所有可复写式非易失性存储器芯片同时处于忙碌状态的总数目的实行手段皆可以与上述实施例类似，故而在此并不再加以赘述之。

相似地，于步骤S403中所执行的任一种降温程序都可以有效地降低存储器储存装置的热点温度，而且这几种降温程序可以被单独地执行，或者以组合的方式而被执行，甚至还可以设定优先顺序而被逐一地执行，一切端视实际设计需求而论。

综上所述，本发明所提的各示范性实施例能够在存储器储存装置的热点温度达到一预设温度时执行多种/单一与存储器储存装置的固件相关联的降温程序/机制，由此即可趋缓体(可复写式非易失性)存储器储存装置积热的问题，进而趋缓(可复写式非易失性)存储器储存装置的数据流失与老化的问题。

惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的范围。

Claims (20)

1.一种温度管理方法，适于一存储器储存装置，其中该存储器储存装置具有一可复写式非易失性存储器模组以及用以控制该可复写式非易失性存储器模组的一存储器控制器，而该温度管理方法包括：

检测并判断该可复写式非易失性存储器模组的热点温度是否高于一预设温度；以及

若是，则致使该存储器控制器执行一降温程序，藉以降低该可复写式非易失性存储器模组的热点温度，其中该降温程序至少包括以下其中之一：

降低该存储器控制器内部的一工作频率至一第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率；以及

降低对该可复写式非易失性存储器模组进行存取的一工作频率至该第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率。

2.根据权利要求1所述的温度管理方法，其中该降温程序包括：

降低该存储器控制器内部的该工作频率至该第一频率；以及

当该可复写式非易失性存储器模组的热点温度降低至一安全温度后，则致使该工作频率恢复至一较高的原始频率。

3.根据权利要求1所述的温度管理方法，其中该降温程序包括：

降低对该可复写式非易失性存储器模组进行存取的该工作频率至该一频率；以及

若该可复写式非易失性存储器模组的热点温度降低至一安全温度，则致使该工作频率恢复至一较高的原始频率。

4.根据权利要求1所述的温度管理方法，其中该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该降温程序包括：

减少同时对该些可复写式非易失性存储器芯片进行存取的一总数目至一第一数目；以及

若该可复写式非易失性存储器模组的热点温度在该总数目减少至该第一数目后降低至一安全温度，则致使该总数目恢复至一较多的原始数目。

5.根据权利要求1所述的温度管理方法，其中该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该降温程序包括：

减少该些可复写式非易失性存储器芯片同时处于一忙碌状态的一总数目至一第一数目，其中该忙碌状态代表该些可复写式非易失性存储器芯片正在动作中；以及

若该可复写式非易失性存储器模组的热点温度在该总数目减少至该第一数目后降低至一安全温度，则致使该总数目恢复至一较多的原始数目。

6.根据权利要求1所述的温度管理方法，其中该降温程序包括：

增加对该可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间。

7.根据权利要求1所述的温度管理方法，其中该降温程序包括：

停止对该可复写式非易失性存储器模组下达一快取编程控制命令与一快取读取控制命令。

8.根据权利要求1所述的温度管理方法，其中该存储器控制器具有一缓冲存储器，该缓冲存储器包括一动态随机存取存储器，该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该降温程序包括：

致使该缓冲存储器于该些可复写式非易失性存储器芯片皆处于一忙碌状态时进入一自我更新模式。

9.根据权利要求1所述的温度管理方法，其中该存储器控制器具有一缓冲存储器，该缓冲存储器包括一动态随机存取存储器，该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该降温程序更包括：

减少同时对该些可复写式非易失性存储器芯片进行存取的一总数目；

减少该些可复写式非易失性存储器芯片同时处于一忙碌状态的一总数目；

增加对该可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间；

停止对该可复写式非易失性存储器模组下达一快取编程控制命令与一快取读取控制命令；以及

致使该缓冲存储器于该些可复写式非易失性存储器芯片皆处于一忙碌状态时进入一自我更新模式。

10.一种存储器控制器，用以控制一可复写式非易失性存储器模组，而该存储器控制器包括：

一主机接口，用以耦接至一主机系统；

一存储器接口，用以耦接至该可复写式非易失性存储器模组；以及

一存储器管理电路，耦接至该主机接口与该存储器接口，用以于该可复写式非易失性存储器模组的热点温度高于一预设温度时，执行一降温程序以降低该可复写式非易失性存储器模组的热点温度，其中该降温程序至少包括以下其中之一：

降低该存储器控制器内部的一工作频率至一第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率；以及

降低对该可复写式非易失性存储器模组进行存取的一工作频率至该第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率。

11.根据权利要求10所述的存储器控制器，其中该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该存储器控制器还包括：

一缓冲存储器，耦接该存储器管理电路，用以暂存来自于该主机系统的数据，或暂存来自于该可复写式非易失性存储器模组的数据，

其中，该缓冲存储器包括一动态随机存取存储器；以及

其中，该存储器管理电路所执行的该降温程序更包括：

减少同时对该些可复写式非易失性存储器芯片进行存取的一总数目；

减少该些可复写式非易失性存储器芯片同时处于一忙碌状态的一总数目；

增加对该可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间；

停止对该可复写式非易失性存储器模组下达一快取编程控制命令与一快取读取控制命令；以及

致使该缓冲存储器于该些可复写式非易失性存储器芯片皆处于一忙碌状态时进入一自我更新模式。

12.一种存储器储存装置，包括：

一连接器，用以耦接至一主机系统；

一可复写式非易失性存储器模组；

一温度传感器，用以检测该可复写式非易失性存储器模组的热点温度；以及

一存储器控制器，耦接至该连接器、该可复写式非易失性存储器模组与该温度传感器，用以于该可复写式非易失性存储器模组的热点温度高于一预设温度时，执行一降温程序以降低该可复写式非易失性存储器模组的热点温度，其中该降温程序至少包括以下其中之一：

降低该存储器控制器内部的一工作频率至一第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率；以及

降低对该可复写式非易失性存储器模组进行存取的一工作频率至该第一频率，且若该可复写式非易失性存储器模组的热点温度在该工作频率降至该第一频率于一预定时间后未降低的话，则致使该工作频率从该第一频率降至一较低的第二频率；反之，则致使该工作频率从该第一频率恢复至一较高的原始频率。

13.根据权利要求12所述的存储器储存装置，其中该可复写式非易失性存储器模组包括多颗可复写式非易失性存储器芯片，而该存储器控制器包括：

一主机接口，用以耦接至该主机系统；

一存储器接口，用以耦接至该可复写式非易失性存储器模组；

一存储器管理电路，耦接至该主机接口与该存储器接口，用以于该可复写式非易失性存储器模组的热点温度高于该预设温度时，执行该降温程序；以及

一缓冲存储器，耦接该存储器管理电路，用以暂存来自于该主机系统的数据，或暂存来自于该可复写式非易失性存储器模组的数据。

14.根据权利要求13所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序包括：

减少同时对该些可复写式非易失性存储器芯片进行存取的一总数目至一第一数目；以及

若该可复写式非易失性存储器模组的热点温度在该总数目减少至该第一数目于一预定时间后未降低的话，则致使该总数目从该第一数目减少至一较少的第二数目；反之，则致使该总数目从该第一数目恢复至一较多的原始数目。

15.根据权利要求13所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序包括：

减少该些可复写式非易失性存储器芯片同时处于一忙碌状态的一总数目至一第一数目，其中该忙碌状态代表该些可复写式非易失性存储器芯片正在动作中；以及

若该可复写式非易失性存储器模组的热点温度在该总数目减少至该第一数目于一预定时间后未降低的话，则致使该总数目从该第一数目减少至一较少的第二数目；反之，则致使该总数目从该第一数目恢复至一较多的原始数目。

16.根据权利要求13所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序包括：

增加对该可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间。

17.根据权利要求13所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序包括：

停止对该可复写式非易失性存储器模组下达一快取编程控制命令与一快取读取控制命令。

18.根据权利要求13所述的存储器储存装置，其中该缓冲存储器包括一动态随机存取存储器。

19.根据权利要求18所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序包括：

致使该缓冲存储器于该些可复写式非易失性存储器芯片皆处于一忙碌状态时进入一自我更新模式。

20.根据权利要求18所述的存储器储存装置，其中该存储器管理电路所执行的该降温程序更包括：

减少同时对该些可复写式非易失性存储器芯片进行存取的一总数目；

减少该些可复写式非易失性存储器芯片同时处于一忙碌状态的一总数目；

增加对该可复写式非易失性存储器模组下达各控制命令彼此间的间隔时间；

停止对该可复写式非易失性存储器模组下达一快取编程控制命令与一快取读取控制命令；以及

致使该缓冲存储器于该些可复写式非易失性存储器芯片皆处于一忙碌状态时进入一自我更新模式。