TWI766978B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI766978B
TWI766978B TW107112271A TW107112271A TWI766978B TW I766978 B TWI766978 B TW I766978B TW 107112271 A TW107112271 A TW 107112271A TW 107112271 A TW107112271 A TW 107112271A TW I766978 B TWI766978 B TW I766978B
Authority
TW
Taiwan
Prior art keywords
memory
controller
memory device
temperature
host
Prior art date
Application number
TW107112271A
Other languages
English (en)
Other versions
TW201911025A (zh
Inventor
具德會
秦龍
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201911025A publication Critical patent/TW201911025A/zh
Application granted granted Critical
Publication of TWI766978B publication Critical patent/TWI766978B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本發明涉及一種記憶體系統，其包括：控制器；以及多個非揮發性記憶體；溫度控制單元，其適於測量多個非揮發性記憶體中的每一個的溫度，並且將每個測量溫度與預定閾值進行比較；信號生成單元，其當測量溫度高於預定閾值時，生成與非揮發性記憶體中的一個或多個對應的繁忙信號；以及介面單元，其將繁忙信號傳輸到控制器。

Description

記憶體系統及其操作方法
本發明的示例性實施例涉及一種記憶體系統，並且更特別地，涉及一種改進的記憶體系統以及一種記憶體系統的操作方法，該記憶體系統利用記憶體裝置更有效地管理資料。
電腦環境範例已經變為可在任何時間和任何地點使用的普適計算系統。由於這個事實，諸如行動電話、數位相機和筆記型電腦的可擕式電子裝置的使用已經迅速增加。這些可擕式電子裝置通常使用採用一個或多個記憶體裝置的記憶體系統來儲存資料。記憶體系統可用來作為可擕式電子裝置的主記憶體裝置或輔助記憶體裝置。
由於記憶體系統沒有移動部件，所以它們提供優良的穩定性、耐用性、高的資訊存取速度以及低功耗。具有這種優點的記憶體系統的示例包括通用序列匯流排(USB)記憶體裝置、具有各種介面的記憶卡以及固態硬碟(SSD)。
本專利申請請求於2017年8月8日向韓國智慧財產權局提交的申請號為10-2017-0100073的韓國專利申請的優先權，其全部內容透過引用合併於此。
本發明的實施例涉及一種記憶體系統及其操作方法，該記憶體系統能夠保持其採用的記憶體裝置的最優溫度。記憶體系統可以透過對記憶體系統的控制器添加較少負載，來更高效地調節記憶體裝置的溫度。因此，記憶體系統可以更高效地對將資料儲存到記憶體裝置中和從記憶體裝置中檢索資料進行管理。記憶體裝置可以較佳地是非揮發性記憶體裝置，並且甚至更較佳地是三維非揮發性記憶體裝置。在實施例中，記憶體裝置可以是快閃記憶體裝置。
根據本發明的實施例，一種記憶體系統，其包括：控制器；以及多個非揮發性記憶體；溫度控制單元，其適於測量多個非揮發性記憶體中的每一個的溫度，並且將每個測量溫度與預定閾值進行比較；信號生成單元，其適於當測量溫度中的每一個高於預定閾值時，生成與非揮發性記憶體中的一個或多個對應的繁忙信號；以及介面單元，其將繁忙信號傳輸到控制器。
控制器可以透過提供命令來控制多個非揮發性記憶體執行操作，並且其中多個非揮發性記憶體生成與所提供的命令對應的回應。
介面單元將回應與繁忙信號一起傳輸。
當接收繁忙信號時，控制器可以控制與所接收的繁忙信號對應的一個或多個非揮發性記憶體不執行輸入/輸出操作。
繁忙信號可以由一個或多個位元組成，該一個或多個位元被添加到各個回應。
當測量溫度中的每一個等於或低於預定閾值時，信號生成單元可以進一步生成與非揮發性記憶體中的一個或多個對應的就緒信號，並且其中控制器-記憶體裝置介面單元可以進一步將就緒信號傳輸到控制器。
介面單元將回應與就緒信號一起傳輸。
當接收就緒信號時，控制器可以控制與所接收的就緒信號對應的一個或多個記憶體執行輸入/輸出操作。
就緒信號可以由一個或多個位元組成，該一個或多個位元被添加到各個回應。
控制器基於從主機發出的命令，來控制記憶體裝置設置預定閾值溫度，並且其中至少一個記憶體是非揮發性記憶體。
控制器可以基於從主機發出的命令來控制記憶體裝置設置閾值。
根據本發明的另一實施例，一種記憶體系統的操作方法，其包括：由記憶體裝置測量多個非揮發性記憶體中的每一個的溫度；將測量溫度中的每一個與預定閾值進行比較；當測量溫度高於預定閾值時，由記憶體裝置生成與非揮發性記憶體中的一個或多個對應的繁忙信號；以及由記憶體裝置將繁忙信號傳輸到控制器。
記憶體系統的操作方法可以進一步包括：由控制器透過提供命令來控制多個非揮發性記憶體執行操作；以及由記憶體裝置生成與所提供的命令對應的回應。
繁忙信號可以與回應一起被傳輸。基於第一參數在記憶塊中選擇第一記憶塊可以進一步包括：基於第一閾值來檢測包括在記憶塊中的有效頁面的分佈程度(distribution degree)。
記憶體系統的操作方法可以進一步包括：當接收繁忙信號時，由控制器控制與所接收的繁忙信號對應的一個或多個非揮發性記憶體不執行輸入/輸出操作。
繁忙信號可以由一個或多個位元組成，該一個或多個位元被添加到各個回應。
記憶體系統的操作方法可以進一步包括：當測量溫度中的每一個等於或低於預定閾值時，由信號生成單元生成與非揮發性記憶體中一個或多個對應的就緒信號；以及由記憶體裝置將就緒信號傳輸到控制器。
就緒信號可以與回應一起被傳輸。
記憶體系統的操作方法可以進一步包括：當接收就緒信號時，由控制器控制與所接收的就緒信號對應的一個或多個記憶體執行輸入/輸出操作。
就緒信號由一個或多個位元組成，該一個或多個位元組成被添加到各個回應。
記憶體系統的操作方法可以進一步包括：在測量溫度之前，控制器基於從主機發出的命令來控制記憶體裝置設置閾值。
一種記憶體系統，其包括：記憶體裝置，其包括一個或多個記憶體內核，並且適於當記憶體內核中的一個或多個具有高於閾值的溫度時，提 供代表記憶體內核中的一個或多個的繁忙信號；以及控制器，其適於根據繁忙信號來節制(throttle)記憶體內核中的一個或多個。
一種記憶體系統，其包括：控制器；記憶體裝置，其包括至少一個記憶體，其中記憶體系統適於：測量至少一個記憶體的溫度；將測量溫度與預定閾值溫度進行比較，以基於測量溫度與預定閾值溫度的比較結果，來生成與至少一個記憶體對應的繁忙信號或就緒信號；以及將繁忙信號或就緒信號添加到由記憶體裝置傳輸到控制器的回應。
回應可以對應於由記憶體裝置基於從控制器提供的命令而對至少一個記憶體執行的操作。
記憶體裝置可以進一步適於將回應與繁忙信號或就緒信號一起傳輸到控制器。
當回應中的信號是繁忙信號時，控制器可以控制記憶體裝置不對至少一個記憶體執行輸入/輸出操作，並且其中當回應中的信號是就緒信號時，控制器控制記憶體裝置對至少一個記憶體執行輸入/輸出操作。
繁忙信號可以由一個或多個位元組成，該一個或多個位元被添加到回應。
當測量溫度高於預定閾值溫度時，記憶體裝置可以生成繁忙信號，並且當測量溫度等於或低於預定閾值溫度時，記憶體裝置可以生成就緒信號。
就緒信號可以由一個或多個位元組成，該一個或多個位元被添加到回應。
控制器可以基於從主機發出的命令來控制記憶體裝置設置預定閾值溫度，並且其中至少一個記憶體是非揮發性記憶體。
記憶體系統可以進一步包括溫度控制單元，其用於測量至少一個記憶體的溫度，並且用於將測量溫度與預定閾值溫度進行比較。
記憶體系統可以進一步包括信號生成單元，其用於基於測量溫度與預定閾值溫度的比較結果，生成與至少一個記憶體對應的繁忙信號或就緒信號，以及用於將繁忙信號或就緒信號添加到由記憶體裝置傳輸到控制器的回應。
100:資料處理系統
102:主機
110:記憶體系統
130:控制器
132:主機介面(I/F)單元
134:控制器處理器
138:錯誤校正碼(ECC)單元
140:電源管理單元(PMU)
142:NAND快閃控制器(NFC)
144:控制器記憶體
150:記憶體裝置
152:記憶塊
154:記憶塊
156:記憶塊
210:記憶塊
220:記憶塊
230:記憶塊
240:記憶塊
310:電壓供應單元
320:讀取/寫入電路
322:頁面緩衝器
324:頁面緩衝器
326:頁面緩衝器
330:記憶塊
340:單元串
500:記憶體裝置
510:非揮發性記憶體
530:介面單元
550:溫度控制單元
570:信號生成單元
6100:記憶卡系統
6110:連接器
6120:記憶體控制器
6130:記憶體裝置
6200:資料處理系統
6210:主機
6220:記憶體控制器
6221:CPU
6222:RAM
6223:ECC電路
6224:主機介面
6225:NVM介面
6230:記憶體裝置
6300:SSD
6310:主機
6320:控制器
6321:處理器
6322:ECC電路
6324:主機介面
6325:緩衝記憶體
6326:非揮發性記憶體介面
6340:記憶體裝置
6400:eMMC
6410:主機
6430:控制器
6431:主機介面
6432:內核
6433:NAND介面
6440:記憶體裝置
6500:UFS系統
6510:主機
6520:UFS裝置
6530:UFS卡
6600:UFS系統
6610:主機
6620:UFS裝置
6630:UFS卡
6640:交換模組
6700:UFS系統
6710:主機
6720:UFS裝置
6730:UFS卡
6740:交換模組
6800:UFS系統
6810:主機
6820:UFS裝置
6830:UFS卡
6900:使用者系統
6910:使用者介面
6920:記憶體模組
6930:應用處理器
6940:網路模組
6950:儲存模組
S610:步驟
S620:步驟
S630:步驟
S640:步驟
S650:步驟
S660:步驟
BL0:位線
BL1:位線
BLm-1:位線
BLK0:記憶塊
BLK1:記憶塊
BLKN-1:記憶塊
CH1:通道
CH2:通道
CH3:通道
CHi:通道
CSL:共源線
DST:汲極選擇電晶體
DWL:虛擬字線
GSL:接地選擇線
GST:接地選擇電晶體
MC0:記憶體單元
MC1:記憶體單元
MCn-1:記憶體單元
MCn-2:記憶體單元
WL0:字線
WL1:字線
WLn-1:字線
WLn-2:字線
〔圖1〕是說明根據本發明的實施例的資料處理系統的方塊圖。
〔圖2〕是說明圖1所示的記憶體系統中採用的記憶體裝置的示例性配置的示意圖。
〔圖3〕是說明圖1所示的記憶體裝置中的記憶塊的記憶體單元陣列的示例性配置的電路圖。
〔圖4〕是示出根據本發明的實施例的資料處理系統的方塊圖。
〔圖5〕是說明根據本發明的實施例的記憶體裝置的方塊圖。
〔圖6〕是描述根據本發明的實施例的記憶體裝置的操作的流程圖。
〔圖7至圖15〕是示意性示出根據本發明的各個實施例的資料處理系統的應用示例的示圖。
以下將參照所附圖式更詳細地描述本發明的示例性實施例。然而，本發明可以不同的形式實施，且不應被解釋為限於本文所闡述的實施例。相反，提供這些實施例使得本公開將完整和全面並將本發明的範圍充分地傳達給本發明所屬技術領域中具有通常知識者。在整個本公開中，相同的元件符號在本發明的各個圖式和實施例中表示相同的部件。
所附圖式不一定按比例繪製，並且在一些情況下，為了清楚地說明實施例的特徵，比例可能已經被誇大。當第一層被稱為在第二層“上”或在基材“上”時，其不僅指其中第一層直接形成在第二層或基材上的情況，而且指其中在第一層和第二層或基材之間存在第三層的情況。
圖1是說明根據本發明的實施例的資料處理系統100的方塊圖。
參照圖1，資料處理系統100可包括被可操作地聯接至記憶體系統110的主機102。
主機102可包括諸如行動電話、MP3播放機和膝上型電腦的可擕式電子裝置或諸如桌上型電腦、遊戲機、TV和投影儀的非可擕式電子裝置。
主機102可以包括至少一個OS(作業系統)，並且OS可以管理和控制主機102的全部功能和操作，並且在主機102和使用資料處理系統100或記憶體系統110的使用者之間提供操作。OS可以支援與使用者的使用目的和用途對應的功能和操作。例如，根據主機102的移動性，OS可以被劃分為通用OS和移動OS。根據使用者的環境，通用OS可以被劃分為個人OS和企業OS。例如，被配置為支援向普通使用者提供服務的功能的個人OS可以包括Windows和Chrome，並且被配置為確保和支援高性能的企業OS可以包括Windows伺服器、 Linux和Unix。此外，配置為支援向使用者提供移動服務的功能和系統省電功能的移動OS可以包括Android、iOS和Windows Mobile。此時，主機102可以包括多個OS，並且執行OS以對記憶體系統110執行對應於使用者請求的操作。
記憶體系統110可回應於主機102的請求操作以為主機102儲存資料。記憶體系統110的非限制性示例可包括固態硬碟(SSD)、多媒體卡(MMC)、安全數位(SD)卡、通用儲存匯流排(USB)裝置、通用快閃記憶體(UFS)裝置、標準快閃記憶體(CF)卡、智能媒體卡(SMC)、記憶卡國際個人電腦記憶卡協會(PCMCIA)卡和記憶棒。MMC可包括嵌入式MMC(eMMC)、縮小尺寸的MMC(RS-MMC)和微型MMC，SD卡可包括迷你-SD卡和微型-SD卡。
記憶體系統110可透過各種類型的儲存裝置實施。包括在記憶體系統110中的儲存裝置的非限制性示例可包括諸如DRAM動態隨機存取記憶體(DRAM)和靜態RAM(SRAM)的揮發性記憶體裝置和諸如以下的非揮發性記憶體裝置：唯讀記憶體(ROM)、遮罩ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、鐵電RAM(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)和快閃記憶體。快閃記憶體可具有三維(3D)堆疊結構。
記憶體系統110可包括記憶體裝置150和控制器130。記憶體裝置150可為主機102儲存資料，並且控制器130可控制將資料儲存到記憶體裝置150中。
控制器130和記憶體裝置150可被集成到單個半導體裝置中，單個半導體裝置可被包括在如上所例示的各種類型的記憶體系統中。例如，控制器130和記憶體裝置150可以被集成為一個半導體器裝置以構成SSD。當記憶體系統110用來作為SSD時，連接到記憶體系統110的主機102的操作速度可以被提高。另外，控制器130和記憶體裝置150可以被集成為一個半導體器裝置以構成記憶卡。例如，控制器130和記憶體裝置150可以構成諸如以下的記憶卡：PCMCIA(記憶卡國際個人電腦記憶卡協會)卡、CF卡、SMC(智慧媒體卡)、記憶棒、包括RS-MMC和微型-MMC的MMC、包括迷你SD、微型SD和SDHC的SD卡、或UFS裝置。
記憶體系統110的非限制性應用示例可包括電腦、超移動PC(UMPC)、工作站、小筆電、個人數位助理(PDA)、可擕式電腦、網路平板、平板電腦、無線電話、行動電話、智慧型電話、電子書、可擕式多媒體播放機(PMP)、可擕式遊戲機、導航系統、黑盒、數位相機、數位多媒體廣播(DMB)播放機、三維電視、智慧電視、數位音訊記錄器、數位音訊播放機、數位圖片記錄器、數位圖片播放機、數位視訊記錄器、數位視訊播放機、構成資料中心的儲存裝置、能夠在無線環境下傳輸/接收資訊的裝置、構成家用網路的各種電子裝置之一、構成電腦網路的各種電子裝置之一、構成遠端資訊處理網路的各種電子裝置之一、射頻識別(RFID)裝置或構成計算系統的各種部件之一。
記憶體裝置150可以是非揮發性記憶體裝置，並且即使不供應電力，其也可保留其中儲存的資料。記憶體裝置150可透過寫入操作來儲存從主機102提供的資料，並且透過讀取操作將儲存在其中的資料提供給主機102。記 憶體裝置150可包括多個記憶塊152至156，記憶塊152至156中的每一個可包括多個頁面，並且每個頁面可包括聯接到字線的多個記憶體單元。在實施例中，記憶體裝置150可以是快閃記憶體。快閃記憶體可以具有三維(3D)堆疊結構。
在本文中，由於稍後將參照圖2至圖4詳細描述記憶體裝置150的結構和記憶體裝置150的3D堆疊結構，因而在此中將省略對它們的進一步描述。
控制器130可回應於來自主機102的請求控制記憶體裝置150。例如，控制器130可將從記憶體裝置150讀取的資料提供給主機102，並將從主機102提供的資料儲存至記憶體裝置150中。對於該操作，控制器130可控制記憶體裝置150的讀取操作、寫入操作、編程操作和擦除操作。
控制器130可包括主機介面(I/F)單元132、控制器處理器134、錯誤校正碼(ECC)單元138、電源管理單元(PMU)140、NAND快閃控制器(NFC)142以及控制器記憶體144，其全部透過內部匯流排可操作地聯接。
主機介面單元134可被配置成處理主機102的命令和資料，並可透過諸如以下的各種介面協定中的一種或多種與主機102通信：通用序列匯流排(USB)、多媒體卡(MMC)、高速周邊元件連接(PCI-E)、小型電腦系統介面(SCSI)、串列SCSI(SAS)、串列高級技術附件(SATA)、並行高級技術附件(PATA)、增強型小型磁片介面(ESDI)以及電子集成驅動器(IDE)。
ECC單元138可檢測並校正包括在從記憶體裝置150讀取的資料中的錯誤。換言之，ECC單元138可透過在ECC編碼進程期間使用的ECC代碼對 從記憶體裝置150讀取的資料執行錯誤校正解碼進程。根據錯誤校正解碼進程的結果，ECC單元138可輸出信號，例如錯誤校正成功/失敗信號。當錯誤位元的數量大於可校正錯誤位元的閾值時，ECC單元138不校正錯誤位元，並且可輸出錯誤校正失敗信號。
ECC單元138可透過諸如以下的編碼調製執行錯誤校正：低密度同位元檢查(LDPC)碼、博斯-查德胡裡-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)碼、turbo碼、裡德-所羅門(Reed-Solomon)碼、卷積碼、遞迴系統碼(RSC)、網格編碼調製(TCM)以及分組編碼調製(BCM)。然而，ECC單元138不限於此。ECC單元138可包括用於錯誤校正的所有電路、模組、系統或裝置。
PMU 140可提供和管理控制器130的電力。
NFC 142可用來作為記憶體/儲存介面，其用於介面連接控制器130和記憶體裝置150使得控制器130回應於來自主機102的請求來控制記憶體裝置150。當記憶體裝置150是快閃記憶體或具體地是NAND快閃記憶體時，NFC 142可在控制器處理器134的控制下生成用於記憶體裝置150的控制信號並處理待被提供給記憶體裝置150的資料。NFC 142可用來作為用於在控制器130和記憶體裝置150之間處理命令和資料的介面(例如，NAND快閃記憶體介面)。具體地，NFC 142可支援控制器130和記憶體裝置150之間的資料傳輸。
控制器記憶體144可用來作為記憶體系統110和控制器130的工作記憶體，並且儲存用於驅動記憶體系統110和控制器130的資料。控制器130可回應於來自主機102的請求控制記憶體裝置150執行讀取操作、寫入操作、編程操作和擦除操作。控制器130可將從記憶體裝置150讀取的資料提供給主機102 並可將從主機102提供的資料儲存到記憶體裝置150中。控制器記憶體144可儲存控制器130和記憶體裝置150執行這些操作所需的資料。
控制器記憶體144可透過揮發性記憶體來實施。例如，記憶體144可透過靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM)來實施。控制器記憶體144可設置在控制器130內部或外部。圖1例示了設置在控制器130內部的控制器記憶體144。在實施例中，控制器記憶體144可透過具有在控制器記憶體144和控制器130之間傳輸資料的記憶體介面的外部揮發性記憶體來實施。
控制器處理器134可控制記憶體系統110的全部操作。控制器處理器134可驅動韌體來控制記憶體系統110的全部操作。韌體可被稱為快閃記憶體轉換層(FTL)。而且，控制器處理器134可以被實現為微處理器或中央處理單元(CPU)。
例如，控制器130可以透過控制器處理器134而在記憶體裝置150中執行由主機102請求的操作，其中控制器處理器134被實現為微處理器或CPU。換言之，控制器130可以執行與從主機102接收的命令對應的命令操作。在本文中，控制器130可以執行前台操作作為與從主機102接收的命令對應的命令操作。例如，控制器130可以執行對應於寫入命令的編程操作、對應於讀取命令的讀取操作、對應於擦除命令的擦除操作以及與作為設置命令的設置參數命令或設置特徵命令對應的參數設置操作。
而且，控制器130可以透過控制器處理器134對記憶體裝置150執行後台操作，其中控制器處理器134被實現為微處理器或CPU。在本文中，對記憶體裝置150執行的後台操作可以包括：將儲存在記憶體裝置150的記憶塊 152、154和156中的一些記憶塊中的資料複製並處理到其它記憶塊中的操作，例如，垃圾收集(GC)操作；在記憶體裝置150的記憶塊152、154和156之間或記憶塊152、154和156的資料之間執行交換的操作，例如，損耗均衡(WL)操作；將儲存在控制器130中的映射資料儲存在記憶體裝置150的記憶塊152、154和156中的操作，例如，映射清除(flush)操作；或者管理記憶體裝置150的壞塊的操作，例如，檢測和處理包括在記憶體裝置150中的記憶塊152、154和156中的壞塊的壞塊管理操作。
而且，例如，在根據本發明的實施例的記憶體系統中，控制器130可以在記憶體裝置150中執行對應於從主機102接收的多個命令的多個命令操作，例如，對應於多個寫入命令的多個編程操作、對應於多個讀取命令的多個讀取操作以及對應於多個擦除命令的多個擦除操作，並且根據命令操作的執行來更新中繼資料，特別是映射資料。
特別地，在根據本發明的實施例的記憶體系統中，當控制器130在記憶體裝置150中包括的記憶塊中執行與從主機102接收的多個命令對應的命令操作，例如，編程操作、讀取操作和擦除操作時，因為命令操作的執行而導致記憶塊的特性惡化，所以記憶體裝置150的操作可靠性可能惡化並且記憶體裝置150的使用效率也可能降低。因此，可根據與命令操作的執行對應的記憶體裝置150的參數而在記憶體裝置150中執行複製操作或交換操作。
例如，在根據本發明的實施例的記憶體系統中，當控制器130在記憶體裝置150中包括的記憶塊中執行與從主機102接收的多個寫入命令對應的編程操作時，控制器130可以對記憶體裝置150執行複製操作，例如垃圾收集操作，以提高包括在記憶體系統110中的記憶體裝置150的使用效率。
而且，在根據本發明的實施例的記憶體系統中，當控制器130在記憶體裝置150中包括的記憶塊中執行與從主機102接收的多個擦除命令對應的擦除操作時，記憶體裝置150中包括的記憶塊中的每一個記憶塊可以具有有限擦除計數，並且因此，控制器130可以在有限擦除計數的範圍內執行對應於擦除命令的擦除操作。例如，當控制器130在對特定記憶塊執行擦除操作時，特定記憶塊超過有限擦除計數的情況下，特定記憶塊可以被處理為不可再被使用的壞塊。在本文中，記憶體裝置150的記憶塊的有限擦除計數可以表示可以對記憶體裝置150的記憶塊執行擦除操作的最大計數。因此，在根據本發明的實施例的記憶體系統中，可以在有限擦除計數的範圍內對記憶體裝置150的記憶塊均勻地執行擦除操作。而且，為了確保記憶體裝置150的記憶塊的擦除操作的操作可靠性，可根據記憶體裝置150的記憶塊的參數而在記憶體裝置150的記憶塊中處理資料，例如，可以在記憶體裝置150中執行交換操作，例如損耗均衡操作。
而且，在根據本發明的實施例的記憶體系統中，當控制器130在記憶體裝置150中包括的記憶塊中執行與從主機102接收的多個讀取命令對應的讀取操作時，特別是當控制器130在一些特定記憶塊中重複執行讀取操作時，由於重複讀取操作，可能在特定記憶塊中導致讀取干擾。因此，控制器130可以執行讀取回收操作以防止特定記憶體塊由於讀取干擾而丟失資料。換言之，在根據本發明的實施例的記憶體系統中，控制器130可以透過讀取回收操作將儲存在特定記憶體塊中的資料複製並儲存到其它記憶塊中。簡而言之，控制器130可以對記憶體裝置150中的特定記憶塊執行複製操作。
在本文中，在根據本發明的實施例的記憶體系統中，考慮到根據與從主機102接收的命令對應的命令操作的執行的參數，例如，根據編程操作的執行的記憶體裝置150的記憶塊的有效頁面計數(VPC)、根據擦除操作的執行的擦除計數、根據編程操作的執行的編程計數以及根據讀取操作的執行的讀取計數，控制器130不僅可以對一些記憶塊執行交換操作和複製操作，而且還可以執行壞塊管理操作。而且，在根據本發明的實施例的記憶體系統中，根據與在記憶體裝置150的記憶塊中執行的交換操作和複製操作以及壞塊管理操作對應的參數，控制器130可以對記憶體裝置150的記憶塊執行複製操作，例如垃圾收集操作。在本文中，在根據本發明的實施例的記憶體系統中，由於稍後將參照圖5至圖9對與從主機102接收的多個命令對應的命令操作的執行以及根據與命令操作的執行對應的參數而在記憶體裝置150中執行的交換操作和複製操作的執行進行詳細描述，因此在此將省略對其的進一步描述。
控制器130的處理器134可包括用於執行記憶體裝置150的壞塊管理操作的管理單元(未示出)。管理單元可執行壞塊管理操作，其用於檢查被包括在記憶體裝置150中的多個記憶塊152至156中的、在編程操作期間由於例如NAND快閃記憶體的記憶體裝置的特性而發生編程失敗的壞塊。管理單元可將壞塊的編程失敗資料寫入到新的記憶塊。在具有3D堆疊結構的記憶體裝置150中，壞塊管理操作可能降低記憶體裝置150的使用效率和記憶體系統110的可靠性。因此，需要更可靠地執行壞塊管理操作。在下文中，參照圖2至圖4詳細描述根據本發明的實施例的記憶體系統的記憶體裝置。
圖2是說明記憶體裝置150的示意圖，圖3是說明記憶體裝置150中的記憶塊的記憶體單元陣列的示例性配置的電路圖，並且圖4是說明記憶體裝置150的示例性3D結構的示意圖。
參照圖2，記憶體裝置150可以包括多個記憶塊0至N-1，例如記憶塊0 BLK0 210、記憶塊1 BLK1 220、記憶塊2 BLK2 230和記憶塊N-1 BLKN-1 240，並且記憶塊210、220、230和240中的每一個可以包括多個頁面，例如2M個頁面，頁面的數量可以根據電路設計而變化。在本文中，雖然為了方便描述，描述了記憶塊的每一個包括2M個頁面，但是記憶塊的每一個也可以包括M個頁面。頁面中的每一個可以包括聯接到多個字線WL的多個記憶體單元。
而且，記憶體裝置150可以包括多個記憶塊，記憶塊可以包括儲存1位元資料的單層單元(SLC)記憶塊和/或儲存2位元資料的多層單元(MLC)記憶塊。此處，SLC記憶塊可以包括由在一個記憶體單元中儲存一位元資料的記憶體單元實現的多個頁面。SLC記憶塊可以具有快速的資料操作性能和高耐用性。另一方面，MLC記憶塊可以包括由在一個記憶體單元中儲存多位元資料，例如兩位元或更多位元資料，的記憶體單元實現的多個頁面。MLC記憶塊可以具有比SLC記憶塊更大的資料儲存空間。換言之，MLC記憶塊可以被高度集成。特別地，記憶體裝置150不僅可以包括MLC記憶塊，還可以包括三層單元(TLC)記憶塊、四層單元(QLC)記憶塊和/或多層單元記憶塊等，其中MLC記憶塊中的每一個包括由能夠在一個記憶體單元中儲存兩位元資料的記憶體單元實現的多個頁面，TLC記憶塊中的每一個包括由能夠在一個記憶體單元中儲存三位元資料的記憶體單元實現的多個頁面，QLC記憶塊中的每一個包括由能夠在一個記憶體單元中儲存四位元資料的記憶體單元實現的多個頁 面，以及多層單元記憶塊中的每一個包括由能夠在一個記憶體單元中儲存五位元或更多位元資料的記憶體單元實現的多個頁面。
在本文中，根據本發明的實施例，雖然為了方便描述，描述了記憶體裝置150是非揮發性記憶體，諸如例如NAND快閃記憶體的快閃記憶體，但是記憶體裝置150可以被實現為相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM或ReRAM)、鐵電隨機存取記憶體(FRAM)、自旋轉移力矩磁阻隨機存取記憶體(STT-RAM或STT-MRAM)中的一個。
記憶塊210、220、230和240可以透過編程操作來儲存從主機102傳送的資料，並且透過讀取操作將儲存在其中的資料傳送到主機102。
隨後，參照圖3，可對應於包括在記憶體系統110的記憶體裝置150的多個記憶塊152至156中的任一個的記憶塊330可包括聯接到多個相應位線BL0至BLm-1的多個單元串340。每列單元串340可包括一個或多個汲極選擇電晶體DST和一個或多個源極選擇電晶體SST。多個記憶體單元MC0至MCn-1可串聯地被聯接在汲極選擇電晶體DST和源極選擇電晶體SST之間。在實施例中，記憶體單元電晶體MC0至MCn-1中的每一個可透過能夠儲存多位元資料資訊的MLC來實施。單元串340中的每一個可被電聯接到多個位線BL0至BLm-1中的對應位線。例如，如圖3所示，第一單元串被聯接到第一位線BL0，最後的單元串被聯接到最後的位線BLm-1。
雖然圖3示出了NAND快閃記憶體單元，但是本發明不限於此。應注意的是，記憶體單元可以是NOR快閃記憶體單元，或包括組合在其中的兩種或更多種記憶體單元的混合快閃記憶體單元。還應注意的是，記憶體裝置 150可以是包括作為電荷儲存層的導電浮柵的快閃記憶體裝置，或者包括作為電荷儲存層的絕緣層的電荷擷取快閃(CTF)記憶體裝置。
記憶體裝置150可進一步包括電壓供應單元310，電壓供應單元310根據操作模式提供包括編程電壓、讀取電壓和透過電壓的字線電壓，以供應至字線。電壓供應單元310的電壓生成操作可透過控制電路(未示出)來控制。在控制電路的控制下，電壓供應單元310可選擇記憶體單元陣列的記憶塊(或磁區)中的一個、選擇被選擇的記憶塊的字線中的一個以及根據需要將字線電壓提供給被選擇的字線和未選擇的字線。
記憶體裝置150可包括由控制電路控制的讀取/寫入電路320。在驗證/正常讀取操作期間，讀取/寫入電路320可用來作為讀出放大器，其用於從記憶體單元陣列讀取資料。在編程操作期間，讀取/寫入電路320可用來作為根據待被儲存在記憶體單元陣列中的資料驅動位元線的寫入驅動器。在編程操作期間，讀取/寫入電路320可從緩衝器(未示出)接收待被儲存到記憶體單元陣列中的資料，並根據接收的資料驅動位元線。讀取/寫入電路320可包括分別對應於列(或位線)或列對(或位線對)的多個頁面緩衝器322至326，並且頁面緩衝器322至326中的每一個可包括多個鎖存器(未示出)。
記憶體裝置150可以2D或3D記憶體裝置來實施。特別地，如圖4所示，記憶體裝置150可透過具有3D堆疊結構的非揮發性記憶體裝置來實施。當記憶體裝置150具有3D結構時，記憶體裝置150可包括多個記憶塊BLK0至BLKN-1。在本文中，圖4是示出圖1中所示的記憶體裝置150的記憶塊152、154和156的方塊圖。記憶塊152、154和156中的每一個可以以3D結構(或豎直結 構)來實現。例如，記憶塊152、154和156可以包括在第一方向至第三方向，例如，x軸方向、y軸方向和z軸方向上延伸的三維結構的結構。
包括在記憶體裝置150中的每個記憶塊330可以包括在第二方向上延伸的多個NAND串NS以及在第一方向和第三方向上延伸的多個NAND串NS。在本文中，NAND串NS中的每一個可以聯接到位線BL、至少一個串選擇線SSL、至少一個接地選擇線GSL、多個字線WL、至少一個虛擬(dummy)字線DWL和共源線CSL，並且NAND串NS中的每一個可以包括多個電晶體結構TS。
簡而言之，記憶體裝置150的記憶塊152、154和156中的每個記憶塊330可以聯接到多個位線BL、多個串選擇線SSL、多個接地選擇線GSL、多個字線WL、多個虛擬字線DWL和多個共源線CSL，並且每個記憶塊330可以包括多個NAND串NS。而且，在每個記憶塊330中，一個位線BL可以聯接到多個NAND串NS，以在一個NAND串NS中實現多個電晶體。而且，每個NAND串NS的串選擇電晶體SST可以聯接到相應的位線BL，並且每個NAND串NS的接地選擇電晶體GST可以聯接到共源線CSL。在本文中，記憶體單元MC可以被設置在每個NAND串NS的串選擇電晶體SST和接地選擇電晶體GST之間。換言之，可以在記憶體裝置150的記憶塊152、154和156的每個記憶塊330中實現多個記憶體單元。
為了在記憶體系統中處理大量資料，控制器可以對記憶體裝置執行多個I/O操作。I/O操作包括前台操作和後台操作。例如，控制器可以發出命令以控制對記憶體裝置的寫入操作，並且相反地，記憶體裝置可以向控制器發送與發出的命令對應的回應。
由於控制器和記憶體裝置之間的重複通信，記憶體裝置或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度可能升高至超過閾值，並且因此，記憶體系統的整體溫度可能繼續升高。這可能導致整個記憶體系統的性能下降。
根據本發明，記憶體系統可以調整記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度。更具體地，記憶體系統可以使用節制方案來調節記憶體裝置的溫度。例如，記憶體系統可以調節包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度。在本文中，應注意的是，雖然節制方案被描述為關於採用多個非揮發性記憶體510的記憶體系統，但是本發明不限於該方式。例如，本發明也可以用於包括一個或多個揮發性記憶體的記憶體系統中。
根據節制方案，當記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度值高於閾值時，控制器不向記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個發出命令，直到記憶體裝置或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度值再次低於閾值。
通常，為了執行節制操作，控制器週期性地向記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個發出附加命令以讀取記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度值，並且然後基於讀取的溫度值執行節制操作。
然而，如上所述，如果控制器週期性地讀取記憶體裝置和/或包括在記憶體裝置中的多個非揮發性記憶體中的每一個的溫度值，則由於重複的讀取操作，記憶體系統的性能可能降低。
本發明提出解決上述問題的解決方案。在下文中，參照圖5至圖6詳細描述根據本發明的實施例的記憶體系統110的操作。圖5是示出根據本發明的實施例的包括多個非揮發性記憶體的記憶體裝置500的結構的方塊圖。記憶體裝置500對應於圖1所示的記憶體裝置150。現在參照圖5，除了多個非揮發性記憶體510之外，記憶體裝置500還可以包括控制器-記憶體裝置介面單元530(在下文中也被簡稱為介面單元530)、溫度控制單元550和信號生成單元570。記憶體裝置500可以對應於圖1的記憶體裝置150。
控制器130可以基於從主機102發出的命令來控制多個非揮發性記憶體510。例如，基於從主機102發出的寫入命令，控制器130可以控制多個非揮發性記憶體510中的一個或多個非揮發性記憶體來執行寫入操作。由於寫入操作的執行，被控制執行寫入操作的一個或多個非揮發性記憶體的溫度可能升高。進一步地，當對相同的非揮發性記憶體重複執行寫入操作時，非揮發性記憶體的溫度可能升高至高於預定閾值溫度的值。
介面單元530可以執行在控制器130和記憶體裝置500之間處理命令和資料的介面操作。具體地，介面單元530可以在控制器130和記憶體裝置500之間傳送資料。例如，當控制器130回應於主機102的請求生成控制信號以控制記憶體裝置500時，介面530可以接收控制信號並且將控制信號處理到記憶體裝置500。相反，介面單元530可以將來自記憶體裝置500的回應傳輸到控制器130。
溫度控制單元550可以對記憶體裝置500或者多個非揮發性記憶體510中的每一個設置閾值溫度。具體地，在啟動記憶體系統110之後，控制器130可以接收由主機102發出的溫度設置命令。控制器130可以將接收的溫度設置命令發送到記憶體裝置500，然後回應於溫度設置命令，可以對記憶體裝置500或者多個非揮發性記憶體510中的每一個設置閾值溫度T1。基於設置的閾值溫度T1，可有效地調節記憶體裝置500或多個非揮發性記憶體510中的每一個的溫度。
而且，溫度控制單元550可以週期性地感測記憶體裝置500以及多個非揮發性記憶體510中的每一個的溫度。具體地，溫度控制單元550可以以預定時間間隔(例如，每幾微秒一次)感測記憶體裝置500以及多個非揮發性記憶體510中的每一個的溫度，並且感測的溫度可以被控制器130用來作為用於選擇待被節制的、一個或多個目標非揮發性記憶體510的資訊。換言之，記憶體裝置500可以透過溫度控制單元550確定記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度。
此外，溫度控制單元550可以透過將記憶體裝置500和/或多個非揮發性記憶體裝置510中的每一個的溫度與閾值溫度T1進行比較，來確定感測溫度是高於還是等於或低於閾值溫度T1。如果感測溫度高於閾值溫度T1，則控制器130可以節制記憶體裝置500和/或非揮發性記憶體中的一個或多個。
信號生成單元570可以生成待被提供給控制器130的信號。具體地，信號生成單元570可以生成包括比較結果的資訊的信號，其中比較結果為記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度與閾值溫度T1之間的比較結果。例如，當控制器130向記憶體裝置500發出讀取命令時，信號生 成單元570可以透過添加記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度與閾值溫度T1之間的比較結果的資訊，來生成回應於讀取命令的信號。
具體地，記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度與閾值溫度T1之間的比較結果的資訊可以具有預定位元的大小。在下文中，為了便於描述，假設該資訊具有1位元的大小。
當記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度高於閾值溫度T1時，可以由‘1’來表示資訊的位元值。當資訊的位元值由‘1’表示時，信號生成單元570可以針對記憶體裝置500和/或非揮發性記憶體510的一個或多個生成繁忙信號，並且如上所述，記憶體裝置500和/或非揮發性記憶體510中的一個或多個可以被節制。
另一方面，當記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度等於或低於閾值溫度T1時，可以由‘0’來表示資訊的位元值。當資訊的位元值由‘0’表示時，信號生成單元570可以生成用於記憶體裝置500和/或非揮發性記憶體510中的一個或多個的就緒信號。用於記憶體裝置500的就緒信號表示可以在沒有任何節制的情況下，繼續進行記憶體裝置500的操作。當針對非揮發性記憶體510中的一個或多個生成繁忙信號時，節制對具有繁忙信號的一個或多個非揮發性記憶體的操作。對非揮發性記憶體的節制操作可以持續，直到針對非揮發性記憶體裝置生成就緒信號。
此外，當先前高於閾值溫度T1的記憶體裝置500和/或非揮發性記憶體中的一個或多個(即，對於經受過節制的那些非揮發性記憶體)的溫度變 為等於或低於閾值溫度T1時，信號生成單元570可以針對記憶體裝置500和/或非揮發性記憶體中的一個或多個生成就緒信號，反之亦然。
此外，信號生成單元570可以將繁忙信號或就緒信號添加到針對由控制器130發出的命令的回應。
為了便於描述，假設針對由控制器130發出的命令的回應的位元值是‘01001100’，並且添加的位元被添加到回應位元的最高有效位元。這僅僅是一個假設，但不限於此。例如，當非揮發性記憶體的溫度高於閾值時，信號生成單元570可以透過將表示繁忙信號的位元值‘1’添加到針對讀取命令的回應而生成‘101001100’。另一方面，當非揮發性記憶體的溫度等於或低於閾值時，信號生成單元570可以透過將表示就緒信號的位元值‘0’添加到針對讀取命令的回應而生成‘001001100’。然後生成的回應可以透過介面單元530被傳輸到控制器130。
圖6是描述根據本發明的實施例的記憶體系統110的操作的流程圖。
參照圖6，在步驟S610中，溫度控制單元550可以基於由主機102發出的溫度設置命令來對記憶體裝置500和/或多個非揮發性記憶體510中的每一個設置閾值溫度T1。溫度設置命令可以經由控制器130和介面單元530被傳輸到溫度控制單元550。
在步驟S620中，溫度控制單元550可以以預定時間間隔，例如每幾微秒週期性地檢查(或感測)記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度。
在步驟S630中，溫度控制單元550可以將記憶體裝置500和/或多個非揮發性記憶體510中的每一個的感測溫度與預定閾值溫度T1進行比較。
如果記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度高於預定閾值溫度T1(步驟S630中為“是”)，則在步驟S640中，信號生成單元570可以針對記憶體裝置500和/或多個非揮發性記憶體中的一個或多個生成繁忙信號，並且透過介面單元530將繁忙信號傳輸到控制器130。
在步驟S650中，已經接收到繁忙信號的控制器130可以對溫度高於閾值溫度T1的記憶體裝置500和/或非揮發性記憶體中的一個或多個進行節制。節制表示控制器130可以不向記憶體裝置500和/或非揮發性記憶體中的一個或多個發出命令。此外，雖然未示出，但是當溫度高於閾值溫度T1的記憶體裝置500和/或非揮發性記憶體中的一個或多個的溫度變得等於或低於閾值溫度T1時，控制器130可以對記憶體裝置500和/或非揮發性記憶體中的一個或多個再次執行I/O操作，諸如編程操作。
另一方面，當記憶體裝置500和/或多個非揮發性記憶體510中的每一個的溫度等於或低於預定閾值溫度T1(步驟S630中為“否”)，則在步驟S660中，信號生成單元570可以針對記憶體裝置500和/或非揮發性記憶體中的一個或多個生成就緒信號，並且透過介面單元530將就緒信號傳輸到控制器。此外，雖然未示出，但是控制器130可以對記憶體裝置500和/或非揮發性記憶體中的一個或多個繼續執行I/O操作，諸如編程操作。
雖然未示出，但是在步驟S610中，在記憶體系統110被啟動之後，可僅當由主機102發出溫度設置命令時才設置閾值溫度T1。另一方面，可以預定時間間隔，例如每幾微秒週期性地，重複執行步驟S620至步驟S660。
在根據本發明的實施例的記憶體系統中，記憶體裝置500可以自己感測內部溫度，並且可以透過將內部溫度與預定閾值溫度T1進行比較來將溫度資訊傳輸到控制器130。換言之，記憶體裝置500可以調節其溫度而不必等待由控制器130發出的命令。因此，可簡化在控制器中感測記憶體裝置的溫度並且基於感測的溫度來節制記憶體裝置的溫度控制進程。因此，由於控制器130不必需發出命令來週期性地控制記憶體裝置500的溫度，所以記憶體系統110的性能可以被改善。這可以減少控制器130上的整體負載並且可以提高將資料處理到記憶體裝置500和處理來自記憶體裝置500的資料的速度。
在下文中，將參照圖7至圖15詳細描述應用包括根據本發明的實施例的、以上透過參照圖1至圖6描述的記憶體裝置150和控制器130的記憶體系統110的資料處理系統和電子裝置。
圖7是示意性地說明包括根據本實施例的記憶體系統的資料處理系統的另一示例的示圖。圖7示意性地說明應用了根據本實施例的記憶體系統的記憶卡系統。
參照圖7，記憶卡系統6100可包括記憶體控制器6120、記憶體裝置6130和連接器6110。
更具體地，記憶體控制器6120可被連接至透過非揮發性記憶體實施的記憶體裝置6130，並被配置成訪問記憶體裝置6130。例如，記憶體控制器6120可被配置成控制記憶體裝置6130的讀取操作、寫入操作、擦除操作和後台操作。記憶體控制器6120可被配置成提供記憶體裝置6130和主機之間的介面並驅動韌體以控制記憶體裝置6130。也就是說，記憶體控制器6120可對應於參 照圖1描述的記憶體系統110的控制器130，並且記憶體裝置6130可對應於參照圖1和圖5描述的記憶體系統110的記憶體裝置150、500。
因此，記憶體控制器6120可包括RAM、處理單元、主機介面、記憶體介面和錯誤校正單元。
記憶體控制器6120可透過連接器6110與例如圖1的主機102的外部裝置通信。例如，如參照圖1所述，記憶體控制器6120可被配置成透過諸如以下的各種通信協議中的一種或多種與外部裝置通信：通用序列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、周邊元件連接(PCI)、高速PCI(PCIe)、高級技術附件(ATA)、串列ATA、並行ATA、小型電腦系統介面(SCSI)、增強型小型磁片介面(EDSI)、電子集成驅動器(IDE)、火線、通用快閃記憶體(UFS)、WIFI以及藍牙。因此，根據本實施例的記憶體系統和資料處理系統可應用於有線/無線電子裝置，或者特別是移動電子裝置。
記憶體裝置6130可透過非揮發性記憶體來實施。例如，記憶體裝置6130可透過諸如以下的各種非揮發性記憶體裝置來實施：可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、NAND快閃記憶體、NOR快閃記憶體、相變RAM(PRAM)、電阻式RAM(ReRAM)、鐵電RAM(FRAM)以及自旋轉移力矩磁性RAM(STT-MRAM)。
記憶體控制器6120和記憶體裝置6130可被集成至單個半導體裝置中。例如，記憶體控制器6120和記憶體裝置6130可透過集成至單個半導體裝置中構成固態硬碟(SSD)。另外，記憶體控制器6120以及記憶體裝置6130可構成諸如以下的記憶卡：PC卡(PCMCIA：記憶卡國際個人電腦記憶卡協 會)、標準快閃記憶體(CF)卡、智慧媒體卡(例如，SM和SMC)、記憶棒、多媒體卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用快閃記憶體(UFS)。
圖8是示意性地說明包括根據本實施例的記憶體系統的資料處理系統的另一示例的示圖。
參照圖8，資料處理系統6200可包括具有一個或多個非揮發性記憶體的記憶體裝置6230和用於控制記憶體裝置6230的記憶體控制器6220。圖8所示的資料處理系統6200可作為如參照圖1所描述的諸如記憶卡(CF、SD、微型SD等)或USB裝置的儲存介質。記憶體裝置6230可對應於圖1和圖5所示的記憶體系統110中的記憶體裝置150、500，並且記憶體控制器6220可對應於圖1所示的記憶體系統110中的控制器130。
記憶體控制器6220可回應於主機6210的請求控制對記憶體裝置6230的讀取操作、寫入操作或擦除操作，並且記憶體控制器6220可包括一個或多個CPU 6221、諸如RAM 6222的緩衝記憶體、ECC電路6223、主機介面6224以及諸如NVM介面6225的記憶體介面。
CPU 6221可控制對記憶體裝置6230的全部操作，例如讀取操作、寫入操作、檔案系統管理操作和壞頁面管理操作。RAM 6222可根據CPU 6221的控制來操作且用來作為工作記憶體、緩衝記憶體或快取記憶體。當RAM 6222用來作為工作記憶體時，透過CPU 6221處理的資料可被臨時儲存在RAM 6222中。當RAM 6222用來作為緩衝記憶體時，RAM 6222可用於緩衝從主機6210傳輸到記憶體裝置6230的資料或從記憶體裝置6230傳輸到主機6210的資 料。當RAM 6222用來作為快取記憶體時，RAM 6222可輔助低速記憶體裝置6230以高速運行。
ECC電路6223可對應於圖1所示的控制器130的ECC單元138。如參照圖1所述，ECC電路6223可生成用於校正從記憶體裝置6230提供的資料的失效位元或錯誤位元的ECC(錯誤校正碼)。ECC電路6223可對提供給記憶體裝置6230的資料執行錯誤校正編碼，藉此形成具有同位元檢查位元的資料。同位元檢查位元可被儲存在記憶體裝置6230中。ECC電路6223可對從記憶體裝置6230輸出的資料執行錯誤校正解碼。此時，ECC電路6223可使用同位元檢查位元來校正錯誤。例如，如參照圖1所述，ECC電路6223可使用LDPC碼、BCH碼、turbo碼、裡德-所羅門碼、卷積碼、RSC或諸如TCM或BCM的編碼調製來校正錯誤。
記憶體控制器6220可透過主機介面6224向主機6210傳輸資料/接收來自主機6210的資料，並透過NVM介面6225向記憶體裝置6230傳輸資料/接收來自記憶體裝置6230的資料。主機介面6224可透過PATA匯流排、SATA匯流排、SCSI、USB、PCIe或NAND介面連接至主機6210。記憶體控制器6220可利用諸如WiFi或長期演進(LTE)的移動通信協議具有無線通訊功能。記憶體控制器6220可連接至外部裝置，例如主機6210或另一個外部裝置，然後向外部裝置傳輸資料/接收來自外部裝置的資料。特別地，由於記憶體控制器6220被配置成透過各種通信協定中的一種或多種與外部裝置通信，因此根據本實施例的記憶體系統和資料處理系統可被應用於有線/無線電子裝置或特別是移動電子裝置。
圖9是示意性地說明包括根據本實施例的記憶體系統的資料處理系統的另一示例的示圖。圖9示意性地說明應用了根據本實施例的記憶體系統的SSD。
參照圖9，SSD 6300可包括控制器6320和包括多個非揮發性記憶體的記憶體裝置6340。控制器6320可對應於圖1的記憶體系統110中的控制器130，並且記憶體裝置6340可對應於圖1和圖5的記憶體系統中的記憶體裝置150、500。
更具體地，控制器6320可透過多個通道CH1至CHi連接至記憶體裝置6340。控制器6320可包括一個或多個處理器6321、緩衝記憶體6325、ECC電路6322、主機介面6324以及諸如非揮發性記憶體介面6326的記憶體介面。
緩衝記憶體6325可臨時儲存從主機6310提供的資料或從包括在記憶體裝置6340中的多個快閃記憶體NVM提供的資料，或者臨時儲存多個快閃記憶體NVM的中繼資料，例如，包括映射表的映射資料。緩衝記憶體6325可透過諸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的揮發性記憶體或諸如FRAM、ReRAM、STT-MRAM和PRAM的非揮發性記憶體來實施。為便於描述，圖8說明緩衝記憶體6325存在於控制器6320中。然而，緩衝記憶體6325可存在於控制器6320的外部。
ECC電路6322可在編程操作期間計算待被編程到記憶體裝置6340的資料的ECC值，在讀取操作期間基於ECC值對從記憶體裝置6340讀取的資料執行錯誤校正操作，並在失效資料恢復操作期間對從記憶體裝置6340恢復的資料執行錯誤校正操作。
主機介面6324可提供與諸如主機6310的外部裝置的介面功能，並且非揮發性記憶體介面6326可提供與透過多個通道連接的記憶體裝置6340的介面功能。
此外，可提供應用了圖1和圖9的記憶體系統110的多個SSD 6300來實施資料處理系統，例如，獨立磁碟容錯陣列(RAID)系統。此時，RAID系統可包括多個SSD 6300和用於控制多個SSD 6300的RAID控制器。當RAID控制器回應於從主機6310提供的寫入命令執行編程操作時，RAID控制器可根據多個RAID級別，即，從主機6310提供的寫入命令的RAID級別資訊，在SSD 6300中選擇一個或多個記憶體系統或SSD 6300，並將對應於寫入命令的資料輸出到選擇的SSD 6300。此外，當RAID控制器回應於從主機6310提供的讀取命令執行讀取操作時，RAID控制器可根據多個RAID級別，即，從主機6310提供的讀取命令的RAID級別資訊，在SSD 6300中選擇一個或多個記憶體系統或SSD 6300，並將從所選擇的SSD 6300讀取的資料提供給主機6310。
圖10是示意性地說明包括根據本實施例的記憶體系統110的資料處理系統的另一示例的示圖。圖10示意性地說明應用了根據本實施例的記憶體系統的嵌入式多媒體卡(eMMC)。
參照圖10，eMMC 6400可包括控制器6430和透過一個或多個NAND快閃記憶體實施的記憶體裝置6440。控制器6430可對應於圖1的記憶體系統110中的控制器130，並且記憶體裝置6440可對應於圖1和圖5的記憶體系統110中的記憶體裝置150、500。
更具體地，控制器6430可透過多個通道連接至記憶體裝置6440。控制器6430可包括一個或多個內核6432、主機介面6431和諸如NAND介面6433的記憶體介面。
內核6432可控制eMMC 6400的全部操作，主機介面6431可提供控制器6430和主機6410之間的介面功能，並且NAND介面6433可提供記憶體裝置6440和控制器6430之間的介面功能。例如，主機介面6431可用來作為平行介面，例如，MMC介面。此外，主機介面6431可用來作為序列介面，例如，UHS((超高速)-I/UHS-II)介面。
圖11至圖14是示意性地說明包括根據本實施例的記憶體系統的資料處理系統的其它示例的示圖。圖11至圖14示意性地說明應用了根據本實施例的記憶體系統的UFS(通用快閃記憶體)系統。
參照圖11至圖14，UFS系統6500、6600、6700和6800可分別包括主機6510、6610、6710和6810，UFS裝置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主機6510、6610、6710和6810可用來作為有線/無線電子裝置或特別是移動電子裝置的應用處理器，UFS裝置6520、6620、6720和6820可用來作為嵌入式UFS裝置，並且UFS卡6530、6630、6730和6830可用來作為外部嵌入式UFS裝置或可移除UFS卡。
各個UFS系統6500、6600、6700和6800中的主機6510、6610、6710和6810，UFS裝置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可透過UFS協議與諸如有線/無線電子裝置或特別是移動電子裝置的外部裝置通信，並且UFS裝置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可透過圖1中所示的記憶體系統110來實施。例如，在UFS系統 6500、6600、6700和6800中，UFS裝置6520、6620、6720和6820可以參照圖8至圖10描述的資料處理系統6200、SSD 6300或eMMC 6400的形式來實施，並且UFS卡6530、6630、6730和6830可以參照圖7描述的記憶卡系統6100的形式來實施。
此外，在UFS系統6500、6600、6700和6800中，主機6510、6610、6710和6810，UFS裝置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可透過UFS介面，例如，MIPI(移動行業處理器介面)中的MIPI M-PHY和MIPI UniPro(統一協議)彼此通信。此外，UFS裝置6520、6620、6720和6820與UFS卡6530、6630、6730和6830可透過除UFS協定以外的各種協定，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在圖11所示的UFS系統6500中，主機6510、UFS裝置6520以及UFS卡6530中的每一個可包括UniPro。主機6510可執行交換操作，以便與UFS裝置6520和UFS卡6530通信。特別地，主機6510可透過例如UniPro處的L3交換的鏈路層交換與UFS裝置6520或UFS卡6530通信。此時，UFS裝置6520和UFS卡6530可透過主機6510的UniPro處的鏈路層交換來彼此通信。在本實施例中，為便於描述，已經例示了其中一個UFS裝置6520和一個UFS卡6530連接至主機6510的配置。然而，多個UFS裝置和UFS卡可並聯或以星型形式連接至主機6510，並且多個UFS卡可並聯或以星型形式連接至UFS裝置6520，或者串聯或以鏈型形式連接至UFS裝置6520。
在圖12所示的UFS系統6600中，主機6610、UFS裝置6620和UFS卡6630中的每一個可包括UniPro，並且主機6610可透過執行交換操作的交換模組6640，例如，透過在UniPro處執行鏈路層交換例如L3交換的交換模組6640， 與UFS裝置6620或UFS卡6630通信。UFS裝置6620和UFS卡6630可透過UniPro處的交換模組6640的鏈路層交換來彼此通信。在本實施例中，為便於描述，已經例示了其中一個UFS裝置6620和一個UFS卡6630連接至交換模組6640的配置。然而，多個UFS裝置和UFS卡可並聯或以星型形式連接至交換模組6640，並且多個UFS卡可串聯或以鏈型形式連接至UFS裝置6620。
在圖13所示的UFS系統6700中，主機6710、UFS裝置6720和UFS卡6730中的每一個可包括UniPro，並且主機6710可透過執行交換操作的交換模組6740，例如透過在UniPro處執行鏈路層交換例如L3交換的交換模組6740，與UFS裝置6720或UFS卡6730通信。此時，UFS裝置6720和UFS卡6730可透過UniPro處的交換模組6740的鏈路層交換來彼此通信，並且交換模組6740可在UFS裝置6720內部或外部與UFS裝置6720集成為一個模組。在本實施例中，為便於描述，已經例示了其中一個UFS裝置6720和一個UFS卡6730連接至交換模組6740的配置。然而，每個都包括交換模組6740和UFS裝置6720的多個模組可並聯或以星型形式連接至主機6710，或者串聯或以鏈型形式彼此連接。此外，多個UFS卡可並聯或以星型形式連接至UFS裝置6720。
在圖14所示的UFS系統6800中，主機6810、UFS裝置6820和UFS卡6830中的每一個可包括M-PHY和UniPro。UFS裝置6820可執行交換操作，以便與主機6810和UFS卡6830通信。特別地，UFS裝置6820可透過用於與主機6810通信的M-PHY和UniPro模組和用於與UFS卡6830通信的M-PHY和UniPro模組之間的交換操作，例如透過目標ID(識別符)交換操作，來與主機6810或UFS卡6830通信。此時，主機6810和UFS卡6830可透過UFS裝置6820的M-PHY和UniPro模組之間的目標ID交換來彼此通信。在本實施例中，為便於描述，已 經例示了其中一個UFS裝置6820連接至主機6810且一個UFS卡6830連接至UFS裝置6820的配置。然而，多個UFS裝置可並聯或以星型形式連接至主機6810，或串聯或以鏈型形式連接至主機6810，並且多個UFS卡可並聯或以星型形式連接至UFS裝置6820，或串聯或以鏈型形式連接至UFS裝置6820。
圖15是示意性地說明包括根據實施例的記憶體系統的資料處理系統的另一示例的示圖。圖15示意性地說明應用了根據本實施例的記憶體系統的使用者系統的示圖。
參照圖15，使用者系統6900可包括應用處理器6930、記憶體模組6920、網路模組6940、儲存模組6950和使用者介面6910。
更具體地，應用處理器6930可以驅動包括在使用者系統6900中的部件，例如OS，並且包括控制包括在使用者系統6900中的部件的控制器、介面和圖形引擎。應用處理器6930可以被設置為系統單晶片(System-on-Chip,SoC)。
記憶體模組6920可作為使用者系統6900的主記憶體、工作記憶體、緩衝記憶體或快取記憶體。記憶體模組6920可包括諸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的揮發性RAM，或者諸如PRAM、ReRAM、MRAM或FRAM的非揮發性RAM。例如，可基於堆疊式封裝(POP)來封裝並安裝應用處理器6930和記憶體模組6920。
網路模組6940可與外部裝置通信。例如，網路模組6940可支援有線通信，還可支援各種無線通訊協定，諸如碼分多址(CDMA)、全球移動通信系統(GSM)、寬頻CDMA(WCDMA)、CDMA-2000、時分多址 (TDMA)、長期演進(LTE)、全球微波接入互通性(Wimax)、無線局域網(WLAN)、超寬頻(UWB)、藍牙、無線顯示(WI-DI)，藉此與有線/無線電子裝置或特別是移動電子裝置通信。因此，根據本發明的實施例的記憶體系統和資料處理系統可被應用於有線和/或無線電子裝置。網路模組6940可被包括在應用處理器6930中。
儲存模組6950可儲存資料，例如從應用處理器6930接收的資料，然後可以將儲存的資料傳輸到應用處理器6930。儲存模組6950可透過諸如相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(ReRAM)、NAND快閃記憶體、NOR快閃記憶體和3D NAND快閃記憶體的非揮發性半導體記憶體裝置來實施，並且可被提供為諸如使用者系統6900的記憶卡或外部驅動器的卸除式存放裝置介質。儲存模組6950可對應於參照圖1描述的記憶體系統110。此外，儲存模組6950可以被實施為參照圖9至圖14描述的SSD、eMMC以及UFS。
使用者介面6910可包括用於向應用處理器6930輸入資料或命令或者用於將資料輸出到外部裝置的介面。例如，使用者介面6910可包括諸如鍵盤、小鍵盤、按鈕、觸控面板、觸控式螢幕、觸控板、觸控球、攝影機、麥克風、陀螺儀感測器、振動感測器和壓電元件的使用者輸入介面，以及諸如液晶顯示器(LCD)、有機發光二極體(OLED)顯示裝置、主動矩陣OLED(AMOLED)顯示裝置、LED、揚聲器和顯示幕的使用者輸出介面。
此外，當圖1的記憶體系統110被應用於使用者系統6900的移動電子裝置時，應用處理器6930可控制移動電子裝置的全部操作，並且網路模組6940可用來作為通信模組以用於控制與外部裝置的有線和/或無線通訊。使用者 介面6910可以將由處理器6930處理的資料顯示在移動電子裝置的顯示/觸控模組上，或者支援從觸控板接收資料的功能。
根據本發明的實施例，提供了一種記憶體系統，其能夠以對記憶體系統的控制器施加較小負載的有效方式來調節被記憶體系統採用的記憶體裝置的溫度，因此相較於現有系統，使得控制器更快速且更可靠地將資料處理到記憶體裝置並處理來自記憶體裝置的資料。
雖然已經針對具體實施例描述了本發明，但是對於本發明所屬技術領域中具有通常知識者顯而易見的是，在不脫離如所附申請專利範圍所限定的本發明的精神和範圍的情況下，可進行各種改變和修改。
S610:步驟
S620:步驟
S630:步驟
S640:步驟
S650:步驟
S660:步驟

Claims (18)

  1. 一種記憶體系統，其包括：控制器；多個非揮發性記憶體；溫度控制單元，其適於測量所述多個非揮發性記憶體中的每一個的溫度，並且將每個測量溫度與預定閾值進行比較；信號生成單元，其適於當所述測量溫度高於所述預定閾值時，生成與所述非揮發性記憶體中的一個或多個對應的繁忙信號；以及介面單元，其將所述繁忙信號傳輸到所述控制器，其中所述繁忙信號由一個或多個位元組成，所述一個或多個位元被添加到各個回應。
  2. 如請求項1所述的記憶體系統，其中所述控制器透過提供命令來控制所述多個非揮發性記憶體執行操作，以及其中所述多個非揮發性記憶體生成與所提供的命令對應的回應。
  3. 如請求項2所述的記憶體系統，其中所述介面單元將所述繁忙信號與所述回應一起傳輸。
  4. 如請求項3所述的記憶體系統，其中當接收所述繁忙信號時，所述控制器控制與所接收的繁忙信號對應的一個或多個非揮發性記憶體不執行輸入/輸出操作。
  5. 如請求項2所述的記憶體系統， 其中當所述測量溫度中的每一個等於或低於所述預定閾值時，所述信號生成單元進一步生成與所述非揮發性記憶體中的一個或多個對應的就緒信號，以及其中所述介面單元進一步將所述就緒信號傳輸到所述控制器。
  6. 如請求項5所述的記憶體系統，其中所述介面單元將所述就緒信號與所述回應一起傳輸。
  7. 如請求項6所述的記憶體系統，其中當接收所述就緒信號時，所述控制器控制與所接收的就緒信號對應的一個或多個記憶體執行輸入/輸出操作。
  8. 如請求項6所述的記憶體系統，其中所述就緒信號由一個或多個位元組成，所述一個或多個位元被添加到各個回應。
  9. 如請求項1所述的記憶體系統，其中所述控制器基於從主機發出的命令，來控制所述記憶體裝置設置所述預定閾值。
  10. 一種記憶體系統的操作方法，其包括：由記憶體裝置測量多個非揮發性記憶體中的每一個的溫度；將測量溫度中的每一個與預定閾值進行比較；當所述測量溫度高於所述預定閾值時，由所述記憶體裝置生成與所述非揮發性記憶體中的一個或多個對應的繁忙信號；以及由所述記憶體裝置將所述繁忙信號傳輸到所述控制器，其中所述繁忙信號由一個或多個位元組成，所述一個或多個位元被添加到各個回應。
  11. 如請求項10所述的方法，其進一步包括： 由控制器透過提供命令來控制所述多個非揮發性記憶體執行操作；以及由所述記憶體裝置生成與所提供的命令對應的回應。
  12. 如請求項10所述的方法，其中與所述回應一起傳輸所述繁忙信號。
  13. 如請求項12所述的方法，其進一步包括當接收所述繁忙信號時，由所述控制器控制與所接收的繁忙信號對應的一個或多個非揮發性記憶體不執行輸入/輸出操作。
  14. 如請求項11所述的方法，其進一步包括：當所述測量溫度中的每一個等於或低於所述預定閾值時，由所述記憶體裝置生成與所述非揮發性記憶體中的一個或多個對應的就緒信號；以及由所述記憶體裝置將所述就緒信號傳輸到所述控制器。
  15. 如請求項14所述的方法，其中與所述回應一起傳輸所述就緒信號。
  16. 如請求項15所述的方法，其進一步包括當接收所述就緒信號時，由所述控制器控制與所接收的就緒信號對應的一個或多個記憶體執行輸入/輸出操作。
  17. 如請求項15所述的方法，所述就緒信號由一個或多個位元組成，所述一個或多個位元被添加到各個回應。
  18. 如請求項10所述的方法，其進一步包括在測量溫度之前，所述控制器基於從主機發出的命令來控制所述記憶體裝置設置閾值。
TW107112271A 2017-08-08 2018-04-10 記憶體系統及其操作方法 TWI766978B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170100073A KR20190016191A (ko) 2017-08-08 2017-08-08 메모리 시스템 및 메모리 시스템의 동작방법
??10-2017-0100073 2017-08-08
KR10-2017-0100073 2017-08-08

Publications (2)

Publication Number Publication Date
TW201911025A TW201911025A (zh) 2019-03-16
TWI766978B true TWI766978B (zh) 2022-06-11

Family

ID=65275088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112271A TWI766978B (zh) 2017-08-08 2018-04-10 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10324630B2 (zh)
KR (1) KR20190016191A (zh)
CN (1) CN109390003B (zh)
TW (1) TWI766978B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7214464B2 (ja) * 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
TWI725434B (zh) * 2019-05-24 2021-04-21 慧榮科技股份有限公司 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器
US11397460B2 (en) * 2019-06-20 2022-07-26 Western Digital Technologies, Inc. Intelligent power saving mode for solid state drive (ssd) systems
EP3786804B1 (en) * 2019-08-30 2023-04-05 Canon Kabushiki Kaisha Recording apparatus, image capturing apparatus, control method, and storage medium
KR20210036593A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 스토리지 장치
US11036413B1 (en) * 2019-12-17 2021-06-15 Micron Technology, Inc. Memory sub-system temperature regulation
US11762585B2 (en) * 2020-03-23 2023-09-19 Micron Technology, Inc. Operating a memory array based on an indicated temperature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158599A1 (en) * 2000-03-31 2002-10-31 Masahiro Fujita Robot device, robot device action control method, external force detecting device and external force detecting method
US20160034189A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Storage device and controlling method thereof
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
US20160239385A1 (en) * 2011-07-06 2016-08-18 International Business Machines Corporation Responding to a maintenance free storage container security threat

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
KR20100115583A (ko) * 2009-04-20 2010-10-28 삼성전자주식회사 데이터 저장 시스템
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
KR102251810B1 (ko) 2014-09-30 2021-05-13 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
US20160196062A1 (en) * 2015-01-05 2016-07-07 Kabushiki Kaisha Toshiba Memory system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158599A1 (en) * 2000-03-31 2002-10-31 Masahiro Fujita Robot device, robot device action control method, external force detecting device and external force detecting method
US20160239385A1 (en) * 2011-07-06 2016-08-18 International Business Machines Corporation Responding to a maintenance free storage container security threat
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
US20160034189A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Storage device and controlling method thereof

Also Published As

Publication number Publication date
CN109390003A (zh) 2019-02-26
US10324630B2 (en) 2019-06-18
KR20190016191A (ko) 2019-02-18
CN109390003B (zh) 2022-12-06
US20190050147A1 (en) 2019-02-14
TW201911025A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
TWI757371B (zh) 記憶體系統及其操作方法
CN107643985B (zh) 存储器系统及其操作方法
CN110471866B (zh) 存储器系统和存储器系统的操作方法
TWI732015B (zh) 記憶體系統及其操作方法
US10866898B2 (en) Method and apparatus for migrating data between nonvolatile main memory and first or second caches
TWI766978B (zh) 記憶體系統及其操作方法
CN107491396B (zh) 存储器系统及其操作方法
TWI760363B (zh) 控制器及其操作方法
US20180074718A1 (en) Memory system and method for operating the same
US20190107961A1 (en) Memory system and operating method of the same
US10877883B2 (en) Memory system, controller for performing read reclaim operation, and method for operating the controller
US20200042242A1 (en) Controller and operation method thereof
CN108241470B (zh) 控制器及其操作方法
US20190108891A1 (en) Memory system and operating method of the same
CN109656470B (zh) 存储器系统及其操作方法
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
US20190087114A1 (en) Data processing system and operating method thereof
US10768839B2 (en) Memory system and operating method thereof
US10460809B2 (en) Memory system and operating method thereof
CN110045914B (zh) 存储器系统及其操作方法
US20190212936A1 (en) Memory system and operating method thereof
US10803960B2 (en) Memory device and operation method thereof
US20180157415A1 (en) Apparatus and method for controlling memory device
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20170344262A1 (en) Data processing system and method for operating the same