KR20220005832A - 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20220005832A
KR20220005832A KR1020200083485A KR20200083485A KR20220005832A KR 20220005832 A KR20220005832 A KR 20220005832A KR 1020200083485 A KR1020200083485 A KR 1020200083485A KR 20200083485 A KR20200083485 A KR 20200083485A KR 20220005832 A KR20220005832 A KR 20220005832A
Authority
KR
South Korea
Prior art keywords
slice
dirty
slices
meta
data
Prior art date
Application number
KR1020200083485A
Other languages
English (en)
Inventor
김주현
김진영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200083485A priority Critical patent/KR20220005832A/ko
Priority to US17/036,960 priority patent/US20220012180A1/en
Priority to US17/104,973 priority patent/US11573891B2/en
Priority to CN202110067935.1A priority patent/CN113918085A/zh
Publication of KR20220005832A publication Critical patent/KR20220005832A/ko
Priority to US18/148,149 priority patent/US20230139864A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2457—Query processing with adaptation to user needs
    • G06F16/24573—Query processing with adaptation to user needs using data annotations, e.g. user-defined metadata
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Library & Information Science (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 기술은 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 비휘발성 메모리 장치와, 노말(normal) 데이터를 비휘발성 메모리 장치에 저장하는 것에 대응하여 메타(meta) 데이터를 생성하는 컨트롤러, 및 메타 데이터를 구성하는 다수의 메타 슬라이스(slice)를 저장하기 위한 버퍼 메모리를 포함하며, 컨트롤러는, 다수의 메타 슬라이스 각각에 대응하는 제1 및 제2상태정보를 생성하여 버퍼 메모리에 저장하며, 다수의 메타 슬라이스 중 업데이트(update)되는 슬라이스의 제1상태정보를 조절하여 제1더티(dirty) 슬라이스로 구분하고, 제1더티 슬라이스 중 플러시(flush)되는 슬라이스의 제1 및 제2상태정보를 조절하여 제2더티 슬라이스로 구분하며, 제2더티 슬라이스 중, 플러시되는 슬라이스의 제2상태정보를 조절하여 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 제1상태정보를 조절하여 제3더티 슬라이스로 구분하며, 제3더티 슬라이스 중 플러시되는 슬라이스의 제1상태정보를 조절하여 제2더티 슬라이스로 구분하고, 제1 내지 제3더티 슬라이스 각각에 대한 플러시 동작의 수행구간에서 제1 내지 제3더티 슬라이스 각각에 대한 업데이트를 허용한다.

Description

메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법{APPARATUS AND METHOD FOR MANAGING META DATA}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 메타 데이터를 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 관리방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 비휘발성 메모리 장치; 노말(normal) 데이터를 상기 비휘발성 메모리 장치에 저장하는 것에 대응하여 메타(meta) 데이터를 생성하는 컨트롤러; 및 상기 메타 데이터를 구성하는 다수의 메타 슬라이스(slice)를 저장하기 위한 버퍼 메모리를 포함하며, 상기 컨트롤러는, 상기 다수의 메타 슬라이스 각각에 대응하는 제1 및 제2상태정보를 생성하여 상기 버퍼 메모리에 저장하며, 상기 다수의 메타 슬라이스 중 업데이트(update)되는 슬라이스의 상기 제1상태정보를 조절하여 제1더티(dirty) 슬라이스로 구분하고, 상기 제1더티 슬라이스 중 플러시(flush)되는 슬라이스의 상기 제1 및 제2상태정보를 조절하여 제2더티 슬라이스로 구분하며, 상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보를 조절하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보를 조절하여 제3더티 슬라이스로 구분하며, 상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보를 조절하여 상기 제2더티 슬라이스로 구분하고, 상기 제1 내지 제3더티 슬라이스 각각에 대한 플러시 동작의 수행구간에서 상기 제1 내지 제3더티 슬라이스 각각에 대한 업데이트를 허용할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 저널(journal) 데이터를 생성하여 상기 버퍼 메모리에 저장하며, 상기 저널 데이터가 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 적어도 하나가 존재하는 경우, 해당 슬라이스를 플러시하고, 상기 저널 데이터가 상기 설정된 크기가 되는 경우, 상기 저널 데이터를 저널 보관데이터로 전환시켜 플러시하며, 상기 저널 보관데이터에 대한 플러시 동작의 시작시점 이후 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 상기 저널 데이터를 새롭게 생성하여 상기 버퍼 메모리에 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 버퍼 메모리에서 상기 저널 데이터가 저장되는 공간과, 상기 저널 보관데이터가 저장되는 공간은 물리적으로 구별되는 서로 다른 공간일 수 있다.
또한, 상기 컨트롤러는, 상기 제1 내지 제3더티 슬라이스 및 상기 저널 보관데이터 중 어느 하나를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트할 수 있다.
또한, 상기 컨트롤러는, 상기 저널 데이터가 상기 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 어느 하나를 플러시할 때, 해당 슬라이스를 상기 버퍼 메모리의 예정된 공간으로 이동시키며, 상기 저널 보관데이터를 플러시할 때, 상기 저널 보관데이터를 상기 예정된 공간에 저장되어 있던 상기 제1 내지 제3더티 슬라이스 중 어느 하나와 함께 상기 비휘발성 메모리 장치에 라이트 할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시킬 때, 해당 슬라이스를 예정된 크기단위로 분리하여 예정된 시점마다 반복적으로 이동시킬 수 있다.
또한, 상기 컨트롤러는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시키는 동작을 시작하는 시점에서 상기 저널 데이터의 크기를 확인하고, 확인결과에 따라 상기 예정된 크기단위 및 상기 예정된 시점을 결정할 수 있다.
또한, 상기 컨트롤러는, 상기 버퍼 메모리에 저장된 상기 다수의 메타 슬라이스에 대해 라운드 로빈(round robin)방식에 따라 상기 제1 내지 제3더티 슬라이스를 검색하고, 검색된 더티 슬라이스에 대해 플러시 동작을 수행할 수 있다.
또한, 상기 컨트롤러는, 상기 저널 보관데이터에 대한 플러시 동작이 시작된 후 상기 저널 데이터를 새롭게 생성할 때, 이전에 검색된 메타 슬라이스의 다음 메타 슬라이스부터 상기 제1 내지 제3더티 슬라이스를 검색 할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 및 제2상태정보의 초기값을 '0, 0'으로 설정하고, 상기 다수의 메타 슬라이스 중 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제1더티 슬라이스로 구분하고, 상기 제1더티 슬라이스 중 플러시되는 슬라이스의 상기 제1 및 제2상태정보 값을 '0, 1'로 설정하여 상기 제2더티 슬라이스로 구분하며, 상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보 값을 '0'으로 설정하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제3더티 슬라이스로 구분하며, 상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보 값을 '0'으로 설정하여 상기 제2더티 슬라이스로 구분할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 비휘발성 메모리 장치, 및 버퍼 메모리를 포함하는 메모리 시스템의 동작방법에 있어서, 노말(normal) 데이터를 상기 비휘발성 메모리 장치에 저장하는 것에 대응하여 다수의 메타 슬라이스(slice)로 구성되는 메타(meta) 데이터, 및 상기 다수의 메타 슬라이스 각각에 대응하는 제1 및 제2상태정보를 생성하여 상기 버퍼 메모리에 저장하는 단계; 상기 다수의 메타 슬라이스 중 업데이트(update)되는 슬라이스의 상기 제1상태정보를 조절하여 제1더티(dirty) 슬라이스로 구분하는 제1구분단계; 상기 제1더티 슬라이스 중 플러시(flush)되는 슬라이스의 상기 제1 및 제2상태정보를 조절하여 제2더티 슬라이스로 구분하는 제2구분단계; 상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보를 조절하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보를 조절하여 제3더티 슬라이스로 구분하는 제3구분단계; 및 상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보를 조절하여 상기 제2더티 슬라이스로 구분하는 제4구분단계를 포함하며, 상기 제1 내지 제3더티 슬라이스 각각에 대한 플러시 동작의 수행구간에서 상기 제1 내지 제3더티 슬라이스 각각에 대한 업데이트를 허용할 수 있다.
또한, 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 저널(journal) 데이터를 생성하여 상기 버퍼 메모리에 저장하는 단계; 상기 저널 데이터가 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 적어도 하나가 존재하는 경우, 해당 슬라이스를 플러시하는 제1플러시단계; 상기 저널 데이터가 상기 설정된 크기가 되는 경우, 상기 저널 데이터를 저널 보관데이터로 전환시켜 플러시하는 제2플러시단계; 및 상기 제2플러시단계의 시작시점 이후 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 상기 저널 데이터를 새롭게 생성하여 상기 버퍼 메모리에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 버퍼 메모리에서 상기 저널 데이터가 저장되는 공간과, 상기 저널 보관데이터가 저장되는 공간은 물리적으로 구별되는 서로 다른 공간일 수 있다.
또한, 상기 제1플러시단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트하며, 상기 제2플러시단계는, 상기 저널 보관데이터를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트할 수 있다.
또한, 상기 제1플러시 단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 플러시할 때, 상기 버퍼 메모리의 예정된 공간으로 이동시키며, 상기 제2플러시 단계는, 상기 저널 보관데이터를 플러시할 때, 상기 저널 보관데이터를 상기 제1플러시 단계를 통해 상기 예정된 공간에 저장되어 있던 상기 제1 내지 제3더티 슬라이스 중 어느 하나와 함께 상기 비휘발성 메모리 장치에 라이트할 수 있다.
또한, 상기 제1플러시 단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시킬 때, 해당 슬라이스를 예정된 크기단위로 분리하여 예정된 시점마다 반복적으로 이동시킬 수 있다.
또한, 상기 제1플러시 단계를 통해 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시키는 동작을 시작하는 시점에서 상기 저널 데이터의 크기를 확인하고, 확인결과에 따라 상기 예정된 크기단위 및 상기 예정된 시점을 결정하는 단계를 더 포함할 수 있다.
또한, 상기 버퍼 메모리에 저장된 상기 다수의 메타 슬라이스에 대해 라운드 로빈(round robin)방식에 따라 상기 제1 내지 제3더티 슬라이스를 검색하고, 검색된 더티 슬라이스에 대해 상기 제1플러시 단계를 수행할 수 있다.
또한, 상기 제2플러시단계의 시작시점 이후 상기 저널 데이터를 새롭게 생성할 때, 이전에 검색된 메타 슬라이스의 다음 메타 슬라이스부터 상기 제1 내지 제3더티 슬라이스를 검색할 수 있다.
또한, 상기 제1 및 제2상태정보의 초기값을 '0, 0'으로 설정하는 단계를 더 포함하며, 상기 제1구분단계에서 상기 다수의 메타 슬라이스 중 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제1더티 슬라이스로 구분하고, 상기 제2구분단계에서 상기 제1더티 슬라이스 중 플러시되는 슬라이스의 상기 제1 및 제2상태정보 값을 '0, 1'로 설정하여 상기 제2더티 슬라이스로 구분하며, 상기 제3구분단계에서 상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보 값을 '0'으로 설정하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제3더티 슬라이스로 구분하며, 상기 제4구분단계에서 상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보 값을 '0'으로 설정하여 상기 제2더티 슬라이스로 구분할 수 있다.
본 기술은 메타 데이터에 포함된 다수의 메타 슬라이스(slice) 및 메타 슬라이스의 업데이트(update)에 대응하는 저널(journal) 데이터를 비휘발성 메모리 장치에 라이트할 때, 메타 슬라이스의 라이트 동작과 저널 데이터의 라이트 동작을 비동기적(asynchronous)인 수행이 가능하도록 제어함으로써, 라이트 동작 중인 메타 슬라이스에 대해 업데이트를 허용할 수 있다.
이를 통해, 메타 데이터의 라이트 동작을 위해 소요되는 시간을 최소화할 수 있으며, 메모리 시스템 전체의 성능을 향상시키는 효과가 있다.
도 1은 본 발명의 일 실시예에 따라 메모리 시스템을 포함하는 데이터 처리 시스템의 구조를 설명한다.
도 2는 본 발명의 일 실시예에 따라 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치에 대해 수행할 수 있는 데이터 처리 동작의 일 예를 설명한다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템에서 메타 데이터의 구조를 설명한다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 메모리 시스템에서 메타 데이터의 관리방법을 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따라 메모리 시스템을 포함하는 데이터 처리 시스템의 구조를 설명한다.
도 1을 참조하면, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 명령을 수신하고, 수신한 명령에 대응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 포함하는 저장 공간을 가질 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리셀을 포함하는 저장 공간에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리셀을 포함하는 저장 공간을 연결시키는 매핑(mapping)을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리주소 혹은 논리 블록 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리주소 혹은 물리 블록 주소라고 부를 수 있다. 호스트(102)가 쓰기 명령 및 데이터와 함께 논리주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 데이터를 저장하기 위한 저장공간을 탐색한 후, 탐색된 저장공간의 물리주소를 논리주소와 매핑시키고, 탐색된 저장공간에 데이터를 프로그램할 수 있다. 호스트(102)가 읽기 명령과 함께 논리주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 논리주소에 매핑된 물리주소를 탐색한 후 탐색된 물리주소에 저장된 데이터를 호스트(102)에 출력할 수 있다.
구체적으로, 메모리 시스템(110)은 전원이 꺼져도 저장된 데이터가 소실되지 않는 비휘발성 메모리 장치(150)와 데이터를 일시 저장하기 위한 버퍼 메모리(144), 및 비휘발성 메모리 장치(150)와 버퍼 메모리(144)의 동작을 제어하기 위한 컨트롤러(130)를 포함할 수 있다. 그리고, 컨트롤러(130)는, 플래시 변환 계층(FTL) 유닛(40)을 포함할 수 있다.
좀 더 구체적으로, 호스트(102)는, 논리주소(LBA)를 사용하여 노말 데이터(NORMAL_DATA)를 관리할 수 있다. 또한, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 호스트(102)로부터 입력된 노말 데이터(NORMAL_DATA)를 메모리 장치(150)에 저장할 수 있다. 이때, 컨트롤러(130)는, 호스트(102)로부터 노말 데이터(NORMAL_DATA)와 함께 입력되는 논리주소(LBA)를 노말 데이터(NORMAL_DATA)가 저장되는 메모리 장치(150) 내부의 물리적인 공간을 가리키는 물리주소(PBA)에 매핑(mapping)시킬 수 있다.
이렇게, 컨트롤러(130)는, 매핑동작을 통해 노말 데이터(NORMAL_DATA)의 저장에 대응하여 메타 데이터(META_DATA)를 생성할 수 있다. 즉, 컨트롤러(130)는, 노말 데이터(NORMAL_DATA)의 논리주소(LBA)를 메모리 장치(150) 내부의 물리적인 공간을 가리키는 물리주소(PBA)에 매핑시키는 매핑정보(LBA/PBA)를 메타 데이터(META_DATA)로서 생성할 수 있다. 이때, 호스트(102)에 의해 노말 데이터(NORMAL_DATA)의 값이 업데이트되는 것에 응답하여 메타 데이터(META_DATA)에 포함된 매핑정보(LBA/PBA)의 값도 업데이트될 수 있다. 또한, 컨트롤러(130)는, 내부에서 생성된 메타 데이터(META_DATA)를 메모리 장치(150)에 저장할 수 있다.
그리고, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)를 생성할 수 있다. 저널 데이터(JOURNAL_DATA)란 메타 데이터(META_DATA)의 업데이트 사항에 대한 히스토리 정보(history information)일 수 있다. 따라서, 저널 데이터(JOURNAL_DATA)를 통해 업데이트 되기 전 또는 업데이트 된 후의 메타 데이터(META_DATA)를 도출할 수 있다. 또한, 컨트롤러(130)는, 내부에서 생성된 저널 데이터(JOURNAL_DATA)를 메모리 장치(150)에 저장할 수 있다.
그리고, 논리주소(LBA)를 물리주소(PBA)에 매핑시켜 메타 데이터(META_DATA)를 생성하는 동작, 및 메타 데이터(META_DATA)의 업데이트 사항에 대한 히스토리 정보를 수집하여 저널 데이터(JOURNAL_DATA)를 생성하는 동작은, 컨트롤러(130)에 포함된 플래시 변환 계층 유닛(40)에 의해 수행될 수 있다.
그리고, 호스트(102)와 메모리 시스템(110) 사이에서 입출력되는 노말 데이터(NORMAL_DATA)는, 비휘발성 메모리 장치(150)에 저장되는 것과는 별개로 컨트롤러(130)에 포함된 버퍼 메모리(144)에 임시로 저장될 수 있다. 또한, 호스트(102)로부터 입력된 노말 데이터(NORMAL_DATA)의 저장에 대응하여 컨트롤러(130)에서 생성된 메타 데이터(META_DATA)는, 비휘발성 메모리 장치(150)에 저장되는 것과는 별개로 컨트롤러(130)에 포함된 버퍼 메모리(144)에 임시로 저장될 수 있다. 또한, 메타 데이터(META_DATA)의 업데이트 동작에 대응하여 컨트롤러(130)에서 생성된 저널 데이터(JOURNAL_DATA)는, 비휘발성 메모리 장치(150)에 저장되는 것과는 별개로 컨트롤러(130)에 포함된 버퍼 메모리(144)에 임시로 저장될 수 있다.
참고로, 도면에서는 버퍼 메모리(144)가 컨트롤러(130) 외부에 존재하는 것으로 도시되어 있지만, 이는 어디까지나 하나의 실시예일 뿐이며, 실시예에 따라 컨트롤러(130)에 내부에 포함되는 것도 얼마든지 가능하다.
도 2는 본 발명의 일 실시예에 따라 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 다수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 다수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 다수의 메모리 블록(memory block)들(152, 154, 156)을 포함하며, 각각의 메모리 블록들(152, 154, 156)은, 다수의 페이지들(P<0>, P<1>, P<2>, P<3>, P<4>)을 포함한다. 또한, 다수의 페이지들(P<0>, P<1>, P<2>, P<3>, P<4>) 각각은, 다수의 워드라인(WL: Word Line, 미도시)들이 연결된 다수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 다수의 메모리 블록들(152, 154, 156)이 각각 포함된 다수의 플래인들(plane, 미도시)을 포함할 수 있다. 또한, 메모리 장치(150)는, 다수의 플래인들이 각각 포함된 다수의 메모리 다이(memory die, 미도시)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 장치(150)는, 다수의 메모리 블록들(152, 154, 156)을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(144)를 포함할 수 있다.
여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 즉, 메모리(144)는, 도 1에서 설명한 버퍼 메모리(144)에 대응하는 구성요소일 수 있다. 따라서, 도 1 및 도 2를 함께 참조하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 노말 데이터(NORMAL_DATA)를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 노말 데이터(NORMAL_DATA)를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 컨트롤러(130)가 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 때, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터(NORMAL_DATA, META_DATA, JOURNAL_DATA)는 메모리(144)에 저장될 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 메타 데이터(META_DATA)와 저널 데이터(JOURNAL_DATA), 및 데이터 라이트 및 리드 등의 동작 수행 시의 노말 데이터(NORMAL_DATA)를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에 도시된 것과 같이 컨트롤러(130)의 내부에 존재할 수 있다. 또는, 메모리(144)는, 도 1에 도시된 것과 같이 컨트롤러(130)의 외부에 존재할 수 있으며, 이와 같은 경우에는, 별도의 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현되어야 할 것이다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행할 수 있다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 이때, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작 및 리드 리클래임(RR: Read Recalim) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 컨트롤러(130)에 저장된 메타 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 또는 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
또한, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치에 대해 수행할 수 있는 데이터 처리 동작의 일 예를 설명한다.
도 3을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드(program command) 및 프로그램 데이터(program data), 그리고 논리주소(logical address)를 수신할 수 있다. 이때, 컨트롤러(130)는, 프로그램 커맨드(program command)에 응답하여 프로그램 데이터(program data)를 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 다수의 페이지들에 프로그램하여 저장한다.
그리고, 컨트롤러(130)는, 프로그램 데이터에 대한 메타(meta) 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 프로그램하여 저장한다. 이때, 메타 데이터에는 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 저장된 프로그램 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보 및 물리적/논리적(P2L: Physical to Logical) 정보가 포함될 수 있다. 또한, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 프로그램 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
여기서, 논리적/물리적(L2P: Logical to Physical) 정보 및 물리적/논리적(P2L: Physical to Logical) 정보는, 컨트롤러(130)에서 프로그램 커맨드에 응답하여 논리주소(logical address)에 대응하는 물리주소(physical address)를 매핑(mapping)한 정보를 의미한다. 이때, 물리주소(physical address)는 호스트(102)로부터 수신한 프로그램 데이터를 저장할 메모리 장치(150)의 물리적 저장 공간에 대응하는 주소일 수 있다.
컨트롤러(130)는, 상술한 논리주소(logical address)와 물리주소(physical address) 간의 매핑(mapping) 정보, 다시 말해 논리적/물리적(L2P: Logical to Physical) 정보 및 물리적/논리적(P2L: Physical to Logical)를 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584) 중 적어도 하나 이상의 메모리 블록에 저장할 수 있다. 이때 논리적/물리적(L2P: Logical to Physical) 정보 및 물리적/논리적(P2L: Physical to Logical)를 저장한 적어도 하나 이상의 메모리 블록을 시스템 블록(system block)이라고 부를 수 있다.
예를 들어 설명하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 프로그램 커맨드에 해당하는 프로그램 데이터를 컨트롤러(130)의 메모리(144)에 포함된 제1 버퍼(510)에 캐싱 및 버퍼링, 즉 사용자 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1 버퍼(510)에 저장할 수 있다. 이후, 컨트롤러(130)는, 제1 버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 프로그램하여 저장할 수 있다.
그리고, 컨트롤러(130)는, 프로그램 데이터의 데이터 세그먼트들(512)이 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 메타 데이터인 L2P세그먼트들(522)과 P2L세그먼트(524)들을 생성한 후, 컨트롤러(130)의 메모리(144)에 포함된 제2 버퍼(520)에 저장할 수 있다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2 버퍼(520)에는, L2P세그먼트들(522)과 P2L세그먼트들(524)이 리스트 형태로 저장될 수 있다. 이후, 컨트롤러(130)는, 맵 플러시(map flush) 동작을 통해 제2 버퍼(520)에 저장된 L2P세그먼트들(522)과 P2L세그먼트들(524)을 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 프로그램하여 저장할 수 있다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 리드 커맨드(read command) 및 논리주소(logical address)를 수신할 수 있다. 이때, 컨트롤러(130)는, 리드 커맨드에 응답하여 호스트(102)의 논리주소에 대응하는 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 메모리 장치(150)로부터 리드하여 제2버퍼(520)에 로딩(loading)할 수 있다. 이후, 컨트롤러(130)는, 제2버퍼(520)에 로딩된 L2P 세그먼트들(522)과 P2L 세그먼트들(524)로부터 호스트(102)의 논리주소에 대응하는 메모리 장치(150)의 물리주소를 확인하고, 확인을 통해 알 수 있는 저장위치, 즉, 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584) 중 특정 메모리 블록의 특정 페이지로부터 사용자 데이터의 데이터 세그먼트들(512)을 리드하여 제1 버퍼(510)에 저장한 후, 호스트(102)로 제공할 수 있다.
컨트롤러(130)는, 전술한 바와 같이 호스트(102)로부터 리드 커맨드 및 논리주소가 수신될 때마다 호스트(102)의 논리주소에 대응하는 L2P 세그먼트들(522)과 P2L 세그먼트들(524)를 리드하여 제2버퍼(520)에 로딩할 수 있다. 이와 같은 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 로딩하는 동작은 빈번하게 반복될 수록 메모리 시스템(110)의 리드 성능을 저하시키는 원인이 될 수 있다.
이때, 컨트롤러(130)는, 제2버퍼부(520)의 공간을 많이 확보할수록 메모리 장치(150)로부터 한번에 더 많은 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 로딩할 수 있고, 그 결과 L2P 세그먼트들(522)과 P2L 세그먼트들(524)에 대한 한번의 로딩 동작으로도 다수의 리드 커맨드들에 대응할 수 있다. 이를 통해 메모리 시스템(110)의 리드 성능이 향상될 수 있다.
한편, L2P 세그먼트들(522)은, 특정한 논리주소에 대응하는 물리주소를 검색하는데 최적화될 수 있고, 그 결과 리드 동작시 호스트(102)로부터 입력된 논리주소에 매핑되는 물리주소를 검색하는데 효율적일 수 있다.
또한, P2L 세그먼트들(524)은, 프로그램 동작을 위해 최적화될 수 있다. 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드와 프로그램 데이터 및 논리주소를 수신할 때, 프로그램 데이터를 저장할 메모리 장치(150) 내 저장 공간을 빠르게 할당할 필요가 있다. 이때, 컨트롤러(130)는, 제2버퍼부(520)에 새롭게 할당 가능한 메모리 장치(150) 내 저장 공간에 대응하는 물리주소들의 리스트를 미리 로딩할 수 있다. 따라서, 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드와 프로그램 데이터 및 논리주소가 수신된 시점에서, 제2버퍼부(520)에 로딩되어 있는 물리주소들의 리스트를 빠르게 검색하여 프로그램 데이터를 저장할 수 있는 저장 공간에 대응하는 물리주소를 논리주소와 매핑한 후, 물리주소에 대응하는 저장 공간에 프로그램 데이터를 저장할 수 있다. 이때, P2L 세그먼트들(524)이 생성되어 제2버퍼부(520)에 일시 저장될 수 있고, 제2버퍼부(520)에 저장된 P2L 세그먼트들(524)는, 맵 플러시(map flush) 동작을 통해 메모리 장치(150)에 저장될 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템에서 메타 데이터의 구조를 설명한다.
도 1 내지 도 4를 함께 참조하면, 메모리 시스템(110)에서 메타 데이터(META_DATA)는, 논리-물리주소의 매핑 정보(logical-physical address mapping information, L2P), 유효 페이지 정보(valid page information, VPC) 및 기타정보(ETC) 등을 포함할 수 있다. 즉, 메타 데이터(META_DATA)에는 호스트(102)로부터 수신된 커맨드에 대응하여 입/출력 노말 데이터(NORMAL_DATA)를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
여기서, 논리-물리주소의 매핑 정보(L2P)는 호스트(102)로부터 수신한 논리주소(LBA)와 논리주소(LBA)에 대응하는 노말 데이터(NORMAL_DATA)가 메모리 장치(150) 내부에서 저장될 물리적인 저장공간을 가리키는 물리주소(PBA) 간의 매핑 정보일 수 있다. 그리고, 유효 페이지 정보(VPC)는 메모리 블록에 포함된 다수의 페이지들 중 유효한 데이터(valid data)를 저장하고 있는 페이지에 대한 정보 일 수 있다. 컨트롤러(130)는 유효 페이지 정보(VPC)에 기초하여 가비지 컬렉션 동작(garbage collection operation)을 제어할 수 있다. 그리고, 기타정보(ETC)는, 일 실시예로써 신뢰성 정보(reliability information, 미도시)를 포함할 수 있다. 신뢰성 정보는, 메모리 블록에 대한 소거 사이클 회수 정보(erase cycle count information), 리드 회수 정보(read count information) 등을 포함할 수 있다. 컨트롤러(130)는 신뢰성 정보(reliability information)에 기초하여 리드 리클레임 동작(read reclaim operation) 또는 웨어 레벨링 동작(wear leveling operation)을 제어할 수 있다.
한편, 컨트롤러(130)는 메타 데이터(META_DATA)를 다수의 메타 슬라이스(META SLICE<1:15>)로 분할하여 관리할 수 있다. 이때, 다수의 메타 슬라이스(META_SLICE<1:15>) 각각은 메모리 블록내 다수의 페이지들 중 적어도 하나 이상의 페이지에 대응하는 정보일 수 있다. 메타 데이터(META_DATA)에 포함된 메타 슬라이스(META SLICE<1:15>)의 크기 또는 메타 슬라이스(META SLICE<1:15>)의 개수는 메모리 장치(150)의 종류 및 사용용도 등에 의해 결정될 수 있다. 실시예에 따라, 메타 데이터(META_DATA)는, 논리주소의 값을 기준으로 다수의 메타 슬라이스(META SLICE<1:15>)로 분할될 수 있다. 참고로, 도 3에서 설명한 '세그먼트'와 도 4에서 설명하는 '슬라이스'는, 서로 동일한 크기의 데이터 단위를 의미할 수도 있고, 서로 다른 크기의 데이터 단위를 의미할 수도 있다. 또한, 도면에서 메타 슬라이스(META_SLICE<1:15>)의 개수를 15개인 것으로 설명한 것은, 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많거나 더 적은 개수의 메타 슬라이스가 메타 데이터에 포함될 수 있다.
구체적으로, 컨트롤러(130)는, 부팅(booting) 동작 수행시 메모리 장치(150)에 저장된 메타 데이터(META_DATA), 예컨대, 논리-물리주소의 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)를 버퍼 메모리(144)에 로드(load)할 수 있다. 또한, 컨트롤러(130)는, 메모리 장치(150)에 저장된 매핑정보(L2P)에 대한 확인이 필요한 때 메모리 장치(150)로부터 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)를 리드하여 버퍼 메모리(144)에 저장할 수 있다.
컨트롤러(130)는 호스트(102)로부터 라이트 커맨드와 라이트 데이터, 및 논리주소(LBA)를 수신할 수 있다. 컨트롤러(130)는 라이트 커맨드에 응답하여 라이트 데이터를 저장할 메모리 장치(150)의 물리적 저장공간을 할당할 수 있다. 즉, 컨트롤러(130)는 라이트 커맨드에 응답하여 논리주소(LBA)에 대응하는 물리주소(PBA)를 매핑할 수 있다. 이때, 물리주소(PBA)는 호스트(102)로부터 수신한 라이트 데이터를 저장할 메모리 장치(150)의 물리적 저장 공간을 가리키기 위한 정보일 수 있다.
이렇게. 컨트롤러(130)는 라이트 커맨드에 응답하여 논리주소(LBA)에 대응하는 물리주소(PBA)를 매핑할 수 있고, 이때 기존에 버퍼 메모리(144)에 저장되어 있던 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)를 새롭게 생성된 논리주소(LBA)와 물리주소(PBA) 간의 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)로 업데이트(update) 할 수 있다.
업데이트 동작이 수행되는 경우, 메모리 장치(150)에 저장된 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)와 버퍼 메모리(144)에 저장된 매핑정보(L2P)가 포함된 메타 데이터(META_DATA) 간에는 차이가 발생할 수 있다. 따라서, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)를 메모리 장치(150)에 플러시(flash) 하여 서로 상이한 매핑정보(L2P)를 동일하게 할 수 있다. 즉, 컨트롤러(130)는, 플러시 동작을 통해 버퍼 메모리(144)에 저장된 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)와 메모리 장치(150)에 저장된 매핑정보(L2P)가 포함된 메타 데이터(META_DATA)를 일치시킬 수 있다. 이때, 컨트롤러(130)는, 메타 슬라이스 단위로 플러시 동작을 수행할 수 있다. 즉, 메타 데이터(META_DATA)에는 다수의 메타 슬라이스(META_SLICE<1:15>)가 포함되고, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 업데이트된 어느 하나의 메타 슬라이스(META SLICE<1:15>)를 선택하여 플러시 동작을 수행함으로써, 해당 메타 슬라이스를 메모리 장치(150)에 저장할 수 있다.
좀 더 구체적으로, 컨트롤러(130)는, 메타 데이터(META_DATA)에 포함된 다수의 메타 슬라이스(META_SLICE<1:15>) 중 업데이드되는 메타 슬라이스를 더티(dirty) 메타 슬라이스로 구분할 수 있다. 그리고, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 더티 메타 슬라이스에 대해 플러시 동작, 즉, 메모리 장치(150)에 라이트하는 동작을 수행할 수 있다. 이때, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 더티 메타 슬라이스의 개수가 여러 개인 경우, 컨트롤러(130)는, 여러 개의 더티 메타 슬라이스 중 어느 하나의 더티 메타 슬라이스를 선택하고, 선택된 더티 메타 슬라이스에 대해 플러시 동작을 수행할 수 있다. 또한, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>)에 대해 라운드 로빈(round robin)방식으로 더티 메타 슬라이스를 선택한 뒤, 선택된 더티 메타 슬라이스에 대해 플러시 동작을 수행할 수 있다.
그리고, 컨트롤러(130)는, 메타 데이터(META_DATA)에 포함된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각에 대응하는 제1상태정보(NEW)와 제2상태정보(OLD)를 생성할 수 있다. 이때, 다수의 메타 슬라이스(META_SLICE<1:15>) 각각에 대응하는 제1상태정보(NEW) 및 제2상태정보(OLD)는, 다수의 메타 슬라이스(META_SLICE<1:15>)와 함께 버퍼 메모리(144)에 저장될 수 있다.
구체적으로, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 업데이트되는 메타 슬라이스의 제1상태정보(NEW)를 조절하여 제1더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제1더티 슬라이스 중 플러시되는 제1더티 슬라이스의 제1상태정보(NEW)와 제2상태정보(OLD)를 모두 조절하여 제2더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제2더티 슬라이스 중 플러시되는 제2더티 슬라이스의 제2상태정보(OLD)를 조절하여 클린(clean) 메타 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제2더티 슬라이스 중 업데이트되는 제2더티 슬라이스의 제1상태정보(NEW)를 조절하여 제3더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제3더티 슬라이스 중 플러시되는 제3더티 슬라이스의 제1상태정보(NEW)를 조절하여 제2더티 슬라이스로 구분할 수 있다.
여기서, 클린 메타 슬라이스는, 더티 메타 슬라이스의 반대 개념으로써, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 버퍼 메모리(144)에 저장된 메타 슬라이스의 값과 메모리 장치(150)에 저장된 메타 슬라이스의 값이 같은 메타 슬라이스를 클린 메타 슬라이스로 구분할 수 있다.
전술한 설명과 같이, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 각각에 대해 업데이트 동작 또는 플러시 동작이 수행되었는지 여부에 따라 다수의 메타 슬라이스(META_SLICE<1:15>) 각각에 대응하는 제1상태정보(NEW) 및 제2상태정보(OLD)의 값을 조절할 수 있다. 이를 통해, 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를, 클린 메타 슬라이스와, 제1더티 슬라이스와, 제2더티 슬라이스, 및 제3더티 슬라이스 중 어느 하나의 상태로 구분할 수 있다.
좀 더 구체적으로, 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 업데이트되는 메타 슬라이스를 제1더티 슬라이스로 구별할 수 있다. 또한, 컨트롤러(130)는, 제1더티 슬라이스에 대해 플러시 동작을 수행하여 제2더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제2더티 슬라이스에 대해 플러시 동작을 수행하여 클린 메타 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제2더티 슬라이스에 대해 업데이트 동작을 수행하여 제3더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제3더티 슬라이스에 대해 플러시 동작을 수행하여 제2더티 슬라이스로 구분할 수 있다.
여기서, 컨트롤러(130)는, 제1더티 슬라이스와 제2더티 슬라이스 및 제3더티 슬라이스 각각에 대해 플러시 동작을 수행하는 구간, 즉, 제1더티 슬라이스와 제2더티 슬라이스 및 제3더티 슬라이스 각각을 메모리 장치(150)에 라이트하는 구간에서 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트 동작을 허용할 수 있다. 이렇게, 플러시 동작구간에서 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트 동작을 허용하는 것이 가능한 것은, 다수의 메타 슬라이스(META_SLICE<1:15>) 각각에 대해 두 개의 상태정보, 즉, 제1상태정보(NEW) 및 제2상태정보(OLD)를 대응시켜 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 여러 단계로 조절할 수 있기 때문이다.
예컨대, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제1더티 슬라이스는, 플러시 동작의 수행시점에서 제2더티 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트되는 경우 제3더티 슬라이스로 구분될 수 있다. 물론, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제1더티 슬라이스는, 플러시 동작의 수행시점에서 제2더티 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트가 되지 않는 경우, 계속 제2더티 슬라이스로 구분될 수 있다.
마찬가지로, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제2더티 슬라이스는, 플러시 동작의 수행시점에서 클린 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트되는 경우 제1더티 슬라이스로 구분될 수 있다. 물론, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제2더티 슬라이스는, 플러시 동작의 수행시점에서 클린 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트가 되지 않는 경우, 계속 클린 슬라이스로 구분될 수 있다.
마찬가지로, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제3더티 슬라이스는, 플러시 동작의 수행시점에서 제2더티 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트되는 경우 다시 제3더티 슬라이스로 구분될 수 있다. 물론, 플러시 동작이 수행되는 버퍼 메모리(144)에 저장된 제3더티 슬라이스는, 플러시 동작의 수행시점에서 제2더티 슬라이스로 구분된 상태이므로, 플러시 동작의 수행중에 업데이트가 되지 않는 경우, 계속 제2더티 슬라이스로 구분될 수 있다.
그리고, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)를 생성할 수 있다. 저널 데이터(JOURNAL_DATA)는, 메타 데이터(META_DATA)의 업데이트 사항에 대한 히스토리 정보(history information)를 포함할 수 있다. 따라서, 저널 데이터(JOURNAL_DATA)를 통해 업데이트 되기 전 또는 업데이트 된 후의 메타 데이터(META_DATA)를 도출할 수 있다. 예컨대, 저널 데이터(JOURNAL_DATA)는, 메타 데이터(META_DATA)의 변경이 발생한 동작을 나타내는 타입(type)에 대한 정보 및 메타 데이터(META_DATA)의 변경을 복원하기 위한 데이터를 포함할 수 있다. 이때, 메타 데이터(META_DATA)의 변경이 발생한 동작을 나타내는 타입에 대한 정보로는, 라이트 동작, 메모리 블록을 할당하는 동작, 페이지에 저장된 데이터를 카피하는 동작 등의 메타 데이터(META_DATA)를 변경시킬 수 있는 모든 동작에 대한 타입을 정의하는 정보들이 포함될 수 있다. 그리고, 메타 데이터(META_DATA)의 변경을 복원하기 위한 데이터에는 논리주소, 이전 물리주소, 새로운 물리주소가 포함될 수 있다.
그리고, 컨트롤러(130)는, 내부에서 생성된 저널 데이터(JOURNAL_DATA)에 대해 플러시 동작을 수행하여 메모리 장치(150)에 저장할 수 있다. 이때, 저널 데이터(JOURNAL_DATA)에 대한 플러시 동작은, 저널 데이터(JOURNAL_DATA)의 크기가 설정된 크기가 되는 경우에만 수행될 수 있다. 구체적으로, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)를 버퍼 메모리(144)에 저장할 수 있다. 특히, 컨트롤러(130)는, 버퍼 메모리(144)에 두 개의 저널 데이터(JOURNAL_DATA<1:2>)를 저장하기 위해 설정된 크기의 데이터를 저장할 수 있는 두 개의 공간을 예약할 수 있다. 컨트롤러(130)는, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 첫 번째 저장공간을 선택하여 제1저널 데이터(JOURNAL_DATA1)를 저장할 수 있다. 컨트롤러(130)는, 버퍼 메모리(144)의 첫 번째 저장공간에 저장된 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기를 갖는 경우, 제1저널 데이터(JOURNAL_DATA1)를 저널 보관데이터로 설정함으로써, 설정된 크기의 제1저널 데이터(JOURNAL_DATA1)에 대해 플러시 동작을 수행하여 제1저널 데이터(JOURNAL_DATA1)를 메모리 장치(150)에 라이트할 수 있다. 이때, 컨트롤러(130)는, 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)를 메모리 장치(150)에 라이트하는 동작구간에서, 즉, 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작이 완료되지 않은 상태에서도, 메타 데이터(META_DATA)의 업데이트로 인해 새롭게 생성되는 제2저널 데이터(JOURNAL_DATA2)를 새로운 저널 데이터로 설정하여 버퍼 메모리(144)에 저장할 수 있다. 즉, 컨트롤러(130)는, 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작의 수행과 별개로, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 두 번째 저장공간을 선택하여 새로운 저널 데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)를 저장할 수 있다. 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작이 완료되면, 즉, 메모리 장치(150) 내부의 저장공간에 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)를 라이트하는 동작이 완료되면, 컨트롤러(130)는, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 첫 번째 저장공간에 저장되어 있던 제1저널 데이터(JOURNAL_DATA1)를 삭제 또는 무효화할 수 있다.
전술한 설명과 같이 컨트롤러(130)는, 저널 보관데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작의 수행과 별개로, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 두 번째 저장공간을 선택하여 새로운 저널 데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)를 저장하는 동작을 수행한 바 있다. 이때, 버퍼 메모리(144)의 두 번째 저장공간에 저장된 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기를 갖는 경우, 제2저널 데이터(JOURNAL_DATA2)를 저널 보관데이터로 설정함으로써, 설정된 크기의 제2저널 데이터(JOURNAL_DATA2)에 대해 플러시 동작을 수행하여 제2저널 데이터(JOURNAL_DATA2)를 메모리 장치(150)에 라이트할 수 있다. 이때, 컨트롤러(130)는, 저널 보관데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)를 메모리 장치(150)에 라이트하는 동작구간에서, 즉, 저널 보관데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되지 않은 상태에서도, 메타 데이터(META_DATA)의 업데이트로 인해 새롭게 생성되는 제1저널 데이터(JOURNAL_DATA1)를 새로운 저널 데이터로 설정하여 버퍼 메모리(144)에 저장할 수 있다. 즉, 컨트롤러(130)는, 저널 보관데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작의 수행과 별개로, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 첫 번째 저장공간을 선택하여 새로운 저널 데이터로 설정된 제1저널 데이터(JOURNAL_DATA1)를 저장할 수 있다. 저널 보관데이터로 설정된 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되면, 즉, 메모리 장치(150) 내부의 저장공간에 제2저널 데이터(JOURNAL_DATA2)를 라이트하는 동작이 완료되면, 컨트롤러(130)는, 버퍼 메모리(144)에서 저널 데이터의 저장을 위해 예약된 두 개의 저장공간 중 두 번째 저장공간에 저장되어 있던 제2저널 데이터(JOURNAL_DATA2)를 삭제 또는 무효화할 수 있다.
전술한 설명과 같이, 본 발명의 실시예에 따른 컨트롤러(130)는, 버퍼 메모리(144)에 저널 데이터의 저장을 위해 두 개의 저장공간을 예약한 뒤, 두 개의 저장공간을 서로 번갈아 가면서 사용할 수 있다. 따라서, 컨트롤러(130)는, 설정된 크기의 저널 데이터(JOURNAL_DATA)에 대한 플러시 동작, 즉, 메모리 장치(150)에 라이트하는 동작을 수행하는 동작구간에서도 새로운 저널 데이터(JOURNAL_DATA)를 생성할 수 있다. 이때, 새로운 저널 데이터를 생성할 수 있다는 것은, 메타 데이터(META_DATA)에 대한 업데이트 동작이 수행되는 것을 허용한다는 것을 의미할 수 있다. 따라서, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)의 상태와 상관없이, 예컨대, 설정된 크기가 되어 플러시 동작 중인 상태 또는 설정된 크기보다 작은 상태에서 메타 데이터(META_DATA)에 대한 업데이트 동작이 수행되는 것을 허용할 수 있다. 이렇게, 저널 데이터(JOURNAL_DATA)의 상태와 상관없이 메타 데이터(META_DATA)에 대한 업데이트 동작이 수행되는 것을 허용하기 때문에, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)의 상태와 상관없이 메타 데이터(META_DATA)에 대한 플러시 동작을 수행할 수 있다. 예컨대, 컨트롤러(130)는, 저널 데이터(JOURNAL_DATA)가 설정된 크기보다 작은 상태에서 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 확인한 결과, 제1더티 슬라이스와 제2더티 슬라이스 및 제3더티 슬라이스 중 어느 하나의 더티 슬라이스가 존재하는 경우, 해당 슬라이스에 대해 플러시 동작을 수행할 수 있다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 메모리 시스템에서 메타 데이터의 관리방법을 설명한다.
도 5a를 참조하면, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 라운드 로빈 방식으로 확인할 수 있다.
예컨대, 도면에서는 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 중 제3메타 슬라이스(META_SLICE 3)와, 제7메타 슬라이스(META_SLICE 7), 및 제13메타 슬라이스(META_SLICE 13)가 제1더티 슬라이스로 구분될 상태일 수 있다. 즉, 도면에서 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 중 제3메타 슬라이스(META_SLICE 3)와 제7메타 슬라이스(META_SLICE 7) 및 제13메타 슬라이스(META_SLICE 13) 각각의 제1상태정보(NEW)를 '1'로 설정하고, 각각의 제2상태정보(OLD)를 '0'으로 설정하여 제3메타 슬라이스(META_SLICE 3)와 제7메타 슬라이스(META_SLICE 7) 및 제13메타 슬라이스(META_SLICE 13) 각각을 제1더티 슬라이스로 구분할 수 있다. 물론, 도면에서 컨트롤러(130)는, 다수의 메타 슬라이스(META_SLICE<1:15>) 중 제3메타 슬라이스(META_SLICE 3)와 제7메타 슬라이스(META_SLICE 7) 및 제13메타 슬라이스(META_SLICE 13)를 제외한 나머지 메타 슬라이스(META_SLICE<1, 2, 4:6, 8:12, 14, 15>)의 각각의 제1상태정보(NEW) 및 제2상태정보(OLD)를 모두 초기값인 '0'으로 설정하여 나머지 메타 슬라이스(META_SLICE<1, 2, 4:6, 8:12, 14, 15>)의 각각을 클린 메타 슬라이스로 구분할 수 있다.
이와 같은 상태에서, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 라운드 로빈 방식으로 검색할 수 있으며, 검색결과 제3메타 슬라이스(META_SLICE 3)가 제1더티 슬라이스로 구분된 상태라는 것을 알 수 있다(S10).
도 5b를 참조하면, 컨트롤러(130)는, 도 5a에서 설명한 바와 같이 제3메타 슬라이스(META_SLICE 3)가 제1더티 슬라이스로 구분된 것을 확인하였으므로, 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기보다 작은 상태에서도 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작을 시작할 수 있다(S20). 이때, 컨트롤러(130)는, 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)의 제1상태정보(NEW)를 '1'에서 '0'으로 조절하고, 제2상태정보(OLD)를 '0'에서 '1'로 조절할 수 있다. 즉, 컨트롤러(130)는, 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)를 제2더티 슬라이스로 구분할 수 있다.
도 5c를 참조하면, 컨트롤러(130)는, 도 5b에서 설명한 제3메타 슬라이스(META_SLICE 3)에 대한 플러시 동작이 수행중 또는 수행이 완료된 상태일 수 있다(S30). 이렇게, 제3메타 슬라이스(META_SLICE 3)에 대한 플러시 동작이 수행중 또는 수행이 완료된 상태에서 제3메타 슬라이스(META_SLICE 3)가 업데이트되면서 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기가 될 수 있다(S31). 이때, 도 5b에서 설명한 바와 같이 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)는 제2더티 슬라이스로 구분된 상태이므로, 제3메타 슬라이스(META_SLICE 3)가 업데이트되는 것에 응답하여 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)는 다시 제3더티 슬라이스로 구분될 수 있다. 즉, 도 5b에서 설명한 바와 같이 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)의 제1 및 제2상태정보(NEW, OLD)를 '0, 1'로 설정하여 제2더티 슬라이스로 구분한 바 있다. 이와 같은 상태에서 제3메타 슬라이스(META_SLICE 3)에 대해 업데이트 동작이 수행되면, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)의 제1 및 제2상태정보(NEW, OLD)를 '1, 1'로 설정하여 제3더티 슬라이스로 구분할 수 있다.
그리고, 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기가 된 상태에서 제11메타 슬라이스(META_SLICE 11)가 업데이트되면서 제2저널 데이터(JOURNAL_DATA2)가 새롭게 생성될 수 있다(S31). 이때, 컨트롤러(130)는, 업데이트된 제11메타 슬라이스(META_SLICE 11)의 제1상태정보(NEW)를 '1'로 설정하고, 제2상태정보(OLD)를 '0'으로 설정하여 제1더티 슬라이스로 구분할 수 있다. 또한, 컨트롤러(130)는, 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기가 되었으므로, 설정된 크기의 제1저널 데이터(JOURNAL_DATA1)에 대해 플러시 동작을 시작할 수 있다(S32). 참고로, 도 5c에서 제3메타 슬라이스(META_SLICE 3)에 대한 플러시 동작과, 제1저널 데이터(JOURNAL_DATA)에 대한 플러시 동작은, 그 동작구간이 서로 겹쳐질 수도 있고, 서로 겹쳐지지 않을 수도 있다.
도 5d를 참조하면, 도 5b에서 시작한 제3메타 슬라이스(META_SLICE 3)에 대한 플러시 동작이 도 5d에서는 완료되었다고 가정할 수 있다. 또한, 도 5c에서 시작한 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작이 도 5d에서는 완료되었다고 가정할 수 있다(S40).
따라서, 컨트롤러(130)는, 제1저널 데이터(JOURNAL_DATA1)를 버퍼 메모리(144)에서 삭제하거나 무효화시킬 수 있다.
또한, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 라운드 로빈 방식으로 확인할 수 있다. 이때, 도 5a에서 이미 제3메타 슬라이스(META_SLICE 3)까지는 검색이 완료된 상태이므로, 도 5d에서는 제4메타 슬라이스(META_SLICE 4)부터 상태를 확인할 수 있다. 때문에, 제3메타 슬라이스(META_SLICE 3)가 제3더티 슬라이스로 구분된 상태임에도, 제3메타 슬라이스(META_SLICE 3)를 검색하는 것이 아니라 제7메타 슬라이스(META_SLICE 7)를 검색할 수 있다. 즉, 컨트롤러(130)는, 제4 내지 제7메타 슬라이스(META_SLICE<4:7>) 각각의 상태를 확인하고, 확인결과 제7메타 슬라이스(META_SLICE 7)가 제1더티 슬라이스로 구분된 상태라는 것을 알 수 있다(S41).
이렇게, 제7메타 슬라이스(META_SLICE 7)가 제1더티 슬라이스로 구분된 것을 확인하였으므로, 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기보다 작은 상태에서도 제7메타 슬라이스(META_SLICE 7)에 대해 플러시 동작을 시작할 수 있다(S41).
이때, 컨트롤러(130)는, 제7메타 슬라이스(META_SLICE 7)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제7메타 슬라이스(META_SLICE 7)의 제1상태정보(NEW)를 '1'에서 '0'으로 조절하고, 제2상태정보(OLD)를 '0'에서 '1'로 조절할 수 있다. 즉, 컨트롤러(130)는, 제7메타 슬라이스(META_SLICE 7)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제7메타 슬라이스(META_SLICE 7)를 제2더티 슬라이스로 구분할 수 있다.
도 5e를 참조하면, 도 5d에서 시작한 제7메타 슬라이스(META_SLICE 7)에 대해 플러시 동작이 도 5e에서는 완료되었다고 가정할 수 있다(S50).
이렇게, 제7메타 슬라이스(META_SLICE 7)에 대해 플러시 동작이 완료되었지만, 컨트롤러(130)는, 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기가 될 때까지 다른 더티 슬라이스를 검색하는 동작을 중단할 수 있다(S51). 이는, 저널 데이터에 대한 플러시 동작과 메타 슬라이스에 대한 플러시 동작이 한 번씩 번갈아 가며 수행될 수 있도록 하기 위함이다. 즉, 더티 슬라이스로 구분될 수 있는 메타 슬라이스의 개수가 많다고 하여 여러 개의 메타 슬라이스를 플러시하는 동안 한 개의 저널 데이터를 플러시하는 경우, 저널 데이터를 이용하여 메타 데이터를 복구할 때, 정상적인 복구가 어려울 수 있기 때문이다. 따라서, 본 발명의 실시예에 따른 컨트롤러(130)는, 저널 데이터와 메타 데이터를 서로 번갈아 가면서 한 번씩 플러시시키는 방식을 사용할 수 있다.
시간이 흘러 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트가 반복되면서 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기가 될 수 있다. 따라서, 컨트롤러(130)는, 설정된 크기의 제2저널 데이터(JOURNAL_DATA2)에 대해 플러시 동작을 시작할 수 있다(S52). 물론, 제2저널 데이터(JOURNAL_DATA2)에 대해 플러시 동작을 시작한 상태에서는, 제1저널 데이터(JOURNAL_DATA1)를 새롭게 생성할 수 있다(S52). 참고로, 설정된 크기보다 작은 상태의 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기가 되는 과정에서 반복적으로 수행되는 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트 동작은 도면에 직접적으로 도시되어 있지 않지만, 수행되는 것을 가정할 수 있다.
도 5f를 참조하면, 전술한 도 5a 내지 도 5e에서 설명한 동작이 반복되는 것을 가정할 수 있다.
구체적으로, 도 5e에서 시작한 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 도 5f에서는 완료되었다고 가정할 수 있다(S70). 이때, 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되는 것과 상관없이, 메타 슬라이스들의 업데이트 동작에 따라 제1저널 데이터(JOURNAL_DATA1)가 새롭게 생성될 수 있다.
그리고, 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되었으므로, 컨트롤러(130)는, 다른 더티 슬라이스를 검색하는 동작을 다시 시작하여 제11메타 슬라이스(META_SLICE 11)가 제1더티 슬라이스로 구분된 것을 확인할 수 있다. 따라서, 컨트롤러(130)는, 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기보다 작은 상태에서도 제11메타 슬라이스(META_SLICE 11)에 대해 플러시 동작을 수행할 수 있다(S71).
제11메타 슬라이스(META_SLICE 11)에 대한 플러시 동작이 완료된 후, 메타 슬라이스들의 업데이트에 따라 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기가 될 때까지 컨트롤러(130)는, 다른 더티 슬라이스를 검색하는 동작을 중단할 수 있다.
시간이 흘러 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트가 반복되면서 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기가 될 수 있다. 따라서, 컨트롤러(130)는, 설정된 크기의 제1저널 데이터(JOURNAL_DATA1)에 대해 플러시 동작을 시작할 수 있다(S72).
이때, 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작이 완료되는 것과 상관없이, 메타 슬라이스들의 업데이트 동작에 따라 제2저널 데이터(JOURNAL_DATA2)가 새롭게 생성될 수 있다.
그리고, 제1저널 데이터(JOURNAL_DATA1)에 대한 플러시 동작이 완료되면, 컨트롤러(130)는, 다른 더티 슬라이스를 검색하는 동작을 다시 시작하여 제13메타 슬라이스(META_SLICE 13)가 제1더티 슬라이스로 구분된 것을 확인할 수 있다. 따라서, 컨트롤러(130)는, 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기보다 작은 상태에서도 제13메타 슬라이스(META_SLICE 13)에 대해 플러시 동작을 수행할 수 있다(S73).
제13메타 슬라이스(META_SLICE 13)에 대한 플러시 동작이 완료된 후, 메타 슬라이스들의 업데이트에 따라 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기가 될 때까지 컨트롤러(130)는, 다른 더티 슬라이스를 검색하는 동작을 중단할 수 있다.
시간이 흘러 다수의 메타 슬라이스(META_SLICE<1:15>)에 대한 업데이트가 반복되면서 제2저널 데이터(JOURNAL_DATA2)가 설정된 크기가 될 수 있다. 따라서, 컨트롤러(130)는, 설정된 크기의 제2저널 데이터(JOURNAL_DATA2)에 대해 플러시 동작을 시작할 수 있다(S74).
이때, 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되는 것과 상관없이, 메타 슬라이스들의 업데이트 동작에 따라 제1저널 데이터(JOURNAL_DATA1)가 새롭게 생성될 수 있다.
그리고, 제2저널 데이터(JOURNAL_DATA2)에 대한 플러시 동작이 완료되면, 컨트롤러(130)는, 다른 더티 슬라이스를 검색하는 동작을 다시 시작하여 다수의 메타 슬라이스(META_SLICE<1:15>) 전체의 상태를 라운드 로빈 방식으로 한 번 확인하는 동작을 완료할 수 있다.
도 5g를 참조하면, 도 5f에서 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 전체의 상태를 라운드 로빈 방식으로 한 번 확인하는 동작을 완료하였으므로, 컨트롤러(130)는, 다시 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 라운드 로빈 방식으로 확인할 수 있다. 이때,
따라서, 컨트롤러(130)는, 버퍼 메모리(144)에 저장된 다수의 메타 슬라이스(META_SLICE<1:15>) 각각의 상태를 라운드 로빈 방식으로 검색할 수 있으며, 검색결과 제3메타 슬라이스(META_SLICE 3)가 제3더티 슬라이스로 구분된 상태라는 것을 알 수 있다(S80).
컨트롤러(130)는, 제3메타 슬라이스(META_SLICE 3)가 제3더티 슬라이스로 구분된 것을 확인하였으므로, 제1저널 데이터(JOURNAL_DATA1)가 설정된 크기보다 작은 상태에서도 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작을 시작할 수 있다(S80). 이때, 컨트롤러(130)는, 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)의 제1상태정보(NEW)를 '1'에서 '0'으로 조절하고, 제2상태정보(OLD)를 계속 '1'로 유지할 수 있다. 즉, 컨트롤러(130)는, 제3메타 슬라이스(META_SLICE 3)에 대해 플러시 동작이 시작되는 시점에서 버퍼 메모리(144)에 저장된 제3메타 슬라이스(META_SLICE 3)를 제2더티 슬라이스로 구분할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (20)

  1. 비휘발성 메모리 장치;
    노말(normal) 데이터를 상기 비휘발성 메모리 장치에 저장하는 것에 대응하여 메타(meta) 데이터를 생성하는 컨트롤러; 및
    상기 메타 데이터를 구성하는 다수의 메타 슬라이스(slice)를 저장하기 위한 버퍼 메모리를 포함하며,
    상기 컨트롤러는,
    상기 다수의 메타 슬라이스 각각에 대응하는 제1 및 제2상태정보를 생성하여 상기 버퍼 메모리에 저장하며,
    상기 다수의 메타 슬라이스 중 업데이트(update)되는 슬라이스의 상기 제1상태정보를 조절하여 제1더티(dirty) 슬라이스로 구분하고,
    상기 제1더티 슬라이스 중 플러시(flush)되는 슬라이스의 상기 제1 및 제2상태정보를 조절하여 제2더티 슬라이스로 구분하며,
    상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보를 조절하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보를 조절하여 제3더티 슬라이스로 구분하며,
    상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보를 조절하여 상기 제2더티 슬라이스로 구분하고,
    상기 제1 내지 제3더티 슬라이스 각각에 대한 플러시 동작의 수행구간에서 상기 제1 내지 제3더티 슬라이스 각각에 대한 업데이트를 허용하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 저널(journal) 데이터를 생성하여 상기 버퍼 메모리에 저장하며,
    상기 저널 데이터가 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 적어도 하나가 존재하는 경우, 해당 슬라이스를 플러시하고,
    상기 저널 데이터가 상기 설정된 크기가 되는 경우, 상기 저널 데이터를 저널 보관데이터로 전환시켜 플러시하며, 상기 저널 보관데이터에 대한 플러시 동작의 시작시점 이후 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 상기 저널 데이터를 새롭게 생성하여 상기 버퍼 메모리에 저장하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 버퍼 메모리에서 상기 저널 데이터가 저장되는 공간과, 상기 저널 보관데이터가 저장되는 공간은 물리적으로 구별되는 서로 다른 공간인 메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는,
    상기 제1 내지 제3더티 슬라이스 및 상기 저널 보관데이터 중 어느 하나를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트하는 메모리 시스템.
  5. 제2항에 있어서,
    상기 컨트롤러는,
    상기 저널 데이터가 상기 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 어느 하나를 플러시할 때, 해당 슬라이스를 상기 버퍼 메모리의 예정된 공간으로 이동시키며,
    상기 저널 보관데이터를 플러시할 때, 상기 저널 보관데이터를 상기 예정된 공간에 저장되어 있던 상기 제1 내지 제3더티 슬라이스 중 어느 하나와 함께 상기 비휘발성 메모리 장치에 라이트하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시킬 때, 해당 슬라이스를 예정된 크기단위로 분리하여 예정된 시점마다 반복적으로 이동시키는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시키는 동작을 시작하는 시점에서 상기 저널 데이터의 크기를 확인하고, 확인결과에 따라 상기 예정된 크기단위 및 상기 예정된 시점을 결정하는 메모리 시스템.
  8. 제2항에 있어서,
    상기 컨트롤러는,
    상기 버퍼 메모리에 저장된 상기 다수의 메타 슬라이스에 대해 라운드 로빈(round robin)방식에 따라 상기 제1 내지 제3더티 슬라이스를 검색하고, 검색된 더티 슬라이스에 대해 플러시 동작을 수행하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는,
    상기 저널 보관데이터에 대한 플러시 동작이 시작된 후 상기 저널 데이터를 새롭게 생성할 때, 이전에 검색된 메타 슬라이스의 다음 메타 슬라이스부터 상기 제1 내지 제3더티 슬라이스를 검색하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1 및 제2상태정보의 초기값을 '0, 0'으로 설정하고,
    상기 다수의 메타 슬라이스 중 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제1더티 슬라이스로 구분하고,
    상기 제1더티 슬라이스 중 플러시되는 슬라이스의 상기 제1 및 제2상태정보 값을 '0, 1'로 설정하여 상기 제2더티 슬라이스로 구분하며,
    상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보 값을 '0'으로 설정하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제3더티 슬라이스로 구분하며,
    상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보 값을 '0'으로 설정하여 상기 제2더티 슬라이스로 구분하는 메모리 시스템.
  11. 비휘발성 메모리 장치, 및 버퍼 메모리를 포함하는 메모리 시스템의 동작방법에 있어서,
    노말(normal) 데이터를 상기 비휘발성 메모리 장치에 저장하는 것에 대응하여 다수의 메타 슬라이스(slice)로 구성되는 메타(meta) 데이터, 및 상기 다수의 메타 슬라이스 각각에 대응하는 제1 및 제2상태정보를 생성하여 상기 버퍼 메모리에 저장하는 단계;
    상기 다수의 메타 슬라이스 중 업데이트(update)되는 슬라이스의 상기 제1상태정보를 조절하여 제1더티(dirty) 슬라이스로 구분하는 제1구분단계;
    상기 제1더티 슬라이스 중 플러시(flush)되는 슬라이스의 상기 제1 및 제2상태정보를 조절하여 제2더티 슬라이스로 구분하는 제2구분단계;
    상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보를 조절하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보를 조절하여 제3더티 슬라이스로 구분하는 제3구분단계; 및
    상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보를 조절하여 상기 제2더티 슬라이스로 구분하는 제4구분단계를 포함하며,
    상기 제1 내지 제3더티 슬라이스 각각에 대한 플러시 동작의 수행구간에서 상기 제1 내지 제3더티 슬라이스 각각에 대한 업데이트를 허용하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 저널(journal) 데이터를 생성하여 상기 버퍼 메모리에 저장하는 단계;
    상기 저널 데이터가 설정된 크기보다 작은 상태에서 상기 제1 내지 제3더티 슬라이스 중 적어도 하나가 존재하는 경우, 해당 슬라이스를 플러시하는 제1플러시단계;
    상기 저널 데이터가 상기 설정된 크기가 되는 경우, 상기 저널 데이터를 저널 보관데이터로 전환시켜 플러시하는 제2플러시단계; 및
    상기 제2플러시단계의 시작시점 이후 상기 제1 또는 제3더티 슬라이스에 대응하는 업데이트 정보를 포함하는 상기 저널 데이터를 새롭게 생성하여 상기 버퍼 메모리에 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 버퍼 메모리에서 상기 저널 데이터가 저장되는 공간과, 상기 저널 보관데이터가 저장되는 공간은 물리적으로 구별되는 서로 다른 공간인 메모리 시스템의 동작방법.
  14. 제12항에 있어서,
    상기 제1플러시단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트하며,
    상기 제2플러시단계는, 상기 저널 보관데이터를 플러시할 때, 상기 비휘발성 메모리 장치에 라이트하는 메모리 시스템의 동작방법.
  15. 제12항에 있어서,
    상기 제1플러시 단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 플러시할 때, 상기 버퍼 메모리의 예정된 공간으로 이동시키며,
    상기 제2플러시 단계는, 상기 저널 보관데이터를 플러시할 때, 상기 저널 보관데이터를 상기 제1플러시 단계를 통해 상기 예정된 공간에 저장되어 있던 상기 제1 내지 제3더티 슬라이스 중 어느 하나와 함께 상기 비휘발성 메모리 장치에 라이트하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 제1플러시 단계는, 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시킬 때, 해당 슬라이스를 예정된 크기단위로 분리하여 예정된 시점마다 반복적으로 이동시키는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 제1플러시 단계를 통해 상기 제1 내지 제3더티 슬라이스 중 어느 하나의 슬라이스를 상기 예정된 공간으로 이동시키는 동작을 시작하는 시점에서 상기 저널 데이터의 크기를 확인하고, 확인결과에 따라 상기 예정된 크기단위 및 상기 예정된 시점을 결정하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. 제12항에 있어서,
    상기 버퍼 메모리에 저장된 상기 다수의 메타 슬라이스에 대해 라운드 로빈(round robin)방식에 따라 상기 제1 내지 제3더티 슬라이스를 검색하고, 검색된 더티 슬라이스에 대해 상기 제1플러시 단계를 수행하는 메모리 시스템의 동작방법.
  19. 제18항에 있어서,
    상기 제2플러시단계의 시작시점 이후 상기 저널 데이터를 새롭게 생성할 때, 이전에 검색된 메타 슬라이스의 다음 메타 슬라이스부터 상기 제1 내지 제3더티 슬라이스를 검색하는 메모리 시스템의 동작방법.
  20. 제11항에 있어서,
    상기 제1 및 제2상태정보의 초기값을 '0, 0'으로 설정하는 단계를 더 포함하며,
    상기 제1구분단계에서 상기 다수의 메타 슬라이스 중 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제1더티 슬라이스로 구분하고,
    상기 제2구분단계에서 상기 제1더티 슬라이스 중 플러시되는 슬라이스의 상기 제1 및 제2상태정보 값을 '0, 1'로 설정하여 상기 제2더티 슬라이스로 구분하며,
    상기 제3구분단계에서 상기 제2더티 슬라이스 중, 플러시되는 슬라이스의 상기 제2상태정보 값을 '0'으로 설정하여 상기 메타 슬라이스로 구분하고, 업데이트되는 슬라이스의 상기 제1상태정보 값을 '1'로 설정하여 상기 제3더티 슬라이스로 구분하며,
    상기 제4구분단계에서 상기 제3더티 슬라이스 중 플러시되는 슬라이스의 상기 제1상태정보 값을 '0'으로 설정하여 상기 제2더티 슬라이스로 구분하는 메모리 시스템.
KR1020200083485A 2019-11-25 2020-07-07 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법 KR20220005832A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200083485A KR20220005832A (ko) 2020-07-07 2020-07-07 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법
US17/036,960 US20220012180A1 (en) 2020-07-07 2020-09-29 Memory system for meta data management and operating method of memory system
US17/104,973 US11573891B2 (en) 2019-11-25 2020-11-25 Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
CN202110067935.1A CN113918085A (zh) 2020-07-07 2021-01-19 用于元数据管理的存储器系统及其操作方法
US18/148,149 US20230139864A1 (en) 2019-11-25 2022-12-29 Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200083485A KR20220005832A (ko) 2020-07-07 2020-07-07 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20220005832A true KR20220005832A (ko) 2022-01-14

Family

ID=79172563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200083485A KR20220005832A (ko) 2019-11-25 2020-07-07 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US20220012180A1 (ko)
KR (1) KR20220005832A (ko)
CN (1) CN113918085A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220147292A (ko) * 2021-04-27 2022-11-03 삼성전자주식회사 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102234725B1 (ko) * 2017-05-30 2021-04-02 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
KR102310117B1 (ko) * 2017-07-07 2021-10-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10997065B2 (en) * 2017-11-13 2021-05-04 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
CN113918085A (zh) 2022-01-11
US20220012180A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
US10963160B2 (en) Apparatus and method for checking valid data in block capable of storing large volume data in memory system
US11354250B2 (en) Apparatus for transmitting map information in memory system
US11029867B2 (en) Apparatus and method for transmitting map information and read count in memory system
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
US11269542B2 (en) Memory system for distributing and reading data and operating method thereof
US11681633B2 (en) Apparatus and method for managing meta data in memory system
KR20210157537A (ko) 메모리 시스템 및 그의 동작 방법
KR20210038096A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
CN111752467A (zh) 传送存储器系统中的垃圾收集状态信息的设备和方法
US11314653B2 (en) Memory controller
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
KR102653235B1 (ko) 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
KR20220036559A (ko) 가속 테스트 동작을 효과적으로 수행하기 위한 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템
CN111831577A (zh) 用于确定存储器系统中的存储块的特性的设备和方法
KR20210051803A (ko) 메모리 시스템 및 컨트롤러
US11663139B2 (en) Apparatus for transmitting map information in memory system
US11366611B2 (en) Apparatus for transmitting map information in a memory system
KR20230135346A (ko) 메모리 컨트롤러 및 그의 동작 방법