KR20220147292A - 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법 - Google Patents

메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20220147292A
KR20220147292A KR1020210054233A KR20210054233A KR20220147292A KR 20220147292 A KR20220147292 A KR 20220147292A KR 1020210054233 A KR1020210054233 A KR 1020210054233A KR 20210054233 A KR20210054233 A KR 20210054233A KR 20220147292 A KR20220147292 A KR 20220147292A
Authority
KR
South Korea
Prior art keywords
firmware
metadata
change
firmware metadata
management operation
Prior art date
Application number
KR1020210054233A
Other languages
English (en)
Inventor
김정훈
김성훈
이영식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210054233A priority Critical patent/KR20220147292A/ko
Priority to US17/545,578 priority patent/US11829228B2/en
Priority to CN202210441483.3A priority patent/CN115248748A/zh
Publication of KR20220147292A publication Critical patent/KR20220147292A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Library & Information Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행한다. 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행한다. 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정한다.

Description

메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법{Storage device of performing meta data management and method of operating the same}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 메타 데이터 관리를 수행하는 스토리지 장치 및 스토리지 장치의 동작 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 디램(DRAM, dynamic random access memory), 에스램(SRAM, static random access memory) 등과 같은 휘발성 메모리와 플래시 메모리, 에프램(FRAM, ferroelectric random access memory), 피램(PRAM, phase-change random access memory), 엠램(MRAM, magnetic random access memory) 등과 같은 비휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 비휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존한다. 특히, 비휘발성 메모리 중 하나인 플래시 메모리는 빠른 프로그래밍 속도, 낮은 전력 소비, 대용량 데이터 저장 등의 장점을 가진다. 이에 따라 플래시 메모리는 엠피쓰리 플레이어(MP3 player), 디지털 카메라(digital camera), 솔리드 스테이트 드라이브(Solid State Drive: SSD, 이하 SSD라 칭함), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 컴퓨터 시스템 등과 같이 저전력 및 대용량 스토리지 장치를 필요로 하는 다양한 분야에서 저장 매체로 광범위하게 사용되고 있다.
상기 비휘발성 메모리 장치의 제어에 사용되는 메타 데이터에 소프트 에러가 발생하는 경우 비휘발성 메모리 장치에 저장되는 데이터가 오염되거나 스토리지 장치의 치명적인 불량이 발생할 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 소프트 에러를 효율적으로 방지할 수 있는 메타 데이터 관리를 수행하는 스토리지 장치의 동작 방법을 제공하는 것이다.
또한 본 발명의 일 목적은, 소프트 에러를 효율적으로 방지할 수 있는 메타 데이터 관리를 수행하는 스토리지 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법은, 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제1 펌웨어 메타 데이터 및 제2 펌웨어 메타 데이터를 생성하는 단계, 상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행하는 단계, 상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행하는 단계, 및 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정하는 단계를 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는, 비휘발성 메타 데이터를 저장하는 비휘발성 메모리 장치, 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 생성되는 제1 펌웨어 메타 데이터 및 제2 펌웨어 메타 데이터를 저장하는 버퍼 메모리 및 스토리지 컨트롤러를 포함한다. 상기 스토리지 컨트롤러는 상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행하고, 상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행하고, 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법은, 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제1 펌웨어 메타 데이터, 제2 펌웨어 메타 데이터 및 제3 펌웨어 메타 데이터를 생성하는 단계, 상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행하는 단계, 상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행하는 단계, 상기 제3 펌웨어 메타 데이터에 기초하여 상기 하드웨어 동작을 제한하고 상기 제3 펌웨어 메타 데이터의 변경을 수반하는 제3 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 추가 버츄얼 동작을 수행하는 단계 및 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항, 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항 및 상기 제3 관리 동작에 의한 상기 제3 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정하는 단계를 포함한다.
본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 비휘발성 메모리 장치에 대한 액세스 동작을 제외한 펌웨어 메타 데이터의 변경을 수반하는 관리 동작의 중복 수행을 통하여 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 복수의 펌웨어 메타 데이터 중에서 하나의 펌웨어 메타 데이터만이 사이즈가 큰 펌웨어 맵핑 테이블을 포함함으로써 버퍼 메모리의 저장 용량을 과도하게 증가시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 상기 비휘발성 메모리 장치가 상기 노말 동작의 액세스 동작과 독립적으로 상기 버츄얼 동작을 수행함으로써 스토리지 장치의 동작 속도를 저하시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
도 1은 본 발명의 실시예들에 따른 메타 데이터 관리를 수행하는 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 컨트롤러를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 구현되는 메타 데이터 매니저의 일 실시예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 관리되는 펌웨어 메타 데이터의 일 실시예를 나타내는 도면이다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 7은 도 6의 스토리지 장치의 동작 방법에 따른 펌웨어 메타 데이터의 상태 변화의 일 예를 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 시퀀스 도면이다.
도 9는 본 발명의 실시예들에 따른 스토리지 장치의 동작 시간을 설명하기 위한 도면이다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 11은 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 관리되는 펌웨어 메타 데이터의 일 실시예를 나타내는 도면이다.
도 12는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 13은 본 발명의 실시예들에 따른 스토리지 컨트롤러를 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 스토리지 컨트롤러의 펌웨어의 계층 구조의 일 실시예를 나타내는 도면이다.
도 15는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 포함되는 상위 컨트롤러 및 하위 컨트롤러의 펌웨어 구성의 일 실시예를 나타내는 도면이다.
도 16은 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 시퀀스 도면이다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리 장치의 일 실시예를 나타내는 블록도이다.
도 18은 도 17의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이를 나타내는 블록도이다.
도 19는 도 18의 메모리 셀 어레이에 포함되는 메모리 블록의 등가 회로를 나타내는 회로도이다.
도 20은 본 발명의 실시예들에 따른 전자 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메타 데이터 관리를 수행하는 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 1을 참조하면, 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제1 펌웨어 메타 데이터 및 제2 펌웨어 메타 데이터를 생성할 수 있다(S100).
상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행할 수 있다(S200).
상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행할 수 있다(S300).
상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정할 수 있다(S400).
손상된 메타 데이터가 계속 사용된다면 스토리지 장치의 동작 일관성이 훼손되고 사일런트 데이터 커럽션(silent data corruption)으로 알려진 데이터 손상의 종류를 감지하지 못할 수 있다. 사일런트 커럽션으로 인해, 데이터 무결성의 손상이 감지되지 않을 수 있고, 따라서, 때로는 데이터가 실제로 무결하지 않는 경우에도 데이터가 유효한 것으로 나타날 수 있다. 예를 들어, 소프트 에러(soft error) 또는 싱글 이벤트 업셋(SEU, single event upset)과 같은 경우가 있을 수 있다. 소프트 에러 또는 싱글 이벤트 업셋은 데이터의 새로운 버전이 저장될 때, 맵핑 테이블이 적절하게 업데이트되는 것을 방해하는 것을 의미한다. 예를 들어, 싱글 이벤트 업셋은 광범위한 사건의 결과이거나 업데이트 과정을 방해하거나 교란하는 우주선(cosmic-ray)의 결과일 수 있다.
만약 맵핑 테이블이 적절하게 업데이트되지 않는 경우, 맵핑 테이블은 우연히 데이터 세트의 이전 버전을 가리킬 수 있고, 또는 삭제된 위치를 가리키거나 해당 위치에 이전에 저장된 데이터와 관련이 없는 다른 데이터를 포함하는 위치를 가리킬 수 있다. 결과적으로, 특정 데이터에 대한 호스트 장치의 요청은 잘못된 위치에 맵핑될 것이고, 실제로 원하는 데이터를 대신하여 잘못된 위치의 데이터가 읽혀지고 호스트 장치로 반환될 것이다. 에러 정정 코드(ECC), 순환 중복 검사(CRC)와 같은 방법은 반환된 데이터가 정확하다는 것을 나타낼 수 있지만 반환된 데이터가 실제로 요구된 데이터라는 것을 나타내지는 못하기 때문에 잘못된 데이터가 반환되는 것을 감지할 수 없다. 그러므로, 사용자(예를 들어, 호스트 장치 또는 응용 프로그램)는 반환된 데이터가 자신이 원했던 데이터인지를 모르는 상태로 반환된 데이터를 사용할 것이다. 이것은 사이런트 데이터 커럽션으로 언급되는 데이터 손상의 한 종류이다.
본 발명은 이러한 메타 데이터의 소트를 에러를 효율적으로 모니터링하여 사일런트 데이터 커럽션을 방지할 수 있는 방법 및 장치에 관한 것이다. 이하, 도 2 및 3을 참조하여 스토리지 장치를 포함하는 스토리지 시스템을 설명하고 도 1의 동작 방법에 관한 실시예들을 더욱 상세히 설명한다.
도 2는 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 2를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100) 및 스토리지 장치(1200)를 포함할 수 있다. 스토리지 장치(1200)는 스토리지 컨트롤러(100) 및 비휘발성 메모리 장치(400)를 포함할 수 있다. 예를 들어, 스토리지 장치(1200)는 솔리드 스테이트 드라이브(SSD, Solid State Drive), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 유니버셜 플래시 스토리지(UFS, universal flash storage) 장치 등일 수 있다.
호스트 장치(1100)는 씨피유(CPU, central processing unit), 프로세서, 마이크로프로세서 (microprocessor) 또는 애플리케이션 프로세서(application processor) 등과 같이 데이터를 처리할 수 있는 데이터 처리 장치일 수 있다. 스토리지 장치(1200)는 호스트 장치(1100)와 함께 전자 장치에 내장(embedded)될 수 있고, 탈부착 방식으로 호스트 장치(1100)를 포함하는 전자 장치에 전기적으로 연결될 수도 있다.
호스트 장치(1100)는 스토리지 컨트롤러(100)에 데이터 동작 요청, 즉 리퀘스트(REQ) 및 어드레스(ADDR)를 전송할 수 있으며, 스토리지 컨트롤러(100)와 데이터(DTA)를 주고 받을 수 있다. 스토리지 컨트롤러(100)는 호스트 장치(1100)에 데이터 동작 요청(REQ)에 대한 응답(RSND)을 전송할 수 있다. 데이터 동작 요청(REQ)은 데이터 독출 요청, 데이터 기입 요청 및 소거 요청 등을 포함할 수 있다. 즉, 데이터 동작은 독출 동작, 기입 동작 및 소거 동작 등을 포함할 수 있다.
스토리지 컨트롤러(100)는 호스트 장치(1100)의 리퀘스트(REQ)에 응답하여 비휘발성 메모리 장치(400)를 제어할 수 있다. 스토리지 컨트롤러(100)는 비휘발성 메모리 장치(400)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL) 등을 제공함으로써, 비휘발성 메모리 장치(400)에 대한 독출 동작, 기입 동작 및 소거 동작을 수행할 수 있다. 기입 동작은 프로그램 동작이라 부를 수 있다.
예를 들어, 스토리지 컨트롤러(100)는 호스트 장치(1100)로부터 수신한 데이터 독출 요청에 응답하여 비휘발성 메모리 장치(400)에 저장된 데이터(DTA)를 독출하거나, 호스트 장치(1100)로부터 수신한 데이터 기입 요청에 응답하여 비휘발성 메모리 장치(400)에 대한 데이터(DTA)를 기입하도록 비휘발성 메모리 장치(400)를 제어할 수 있다. 또한, 호스트 장치(1100)로부터 수신한 소거 요청에 응답하여 비휘발성 메모리 장치(400)에 저장된 데이터(DTA)를 소거하도록 비휘발성 메모리 장치(400)를 제어할 수 있다. 비휘발성 메모리 장치(400)는 스토리지 컨트롤러(100)에 코맨드(CMD)에 대한 응답(RSND)을 전송할 수 있다.
비휘발성 메모리 장치(400)는 플래시(flash) 메모리, MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 및 ReRAM(Resistive RAM) 등과 같은 하나 이상의 비휘발성 메모리들(NVM)로 구현될 수 있다. 비휘발성 메모리 장치(400)는 복수의 채널들을 통하여 스토리지 컨트롤러(100)에 연결될 수 있다. 이하에서는, 설명의 편의상 비휘발성 메모리 장치(400)는 낸드(NAND) 플래시 메모리 장치로 예시하여 설명될 수 있다.
스토리지 컨트롤러(100)는 메타 데이터의 에러를 모니터링하는 메타 데이터 매니저(200)를 포함할 수 있다. 메타 데이터는 호스트 장치(1100)의 요청에 의해 비휘발성 메모리 장치(400)에 저장되는 사용자 데이터와 구분되며, 사용자 데이터 또는 비휘발성 메모리 장치(400)를 관리하기 위하여 스토리지 컨트롤러(100)의 펌웨어에 의해 생성되고 관리되는 데이터이다. 메타 데이터는 호스트 장치(1100)의 논리 어드레스를 비휘발성 메모리(400)의 물리 어드레스 사이의 맵핑 관계를 나타내는 맵핑 테이블을 포함할 수 있다. 또한, 메타 데이터는 비휘발성 메모리 장치(400)의 메모리 공간을 관리하기 위한 그 밖의 정보들을 포함할 수 있다.
메타 데이터는 스토리지 시스템(1000)의 파워-온시에 비휘발성 메모리 장치(400)로부터 로딩되어 스토리지 컨트롤러(100)의 메모리, 예를 들어 디램(DRAM), 에스램(SRAM)과 같은 휘발성 메모리에 저장될 수 있다. 비휘발성 메모리 장치(400)에 저장되는 메타 데이터를 비휘발성 메타 데이터(NVMDT)라 할 수 있고, 스토리지 컨트롤러(100)에 저장되는 메타 데이터를 펌웨어 메타 데이터(FMDT)라 할 수 있다. 마찬가지로, 비휘발성 메모리 장치(400)에 저장되는 맵핑 테이블을 비휘발성 맵핑 테이블(NVMAP)이라 할 수 있고, 스토리지 컨트롤러(100)에 저장되는 맵핑 테이블을 펌웨어 맵핑 테이블(FMAP)이라 할 수 있다. 펌웨어 메타 데이터(FMDT)는 스토리지 장치(1200)의 동작 중에 변경될 수 있으며, 펌웨어 메타 데이터(FMDT)와 비휘발성 메타 데이터(NVMDT)의 일관성(consistency) 유지를 위하여 저널링(journaling) 기법이 이용될 수 있다.
스토리지 컨트롤러(100)는 메타 데이터 매니저(200)를 포함할 수 있다. 스토리지 장치(1200)의 파워-온 과정에서, 메타 데이터 매니저(200)는 비휘발성 메모리 장치(400)에 저장된 비휘발성 메타 데이터(NVMDT)에 기초하여 복수의 펌웨어 메타 데이터들을 생성할 수 있다. 도 1에는 도시의 편의상 3개의 펌웨어 메타 데이터, 즉 제1 펌웨어 메타 데이터(FMDT1), 제2 펌웨어 메타 데이터(FMDT2) 및 제3 펌웨어 메타 데이터(FMDT3)가 도시되어 있으나, 이에 한정되는 것은 아니며 스토리지 컨트롤러(100)는 2개 또는 4개 이상의 펌웨어 메타 데이터를 생성하고 관리할 수 있다. 메타 데이터 매니저(200)는 도 1의 노말 동작 및 버츄얼 동작을 제어할 수 있다. 메타 데이터 매니저(200)는 상기 노말 동작의 결과 및 상기 버츄얼 동작의 결과에 기초하여 펌웨어 메타 데이터의 에러 발생 여부를 모니터링하고, 에러가 발생한 것으로 결정된 경우 호스트 장치(1100)로 에러 통지(ERRNF)를 전송할 수 있다.
도 3은 본 발명의 실시예들에 따른 스토리지 컨트롤러를 나타내는 블록도이다.
도 3을 참조하면, 스토리지 컨트롤러(100)는 프로세서(110), 버퍼 메모리(BUFF)(140), 메타 데이터 매니저(200), 호스트 인터페이스(HOST INTERFACE 151)(120), ECC(Error Correction Code) 엔진(1700), 메모리 인터페이스(MIF)(150), AES(Advanced Encryption Standard) 엔진(180) 및 이들을 전기적으로 연결하는 내부 버스(160)를 포함할 수 있다.
프로세서(110)는 호스트 장치(예를 들어, 도 2의 1100)로부터 호스트 인터페이스(120)를 통하여 수신된 코맨드에 응답하여 스토리지 컨트롤러(100)의 동작을 제어할 수 있다. 예를 들어, 프로세서(110)는 스토리지 장치(예를 들어, 도 2의 400)의 동작을 제어하며, 스토리지 장치(400)를 구동하기 위한 펌웨어(Firmware)를 채용하여 각각의 구성들을 제어할 수 있다.
버퍼 메모리(140)는 프로세서(110)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있다. 예를 들어, 버퍼 메모리(140)는 SRAM, DRAM 등과 같은 휘발성 메모리로 구현될 수 있다.
메타 데이터 매니저(200)는 제1 펌웨어 메타 데이터(FMDT1)에 기초한 노말 동작 및 제2 펌웨어 메타 데이터(FMDT2)에 기초한 버츄얼 동작을 제어할 수 있다. 전술한 바와 같이 상기 노말 동작은 제1 펌웨어 메타 데이터(FMDT1)의 변경을 수반하는 제1 관리 동작 및 비휘발성 메모리 장치(400)에 대한 액세스 동작을 포함할 수 있다. 반면에 상기 버츄얼 동작은 비휘발성 메모리 장치(400)에 대한 액세스 동작을 포함하지 않고 제2 펌웨어 메타 데이터(FMDT2)의 변경을 수반하는 제2 관리 동작을 포함할 수 있다.
에러 정정을 위한 ECC 엔진(170)은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다.
호스트 인터페이스(120)는 호스트 장치(1100)와 스토리지 컨트롤러(100) 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스(120)는 호스트 장치(1100)의 버스 포맷(bus format)에 대응하여 스토리지 컨트롤러(100)와의 인터페이싱을 제공할 수 있다. 일 실시예에서, 호스트 장치(1100)의 버스 포맷은 SCSI 또는 SAS일 수 있다. 다른 실시예에서, 호스트 장치(200)의 버스 포맷은 USB, PCIe(peripheral component interconnect express), ATA, PATA, SATA, NVMe 등일 수 있다.
메모리 인터페이스(150)는 비휘발성 메모리 장치(예를 들어, 도 2의 400)와 데이터를 교환할 수 있다. 메모리 인터페이스(150)는 데이터를 비휘발성 메모리 장치(400)에 전송할 수 있고, 비휘발성 메모리 장치(400)로부터 독출된 데이터를 수신할 수 있다. 예를 들어, 메모리 인터페이스(150)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
AES 엔진(180)은 스토리지 컨트롤러(100)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행할 수 있다. 상세하게 도시하지는 않았으나, AES 엔진(180)은 암호화 모듈 및 복호화 모듈을 포함할 수 있다. 실시예에 따라서, 상기 암호화 모듈 및 상기 복호화 모듈은 서로 별개의 모듈로 구현될 수도 있고 하나의 모듈로 구현될 수도 있다.
도 4는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 구현되는 메타 데이터 매니저의 일 실시예를 나타내는 도면이다.
도 4를 참조하면, 메타 데이터 매니저(200)는 액세스 제한기(210) 및 메타 데이터 체커(220)를 포함할 수 있다.
액세스 제한기(210)는 스토리지 컨트롤러(100)의 펌웨어 코드에 포함되는 복수의 함수들 중 액세스 동작과 관련된 함수들의 함수 포인터들(FPT) 및/또는 입력 변수들(IMPMT)을 제어할 수 있다. 여기서, 상기 액세스 동작은 호스트 장치(1100) 및 스토리지 컨트롤러(100) 사이의 데이터 전송 및 스토리지 컨트롤러(100) 및 비휘발성 메모리 장치(400) 사이의 데이터 전송을 포함할 수 있다. 액세스 제한기(210)는 노말 동작 중에는 제1 관리 동작 및 액세스 동작이 정상적으로 수행되도록 함수 포인터들(FPT) 및/또는 입력 변수들(IMPMT)을 설정할 수 있다. 반면에 액세스 제한기(210)는 버츄얼 동작 중에는 제2 관리 동작만이 수행되고 액세스 동작이 제한되도록 함수 포인터들(FPT) 및/또는 입력 변수들(IMPMT)을 설정할 수 있다.
메타 데이터 체커(220)는 상기 제1 관리 동작에 의한 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항 및 상기 제2 관리 동작에 의한 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 비교하여 제1 펌웨어 메타 데이터(FMDT1)의 에러 발생 여부를 결정할 수 있다. 메타 데이터 체커(220)가 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생한 것으로 결정한 경우, 스토리지 컨트롤러(100)는 호스트 장치(1100)로 에러의 발생 사실 및 발생된 에러에 관한 정보를 포함하는 에러 통지(ERRNF)를 전송할 수 있다.
도 5는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 관리되는 펌웨어 메타 데이터의 일 실시예를 나타내는 도면이다.
도 5를 참조하면, 스토리지 컨트롤러(100)에 의해 생성되고 관리되는 복수의 펌웨워 메타 데이터들(300)은 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)를 포함할 수 있다.
제1 펌웨어 메타 데이터(FMDT1)는 제1 저널 로그 세트(JLS1), 펌웨어 맵핑 테이블(FMAP) 및 제1 관리 데이터(CMDT1)를 포함할 수 있다. 제1 저널 로그 세트(JLS1)는 상기 제1 관리 동작에 의한 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항을 저장할 수 있다. 펌웨어 맵핑 테이블(FMAP)은 호스트 장치(1100)로부터 제공되는 논리 어드레스 및 비휘발성 메모리 장치(400)의 물리 어드레스 사이의 맵핑 관계를 저장할 수 있다. 제1 관리 데이터(CMDT1)는 배드 블록 정보, 유효 페이지 카운트 값 등의 정보를 포함할 수 있다.
제2 펌웨어 메타 데이터(FMDT2)는 제2 저널 로그 세트(JLS2) 및 제2 관리 데이터(CMDT2)를 포함할 수 있다. 제2 저널 로그 세트(JLS2)는 상기 제2 관리 동작에 의한 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 저장할 수 있다. 제2 관리 데이터(CMDT2)는 배드 블록 정보, 유효 페이지 카운트 값 등의 정보를 포함할 수 있다.
메타 데이터의 소프트 에러가 발생하기 전까지는 제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)는 동일하게 유지되고, 제1 관리 데이터(CMDT1) 및 제2 관리 데이터(CMDT2)는 동일하게 유지될 수 있다.
도 5에 도시된 바와 같이, 제1 펌웨어 메타 데이터(FMDT1)는 펌웨어 맵핑 테이블(FMAP)을 포함하고, 제2 펌웨어 메타 데이터(FMDT2)는 펌웨어 맵핑 테이블(FMAP)을 포함하지 않을 수 있다. 펌웨어 맵핑 테이블(FMAP)은 나머지 메타 데이터보다 사이즈가 현저히 크기 때문에 펌웨어 맵핑 테이블(FMAP)을 중복하여 저장하는 경우에는 스토리지 컨트롤러(100)의 사이즈 및 비용이 증가할 수 있다. 스토리지 컨트롤러(100)는 하나의 펌웨어 맵핑 테이블(FMAP)만을 저장하고 후술하는 바와 맵핑 테이블 복구 동작을 통하여 제1 관리 동작 및 제2 관리 동작을 수행할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 복수의 펌웨어 메타 데이터 중에서 하나의 펌웨어 메타 데이터만이 사이즈가 큰 펌웨어 맵핑 테이블을 포함함으로써 버퍼 메모리의 저장 용량을 과도하게 증가시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)의 각각은 복수의 저널 로그 엔트리들을 포함할 수 있고, 각 저널 로그 엔트리는 메타 데이터의 변경을 복원하는데 필요한 정보를 포함할 수 있다. 예를 들어, 저널 로그 엔트리는 메타 데이터의 변경이 발생한 동작의 타입에 대한 정보, 및 메타 데이터의 변경을 복원하기 위한 실질적인 데이터를 포함할 수 있다. 메타 데이터의 변경이 발생한 동작의 타입에 대한 정보는 프로그램 동작, 블록 할당 동작, 페이지 복사 동작 등과 같이 메타 데이터를 변경시킬 수 있는 다양한 동작들에 대한 타입을 정의하는 정보들을 포함할 수 있다. 메타 데이터의 변경을 복원하기 위한 실질적인 데이터는 맵핑 관계가 변경된 논리 어드레스, 이전 물리 어드레스, 새로운 물리 어드레스 등을 포함할 수 있다.
이와 같이, 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)가 각각의 저널 로그 세트를 포함하는 경우, 제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)를 비교하여 소프트 에러의 발생 여부를 결정할 수 있다.
전술한 노말 동작 및 버츄얼 동작이 수행된 후에, 도 4의 메타 데이터 체커(220)는 제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 동일한 경우 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생하지 않은 것으로 결정하고, 제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 상이한 경우 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생한 것으로 결정할 수 있다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 6을 참조하면, 스토리지 컨트롤러(100)는 호스트 장치(1100)로부터 리퀘스트(REQ)를 수신하고(S10), 수신된 리퀘스트(REQ)에 상응하는 제1 관리 동작(MNGOP1) 및 액세스 동작(ACCOP)을 수행할 수 있다(S11, S12). 제1 관리 동작(MNGOP1) 및 액세스 동작(ACCOP)은 제1 펌웨어 메타 데이터(FMDT1)에 기초하여 수행하고 제1 펌웨어 메타 데이터(FMDT1)의 변경을 수반할 수 있다.
메타 데이터 매니저(200)는 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항에 기초하여, 예를 들어, 제1 저널 로그 세트(JLS1)에 기초하여, 제1 펌웨어 메타 데이터(FMDT1)에 포함되는 펌웨어 맵핑 테이블(FMAP)을 상기 제1 관리 동작을 수행하기 이전의 상태로 복원하는 맵핑 테이블 복구 동작(MTROP)을 수행할 수 있다(S13).
스토리지 컨트롤러(100)는 맵핑 테이블 복구 동작(MTROP)에 의해 복원된 펌웨어 맵핑 테이블(FMAP) 및 제2 펌웨어 메타 데이터(FMDT2) 기초하여 제2 관리 동작(MNGOP2)을 수행할 수 있다(S14).
이와 같이, 동일한 조건에서 제1 관리 동작(MNGOP1) 및 제2 관리 동작(MNGOP2)을 수행하기 때문에 에러가 발생하지 않은 경우 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항 및 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항은 동일할 수 있다.
메타 데이터 매니저(200)의 메타 데이터 체커(220)는 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항을 저장하는 제1 저널 로그 세트(JLS1) 및 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 저장하는 제2 저널 로그 세트(JLS2)를 비교할 수 있다(S15).
제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 동일한 경우(S15: YES), 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생하지 않은 것으로 결정할 수 있다. 이 경우, 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)는 일관성(consistency)을 유지할 수 있다.
제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 상이한 경우(S15: NO), 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생한 것으로 결정하고, 호스트 장치(1100)로 에러 통지(ERRNF)를 전송할 수 있다(S16). 이후, 스토리지 컨트롤러(100) 및 비휘발성 메모리 장치(400)를 상기 노말 동작을 수행하기 이전의 상태로 복원하는 상태 복구 동작(STROP)이 수행될 수 있다(S17). 상태 복구 동작(STROP)은 에러가 발생한 것으로 결정된 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)를 폐기하고 비휘발성 메모리 장치(400)에 저장된 비휘발성 메타 데이터(NVMDT)에 기초하여 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)를 다시 초기화하는 것을 포함할 수 있다. 또한, 상태 복구 동작(STROP)은 비휘발성 메모리 장치에 저장된 사용자 데이터 중 소프트 에러에 의해 오염된 것으로 추정되는 사용자 데이터를 삭제하거나 교체하는 것을 포함할 수 있다.
도 7은 도 6의 스토리지 장치의 동작 방법에 따른 펌웨어 메타 데이터의 상태 변화의 일 예를 나타내는 도면이다.
도 7에는 제1 관리 동작(MNGOP1), 맵핑 테이블 복구 동작(MTROP) 및 제2 관리 동작(MNGOP2)에 의해 변화되는 펌웨어 맵핑 테이블(FMAP), 제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)의 제1 내지 제4 상태들(ST1~ST4)이 도시되어 있다.
도 7에는 도시 및 설명의 편의상 제1 저널 로그 세트(JLS1)의 저널 로그 엔트리들(JL11~JL13)들 및 제2 저널 로그 세트(JLS2)의 저널 로그 엔트리들(JL21~JL23)이 제1 관리 동작(MNGOP1)을 수행하기 전에 모두 비어 있는 상태(EMPTY)를 갖는 예를 도시하고 있다. 펌웨어 맵핑 테이블(FMAP)은 논리 어드레스(LA) 및 물리 어드레스(PA) 사이의 맵핑 관계를 저장한다. 예를 들어, 제1 논리 페이지 번호(LPN1)는 물리 페이지 번호(PPNa)에 맵핑되고, 제2 논리 페이지 번호(LPN2)는 물리 페이지 번호(PPNb)에 맵핑되고, 제3 논리 페이지 번호(LPN3)는 물리 페이지 번호(PPNc)에 맵핑되고, 제4 논리 페이지 번호(LPN4)는 물리 페이지 번호(PPNd)에 맵핑되고, 이후, 호스트 장치(1100)로부터 제2 논리 페이지 번호(LPN2)에 상응하는 데이터를 비휘발성 메모리 장치(400)에 기입하는 리퀘스트가 전송된 경우를 가정한다.
제1 펌웨어 메타 데이터(FMDT1)에 기초한 제1 관리 동작(MNGOP1)에 의해 제2 논리 페이지 번호(LPN2)가 물리 페이지 번호(PPNx)로 새롭게 맵핑되고, 제1 저널 로그 세트(JLS1)의 저널 로그 엔트리(JL11)에는 펌웨어 맵핑 테이블(FMAP)의 변경 사항이 저장된다. 예를 들어, 저널 로그 엔트리(JL11)에는 맵핑 관계가 변경된 논리 어드레스(LPN2), 이전 물리 어드레스(PPNb), 새로운 물리 어드레스(PPNx) 등을 포함할 수 있다. 제1 관리 동작(MNGOP1) 동안에 제2 저널 로그 세트(JLS2)는 변경되지 않는다.
이후, 맵핑 테이블 복구 동작(MTROP)에 의해 펌웨어 맵핑 테이블(FMAP)을 제1 관리 동작(MNGOP1)을 수행하기 이전의 상태로 복원될 수 있다. 즉, 펌웨어 맵핑 테이블(FMAP)의 제1 상태(ST1)는 제3 상태(ST3)와 동일할 수 있다.
맵핑 테이블 복구 동작(MTROP)에 의해 복원된 펌웨어 맵핑 테이블(FMAP) 및 제2 펌웨어 메타 데이터(FMDT2)에 기초한 제2 관리 동작(MNGOP2)에 의해 제2 논리 페이지 번호(LPN2)가 물리 페이지 번호(PPNy)로 새롭게 맵핑된다. 이와 같이, 제2 관리 동작(MNGOP2)을 수행하는 동안에 제1 펌웨어 메타 데이터(FMDT1)에 포함되는 펌웨어 맵핑 테이블(FMAP)이 업데이트될 수 있다. 제2 저널 로그 세트(JLS2)의 저널 로그 엔트리(JL21)에는 펌웨어 맵핑 테이블(FMAP)의 변경 사항이 저장된다. 예를 들어, 저널 로그 엔트리(JL21)에는 맵핑 관계가 변경된 논리 어드레스(LPN2), 이전 물리 어드레스(PPNb), 새로운 물리 어드레스(PPNy) 등을 포함할 수 있다. 제2 관리 동작(MNGOP2) 동안에 제1 저널 로그 세트(JLS1)는 변경되지 않는다.
이와 같이, 동일한 조건에서 제1 관리 동작(MNGOP1) 및 제2 관리 동작(MNGOP2)이 각각 수행되므로, 에러가 발생하지 않았다면 제1 관리 동작(MNGOP1)에 의한 새로운 물리 어드레스(PPNx) 및 제2 관리 동작(MNGOP2)에 의한 새로운 물리 어드레스(PPNy)는 동일하게 된다.
도 8은 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 시퀀스 도면이고, 도 9는 본 발명의 실시예들에 따른 스토리지 장치의 동작 시간을 설명하기 위한 도면이다. 도 8 및 9에는 비휘발성 메모리 장치에 대한 기입 동작이 수행되는 예가 도시되어 있다.
도 8 및 9를 참조하면, 시구간(T1~T2) 동안에, 호스트 장치(1100)로부터 스토리지 컨트롤러(100)로 논리 어드레스(LA) 및 기입 데이터(WDT)를 수반하는 데이터 기입 요청(WRREQ)이 전송될 수 있다(S51).
시구간(T2~T3) 동안에, 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 기초하여 제1 펌웨어 메타 데이터(FMDT1)의 변경을 수반하는 제1 관리 동작(MNGOP1)을 수행하고(S52), 기입 데이터(WDT) 및 제1 관리 동작(MNGOP1)에 의해 결정된 물리 어드레스(PA)를 비휘발성 메모리 장치(400)로 전송하는 액세스 동작(ACCOP)을 수행할 수 있다(S53). 이후, 비휘발성 메모리 장치(400)는 물리 어드레스(PA)에 상응하는 메모리 영역에 기입 데이를 저장하는 프로그램 동작을 수행할 수 있다(S54).
시구간(T3~T4) 동안에, 스토리지 컨트롤러(100)는 제2 펌웨어 메타 데이터(FMDT2)에 기초하여 제2 펌웨어 메타 데이터(FMDT2)의 변경을 수반하는 제2 관리 동작(MNGOP2)을 수행하고(S55), 제1 관리 동작(MNGOP1)에 의한 제1 펌웨어 메타 데이터(FMDT1)의 변경사항 및 제2 관리 동작(MNGOP2)에 의한 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 비교하는 메타 데이터 체크를 수행할 수 있다(S56).
스토리지 컨트롤러(100)는 메타 데이터 체크에 의해 소프트 에러가 발생한 것으로 결정한 경우, 에러 통지(ERRNF)를 호스트 장치(1100)로 전송할 수 있다(S56).
도 9에 도시된 바와 같이, 제2 관리 동작(MNGOP2)은 액세스 동작(ACCOP) 및 프로그램 동작과 무관하게 독립적으로 수행될 수 있다. 일반적으로 비휘발성 메모리 장치(400)의 프로그램 동작은 비교적 긴 시간이 요구되므로, 제2 관리 동작(MNGOP2) 및 메타 데이터 체크 동작은 액세스 동작(ACCOP) 및 프로그램 동작이 수행되는 시구간(T3~T4) 내에서 수행될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 상기 비휘발성 메모리 장치가 상기 노말 동작의 액세스 동작과 독립적으로 상기 버츄얼 동작을 수행함으로써 스토리지 장치의 동작 속도를 저하시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 10을 참조하면, 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제1 펌웨어 메타 데이터, 제2 펌웨어 메타 데이터 및 제3 펌웨어 메타 데이터를 생성할 수 있다(S110).
상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행할 수 있다(S210).
상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행할 수 있다(310).
상기 제3 펌웨어 메타 데이터에 기초하여 상기 하드웨어 동작을 제한하고 상기 제3 펌웨어 메타 데이터의 변경을 수반하는 제3 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 추가 버츄얼 동작을 수행할 수 있다(S320).
상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항, 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항 및 상기 제3 관리 동작에 의한 상기 제3 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정할 수 있다(S410).
도 10의 동작 방법은 제3 펌웨어 메타 데이터(FMDT3)에 기초한 추가 버츄얼 동작과 관련된 사항을 제외하고는 도 1 내지 9를 참조하여 설명한 것과 유사하므로 중복되는 설명은 생략될 수 있다.
도 11은 본 발명의 실시예들에 따른 스토리지 컨트롤러에 의해 관리되는 펌웨어 메타 데이터의 일 실시예를 나타내는 도면이다.
도 11을 참조하면, 스토리지 컨트롤러(100)에 의해 생성되고 관리되는 복수의 펌웨워 메타 데이터들(300)은 제1 펌웨어 메타 데이터(FMDT1), 제2 펌웨어 메타 데이터(FMDT2) 및 제3 펌웨어 메타 데이터(FMDT3)를 포함할 수 있다.
제1 펌웨어 메타 데이터(FMDT1)는 제1 저널 로그 세트(JLS1), 펌웨어 맵핑 테이블(FMAP) 및 제1 관리 데이터(CMDT1)를 포함할 수 있다. 제1 저널 로그 세트(JLS1)는 상기 제1 관리 동작에 의한 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항을 저장할 수 있다. 펌웨어 맵핑 테이블(FMAP)은 호스트 장치(1100)로부터 제공되는 논리 어드레스 및 비휘발성 메모리 장치(400)의 물리 어드레스 사이의 맵핑 관계를 저장할 수 있다. 제1 관리 데이터(CMDT1)는 배드 블록 정보, 유효 페이지 카운트 값 등의 정보를 포함할 수 있다.
제2 펌웨어 메타 데이터(FMDT2)는 제2 저널 로그 세트(JLS2) 및 제2 관리 데이터(CMDT2)를 포함할 수 있다. 제2 저널 로그 세트(JLS2)는 상기 제2 관리 동작에 의한 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 저장할 수 있다. 제2 관리 데이터(CMDT2)는 배드 블록 정보, 유효 페이지 카운트 값 등의 정보를 포함할 수 있다.
제3 펌웨어 메타 데이터(FMDT3)는 제3 저널 로그 세트(JLS3) 및 제3 관리 데이터(CMDT3)를 포함할 수 있다. 제3 저널 로그 세트(JLS3)는 상기 제3 관리 동작에 의한 제3 펌웨어 메타 데이터(FMDT3)의 변경 사항을 저장할 수 있다. 제3 관리 데이터(CMDT3)는 배드 블록 정보, 유효 페이지 카운트 값 등의 정보를 포함할 수 있다.
메타 데이터의 소프트 에러가 발생하기 전까지는 제1 저널 로그 세트(JLS1), 제2 저널 로그 세트(JLS2) 및 제3 저널 로그 세트(JLS3)는 동일하게 유지되고, 제1 관리 데이터(CMDT1), 제2 관리 데이터(CMDT2) 및 제3 관리 데이터(CMDT3)는 동일하게 유지될 수 있다.
도 11에 도시된 바와 같이, 제1 펌웨어 메타 데이터(FMDT1)는 펌웨어 맵핑 테이블(FMAP)을 포함하고, 제2 펌웨어 메타 데이터(FMDT2) 및 제3 펌웨어 메타 데이터(FMDT3)는 펌웨어 맵핑 테이블(FMAP)을 포함하지 않을 수 있다. 펌웨어 맵핑 테이블(FMAP)은 나머지 메타 데이터보다 사이즈가 현저히 크기 때문에 펌웨어 맵핑 테이블(FMAP)을 중복하여 저장하는 경우에는 스토리지 컨트롤러(100)의 사이즈 및 비용이 증가할 수 있다. 스토리지 컨트롤러(100)는 하나의 펌웨어 맵핑 테이블(FMAP)만을 저장하고 도 7을 참조하여 설명한 바와 같은 맵핑 테이블 복구 동작을 통하여 제1 관리 동작, 제2 관리 동작 및 제3 관리 동작을 수행할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 복수의 펌웨어 메타 데이터 중에서 하나의 펌웨어 메타 데이터만이 사이즈가 큰 펌웨어 맵핑 테이블을 포함함으로써 버퍼 메모리의 저장 용량을 과도하게 증가시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
도 12는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 12를 참조하면, 스토리지 컨트롤러(100)는 호스트 장치(1100)로부터 리퀘스트(REQ)를 수신하고(S10), 수신된 리퀘스트(REQ)에 상응하는 제1 관리 동작(MNGOP1) 및 액세스 동작(ACCOP)을 수행할 수 있다(S11, S12). 제1 관리 동작(MNGOP1) 및 액세스 동작(ACCOP)은 제1 펌웨어 메타 데이터(FMDT1)에 기초하여 수행하고 제1 펌웨어 메타 데이터(FMDT1)의 변경을 수반할 수 있다.
메타 데이터 매니저(200)는 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항에 기초하여, 예를 들어, 제1 저널 로그 세트(JLS1)에 기초하여, 제1 펌웨어 메타 데이터(FMDT1)에 포함되는 펌웨어 맵핑 테이블(FMAP)을 제1 관리 동작(MNGOP1)을 수행하기 이전의 상태로 복원하는 제1 맵핑 테이블 복구 동작(MTROP1)을 수행할 수 있다(S13).
스토리지 컨트롤러(100)는 제1 맵핑 테이블 복구 동작(MTROP1)에 의해 복원된 펌웨어 맵핑 테이블(FMAP) 및 제2 펌웨어 메타 데이터(FMDT2) 기초하여 제2 관리 동작(MNGOP2)을 수행할 수 있다(S14).
이와 같이, 동일한 조건에서 제1 관리 동작(MNGOP1) 및 제2 관리 동작(MNGOP2)을 수행하기 때문에 에러가 발생하지 않은 경우 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항 및 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항은 동일할 수 있다.
메타 데이터 매니저(200)의 메타 데이터 체커(220)는 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항을 저장하는 제1 저널 로그 세트(JLS1) 및 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 저장하는 제2 저널 로그 세트(JLS2)를 비교할 수 있다(S15).
제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 동일한 경우(S15: YES), 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생하지 않은 것으로 결정하고, 제3 펌웨어 메타 데이터(FMDT3)의 변경을 수반하는 제3 관리 동작(MNGOP3), 즉 추가 버츄얼 동작은 생략될 수 있다. 그러나, 이 경우 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)는 일관성(consistency)은 유지할 수 있지만, 제3 펌웨어 메타 데이터(FMDT3)는 제1 및 제2 펌웨어 메타 데이터들(FMDT1, FMDT2)와 일관성을 유지할 수 없다. 따라서, 스토리지 컨트롤러(100)는 제3 관리 동작(MNGOP3)을 수행하는 대신에 상기 버츄얼 동작, 즉 제2 관리 동작(MNGOP2)이 완료된 후의 제2 펌웨어 메타 데이터(FMDT2)와 동일하게 되도록 제3 펌웨어 메타 데이터(FMDT3)를 갱신할 수 있다(S21).
제1 저널 로그 세트(JLS1) 및 제2 저널 로그 세트(JLS2)가 상이한 경우(S15: NO), 메타 데이터 매니저(200)는 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항에 기초하여, 예를 들어, 제2 저널 로그 세트(JLS2)에 기초하여, 제1 펌웨어 메타 데이터(FMDT1)에 포함되는 펌웨어 맵핑 테이블(FMAP)을 제2 관리 동작(MNGOP2)을 수행하기 이전의 상태로 복원하는 제2 맵핑 테이블 복구 동작(MTROP2)을 수행할 수 있다(S22).
스토리지 컨트롤러(100)는 제2 맵핑 테이블 복구 동작(MTROP2)에 의해 복원된 펌웨어 맵핑 테이블(FMAP) 및 제3 펌웨어 메타 데이터(FMDT3) 기초하여 제3 관리 동작(MNGOP3)을 수행할 수 있다(S23).
이와 같이, 동일한 조건에서 제1 관리 동작(MNGOP1) 및 제3 관리 동작(MNGOP3)을 수행하기 때문에 에러가 발생하지 않은 경우 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항 및 제3 펌웨어 메타 데이터(FMDT3)의 변경 사항은 동일할 수 있다.
메타 데이터 매니저(200)의 메타 데이터 체커(220)는 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항을 저장하는 제1 저널 로그 세트(JLS1) 및 제3 펌웨어 메타 데이터(FMDT3)의 변경 사항을 저장하는 제3 저널 로그 세트(JLS3)를 비교할 수 있다(S24).
제1 저널 로그 세트(JLS1) 및 제3 저널 로그 세트(JLS3)가 동일한 경우(S24: YES), 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생하지 않은 것으로 결정하고, 제2 관리 동작(MNGOP2)을 수행 중에 일시적인 동작 오류가 발생한 것으로 간주할 수 있다. 그러나, 이 경우 제1 펌웨어 메타 데이터(FMDT1) 및 제3 펌웨어 메타 데이터(FMDT3)는 일관성(consistency)은 유지할 수 있지만, 제2 펌웨어 메타 데이터(FMDT2)는 제1 및 제3 펌웨어 메타 데이터들(FMDT1, FMDT3)와 일관성을 유지할 수 없다. 따라서, 스토리지 컨트롤러(100)는 상기 추가 버츄얼 동작, 즉 제3 관리 동작(MNGOP3)이 완료된 후의 제3 펌웨어 메타 데이터(FMDT3)와 동일하게 되도록 제2 펌웨어 메타 데이터(FMDT2)를 갱신할 수 있다(S25).
제1 저널 로그 세트(JLS1) 및 제3 저널 로그 세트(JLS3)가 상이한 경우(S24: NO), 스토리지 컨트롤러(100)는 제1 펌웨어 메타 데이터(FMDT1)에 에러가 발생한 것으로 결정하고, 호스트 장치(1100)로 에러 통지(ERRNF)를 전송할 수 있다(S26). 이후, 스토리지 컨트롤러(100) 및 비휘발성 메모리 장치(400)를 상기 노말 동작을 수행하기 이전의 상태로 복원하는 상태 복구 동작(STROP)이 수행될 수 있다(S27). 상태 복구 동작(STROP)은 에러가 발생한 것으로 결정된 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)를 폐기하고 비휘발성 메모리 장치(400)에 저장된 비휘발성 메타 데이터(NVMDT)에 기초하여 제1 펌웨어 메타 데이터(FMDT1) 및 제2 펌웨어 메타 데이터(FMDT2)를 다시 초기화하는 것을 포함할 수 있다. 또한, 상태 복구 동작(STROP)은 비휘발성 메모리 장치에 저장된 사용자 데이터 중 소프트 에러에 의해 오염된 것으로 추정되는 사용자 데이터를 삭제하거나 교체하는 것을 포함할 수 있다.
도 13은 본 발명의 실시예들에 따른 스토리지 컨트롤러를 나타내는 블록도이다. 이하 도 2 및 3과 중복되는 설명은 생략될 수 있다.
도 2 및 13을 참조하면, 스토리지 컨트롤러(100)는 프로세서(110), 호스트 인터페이스(HIF)(120), ROM(Read Only Memory)(130), 버퍼 메모리(BUFF)(140), 메모리 인터페이스(MIF)150) 및 이들을 전기적으로 연결하는 내부 버스(160)를 포함할 수 있다.
호스트 인터페이스(120)는 버스(10)를 통하여 호스트 장치(1000)와 연결되고 호스트 장치(1000)와의 인터페이스 기능을 제공할 수 있다. 예를 들어, 호스트 장치(2000)는 호스트 인터페이스(120)와 USB(Universal Serial Bus) 프로토콜, MMC(Multi Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, SAS(serial attached SCSI) 프로토콜, ESDI(Enhanced Small disk Interface) 프로토콜, IDE(Integrated Drive Electronics) 프로토콜, MIPI(Mobile Industry Processor Interface) 프로토콜 및 UFS(Universal Flash Storage) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나에 기반하여 데이터를 교환할 수 있다.
호스트 인터페이스(120)는 호스트 장치(2000)와의 신호 및 데이터의 송신 및 전송을 제어하는 호스트 인터페이스 제어 로직(HICL)을 포함할 수 있다. 호스트 인터페이스 제어 로직(HICL)은 호스트 인터페이스(120)의 동작을 제어하기 위한 셋팅 값들 및 호스트 인터페이스(120)의 현재의 동작을 나타내는 상태 정보를 저장하는 레지스터(HISFR)를 포함할 수 있다.
메모리 인터페이스(150)는 버스(20)를 통하여 비휘발성 메모리 장치(400)와 연결되고 비휘발성 메모리 장치(400)와의 인터페이스 기능을 제공할 수 있다. 예를 들어, 버스(20)는 서로 독립적으로 비휘발성 메모리 장치(400)와 교신할 수 있는 복수의 채널들로 구현될 수 있다. 실시예에 따라서, 메모리 인터페이스(150)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
메모리 인터페이스(150)는 비휘발성 메모리 장치(400)와의 신호 및 데이터의 송신 및 전송을 제어하는 메모리 인터페이스 제어 로직(MICL)을 포함할 수 있다. 메모리 인터페이스 제어 로직(MICL)은 메모리 인터페이스(150)의 동작을 제어하기 위한 셋팅 값들 및 메모리 인터페이스(150)의 현재의 동작을 나타내는 상태 정보를 저장하는 레지스터(MISFR)를 포함할 수 있다. 메모리 인터페이스 제어 로직(MICL)은 FMC(flash memory control) 로직, NSP (NAND signal processing) 로직, RAID (Redundant Array of Independent Disk) 로직 등을 포함할 수 있다.
ROM(130)은 스토리지 컨트롤러(100)의 구동에 필요한 코드 및 데이터를 저장할 수 있다. 버퍼 메모리(140)는 호스트 장치(2000)로부터 전달되는 기입 데이터 및 비휘발성 메모리 장치(400)로부터 전달되는 독출 데이터를 버퍼링하여 저장할 수 있다. 또한, 스토리지 장치(3000)의 초기화 또는 부팅 과정에서 스토리지 컨트롤러(100)의 구동에 필요한 코드 및 데이터는 버퍼 메모리(140)에 로딩될 수 있고, 비휘발성 메모리 장치(400)에 저장된 메타 데이터 등이 버퍼 메모리(140)에 로딩될 수 있다.
도 13에서 ROM(130) 및 버퍼 메모리(140)는 스토리지 컨트롤러(100)의 내부에 포함되는 것으로 도시되어 있지만 반드시 여기에 제한되지 않을 것이다. 실시예에 따라서, ROM(130) 및 버퍼 메모리(140)는 스토리지 컨트롤러(100)의 외부에 별도로 존재할 수도 있다. 일 실시예에서, 버퍼 메모리(140)는 디램(DRAM, dynamic random access memory)으로 구현될 수 있다.
프로세서(110)는 스토리지 컨트롤러(100)의 전반적인 동작을 제어할 수 있다. 프로세서(110)는 중앙 처리 장치(CPU; Central Processing Unit) 및 마이크로프로세서(MCU; Micro-Processing Unit) 중 적어도 하나를 포함할 수 있다. 프로세서(110)는 스토리지 컨트롤러(100)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
프로세서(110)는 복수의 프로세서 코어들 또는 복수의 컨트롤러들을 포함할 수 있다. 예를 들어, 프로세서(110)는 호스트 코어(HCORE)(111), FTL(Flash Translation Layer) 코어(FCORE)(112) 및 NM(NAND Manager) 코어(NMCORE)(113)를 포함할 수 있다. 호스트 코어(111), FTL 코어(112) 및 NM 코어(113)는 각각 별개의 프로세서 코어들로서 구현될 수 있다.
호스트 코어(111)는 호스트 인터페이스(120)로부터 입력된 리퀘스트 세트를 수신할 수 있다. 호스트 코어(111)는 리퀘스트 세트를 파싱(parsing)하여 각각의 리퀘스트(REQ)에 대응되는 코어들로 분배할 수 있다.
호스트 코어(111)는 동작 메모리(HOM), 패리티 로직(PTRC) 및 레지스터(HSFR)를 포함할 수 있다. 패리티 로직(PTRC)은 호스트 코어(111)를 구동하기 위한 동작 코드(또는 펌웨어 코드) 및 동작 데이터에 상응하는 패리티 비트들을 발생하여 상기 동작 코드 및 상기 동작 데이터와 함께 동작 메모리(HOM)에 저장할 수 있다. 레지스터(HSFR)는 호스트 코어(111)의 동작을 제어하기 위한 셋팅 값들 및 호스트 코어(111)의 현재의 동작을 나타내는 상태 정보를 저장할 수 있다.
FTL 코어(112)는 호스트 코어(111)로부터 수신한 리퀘스트(REQ)들에 기초하여 독출 오퍼레이션, 기입 오퍼레이션, 소거 오퍼레이션 등과 같은 오퍼레이션들이 비휘발성 메모리 장치(400)에서 수행되도록 NM 코어(113)를 제어할 수 있다.
FTL 코어(112)는 동작 메모리(FOM), 패리티 로직(PTRC) 및 레지스터(FSFR)를 포함할 수 있다. 패리티 로직(PTRC)은 FTL 코어(112)를 구동하기 위한 동작 코드 및 동작 데이터에 상응하는 패리티 비트들을 발생하여 상기 동작 코드 및 상기 동작 데이터와 함께 동작 메모리(FOM)에 저장할 수 있다. 레지스터(FSFR)는 FTL 코어(112)의 동작을 제어하기 위한 셋팅 값들 및 FTL 코어(112)의 현재의 동작을 나타내는 상태 정보를 저장할 수 있다.
NM 코어(113)는 FTL 코어(112)의 제어에 따라서 비휘발성 메모리 장치(400)에 대한 오퍼레이션들이 수행되도록 메모리 인터페이스(150)를 제어할 수 있다.
NM 코어(113)는 동작 메모리(NMOM), 패리티 로직(PTRC) 및 레지스터(NMSFR)를 포함할 수 있다. 패리티 로직(PTRC)은 NM 코어(113)를 구동하기 위한 동작 코드 및 동작 데이터에 상응하는 패리티 비트들을 발생하여 상기 동작 코드 및 상기 동작 데이터와 함께 동작 메모리(NMOM)에 저장할 수 있다. 레지스터(NMSFR)는 NM 코어(113)의 동작을 제어하기 위한 셋팅 값들 및 NM 코어(113)의 현재의 동작을 나타내는 상태 정보를 저장할 수 있다.
스토리지 컨트롤러(100)의 초기화 과정에서, 호스트 코어(111), FTL 코어(112) 및 NM 코어(113)의 구동에 필요한 동작 코드 및 동작 데이터는 ROM(130) 및/또는 비휘발성 메모리 장치(400)로부터 로딩되어 버퍼 메모리(140)에 저장될 수 있다. 호스트 코어(111), FTL 코어(112) 및 NM 코어(113)는 버퍼 메모리(140)에 저장된 동작 코드 및 동작 데이터 중에서 각 코어의 구동에 필요한 동작 코드 및 동작 데이터의 전부 또는 일부를 버퍼 메모리(140)로부터 로딩하여 동작 메모리들(HOM, FOM, NMOM)에 각각 저장할 수 있다. 실시예들에 따라서, 동작 코드 및 동작 데이터는 ROM(130) 및/또는 비휘발성 메모리 장치(400)로부터 로딩되어 직접 동작 메모리들(HOM, FOM, NMOM)로 저장될 수도 있다. 예를 들어, 동작 메모리들(HOM, FOM, NMOM)은 에스램(SRAM, static random access memory)로 구현될 수 있다.
FTL 코어(112)는 호스트 인터페이스(120)를 통하여 수신되는 리퀘스트에 기초하여 비휘발성 메모리 장치(400)에서 수행될 발행 오퍼레이션들을 생성하고, NM 코어(113)는 동작 메모리(NMOM)에 저장된 동작 코드 및 동작 데이터에 기초하여 FTL 코어(112)로부터 전송되는 발행 오퍼레이션들을 수행하도록 메모리 인터페이스(150)를 제어한다. 따라서, FTL 코어(112)는 NM 코어(113)보다 상위의 프로세서 코어 또는 컨트롤러에 해당하며, FTL 코어(112)를 상위 컨트롤러(FCORE)로 칭할 수 있고 NM 코어(113)는 하위 컨트롤러(NMCORE)로 칭할 수 있다.
도 14는 본 발명의 실시예들에 따른 스토리지 컨트롤러의 펌웨어의 계층 구조의 일 실시예를 나타내는 도면이다.
도 13 및 14를 참조하면, 스토리지 컨트롤러(100)의 펌웨어는 호스트 인터페이스 계층(HIL, Host Interface Layer), 플래시 변환 계층(FTL, Flash Translation Layer), 가상 플래시 계층(VFL, Virtual Flash Layer), 플래시 인터페이스 계층(FIL, Flash Interface Layer), 가상 인터럽트 제어 계층(VIC, virtual Interrupt Control) 및 NM 계층(NAND Manager Layer)으로 구성될 수 있다.
호스트 장치(2000)에서 송신된 리퀘스트가 호스트 인터페이스(130)로 수신되면 호스트 코어(HCORE)에 의해 수행되는 호스트 인터페이스 계층(HIL)은 리퀘스트를 디코딩하여 레지스터(HISFR)에 기록할 수 있다. 호스트 인터페이스 계층(HIL)은 레지스터(HISFR)에 기록된 정보를 폴링(polling) 또는 인터럽트(interrupt) 방식으로 전달받고, 수신된 리퀘스트가 프로토콜에 적합한 것인지 파악할 수 있다.
상위 컨트롤러(FCORE)에 의해 수행되는 플래시 변환 계층(FTL)은 호스트 장치(2000)에서 전송된 논리 어드레스를 비휘발성 메모리 장치(400)의 물리적인 위치인 물리 어드레스에 맵핑할 수 있다. 하위 컨트롤러(NMCORE)에 의해 수행되는 NM 계층은 메모리 인터페이스(150)의 동작을 제어할 수 있다. 한편, 상위 컨트롤러(FCORE)에 의해 수행되는 가상 플래시 계층(VFL) 및 플래시 인터페이스 계층(FIL)은 하위 컨트롤러(NMCORE)의 동작을 제어할 수 있다. 또한, 가상 플래시 계층(VFL)은 비휘발성 메모리 장치(400)의 불량 블록(bad block) 정보를 관리할 수 있다. 상위 컨트롤러(FCORE)에 의해 수행되는 가상 인터럽트 제어 계층(VIC)은 하위 컨트롤러(NMCORE)에서 발생되는 예외적인(exceptional) 상황들을 처리할 수 있다.
이하 도 15를 참조하여 본 발명의 실시예들에 따른 스토리지 컨트롤러(100)의 펌웨어 구성에 대하여 더욱 상세히 설명한다.
도 15는 본 발명의 실시예들에 따른 스토리지 컨트롤러에 포함되는 상위 컨트롤러 및 하위 컨트롤러의 펌웨어 구성의 일 실시예를 나타내는 도면이다.
도 13 내지 15를 참조하면, 하위 컨트롤러(NMCORE)의 NM 계층(NML)은 메모리 인터페이스(150)의 제어를 위한 동작 코드(OCD), 동작 데이터(ODT) 및 상위 컨트롤러(FCORE)로부터 발행된 오퍼레이션들(OP1~OP4)을 포함하는 발행 큐 리스트(IQLST)를 포함할 수 있다. 하위 컨트롤러(NMCORE)는 동작 코드(OCD) 및 동작 데이터(ODT)를 하위 컨트롤러(NMCORE)의 동작 메모리(NMOM)에 저장하고 저장된 동작 코드를 실행할 수 있다. 한편, 발행 큐 리스트(IQLST)는 하위 컨트롤러(NMCORE)의 동작 메모리(NMON)에 저장될 수 있으며, 최초로 로딩된 동작 데이터(ODT)의 일부를 변경하는 방식으로 동작 메모리(NMON)에 저장될 수 있다.
상위 컨트롤러(FCORE)의 가상 플래시 계층(VFL)은 입출력 큐(IOQ)를 포함할 수 있다. 입출력 큐(IOQ)는 대기 큐(WTQ), 캔슬 큐(CNQ) 및 에러 큐(ERQ)를 포함할 수 있다. 상위 컨트롤러(FCORE)는 입출력 큐(IOQ)를 상위 컨트롤러(FCORE)의 동작 메모리(FON) 및/또는 버퍼 메모리(140)에 저장할 수 있다.
대기 큐(WTQ)는 하위 컨트롤러(NMCORE)로 전송될 대기 오퍼레이션들을 포함할 수 있다. 캔슬 큐(CNQ)는 플래시 인터페이스 계층(FIL)으로 전송된 오퍼레이션들 중에서 리턴되는 오퍼레이션들을 포함할 수 있다. 에러 큐(ERQ)는 비휘발성 메모리 장치(400)의 배드 블록과 관련된 오퍼레이션들을 포함할 수 있다. 실시예에 따라서, 대기 큐(WTQ) 및 캔슬 큐(CNQ)는 하나로 통합될 수도 있다.
상위 컨트롤러(FCORE)의 가상 인터럽트 제어 계층(VIC)은 인터럽트 핸들러(INTRH)를 포함할 수 있다. 일 실시예에서, 상위 컨트롤러(FCORE)는 인터럽트 핸들러(INTRH)에 상응하는 동작 코드 및 동작 데이터를 상위 컨트롤러(FCORE)의 동작 메모리(FOM)에 저장하고 저장된 동작 코드를 실행할 수 있다. 다른 실시예에서, 인터럽트 핸들러(INTRH)는 상위 컨트롤러(FCORE)와 물리적으로 구별되거나 상위 컨트롤러(FCORE)의 내부에 포함되는 하드웨어의 형태로 구현될 수 있다.
상위 컨트롤러(FCORE)의 플래시 인터페이스 계층(FIL)은 리커버리 핸들러(RCVH) 및 커뮤니케이션 큐(CMQ)를 포함할 수 있다. 상위 컨트롤러(FCORE)는 리커버리 핸들러(RCVH)에 상응하는 동작 코드 및 동작 데이터를 상위 컨트롤러(FCORE)의 동작 메모리(FOM)에 저장하고 저장된 동작 코드를 실행할 수 있다. 한편, 상위 컨트롤러(FCORE)는 커뮤니케이션 큐(CMQ)를 상위 컨트롤러(FCORE)의 동작 메모리(FON) 및/또는 버퍼 메모리(140)에 저장할 수 있다.
커뮤니케이션 큐(CMQ)는 하위 컨트롤러(NMCORE)로 전송이 완료된 발행 오퍼레이션들에 관한 발행 정보를 포함할 수 있다. 전술한 바와 같이, 비휘발성 메모리 장치(400) 및 메모리 인터페이스(150)는 서로 독립적으로 교신할 수 있는 복수의 채널들을 통해 연결될 수 있다. 이 경우, 커뮤니케이션 큐(CMQ)는 복수의 채널들에 상응하는 발행 오퍼레이션들에 관한 발행 정보를 각각 저장하는 복수의 서브 큐들(0CHQ~mCHQ)을 포함할 수 있다.
인터럽트 핸들러(INTRH)는 하위 컨트롤러(NMCORE)로부터 발생되는 인터럽트에 응답하여 하위 컨트롤러(NMCORE) 및 메모리 인터페이스(150)의 동작을 정지하고 리커버리 핸들러(RCVH)는 하위 컨트롤러(NMCORE) 및 메모리 인터페이스(150)의 상태 정보를 백업할 수 있다. 리커버리 핸들러(RCVH)는 백업된 상태 정보에 기초하여 하위 컨트롤러(NMCORE) 및 메모리 인터페이스(150)의 상태를 에러가 발생하기 이전의 상태로 복구할 수 있다.
상위 컨트롤러(FCORE)의 플래시 변환 계층(FTL)은 어드레스 맵핑을 위한 동작 코드(OCD), 동작 데이터(ODT), 메타 데이터 매니저(MDMNG) 및 복수의 펌웨어 메타 데이터들(FMDT1~FMDT3)을 포함할 수 있다. 상위 컨트롤러(FCORE)는 메타 데이터 매니저(MDMNG)에 상응하는 동작 코드 및 동작 데이터를 상위 컨트롤러(FCORE)의 동작 메모리(FOM)에 저장하고 저장된 동작 코드를 실행할 수 있다. 한편, 상위 컨트롤러(FCORE)는 복수의 펌웨어 메타 데이터들(FMDT1~FMDT3)을 버퍼 메모리(140)에 저장할 수 있다.
도 16은 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 시퀀스 도면이다.
도 16을 참조하면, 상위 컨트롤러(FCORE)는 제1 펌웨어 메타 데이터(FMDT1)의 변경을 수반하는 제1 관리 동작(MNGOP1)을 수행하고 제1 관리 동작(MNGOP1)의 결과에 기초하여 생성된 발행 오퍼레이션들을 하위 컨트롤러(NMCORE)로 전송할 수 있다. 하위 컨트롤러(NMCORE)는 전송된 발행 오퍼레이션들에 기초하여 메모리 인터페이스(MIF)를 제어하는 액세스 동작(ACCOP)을 수행할 수 있다. 이와 같이, 스토리지 컨트롤러(100a)는 제1 관리 동작(MNGOP1) 및 액세스 동작(ACCOP)을 포함하는 노말 동작을 수행할 수 있다.
또한, 상위 컨트롤러(FCORE)는 제2 펌웨어 메타 데이터(FMDT2)의 변경을 수반하는 제2 관리 동작(MNGOP2)을 포함하는 버츄얼 동작을 수행할 수 있다. 이때, 상위 컨트롤러(FCORE)는 발행 오퍼레이션들을 생성하지 않고, 따라서 하위 컨트롤러(NMCORE)는 액세스 동작(ACCOP)을 수행하지 않는다.
이후, 상위 컨트롤러(FCORE)는 소프트 에러의 발생 여부를 결정하기 위해 제1 펌웨어 메타 데이터(FMDT1)의 변경 사항 및 제2 펌웨어 메타 데이터(FMDT2)의 변경 사항을 비교하는 메타 데이터 체크(CHECK)를 수행할 수 있다.
이와 같이, 상위 컨트롤러(FCORE)는, 노말 동작을 수행하는 동안에만 액세스 동작(ACCOP)이 수행되도록 발행 오퍼레이션들을 하위 컨트롤러(NMCORE)로 전송하고, 버츄얼 동작을 수행하는 동안에는 액세스 동작(ACCOP)이 수행되지 않도록 발행 오퍼레이션들을 하위 컨트롤러(NMCORE)로 전송하지 않는다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리 장치의 일 실시예를 나타내는 블록도이다.
도 17을 참조하면, 비휘발성 메모리 장치(800)는 메모리 셀 어레이(500), 어드레스 디코더(530), 페이지 버퍼 회로(510), 데이터 입출력 회로(520), 제어 회로(550) 및 전압 생성기(560)를 포함할 수 있다. 일 실시예에서, 비휘발성 메모리 장치(400)(800)는 주변 회로가 형성되는 주변 영역(PREG) 위에 메모리 셀 어레이가 형성되는 COP(Cell Over Periphery) 구조를 가질 수 있다. 이 때, 메모리 셀 어레이(500)는 셀 영역(CREG)에 형성되고, 어드레스 디코더(530), 페이지 버퍼 회로(510), 데이터 입출력 회로(520), 제어 회로(550) 및 전압 생성기(560)는 주변 회로 영역(PREG)에 형성될 수 있다.
메모리 셀 어레이(500)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인(GSL)을 통해 어드레스 디코더(530)와 연결될 수 있다. 또한, 메모리 셀 어레이(500)는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(510)와 연결될 수 있다. 메모리 셀 어레이(500)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(500)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(500)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 셀 스트링들, 예를 들어, 수직 메모리 낸드 스트링들을 포함할 수 있다.
제어 회로(550)는 외부의 메모리 컨트롤러로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 비휘발성 메모리 장치(10)의 소거 루프, 프로그램 루프 및 독출 동작을 제어할 수 있다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함할 수 있고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포함할 수 있다.
예를 들어, 제어 회로(550)는 커맨드 신호(CMD)에 기초하여 전압 생성기(560)를 제어하기 위한 제어 신호들(CTL) 및 페이지 버퍼 회로(510)를 제어하기 위한 제어 신호들(PBC)을 생성하고, 어드레스 신호(ADDR)에 기초하여 행 어드레스(R_ADDR) 및 열 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(550)는 행 어드레스(R_ADDR)를 어드레스 디코더(530)에 제공하고, 열 어드레스(C_ADDR)를 데이터 입출력 회로(520)에 제공할 수 있다.
어드레스 디코더(530)는 복수의 스트링 선택 라인(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(500)와 연결될 수 있다.
프로그램 동작 또는 독출 동작시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 워드 라인들(WL) 중의 하나를 선택 워드 라인으로 결정하고, 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다.
또한, 프로그램 동작 또는 독출 동작시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 스트링 선택 라인들(SSL) 중의 하나를 선택 스트링 선택 라인으로 결정하고, 나머지 스트링 선택 라인들을 비선택 스트링 선택 라인들로 결정할 수 있다.
또한, 프로그램 동작 또는 독출 동작 시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 접지 선택 라인들(GSL) 중의 하나를 선택 접지 선택 라인으로 결정하고, 나머지 접지 선택 라인들을 비선택 접지 선택 라인들로 결정할 수 있다.
전압 생성기(560)는 제어 회로(550)로부터 제공되는 제어 신호들(CTL)에 기초하여 비휘발성 메모리 장치(30)의 동작에 필요한 워드 라인 전압들(VWL)을 생성할 수 있다. 전압 생성기(560)로부터 생성되는 워드 라인 전압들(VWL)은 어드레스 디코더(530)를 통해 복수의 워드 라인들(WL)에 구동 전압들로서 인가될 수 있다.
예를 들어, 소거 동작 시, 전압 생성기(560)는 메모리 블록의 웰 및/또는 공통 소스 라인에 소거 전압을 인가하고 소거 어드레스에 기초하여 메모리 블록의 모든 워드라인들 또는 일부의 서브 블록에 해당하는 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시, 전압 생성기(560)는 하나의 메모리 블록의 모든 워드라인들에 소거 검증 전압을 인가하거나 워드라인 단위로 소거 검증 전압을 인가할 수 있다.
예를 들어, 프로그램 동작시, 전압 생성기(560)는 선택 워드 라인에 프로그램 전압을 인가하고, 비선택 워드 라인들에는 프로그램 패스 전압을 인가할 수 있다. 또한 프로그램 검증 동작시, 전압 생성기(560)는 선택 워드 라인에 프로그램 검증 전압을 인가하고, 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 노멀 독출 동작시, 전압 생성기(560)는 선택 워드 라인에 독출 전압을 인가하고, 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버리 독출 동작시, 전압 생성기(560)는 선택 워드 라인에 인접한 워드 라인에 독출 전압을 인가하고, 선택 워드 라인에는 리커버리 독출 전압을 인가할 수 있다.
페이지 버퍼 회로(510)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(500)와 연결될 수 있다. 페이지 버퍼 회로(510)는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다. 페이지 버퍼 회로(510)는 프로그램 동작시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(520)는 데이터 라인들(DL)을 통해 페이지 버퍼 회로(510)와 연결될 수 있다. 프로그램 동작시, 데이터 입출력 회로(520)는 메모리 컨트롤러(20)로부터 프로그램 데이터(DATA)를 수신하고, 제어 회로(550)로부터 제공되는 열 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼 회로(510)에 제공할 수 있다. 독출 동작시, 데이터 입출력 회로(520)는 제어 회로(550)로부터 제공되는 열 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(510)에 저장된 독출 데이터(DATA)를 상기 메모리 컨트롤러(20)에 제공할 수 있다.
또한, 페이지 버퍼 회로(510)와 입출력 회로(520)는 메모리 셀 어레이(500)의 제1 저장 영역으로부터 데이터를 독출하고, 독출된 데이터를 메모리 셀 어레이(500)의 제2 저장 영역에 기입할 수 있다. 즉, 페이지 버퍼 회로(510)와 입출력 회로(520)는 카피-백(copy-back) 동작을 수행할 수 있다. 페이지 버퍼 회로(510)와 입출력 회로(520)는 제어 회로(550)에 의하여 제어될 수 있다.
도 18은 도 17의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이를 나타내는 블록도이고, 도 19는 도 18의 메모리 셀 어레이에 포함되는 메모리 블록의 등가 회로를 나타내는 회로도이다.
도 18에 도시된 바와 같이, 메모리 셀 어레이(500)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 메모리 블록들(BLK1~BLKz)은 어드레스 디코더(530)에 의해 선택된다. 예를 들면, 어드레스 디코더(530)는 메모리 블록들(BLK1~BLKz) 중 블록 어드레스에 대응하는 메모리 블록을 선택할 수 있다.
도 19에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향(D3)으로 형성될 수 있다.
도 19를 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 셀 스트링들, 즉 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 19에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 상응하는 게이트 라인들(GTL1, GTL2, ..., GTL8)에 각각 연결될 수 있다. 게이트 라인들(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, GTL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 19에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다.
도 20은 본 발명의 실시예들에 따른 전자 장치를 나타내는 블록도이다.
도 20을 참조하면, 전자 장치(4000)는 어플리케이션 프로세서(4100), 통신 모듈(4200), 디스플레이/터치 모듈(4300), 스토리지 장치(4400), 및 버퍼 램(4500)을 포함한다.
어플리케이션 프로세서(4100)는 전자 장치(4000)의 전반적인 동작을 제어한다. 어플리케이션 프로세서(4100)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 통신 모듈(4200)은 외부와의 유선 통신 및/또는 무선 통신을 제어하도록 구현될 수 있다. 디스플레이/터치 모듈(4300)은 어플리케이션 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 수 있다. 스토리지 장치(4400)는 사용자의 데이터를 저장하도록 구현될 수 있다.
스토리지 장치(4400)는 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 솔리드 스테이트 드라이브(SSD, solid state drive), 유니버셜 플래시 스토리지(UFS, universal flash storage) 장치일 수 있다. 스토리지 장치(4400)는 전술한 바와 같이 복수의 펌웨어 메타 데이터들을 저장하고 비휘발성 메모리 장치에 대한 액세스 동작을 제한한 복수의 관리 동작들을 통하여 메타 데이터의 소프트 에러를 모니터링할 수 있다.
버퍼 램(4500)은 전자 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다. 예를 들어, 버퍼 램(4500)은 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 동적 랜덤 액세스 메모리일 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 비휘발성 메모리 장치에 대한 액세스 동작을 제외한 펌웨어 메타 데이터의 변경을 수반하는 관리 동작의 중복 수행을 통하여 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 복수의 펌웨어 메타 데이터 중에서 하나의 펌웨어 메타 데이터만이 사이즈가 큰 펌웨어 맵핑 테이블을 포함함으로써 버퍼 메모리의 저장 용량을 과도하게 증가시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은, 상기 비휘발성 메모리 장치가 상기 노말 동작의 액세스 동작과 독립적으로 상기 버츄얼 동작을 수행함으로써 스토리지 장치의 동작 속도를 저하시키지 않으면서 효율적으로 메타 데이터의 에러 발생 여부를 모니터링할 수 있다.
해당 기술 분야의 숙련된 당업자는 본 발명의 실시예들에 따른 에러 복구 방법이 시스템, 방법, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있음을 이해할 것이다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
본 발명의 실시예들은 스토리지 장치 및 이를 포함하는 시스템에 유용하게 이용될 수 있다. 특히 본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 유니버셜 플래시 스토리지(UFS, universal flash storage), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기, 서버 시스템, 자율 주행 장치 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제1 펌웨어 메타 데이터 및 제2 펌웨어 메타 데이터를 생성하는 단계;
    상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행하는 단계;
    상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행하는 단계; 및
    상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정하는 단계를 포함하는 스토리지 장치의 동작 방법.
  2. 제1 항에 있어서,
    상기 제1 펌웨어 메타 데이터는 상기 호스트 장치로부터 제공되는 논리 어드레스 및 상기 비휘발성 메모리 장치의 물리 어드레스 사이의 맵핑 관계를 저장하는 펌웨어 맵핑 테이블을 포함하고,
    상기 제2 펌웨어 메타 데이터는 상기 펌웨어 맵핑 테이블을 포함하지 않는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  3. 제2 항에 있어서,
    상기 버츄얼 동작을 수행하는 단계는,
    상기 제1 펌웨어 메타 데이터의 변경 사항에 기초하여 상기 제1 펌웨어 메타 데이터에 포함되는 상기 펌웨어 맵핑 테이블을 상기 제1 관리 동작을 수행하기 이전의 상태로 복원하는 맵핑 테이블 복구 동작을 수행하는 단계; 및
    상기 맵핑 테이블 복구 동작에 의해 복원된 상기 펌웨어 맵핑 테이블 및 상기 제2 펌웨어 메타 데이터 기초하여 상기 제2 관리 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  4. 제1 항에 있어서,
    상기 제1 펌웨어 메타 데이터는 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항을 저장하는 제1 저널 로그 세트를 포함하고,
    상기 제2 펌웨어 메타 데이터는 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 저장하는 제2 저널 로그 세트를 포함하고,
    상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 판별하는 단계는,
    상기 제1 저널 로그 세트 및 상기 제2 저널 로그 세트가 동일한 경우 상기 제1 펌웨어 메타 데이터에 에러가 발생하지 않은 것으로 결정하는 단계; 및
    상기 제1 저널 로그 세트 및 상기 제2 저널 로그 세트가 상이한 경우 상기 제1 펌웨어 메타 데이터에 에러가 발생한 것으로 결정하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  5. 제1 항에 있어서,
    상기 제1 펌웨어 메타 데이터에 에러가 발생한 것으로 결정된 경우, 상기 스토리지 컨트롤러로부터 상기 호스트 장치로 에러 통지를 전송하는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  6. 제1 항에 있어서,
    상기 비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 제3 펌웨어 메타 데이터를 생성하는 단계; 및
    상기 제3 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제3 펌웨어 메타 데이터의 변경을 수반하는 제3 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 추가 버츄얼 동작을 수행하는 단계를 더 포함하고,
    상기 제1 펌웨어 메타 데이터는 상기 호스트 장치로부터 제공되는 논리 어드레스 및 상기 비휘발성 메모리 장치의 물리 어드레스 사이의 맵핑 관계를 저장하는 펌웨어 맵핑 테이블을 포함하고,
    상기 제2 펌웨어 메타 데이터 및 상기 제3 펌웨어 메타 데이터는 상기 펌웨어 맵핑 테이블을 포함하지 않는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  7. 제6 항에 있어서,
    상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항이 상이한 경우에만 상기 추가 버츄얼 동작을 수행하고,
    상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항이 동일한 경우 상기 추가 버츄얼 동작을 수행하지 않는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  8. 제6 항에 있어서,
    상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항이 동일한 경우 상기 추가 버츄얼 동작을 수행하지 않고 상기 버츄얼 동작이 완료된 후의 상기 제2 펌웨어 메타 데이터와 동일하게 되도록 상기 제3 펌웨어 메타 데이터를 갱신하는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  9. 제6 항에 있어서,
    상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항이 상이하고 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제3 관리 동작에 의한 상기 제3 펌웨어 메타 데이터의 변경 사항이 동일한 경우, 상기 제1 펌웨어 메타 데이터에 에러가 발생하지 않은 것으로 결정하는 것을 특징으로 하는 스토리지 장치의 동작 방법.
  10. 비휘발성 메타 데이터를 저장하는 비휘발성 메모리 장치;
    비휘발성 메모리 장치에 저장된 비휘발성 메타 데이터에 기초하여 생성되는 제1 펌웨어 메타 데이터 및 제2 펌웨어 메타 데이터를 저장하는 버퍼 메모리; 및
    상기 제1 펌웨어 메타 데이터에 기초하여 상기 제1 펌웨어 메타 데이터의 변경을 수반하는 제1 관리 동작 및 상기 비휘발성 메모리 장치에 대한 액세스 동작을 수행하도록 스토리지 컨트롤러의 펌웨어 코드를 실행하는 노말 동작을 수행하고, 상기 제2 펌웨어 메타 데이터에 기초하여 상기 액세스 동작을 제한하고 상기 제2 펌웨어 메타 데이터의 변경을 수반하는 제2 관리 동작을 수행하도록 상기 펌웨어 코드를 실행하는 버츄얼 동작을 수행하고, 상기 제1 관리 동작에 의한 상기 제1 펌웨어 메타 데이터의 변경 사항 및 상기 제2 관리 동작에 의한 상기 제2 펌웨어 메타 데이터의 변경 사항을 비교하여 상기 제1 펌웨어 메타 데이터의 에러 발생 여부를 결정하는 스토리지 컨트롤러를 포함하는 스토리지 장치.
KR1020210054233A 2021-04-27 2021-04-27 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법 KR20220147292A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210054233A KR20220147292A (ko) 2021-04-27 2021-04-27 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법
US17/545,578 US11829228B2 (en) 2021-04-27 2021-12-08 Storage devices of performing metadata management and methods of operating the same
CN202210441483.3A CN115248748A (zh) 2021-04-27 2022-04-25 执行元数据管理的存储装置及操作该存储装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210054233A KR20220147292A (ko) 2021-04-27 2021-04-27 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220147292A true KR20220147292A (ko) 2022-11-03

Family

ID=83695171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054233A KR20220147292A (ko) 2021-04-27 2021-04-27 메타 데이터 관리를 수행하는 스토리지 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11829228B2 (ko)
KR (1) KR20220147292A (ko)
CN (1) CN115248748A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298425B1 (en) * 1999-01-12 2001-10-02 Compaq Computer Corp. Computer disk management system using doublet A-B logging
US6718494B1 (en) 2000-12-22 2004-04-06 Intel Corporation Method and apparatus for preventing and recovering from TLB corruption by soft error
US8762620B2 (en) 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
US20110040924A1 (en) 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8954647B2 (en) * 2011-01-28 2015-02-10 Apple Inc. Systems and methods for redundantly storing metadata for non-volatile memory
US8700951B1 (en) 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
US8954694B2 (en) 2012-11-15 2015-02-10 Western Digital Technologies, Inc. Methods, data storage devices and systems for fragmented firmware table rebuild in a solid state drive
US9384088B1 (en) 2014-02-24 2016-07-05 Western Digital Technologies, Inc. Double writing map table entries in a data storage system to guard against silent corruption
US10162537B2 (en) 2015-09-10 2018-12-25 Samsung Electronics Co., Ltd. Methods and systems to detect silent corruption of data
US10275308B2 (en) 2016-02-24 2019-04-30 Maxta, Inc. Detecting and correcting silent data corruption in a distributed storage system
KR20210029384A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20220005832A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 메타 데이터 관리를 위한 메모리 시스템 및 메모리 시스템의 동작방법
US11467970B1 (en) * 2021-08-03 2022-10-11 Kioxia Corporation Metadata management in non-volatile memory devices using in-memory journal

Also Published As

Publication number Publication date
US20220342744A1 (en) 2022-10-27
CN115248748A (zh) 2022-10-28
US11829228B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
KR102420025B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102664674B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
US11204846B2 (en) Memory system and method for operating the same
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110457230B (zh) 存储器系统及其操作方法
KR102495539B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190026231A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102653389B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN108932202B (zh) 存储器系统及其操作方法
CN110968522B (zh) 存储器系统及其操作方法、包括存储器系统的数据库系统
KR20180014994A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200032463A (ko) 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법
CN110910941B (zh) 存储器系统及其操作方法
KR20180058328A (ko) 메모리 시스템 및 그의 동작 방법
KR20180130140A (ko) 데이터 처리 시스템 및 데이터 처리 방법
KR20190000562A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN110765029A (zh) 控制器及用于操作该控制器的方法
US20230068089A1 (en) Memory system and operation method thereof
KR20190040602A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110825655A (zh) 存储器件、存取数据的方法及管理数据的方法