KR20210051803A - 메모리 시스템 및 컨트롤러 - Google Patents

메모리 시스템 및 컨트롤러 Download PDF

Info

Publication number
KR20210051803A
KR20210051803A KR1020190137531A KR20190137531A KR20210051803A KR 20210051803 A KR20210051803 A KR 20210051803A KR 1020190137531 A KR1020190137531 A KR 1020190137531A KR 20190137531 A KR20190137531 A KR 20190137531A KR 20210051803 A KR20210051803 A KR 20210051803A
Authority
KR
South Korea
Prior art keywords
block
copy
memory
data
original
Prior art date
Application number
KR1020190137531A
Other languages
English (en)
Inventor
조흥룡
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190137531A priority Critical patent/KR20210051803A/ko
Priority to US16/904,039 priority patent/US11392310B2/en
Priority to CN202010748382.1A priority patent/CN112748873A/zh
Publication of KR20210051803A publication Critical patent/KR20210051803A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Abstract

복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 유저 데이터를 상기 복수의 메모리 블록들 중에서 선택된 원본 블록에 저장하고, 상기 원본 블록이 클로즈 블록이 되면 상기 원본 블록의 각 페이지의 데이터를 상기 복수의 메모리 블록들 중 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성하고, 상기 유저 데이터와 연관된 맵 데이터를 상기 메모리 장치에 저장하고, 상기 맵 데이터는 상기 유저 데이터의 논리 어드레스, 상기 원본 블록 어드레스, 상기 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함하고, 상기 공통 페이지 어드레스는 상기 원본 블록 및 복사 블록에서 공통되는 페이지 어드레스이다.

Description

메모리 시스템 및 컨트롤러 {MEMORY SYSTEM AND CONTROLLER}
본 발명은 메모리 시스템 및 메모리 장치를 제어하는 컨트롤러에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 시스템의 용량 및 메모리 시스템에 저장된 데이터의 신뢰성을 호스트의 선택에 따라 절충할 수 있는 메모리 시스템 및 컨트롤러를 제공하고자 한다.
본 발명은 적은 관리 비용으로 메모리 시스템에 저장된 데이터의 신뢰성을 보장할 수 있는 메모리 시스템 및 컨트롤러를 제공하고자 한다.
본 발명은 메모리 시스템에 저장된 데이터의 리드 디스터번스(read disturbance)가 감소하는 메모리 시스템 및 컨트롤러를 제공하고자 한다.
본 발명의 실시 예에 따른 메모리 시스템은, 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 유저 데이터를 상기 복수의 메모리 블록들 중에서 선택된 원본 블록에 저장하고, 상기 원본 블록이 클로즈 블록이 되면 상기 원본 블록의 각 페이지의 데이터를 상기 복수의 메모리 블록들 중 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성하고, 상기 유저 데이터와 연관된 맵 데이터를 상기 메모리 장치에 저장하고, 상기 맵 데이터는 상기 유저 데이터의 논리 어드레스, 상기 원본 블록 어드레스, 상기 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함하고, 상기 공통 페이지 어드레스는 상기 원본 블록 및 복사 블록에서 공통되는 페이지 어드레스이다.
본 발명의 실시 예에 따르면, 메모리 장치를 제어하는 컨트롤러는, 유저 데이터를 상기 메모리 장치의 원본 블록에 저장하고, 상기 원본 블록이 클로즈 블록이 되면 상기 원본 블록의 각 페이지의 데이터를 상기 메모리 장치의 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성하는 프로세서; 및 상기 유저 데이터의 논리 어드레스, 상기 원본 블록 어드레스, 상기 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함하는 맵 데이터를 저장하는 메모리를 포함하고, 상기 공통 페이지 어드레스는 상기 원본 블록 및 복사 블록에서 공통되는 페이지 어드레스이다.
본 발명은 메모리 시스템의 용량 및 메모리 시스템에 저장된 데이터의 신뢰성을 호스트의 선택에 따라 절충할 수 있는 메모리 시스템 및 컨트롤러를 제공할 수 있다.
본 발명은 적은 관리 비용으로 메모리 시스템에 저장된 데이터의 신뢰성을 보장할 수 있는 메모리 시스템 및 컨트롤러를 제공할 수 있다.
본 발명은 메모리 시스템에 저장된 데이터의 리드 디스터번스가 감소하는 메모리 시스템 및 컨트롤러를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한도지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 자세히 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록들을 예시한다.
도 4는 본 발명의 실시 예에 따른 복사 레벨을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 맵 데이터를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 복사 큐를 설명하기 위한 도면이다.
도 7 내지 도 9는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타내는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)을 나타내는 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예컨대, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예컨대, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예컨대, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치(150)는 플래시 메모리, 예컨대 NAND 플래시 메모리와 같은 비휘발성 메모리로 설명된다. 그러나, 메모리 장치(150)는 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)에 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터 제공되는 유저 데이터에 기초하여 메모리 장치(150)에 원본 데이터와 복사 데이터를 저장할 수 있다. 컨트롤러(130)가 메모리 장치(150)에 원본 데이터 및 복사 데이터를 저장하는 경우, 원본 데이터와 복사 데이터 중 어느 하나가 손상되더라도 나머지 하나는 유지될 수 있으므로 호스트(102)에게 신뢰성 높은 메모리 시스템(110)을 제공할 수 있다.
메모리 장치(150)가 모든 유저 데이터에 대해 원본 데이터와 복사 데이터를 저장하는 경우, 호스트(102)가 사용 가능한 메모리 시스템(110)의 용량은 메모리 장치(150)의 실제 용량의 절반 정도에 불과할 수 있다. 만약 컨트롤러(130)가 상기 유저 데이터의 논리 어드레스와 원본 데이터가 저장된 물리적 위치 간의 제1 매핑과 상기 논리 어드레스와 복사 데이터가 저장된 물리적 위치 간의 제2 매핑을 따로 수행한다면, 호스트(102)가 메모리 장치(150)의 실제 용량에 해당하는 데이터를 저장할 때와 비슷한 정도로 다량의 맵 데이터가 필요하다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)은 유저 데이터 중 전부 또는 일부에 대해서 복사 데이터를 저장할 수 있다. 예를 들어, 컨트롤러(130)는 호스트(102)로부터 제공되는 복사 레벨 설정 커맨드(COPY_LEVEL_CMD)에 응하여 메모리 장치(150)에 얼마나 많은 복사 데이터를 저장할 수 있는지를 나타내는 복사 레벨을 결정할 수 있다. 예를 들어, 컨트롤러(130)는 복사 레벨이 가장 낮으면 복사 데이터를 저장하지 않고, 복사 레벨이 가장 높으면 모든 원본 데이터에 대한 복사 데이터를 저장하고, 복사 레벨이 중간이면 일부 원본 데이터에 대한 복사 데이터를 저장할 수 있다. 따라서, 호스트(102)의 선택에 따라 메모리 시스템(110)의 용량과 신뢰도를 절충할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 원본 블록의 각 페이지의 데이터를 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사함으로써 복사 블록을 생성할 수 있다. 상기 원본 블록은 유저 데이터가 원본 데이터로서 저장되는 메모리 블록을 지칭한다. 상기 복사 블록은 상기 원본 데이터가 복사되어 복사 데이터로서 저장되는 메모리 블록을 지칭한다. 서로 대응하는 원본 블록과 복사 블록에서 서로 동일한 페이지 어드레스를 갖는 페이지에는 동일한 데이터가 저장될 수 있다.
컨트롤러(130)는 유저 데이터의 원본 블록 어드레스, 복사 블록 어드레스 및 공통 페이지 어드레스를 지정함으로써 원본 데이터의 물리 어드레스 및 복사 데이터의 물리 어드레스를 모두 지정할 수 있다. 공통 페이지 어드레스는 상기 원본 블록과 복사 블록에서 공통되는 페이지 어드레스를 지칭한다. 서로 대응하는 원본 블록과 복사 블록에서 서로 동일한 페이지 어드레스를 갖는 페이지에 동일한 데이터가 저장되므로, 컨트롤러(130)는 상기 원본 데이터의 물리 어드레스 및 복사 데이터의 물리 어드레스를 지정하기 위해 원본 데이터 및 대응하는 복사 데이터에 대해 페이지 어드레스를 각각 따로 지정하지 않아도 된다. 따라서, 메모리 장치(150)에 저장되는 맵 데이터의 크기가 감소할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 호스트(102)의 동일 논리 어드레스에 대한 리드 커맨드에 응하여 원본 데이터와 복사 데이터에 교대로 액세스할 수 있다. 호스트(102)가 동일 논리 어드레스를 반복적으로 리드하는 경우라도 원본 데이터와 복사 데이터에 교대로 액세스함으로써 하나의 메모리 블록에서 집중적으로 리드 동작이 수행되는 일을 방지할 수 있다. 따라서, 메모리 장치(150)의 리드 디스터번스(read disturbance)가 방지될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 호스트(102)의 리드 요청에 응하여 원본 데이터와 복사 데이터 중 어느 하나의 데이터에 액세스하고, 상기 어느 하나의 데이터가 손상되면 호스트(102)로 다른 하나의 데이터를 제공할 수 있다. 컨트롤러(130)는 상기 다른 하나의 데이터에 기초하여 데이터를 복구할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)을 자세히 도시한 도면이다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 도 2에 도시된 메모리 장치(150) 및 컨트롤러(130)는 도 1에 도시된 메모리 장치(150) 및 컨트롤러(130)와 대응한다.
컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), ECC(136), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
ECC(136)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 즉, ECC(136)는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC(136)는 예컨대 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC(136)는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예컨대, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 메모리(144)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
메모리(144)는 호스트(102)와 메모리 장치(150) 간의 라이트, 리드 등의 동작을 수행하기 위한 데이터를 임시 저장할 수 있다. 예를 들어, 메모리(144)는 호스트(102) 및 메모리 장치(150) 간 주고받는 유저 데이터를 임시 저장할 수 있다. 다른 예로, 메모리(144)는 라이트, 리드 동작을 수행하기 위해 후술되는 맵 블록 및 복사 큐 블록의 데이터 중 적어도 일부를 임시 저장할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
예컨대, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 호스트(102)가 요청한 동작을 수행할 수 있다. 즉, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 대응하는 커맨드 동작을 수행할 수 있다. 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 대응하는 커맨드 동작으로서 포그라운드 동작(foreground operation)을 수행할 수 있다. 예컨대, 컨트롤러(130)는 라이트 커맨드에 대응하는 라이트 동작, 리드 커맨드에 대응하는 리드 동작, 이레이즈 커맨드에 대응하는 이레이즈 동작 및 셋 파라미터 커맨드 또는 셋 피쳐 커맨드에 대응하는 파라미터 셋 동작 등을 수행할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예컨대, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
메모리 장치(150)는 복수의 메모리 블록에 호스트(102)로부터의 유저 데이터, 상기 유저 데이터에 대한 메타 데이터 및 메모리 시스템(110)을 구동하기 위한 시스템 데이터를 저장할 수 있다. 도 2는 상기 복수의 메모리 블록들 중 원본 블록, 복사 블록, 맵 블록 및 복사 큐 블록을 예시한다. 도 2에 도시된 각 블록의 수는 예시에 불과하다.
상기 원본 블록은 유저 데이터를 원본 데이터로서 저장할 수 있다. 상기 복사 블록은, 복사 비율에 따라 상기 원본 데이터의 적어도 일부를 복사한 복사 데이터를 저장할 수 있다. 복사 블록의 수는 원본 블록의 수보다 적거나 같을 수 있다. 일부 원본 블록은 대응하는 복사 블록을 가질 수 있고, 나머지 원본 블록은 대응하는 복사 블록을 갖지 않을 수 있다. 대응하는 원본 블록과 복사 블록은 서로 동일한 데이터를 저장할 수 있다. 원본 블록의 어떤 페이지와 동일한 페이지 어드레스를 갖는 복사 블록의 페이지는 서로 동일한 데이터를 저장할 수 있다. 유저 데이터의 원본 데이터 및 적어도 일부의 복사 데이터를 저장하는 메모리 장치(150)의 예는 도 3을 참조하여 후술된다.
상기 맵 블록은 상기 유저 데이터의 맵 데이터를 저장할 수 있다. 예를 들어, 상기 맵 데이터는 유저 데이터의 논리 어드레스, 원본 블록 어드레스, 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함할 수 있다. 상기 맵 데이터의 예는 도 5를 참조하여 후술된다.
상기 복사 큐 블록은 메모리 시스템(110)의 복사 레벨에 따라 원본 블록과 복사 블록의 수를 유지하기 위한 복사 큐를 저장할 수 있다. 상기 복사 큐 블록의 예는 도 6를 참조하여 후술되며, 상기 복사 레벨의 예는 도 4를 참조하여 후술된다.
도 3은 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록들을 예시한다.
도 3은 유저 데이터를 저장할 수 있는 열 개의 메모리 블록들(BLOCK1 내지 BLOCK10)이 각각 네 개의 페이지들(PAGE1 내지 PAGE4)을 포함하는 경우를 예시한다. 도 3의 예에서 맵 블록과 복사 큐 블록은 생략되었다. 패턴이 도시된 영역은 데이터가 저장된 페이지를 나타내고, 빈 영역은 이레이즈 상태의 페이지를 나타낸다. 데이터가 저장된 페이지는, 각각 유효 데이터 또는 무효 데이터를 저장할 수 있다. 'INVALID'가 기입된 영역은 무효 데이터가 저장된 페이지를 나타내고, 논리 어드레스(LBA)가 기입된 영역은 저장된 페이지는 해당 논리 어드레스에 해당하는 유효 데이터가 저장된 페이지를 나타낸다.
도 3의 예에서, 메모리 장치(150)는 복사 레벨에 따라 열 개의 메모리 블록들 중 두 개의 메모리 블록들을 복사 블록으로 사용할 수 있다.
도 4는 본 발명의 실시 예에 따른 복사 레벨을 설명하기 위한 도면이다.
도 4의 표는 복사 레벨에 따른 복사 비율(COPY RATE) 및 용량(CAPACITY)을 예시한다. 복사 비율은 메모리 장치(150)의 유저 데이터 저장 공간의 용량 중 복사 데이터가 저장될 수 있는 최대 용량의 비율을 나타낸다. 용량은 메모리 장치(150)의 유저 데이터 저장 공간의 용량 대비 호스트(102) 측에서 사용할 수 있는 메모리 시스템(110)의 용량 비율을 나타낸다. 한편, 메모리 장치(150)의 저장 공간 중 시스템 데이터 및 메타 데이터가 차지하는 공간은 적을 수 있으며, 메모리 장치(150)의 대부분의 저장 공간은 유저 데이터를 저장하는 데 사용될 수 있다.
호스트(102)는 메모리 시스템(110)을 사용하는 목적에 따라 메모리 시스템(110)의 용량 및 메모리 시스템(110)에 저장되는 데이터의 신뢰도를 절충하기 위해 복사 레벨 설정 커맨드를 사용하여 메모리 시스템(110)의 복사 레벨을 설정할 수 있다. 도 4의 예에서 호스트(102)는 복사 레벨을 제1 레벨 내지 제4 레벨(LV1 내지 LV4) 중 어느 하나로 설정할 수 있다.
복사 레벨이 제1 레벨인 경우 메모리 시스템(110)은 복사 데이터를 전혀 저장하지 않을 수 있다. 호스트(102)는 상기 유저 데이터 저장 공간 전부의 용량에 해당하는 저장 공간을 사용할 수 있다.
복사 레벨이 제2 레벨인 경우 메모리 시스템(110)은 상기 유저 데이터 저장 공간 중 최대 20%의 저장 공간에 복사 데이터를 저장할 수 있다. 호스트(102)는 메모리 장치(150)의 용량의 80%에 해당하는 저장 공간을 사용할 수 있다. 만약 원본 데이터가 차지하는 저장 공간이 상기 유저 데이터 저장 공간의 20%를 초과하는 경우, 상기 원본 데이터 전부의 복사 데이터를 메모리 장치(150)에 저장한다면 상기 복사 데이터가 차지하는 저장 공간도 20%를 초과할 수 있다. 따라서, 메모리 시스템(110)은 원본 데이터의 일부에 대해서만 복사 데이터를 저장할 수 있다. 예를 들어, 메모리 시스템(110)은 원본 데이터의 양이 유저 데이터 저장 공간의 20%를 초과하는 경우 복사 데이터 중 가장 오래된 복사 데이터부터 제거할 수 있다.
복사 레벨이 제3 레벨인 경우 메모리 시스템(110)은 메모리 장치(150)의 유저 데이터 저장 공간 중 최대 33.3%의 저장 공간에 복사 데이터를 저장할 수 있다. 호스트(102)는 메모리 장치(150)의 용량의 66.7%에 해당하는 저장 공간을 사용할 수 있다. 만약 원본 데이터가 메모리 장치(150)의 저장 공간의 33.3% 이상을 차지하는 경우 메모리 시스템(110)은 원본 데이터의 일부에 대해서만 복사 데이터를 저장할 수 있다.
복사 레벨이 제4 레벨인 경우 메모리 시스템(110)은 메모리 장치(150)의 저장 공간 중 최대 50%의 저장 공간에 복사 데이터를 저장할 수 있다. 호스트(102)는 메모리 장치(150)의 용량의 50%에 해당하는 저장 공간을 사용할 수 있다. 메모리 장치(150)에서 원본 데이터가 차지하는 용량이 50% 이하이므로, 메모리 시스템(110)은 모든 원본 데이터에 대한 복사 데이터를 저장할 수 있다.
도 4의 그래프에 도시된 화살표는 복사 레벨 변경을 설명하기 위한 것이다.
호스트(102)는 복사 레벨 설정 커맨드를 사용하여 메모리 시스템(110)의 복사 레벨을 변경함으로써 메모리 시스템(110)의 용량 및 신뢰성 수준을 변경할 수 있다.
메모리 시스템(110)의 복사 레벨이 낮은 레벨에서 높은 레벨로 변경되는 경우 호스트(102)가 사용 가능한 저장 공간이 줄어들기 때문에 호스트(102)는 메모리 시스템(110)의 유저 데이터를 잃을 수 있다. 일 실시예에서, 호스트(102)가 메모리 시스템(110)의 복사 레벨을 기존보다 높은 레벨로 설정하는 커맨드를 제공한 경우 메모리 시스템(110)은 모든 유저 데이터를 제거하고, 복사 레벨을 변경할 수 있다.
메모리 시스템(110)의 복사 레벨이 높은 레벨에서 낮은 레벨로 변경되는 경우 메모리 장치(150)에서 호스트(102)가 사용 가능한 저장 공간은 늘어날 수 있다. 호스트(102)가 메모리 시스템(110)의 복사 레벨을 기존보다 낮은 레벨로 설정하는 커맨드를 제공한 경우 메모리 시스템(110)은 원본 데이터를 제거하지 않고 복사 레벨을 변경할 수 있다. 메모리 장치(150)에서 복사 데이터를 저장할 수 있는 저장 공간은 감소할 수 있으므로, 메모리 시스템(110)은 필요한 경우 일부 복사 데이터를 제거할 수 있다.
다시 도 3을 참조하면, 제2 메모리 블록(BLOCK2)과 제4 메모리 블록(BLOCK4)의 동일한 페이지 어드레스를 갖는 페이지는 서로 동일한 데이터를 저장할 수 있다. 예를 들어, 제2 메모리 블록(BLOCK2)이 원본 블록이고 제4 메모리 블록(BLOCK4)이 대응하는 복사 블록일 수 있다. 마찬가지로, 동일한 페이지 어드레스를 갖는 페이지들이 서로 동일한 데이터를 저장하는 제3 및 제7 메모리 블록(BLOCK3 및 BLOCK7) 중 제3 메모리 블록(BLOCK3)이 원본 블록이고 제7 메모리 블록(BLOCK7)이 복사 블록일 수 있다.
제1 메모리 블록(BLOCK1)과 동일한 데이터를 저장하는 메모리 블록은 메모리 장치(150)에 존재하지 않을 수 있다. 예를 들어, 제1 메모리 블록(BLOCK1)이 제2 메모리 블록(BLOCK2) 및 제3 메모리 블록(BLOCK3)보다 오래되고 복사 블록의 수가 두 개로 제한되어 있기 때문에 제1 메모리 블록(BLOCK1)에 대응하는 복사 블록의 데이터가 제거되었을 수 있다.
제5 메모리 블록(BLOCK5)은 아직 메모리 블록의 모든 페이지에 데이터가 프로그램되지는 않은 오픈 블록일 수 있다. 프로세서(134)는 메모리 장치(150)에 데이터를 저장하기 위해서 모든 페이지가 이레이즈된 상태의 메모리 블록인 프리 블록들 중 어느 하나를 오픈 블록으로 결정할 수 있다. 상기 오픈 블록의 모든 페이지에 데이터가 프로그램되면 프로세서(134)는 해당 오픈 블록을 클로즈 블록으로 변경하고, 더 이상 데이터를 저장하지 않을 수 있다.
실시 예에 따라, 프로세서(134)는 오픈 블록이 클로즈 블록으로 변경되면 해당 메모리 블록의 복사 블록을 생성할 수 있다. 도 3의 예에서 제5 메모리 블록(BLOCK5)은 오픈 블록이므로 제5 메모리 블록(BLOCK5)과 대응하는 복사 블록은 메모리 장치(150)에 존재하지 않을 수 있다.
도 5는 본 발명의 실시 예에 따른 맵 데이터를 설명하기 위한 도면이다.
도 5는 맵 데이터가 테이블 구조로 저장되는 맵 테이블을 예시한다. 도 5에 예시된 맵 데이터는 도 3에 예시된 복수의 메모리 블록들 및 논리 어드레스의 관계를 나타낸다. 상기 맵 테이블은 논리 어드레스별로 대응하는 물리 어드레스 정보를 포함할 수 있다.
상기 논리 어드레스에 대응하는 원본 데이터 및 복사 데이터가 메모리 장치(150)에 모두 저장된 경우, 상기 물리 어드레스는 원본 블록 어드레스, 복사 블록 어드레스 및 공통 페이지 어드레스를 포함할 수 있다. 예를 들어, 제6 논리 어드레스(LBA6)와 연관된 유저 데이터는 원본 블록인 제2 메모리 블록(BLOCK2)의 제2 페이지(PAGE2) 및 복사 블록인 제4 메모리 블록(BLOCK4)의 제2 페이지(PAGE2)에 저장될 수 있다. 제2 페이지(PAGE2)는 원본 블록과 복사 블록에서 공통적으로 상기 유저 데이터가 저장된 페이지이다. 도 5를 참조하면, 제6 논리 어드레스(LBA6)와 대응하는 물리 어드레스는 제2 메모리 블록(BLOCK2), 제4 메모리 블록(BLOCK4) 및 제2 페이지(PAGE2) 어드레스를 포함할 수 있다.
상기 논리 어드레스에 대응하는 원본 데이터만이 메모리 장치(150)에 모두 저장된 경우, 상기 물리 어드레스는 원본 블록 어드레스 및 페이지 어드레스를 포함할 수 있다. 예를 들어, 제1 논리 어드레스(LBA1)와 연관된 유저 데이터는 원본 블록인 제1 블록(BLOCK1)의 제1 페이지(PAGE1)에 저장될 수 있다. 상기 유저 데이터의 복사 데이터는 메모리 장치(150)에 존재하지 않는다. 제1 논리 어드레스(LBA1)와 대응하는 물리 어드레스는 제1 블록(BLOCK1) 및 제1 페이지(PAGE1)의 어드레스를 포함할 수 있다.
도 6은 본 발명의 실시 예에 따른 복사 큐를 설명하기 위한 도면이다.
복사 큐는 복사 블록 및 상기 복사 블록과 대응하는 원본 블록 정보를 FIFO(First in first out) 구조로 저장할 수 있다. 도 6에 도시된 원본 블록 및 복사 블록은 도 3의 원본 블록 및 복사 블록과 대응한다.
복사 레벨에 따라 메모리 장치(150)에 모든 유저 데이터의 복사 데이터를 저장하기 어려운 경우, 프로세서(134)는 최근에 저장된 유저 데이터의 복사 데이터를 메모리 장치(150)에 저장하고, 오래된 복사 데이터는 메모리 장치(150)에서 제거할 수 있다.
프로세서(134)는 오픈 블록인 원본 블록의 모든 페이지에 데이터가 저장되면 상기 원본 블록을 오픈 블록에서 클로즈 블록으로 변경하고, 상기 변경된 원본 블록을 복사 큐에 큐잉할 수 있다. 프로세서(134)는 상기 큐잉된 원본 블록 대응하는 복사 블록을 생성할 수 있다. 실시 예에 따라, 프로세서(134)는 메모리 장치(150)의 유휴(idle) 상태에 상기 복사 블록을 생성할 수 있다. 만약 메모리 장치(150)가 유휴 상태가 되기 전에 복수의 원본 블록들이 클로즈 블록으로 변경되면, 프로세서(134)는 우선 해당 원본 블록들을 모두 복사 큐에 큐잉한 후 메모리 장치(150)가 유휴 상태가 되면 상기 원본 블록들에 대응하는 복수의 복사 블록들을 생성할 수 있다.
도 2에 도시된 바와 같이 복사 큐는 메모리 장치(150)의 복사 큐 블록에 저장될 수 있다. 프로세서(134)가 원본 블록에 대응하는 복사 블록을 생성하기 전 메모리 시스템(110)에 서든 파워 오프가 발생할 수 있다. 메모리 시스템(110)이 서든 파워 오프 이후 파워 업 되면 프로세서(134)는 메모리 장치(150)로부터 상기 복사 큐를 로드하여 복사 큐에 큐잉된 모든 원본 블록에 대응하는 복사 블록이 생성되었는지 판단할 수 있다. 아직 대응하는 복사 블록이 생성되지 않은 원본 블록이 있는 경우, 프로세서(134)는 상기 원본 블록에 대응하는 복사 블록을 생성할 수 있다.
만약 복사 큐가 꽉 찬 상태에서 복사 큐에 새로운 원본 블록이 큐잉되면 가장 오래된 원본 블록 및 대응하는 복사 블록이 상기 복사 큐에서 제거될 수 있다. 도 3 및 도 6의 예에서, 원본 블록인 제5 메모리 블록(BLOCK5)이 오픈 블록에서 클로즈 블록으로 변경되면 프로세서(134)는 제5 메모리 블록(BLOCK5)을 복사 큐에 입력(IN)할 수 있다. 제5 메모리 블록(BLOCK5)이 복사 큐에 입력되면 가장 오래된 원본 블록인 제2 메모리 블록(BLOCK2) 및 대응하는 복사 블록인 제4 메모리 블록(BLOCK4)이 복사 큐에서 출력(OUT)될 수 있다. 프로세서(134)는 유휴 상태에 제5 메모리 블록(BLOCK5)에 대응하는 복사 블록을 생성할 수 있다.
복사 큐의 길이(LENGTH)는 복사 레벨에 따라 결정될 수 있다. 도 3의 예에서 복사 레벨에 따라 메모리 장치(150)는 복사 블록을 최대 2개 가질 수 있으므로 복사 큐의 길이는 2일 수 있다. 다른 예로, 복사 레벨이 4이면서 유저 데이터를 저장할 수 있는 메모리 블록이 10개인 경우 메모리 장치(150)는 복사 블록을 최대 5개 가질 수 있으므로 복사 큐의 길이는 5일 수 있다.
도 2에 도시된 바와 같이 복사 큐는 메모리 장치(150)에 저장될 수 있다. 복사 큐가 메모리 장치(150)에 저장됨으로써 메모리 시스템(110)이 파워 오프된 이후에도 복사 블록 정보를 유지할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 도면이다.
단계 S702에서, 프로세서(134)는 호스트(102)로부터 유저 데이터를 수신하면 해당 유저 데이터를 원본 블록에 저장할 수 있다. 예를 들어, 프로세서(134)는 상기 유저 데이터를 오픈 블록 상태인 원본 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
단계 S704에서, 프로세서(134)는 상기 원본 블록의 모든 페이지에 데이터가 저장되면 상기 원본 블록을 오픈 블록에서 클로즈 블록으로 변경할 수 있다.
단계 S706에서, 프로세서(134)는 상기 클로즈 블록인 원본 블록을 복사 큐에 새로 큐잉할 수 있다. 상기 원본 블록을 큐잉하기 전에 상기 복사 큐가 꽉 찬 경우 프로세서(134)는 상기 복사 큐에서 가장 오래된 원본 블록 및 대응하는 복사 블록을 제거할 수 있다. 복사 큐에서 제거된 원본 블록과 관련된 유저 데이터에 대해서는 더 이상 복사 데이터를 유지하지 않아도 된다. 따라서 프로세서(134)는 상기 제거된 복사 블록을 이레이즈하여 프리 블록으로 만들 수 있다.
단계 S708에서, 프로세서(134)는 새로운 복사 블록을 생성할 수 있다. 예를 들어, 프로세서(134)는 메모리 장치(150)의 프리 블록들 중 어느 하나를 선택하고, 상기 복사 큐에 새로 큐잉된 원본 블록의 각 페이지의 데이터를 상기 선택된 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사함으로써 새로운 복사 블록을 생성할 수 있다. 프로세서(134)는 원본 블록의 모든 데이터를 복사 블록에 복사하면, 상기 복사 블록을 클로즈 블록으로 변경할 수 있다. 원본 블록의 데이터를 복사하여 대응하는 복사 블록을 생성하므로, 서로 대응하는 원본 블록과 복사 블록에서 서로 동일한 페이지 어드레스를 갖는 페이지에는 서로 같은 데이터가 저장될 수 있다.
실시 예에 따라, 프로세서(134)는 단계 S708의 동작을 메모리 장치(150)의 유휴 상태에서 수행할 수 있다. 프로세서(134)가 복사 블록을 생성하는 동작을 유휴 상태에서 수행함으로써 호스트(102)의 커맨드에 대한 메모리 시스템(110)의 응답이 지연되지 않도록 하면서 메모리 시스템(110)에 저장된 데이터의 신뢰성을 향상시킬 수 있다.
만약 프로세서(134)가 복사 블록을 생성하는 중 인터럽트(interrupt)가 발생하면, 현재 생성 중인 복사 블록의 생성을 완료한 후 상기 인터럽트에 대한 처리를 수행하고, 아직 생성되지 않은 복사 블록이 있다면 복사 블록을 마저 생성할 수 있다. 복수의 인터럽트와 복수의 복사 블록 생성 동작이 경쟁 상태(race condition)인 경우 프로세서(134)는 상기 복수의 인터럽트에 대한 동작과 상기 복수의 복사 블록 생성 동작을 교대로 수행하도록 메모리 장치(150)를 제어할 수 있다.
단계 S710에서, 프로세서(134)는 맵 데이터를 업데이트할 수 있다. 프로세서(134)는 새로운 복사 블록에 저장된 유저 데이터의 논리 어드레스, 원본 블록 어드레스, 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 상기 맵 데이터에 반영할 수 있다. 그리고 프로세서(134)는 복사 큐에서 제거된 블록에 저장된 유저 데이터의 복사 블록 어드레스 정보를 상기 맵 데이터에서 제거할 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 도면이다.
단계 S802에서, 프로세서(134)는 호스트(102)로부터 리드 커맨드 및 상기 리드 커맨드와 연관된 리드 논리 어드레스를 수신할 수 있다.
단계 S804에서, 프로세서(134)는 상기 리드 논리 어드레스와 연관된 맵 데이터를 찾을 수 있다.
단계 S806에서, 프로세서(134)는 상기 맵 데이터에 기초하여 상기 리드 논리 어드레스와 연관된 복사 데이터가 존재하는지 판단할 수 있다. 예를 들어, 상기 리드 논리 어드레스와 연관된 물리 어드레스에 복사 블록 어드레스가 포함되어 있다면 프로세서(134)는 상기 리드 논리 어드레스와 연관된 복사 데이터가 존재한다고 판단할 수 있다.
상기 리드 논리 어드레스와 연관된 복사 데이터가 존재하지 않는다면(단계 S806에서, "NO"), 프로세서(134)는 단계 S810에서 상기 리드 논리 어드레스와 연관된 원본 블록에 액세스할 수 있다.
단계 S812에서 ECC(136)는 상기 원본 블록으로부터 리드된 데이터의 에러를 검출 및 정정할 수 있다.
상기 데이터의 에러 정정에 성공한 경우(단계 S812에서, "YES"), 단계 S814에서 호스트 인터페이스(132)는 에러 정정된 데이터를 호스트(102)로 제공할 수 있다.
상기 데이터의 에러 정정에 실패한 경우(단계 S812에서, "NO"), 단계 S816에서 프로세서(134)는 예컨대 리드 리트라이(read retry)와 같은 복구 동작을 수행할 수 있다. 단계 S814에서 호스트 인터페이스(132)는 상기 복구 동작에 의해 복구된 데이터를 호스트(102)로 제공할 수 있다.
상기 논리 어드레스와 연관된 복사 데이터가 존재한다면(단계 S806에서, "YES"), 프로세서(134)는 단계 S808에서 상기 리드 논리 어드레스와 연관된 원본 블록과 복사 블록 중 어느 하나에 액세스할 수 있다.
만약 상기 리드 논리 어드레스가 반복적으로 리드될 때 프로세서(134)가 원본 블록 또는 복사 블록에만 액세스한다면, 상기 액세스되는 메모리 블록의 데이터가 리드 디스터번스로 인해 손상될 수 있다. 실시 예에 따라, 프로세서(134)는 각 논리 어드레스별로 리드 동작을 수행할 때마다 원본 블록 및 복사 블록에 교대로 액세스할 수 있다. 따라서 본 발명의 실시 예에 따르면 메모리 블록의 리드 디스터번스가 방지될 수 있다.
프로세서(134)는 원본 블록 및 복사 블록에 교대로 액세스하기 위해, 각 논리 어드레스별로 현재 원본 블록 또는 복사 블록 중 어느 블록에 액세스할 차례인지를 나타내는 비트맵을 메모리(144)에 저장할 수 있다. 도 8에서 현재 액세스되는 메모리 블록이 제1 액세스 블록으로 지칭된다.
단계 S808 이후에 메모리 시스템(110)에서 수행되는 동작은 도 9를 참조하여 자세히 설명된다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 도면이다.
단계 S902에서, ECC(136)는 상기 제1 액세스 블록으로부터 리드된 데이터의 에러를 검출 및 정정할 수 있다.
상기 데이터의 에러 정정에 성공한 경우(단계 S902에서, "YES"), 단계 S904에서 호스트 인터페이스(132)는 상기 에러 정정된 데이터를 호스트(102)로 제공할 수 있다.
상기 데이터의 에러 정정에 실패한 경우(단계 S902에서, "NO"), 단계 S906에서 프로세서(134)는 제2 액세스 블록에 액세스할 수 있다. 상기 제2 액세스 블록은 상기 제1 액세스 블록과 대응하는 메모리 블록을 의미한다. 예를 들어, 단계 S808에서 복사 블록에 액세스한 경우 상기 제2 액세스 블록은 대응하는 원본 블록이 될 수 있으며, 단계 S808에서 원본 블록에 액세스한 경우 상기 제2 액세스 블록은 대응하는 복사 블록이 될 수 있다.
단계 S908에서, 호스트 인터페이스(132)는 상기 제2 액세스 블록으로부터 리드된 데이터를 호스트(102)로 제공할 수 있다. 즉, 메모리 시스템(110)은 제1 액세스 블록의 데이터가 손상된 경우 손상되지 않은 제2 액세스 블록의 데이터를 호스트(102)로 제공할 수 있다.
원본 데이터와 복사 데이터 중 어느 하나가 에러 정정에 실패할 정도로 손상된 경우, 프로세서(134)는 단계 S910 및 단계 S912에서 손상되지 않은 데이터를 사용하여 원본 데이터 및 복사 데이터를 생성할 수 있다.
단계 S910에서, 프로세서(134)는 상기 제2 액세스 블록의 유효 데이터를 원본 데이터로서 오픈 블록에 복사할 수 있다. 상기 오픈 블록이 클로즈 블록으로 변경되면 프로세서(134)는 상기 변경된 클로즈 블록의 데이터를 프리 블록에 복사함으로써 복사 블록을 생성할 수 있다.
단계 S912에서, 프로세서(134)는 상기 제1 및 제2 액세스 블록을 이레이즈할 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치(150)를 제어하는 컨트롤러(130)는 유저 데이터를 원본 블록에 저장하고, 상기 원본 블록이 오픈 블록에서 클로즈 블록으로 변경되면 상기 원본 블록의 각 페이지의 데이터를 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성할 수 있다.
컨트롤러(130)는 호스트(102)로부터의 복사 레벨 설정 커맨드에 응하여 복사 레벨을 결정함으로써 메모리 시스템(110)의 용량 및 메모리 시스템(110)에 저장된 데이터의 신뢰성을 절충할 수 있다.
컨트롤러(130)는 논리 블록 어드레스, 원본 블록 어드레스, 복사 블록 어드레스 및 공통 페이지 어드레스를 포함하는 맵 데이터를 메모리 장치(150)에 저장할 수 있다. 컨트롤러(130)는 원본 데이터의 페이지 어드레스와 복사 데이터의 페이지 어드레스를 메모리 장치(150)에 따로 저장하는 경우에 비해 적은 관리 비용으로 원본 데이터와 복사 데이터 각각의 물리 어드레스를 지정할 수 있다.
컨트롤러(130)는 리드 논리 어드레스와 연관된 원본 블록 및 복사 블록이 있는 경우 상기 원본 블록 및 복사 블록에 교대로 액세스함으로써 각 메모리 블록의 리드 디스터번스를 방지할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러에 있어서,
    상기 컨트롤러는
    유저 데이터를 상기 복수의 메모리 블록들 중에서 선택된 원본 블록에 저장하고, 상기 원본 블록이 클로즈 블록이 되면 상기 원본 블록의 각 페이지의 데이터를 상기 복수의 메모리 블록들 중 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성하고, 상기 유저 데이터와 연관된 맵 데이터를 상기 메모리 장치에 저장하고,
    상기 맵 데이터는 상기 유저 데이터의 논리 어드레스, 상기 원본 블록 어드레스, 상기 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함하고,
    상기 공통 페이지 어드레스는 상기 원본 블록 및 복사 블록에서 공통되는 페이지 어드레스인
    메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 장치는
    상기 클로즈 블록이 된 원본 블록을 큐잉하는 복사 큐 블록을 포함하되,
    상기 복사 큐 블록은 상기 원본 블록에 대응하는 복사 블록이 생성되면 상기 대응하는 복사 블록을 더 큐잉하는
    메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치가 유휴(idle) 상태이면 상기 복사 큐 블록을 참조하여 복사 블록이 생성되지 않은 원본 블록의 복사 블록을 생성하는
    메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는
    상기 메모리 시스템이 서든 파워 오프 된 이후 파워 업 되면 상기 복사 큐 블록을 참조하여 복사 블록이 생성되지 않은 원본 블록의 복사 블록을 생성하는
    메모리 시스템.
  5. 제2항에 있어서,
    상기 컨트롤러는
    호스트로부터의 복사 레벨 설정 커맨드에 기초하여 상기 복사 큐 블록의 복사 큐 길이를 결정하는
    메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는
    상기 복사 큐 블록에 저장된 원본 블록 수가 상기 복사 큐 길이를 초과하는 경우 가장 오래된 원본 블록 및 대응하는 복사 블록을 상기 복사 큐 블록에서 제거하고, 상기 대응하는 복사 블록의 데이터를 이레이즈하도록 상기 메모리 장치를 제어하고, 상기 맵 데이터로부터 상기 대응하는 복사 블록에 저장된 유저 데이터의 상기 복사 블록 어드레스 정보를 제거하는
    메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는
    호스트로부터의 리드 커맨드에 응하여 리드 논리 어드레스에 대응하는 맵 데이터를 찾고, 상기 맵 데이터에 복사 블록 어드레스 정보가 포함되는 경우 상기 리드 논리 어드레스에 대응하는 원본 블록 및 복사 블록 중에서 선택되는 제1 액세스 블록으로부터 상기 리드 논리 어드레스에 대응하는 유저 데이터를 획득하여 상기 호스트로 제공하는
    메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는
    상기 리드 논리 어드레스에 대한 리드 동작시마다 상기 제1 액세스 블록을 원본 블록 및 복사 블록 중에서 교대로 선택하는
    메모리 시스템.
  9. 제7항에 있어서,
    상기 컨트롤러는
    상기 제1 액세스 블록으로부터 획득된 유저 데이터의 에러를 검출 및 정정한 결과에 따라 상기 제1 액세스 블록과 대응하는 제2 액세스 블록으로부터 유저 데이터를 획득하여 상기 호스트로 제공하는
    메모리 시스템.
  10. 제9항에 있어서,
    상기 컨트롤러는
    상기 제2 액세스 블록으로부터 유저 데이터를 획득한 경우, 상기 제2 액세스 블록의 유효 데이터를 상기 복수의 메모리 블록들 중에서 선택된 원본 블록에 저장하고, 상기 제1 및 제2 액세스 블록을 이레이즈하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  11. 메모리 장치를 제어하는 컨트롤러에 있어서,
    유저 데이터를 상기 메모리 장치의 원본 블록에 저장하고, 상기 원본 블록이 클로즈 블록이 되면 상기 원본 블록의 각 페이지의 데이터를 상기 메모리 장치의 프리 블록의 동일한 페이지 어드레스를 갖는 페이지에 복사하여 복사 블록을 생성하는 프로세서; 및
    상기 유저 데이터의 논리 어드레스, 상기 원본 블록 어드레스, 상기 복사 블록 어드레스 및 공통 페이지 어드레스 정보를 포함하는 맵 데이터를 저장하는 메모리를 포함하고,
    상기 공통 페이지 어드레스는 상기 원본 블록 및 복사 블록에서 공통되는 페이지 어드레스인
    컨트롤러.
  12. 제11항에 있어서,
    상기 메모리는
    상기 클로즈 블록이 된 원본 블록을 큐잉하는 복사 큐를 포함하고,
    상기 복사 큐는 상기 원본 블록에 대응하는 복사 블록이 생성되면 상기 대응하는 복사 블록을 더 큐잉하는
    컨트롤러.
  13. 제12항에 있어서,
    상기 프로세서는
    상기 메모리 장치가 유휴 상태이면 상기 복사 큐를 참조하여 복사 블록이 생성되지 않은 원본 블록의 복사 블록을 생성하는
    컨트롤러.
  14. 제12항에 있어서,
    상기 프로세서는
    상기 복사 큐를 상기 메모리 장치에 저장하고,
    상기 컨트롤러가 서든 파워 오프 된 이후 파워 업 되면 상기 메모리 장치에 저장된 복사 큐를 참조하여 복사 블록이 생성되지 않은 원본 블록의 복사 블록을 생성하는
    컨트롤러.
  15. 제12항에 있어서,
    상기 프로세서는
    호스트로부터의 복사 레벨 설정 커맨드에 기초하여 상기 복사 큐의 복사 큐 길이를 결정하는
    컨트롤러.
  16. 제15항에 있어서,
    상기 프로세서는
    상기 복사 큐 블록에 저장된 원본 블록 수가 상기 복사 큐 길이를 초과하는 경우 가장 오래된 원본 블록 및 대응하는 복사 블록을 상기 복사 큐 블록에서 제거하고, 상기 대응하는 복사 블록의 데이터를 이레이즈하도록 상기 메모리 장치를 제어하고, 상기 맵 데이터로부터 상기 대응하는 복사 블록에 저장된 유저 데이터의 상기 복사 블록 어드레스 정보를 제거하는
    컨트롤러.
  17. 제16항에 있어서,
    상기 프로세서는
    호스트로부터의 리드 커맨드에 응하여 리드 논리 어드레스에 대응하는 맵 데이터를 찾고, 상기 맵 데이터에 복사 블록 어드레스 정보가 포함되는 경우 상기 리드 논리 어드레스에 대응하는 원본 블록 및 복사 블록 중에서 선택되는 제1 액세스 블록으로부터 상기 리드 논리 어드레스에 대응하는 유저 데이터를 획득하여 상기 호스트로 제공하는
    컨트롤러.
  18. 제17항에 있어서,
    상기 프로세서는
    상기 리드 논리 어드레스에 대한 리드 동작시마다 상기 제1 액세스 블록을 원본 블록 및 복사 블록 중에서 교대로 선택하는
    컨트롤러.
  19. 제17항에 있어서,
    상기 프로세서는
    상기 제1 액세스 블록으로부터 획득된 유저 데이터의 에러를 검출 및 정정한 결과에 따라 상기 제1 액세스 블록과 대응하는 제2 액세스 블록으로부터 유저 데이터를 획득하여 상기 호스트로 제공하는
    컨트롤러.
  20. 제19항에 있어서,
    상기 프로세서는
    상기 제2 액세스 블록으로부터 유저 데이터를 획득한 경우, 상기 제2 액세스 블록의 유효 데이터를 상기 메모리 장치의 원본 블록에 저장하고, 상기 제1 및 제2 액세스 블록을 이레이즈하도록 상기 메모리 장치를 제어하는
    컨트롤러.

KR1020190137531A 2019-10-31 2019-10-31 메모리 시스템 및 컨트롤러 KR20210051803A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190137531A KR20210051803A (ko) 2019-10-31 2019-10-31 메모리 시스템 및 컨트롤러
US16/904,039 US11392310B2 (en) 2019-10-31 2020-06-17 Memory system and controller
CN202010748382.1A CN112748873A (zh) 2019-10-31 2020-07-30 存储器系统和控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190137531A KR20210051803A (ko) 2019-10-31 2019-10-31 메모리 시스템 및 컨트롤러

Publications (1)

Publication Number Publication Date
KR20210051803A true KR20210051803A (ko) 2021-05-10

Family

ID=75645376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190137531A KR20210051803A (ko) 2019-10-31 2019-10-31 메모리 시스템 및 컨트롤러

Country Status (3)

Country Link
US (1) US11392310B2 (ko)
KR (1) KR20210051803A (ko)
CN (1) CN112748873A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11550710B2 (en) * 2020-02-06 2023-01-10 Realtek Semiconductor Corp. Data processing method and memory controller utilizing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165207A (ja) * 1983-03-11 1984-09-18 Hitachi Ltd 情報記録方式
US20060161724A1 (en) * 2005-01-20 2006-07-20 Bennett Alan D Scheduling of housekeeping operations in flash memory systems
US7930496B2 (en) * 2006-06-29 2011-04-19 International Business Machines Corporation Processing a read request to a logical volume while relocating a logical volume from a first storage location to a second storage location using a copy relationship
US7577787B1 (en) * 2006-12-15 2009-08-18 Emc Corporation Methods and systems for scheduling write destages based on a target
US8099632B2 (en) * 2007-08-08 2012-01-17 Sandisk Technologies Inc. Urgency and time window manipulation to accommodate unpredictable memory operations
JP2010287049A (ja) * 2009-06-11 2010-12-24 Toshiba Corp メモリシステムおよびメモリシステムの管理方法
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
WO2011007459A1 (ja) * 2009-07-17 2011-01-20 株式会社日立製作所 ストレージ装置及びその制御方法
KR20150110918A (ko) 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160016421A (ko) 2014-08-05 2016-02-15 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 장치의 최적화 방법
US10175891B1 (en) * 2016-03-15 2019-01-08 Pavilion Data Systems, Inc. Minimizing read latency for solid state drives
KR102369402B1 (ko) 2017-09-20 2022-03-02 삼성전자주식회사 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템
JP7159069B2 (ja) * 2019-01-29 2022-10-24 キオクシア株式会社 メモリシステムおよび制御方法
JP2020149223A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
CN112748873A (zh) 2021-05-04
US11392310B2 (en) 2022-07-19
US20210132848A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US20180314643A1 (en) Data storage device and operating method thereof
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
KR20170095524A (ko) 메모리 시스템 및 그의 동작 방법
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11314653B2 (en) Memory controller
US10642531B2 (en) Atomic write method for multi-transaction
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
CN111752467A (zh) 传送存储器系统中的垃圾收集状态信息的设备和方法
KR20210038096A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
US11392310B2 (en) Memory system and controller
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
KR20190069803A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230081505A (ko) 메모리 컨트롤러 및 그의 동작 방법
US10656846B2 (en) Operating method of memory system
KR20210133494A (ko) 다수의 메모리 시스템을 포함하는 데이터 처리 시스템
US11663139B2 (en) Apparatus for transmitting map information in memory system
US11657000B2 (en) Controller and memory system including the same
US20230074108A1 (en) Memory system and operating method thereof
US20220164119A1 (en) Controller, and memory system and data processing system including the same
KR20220042673A (ko) 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치