KR102653235B1

KR102653235B1 - 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법

Info

Publication number: KR102653235B1
Application number: KR1020190128466A
Authority: KR
Inventors: 변유준
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2019-10-16
Filing date: 2019-10-16
Publication date: 2024-04-01
Also published as: US11354051B2; CN112667146A; US20210117089A1; KR20210045114A

Abstract

본 기술은 내부에 포함된 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치; 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하며, 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 미만인 일반블록이 섞여서 그룹화된 제1슈퍼블록을 구분하고, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 특정조건에 따라 제2슈퍼블록으로 다시 그룹화하며, 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 컨트롤러를 포함한다.

Description

메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM FOR EFFICIENTLY MANAGE MEMORY BLOCK AND METHOD OPERATION THEREOF}

본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 내부에 포함된 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.

또한, 본 발명은 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상식 다수의 슈퍼블록으로 그룹화하여 동작시킬 때, 리드요청이 집중된 메모리 블록이 다수의 슈퍼블록에 분산되어 있는 경우, 다수의 슈퍼블록으로부터 리드요청이 집중된 메모리 블록만 분리하여 소수의 일부슈퍼블록으로 다시 그룹화한 뒤, 소수의 일정슈퍼블록에 대해서만 병합동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시예에 따른 메모리 시스템은, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치; 상기 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하며, 상기 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 미만인 일반블록이 섞여서 그룹화된 제1슈퍼블록을 구분하고, 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 상기 특정조건에 따라 제2슈퍼블록으로 다시 그룹화하며, 상기 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 컨트롤러를 포함할 수 있다.

또한, 상기 컨트롤러는, 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 모아서 상기 특정조건에 따라 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화할 수 있다.

또한, 상기 컨트롤러는, 상기 다수의 노말슈퍼블록 각각에 포함된 메모리 블록의 리드 카운트를 슈퍼블록 단위로 합산한 다수의 합산값을 확인하고, 상기 다수의 합산값 중 특정값 이상인 합산값에 대응하는 노말슈퍼블록을 선택하며, 선택된 노말슈퍼블록에 포함된 메모리 블록의 종류에 따라 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분할 수 있다.

또한, 상기 컨트롤러는, 상기 선택된 노말슈퍼블록에 소스블록만 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제2슈퍼블록으로 구분하고, 상기 선택된 노말슈퍼블록에 소스블록과 일반블록이 섞여서 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분할 수 있다.

또한, 상기 컨트롤러는, 상기 다수의 메모리 블록 각각의 리드 카운트에 따라 소스블록과 일반블록을 확인하며, 확인결과에 따라 상기 다수의 노말슈퍼블록 중 상기 제1슈퍼블록을 구분할 수 있다.

또한, 상기 컨트롤러는, 상기 확인결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록만 포함하는 슈퍼블록을 상기 제2슈퍼블록으로 구분하고, 상기 확인결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록과 일반블록을 섞어서 포함하는 슈퍼블록을 상기 제1슈퍼블록으로 구분할 수 있다.

또한, 상기 컨트롤러는, 일정시간동안 상기 제1슈퍼블록이 한 개만 존재하는 것으로 확인되는 경우, 1개의 상기 제1슈퍼블록의 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시킬 수 있다.

또한, 상기 컨트롤러는, 일정시간동안 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아도 상기 특정조건에 부합하지 못하는 경우, 적어도 두 개 이상의 상기 제1슈퍼블록 각각에 저장된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 각각 이동시킬 수 있다.

또한, 상기 컨트롤러는, 상기 비휘발성 메모리 장치와 다수의 채널을 통해 연결되며, 상기 특정조건은, 적어도 두 개 이상의 메모리 블록에서 상기 다수의 채널을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함할 수 있다.

본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 상기 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하는 제1그룹화단계; 상기 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 미만인 일반블록이 섞여서 그룹화된 제1슈퍼블록을 구분하는 제1구분단계; 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 상기 특정조건에 따라 제2슈퍼블록으로 다시 그룹화하는 제1재그룹화단계; 및 상기 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 단계를 포함할 수 있다.

또한, 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 모아서 상기 특정조건에 따라 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화하는 제2재그룹화단계를 더 포함할 수 있다.

또한, 상기 제1구분단계는, 상기 다수의 노말슈퍼블록 각각에 포함된 메모리 블록의 리드 카운트를 슈퍼블록 단위로 합산한 다수의 합산값을 확인하고, 상기 다수의 확산값 중 특정값 이상인 합산값에 대응하는 노말슈퍼블록을 선택하는 선택단계; 및 상기 선택단계에서 선택된 노말슈퍼블록에 포함된 메모리 블록의 종류에 따라 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 제2구분단계를 포함할 수 있다.

또한, 상기 제2구분단계는, 상기 선택된 노말슈퍼블록에 소스블록만 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제2슈퍼블록으로 구분하는 단계; 및 상기 선택된 노말슈퍼블록에 소스블록과 일반블록이 섞여서 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 단계를 포함할 수 있다.

또한, 상기 제1구분단계는, 상기 다수의 메모리 블록 각각의 리드 카운트에 따라 소스블록과 일반블록을 확인하는 확인단계; 및 상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 상기 제1슈퍼블록을 구분하는 제3구분단계를 포함할 수 있다.

또한, 상기 제3구분단계는, 상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록만 포함하는 슈퍼블록을 상기 제2슈퍼블록으로 구분하는 단계; 및 상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록과 일반블록을 섞어서 포함하는 슈퍼블록을 상기 제1슈퍼블록으로 구분하는 단계를 포함할 수 있다.

또한, 상기 제1구분단계 이후, 일정시간동안 상기 제1슈퍼블록이 한 개만 존재하는 것으로 확인되어 상기 제1재그룹화단계를 수행할 수 없는 경우, 1개의 상기 제1슈퍼블록의 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 단계를 더 포함할 수 있다.

또한, 상기 제1구분단계 이후, 일정시간동안 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아도 상기 특정조건에 부합하지 못하여 상기 제1재그룹화단계를 수행할 수 없는 경우, 적어도 두 개 이상의 상기 제1슈퍼블록 각각에 저장된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 각각 이동시키는 단계를 더 포함할 수 있다.

또한, 상기 비휘발성 메모리 장치에는 다수의 채널이 연결되며, 상기 특정조건은, 적어도 두 개 이상의 메모리 블록에서 상기 다수의 채널을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함할 수 있다.

본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.

본 발명의 실시예들에 따른 메모리 시스템은, 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상식 다수의 슈퍼블록으로 그룹화하여 동작시킬 때, 리드요청이 집중된 메모리 블록이 다수의 슈퍼블록에 분산되어 있는 경우, 다수의 슈퍼블록으로부터 리드요청이 집중된 메모리 블록만 분리하여 소수의 일부슈퍼블록으로 다시 그룹화한 뒤, 소수의 일부슈퍼블록에 대해서만 병합동작을 수행함으로써, 슈퍼블록 단위로 수행되는 병합동작의 수행횟수를 크게 감소시킬 수 있다.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 설명한다.
도 2는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 설명한다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4는 메모리 장치의 내부구성을 설명한다.
도 5a 및 도 5b는 메모리 시스템의 동작방법의 제1예를 설명한다.
도 6a 및 도 6b는 메모리 시스템의 동작방법의 제2예를 설명한다.
도 7a 및 도 7b는 메모리 시스템의 동작방법의 제3예를 설명한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 설명한다.

예를 들어, 메모리 시스템(110)은 컴퓨팅 장치 또는 모바일 장치 등에 탑재된 후 호스트(102)와 연동하여 데이터를 송수신할 수 있다.

도 1을 참조하면, 메모리 시스템(110)은, 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다. 컨트롤러(130)는 호스트(102)로부터 요구받은 데이터를 메모리 장치(150)에서 출력하거나, 호스트(102)로부터 전달된 데이터를 메모리 장치(150)에 저장할 수 있다. 또한, 컨트롤러(130)는, 호스트(102)의 데이터를 저장하거나 출력하는 동작을 관리하기 위해서 필요한 데이터를 내부에서 생성하여 메모리 장치(150)에 저장하거나 출력할 수 있다. 그리고, 메모리 장치(150)는, 다수의 메모리 다이(150A, 150B, 150C, 150D)를 포함할 수 있다. 또한, 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각은, 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>)을 포함할 수 있다. 또한, 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>) 각각은 다수의 메모리 셀(cell)들을 각각 포함하는 다수의 페이지(page)를 포함할 수 있다. 여기서, 메모리 장치(150) 각각의 내부 구성은 메모리 장치(150)의 특성, 메모리 시스템(110)이 사용되는 목적, 혹은 호스트(102)에서 요구하는 메모리 시스템(110)의 사양 등에 따라 설계 변경될 수 있다.

한편, 컨트롤러(130)와 메모리 장치(150)는 다수의 데이터 경로를 통해 연결될 수 있다. 메모리 장치(150)에 포함된 다수의 메모리 다이(150A, 150B, 150C, 150D)는 서로 다른 데이터 경로를 통해 컨트롤러(130)와 연결될 수 있다. 도 1을 참조하면, 제1 메모리 다이(150A)와 컨트롤러(130)는 제1 채널 및 제1 웨이(CH1W1)를 통해 연결되어 있고, 제2 메모리 다이(150B)와 컨트롤러(130)는 제1 채널 및 제2 웨이(CH1W2)를 통해 연결되어 있다. 또한, 제3 메모리 다이(150C)와 컨트롤러(130)는 제2 채널 및 제1 웨이(CH2W1)를 통해 연결되어 있고, 제4 메모리 다이(150D)와 컨트롤러(130)는 제2 채널 및 제2 웨이(CH2W2)를 통해 연결되어 있다. 컨트롤러(130)와 메모리 장치(150) 간 데이터 경로를 구성하는 채널(channel)과 웨이(way)의 수는 메모리 장치(150)에 포함된 메모리 다이의 수에 따라 달라질 수 있다. 한편, 각각의 메모리 다이(150A, 150B, 150C, 150D)와 컨트롤러(130)를 연결하는 채널과 웨이의 수는 메모리 시스템(110)이 사용되는 목적, 혹은 호스트(102)에서 요구하는 메모리 시스템(110)의 사양 등에 따라 설계 변경될 수 있다.

그리고, 컨트롤러(130)는, 슈퍼블록 관리부(1305), 및 동작수행부(1307)를 포함할 수 있다. 또한, 슈퍼블록 관리부(1305)는, 슈퍼블록 그룹핑부(1301)와, 슈퍼블록 구분부(1302), 및 슈퍼블록 재그룹핑부(1303)를 포함할 수 있다.

구체적으로, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>)을 '특정조건'에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화할 수 있다. 또한, 컨트롤러(130)는, 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 기준값 미만인 일반블록이 섞여서 그룹화된 슈퍼블록을 제1슈퍼블록으로써 구분할 수 있다. 또한, 컨트롤러(130)는, 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록만 그룹화된 슈퍼블록을 제2슈퍼블록으로써 구분할 수 있다. 이때, 제1슈퍼블록 또는 제2슈퍼블록으로 구분되기 이전 다수의 노말슈퍼블록 각각은, 리드 카운트가 기준값 미만인 일반블록만 포함된 상태를 가정할 수 있다. 따라서, 컨트롤러(130)는, 다수의 노말슈퍼블록 각각에 포함된 메모리 블록의 종류, 즉, 리드 카운트가 기준값 이상인 소스블록인지 아니면 기준값 미만인 일반블록인지 여부를 확인하여 다수의 노말슈퍼블록 중 제1슈퍼블록 또는 제2슈퍼블록을 구분할 수 있다. 참고로, 소스블록과 일반블록을 구분하기 위한 '기준값'은, 메모리 장치(150)의 종류나 동작방법 등에 따라 다르게 설정될 수 있으며, 설계자에 의해 설정될 수 있는 값이다.

또한, 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 '특정조건'에 따라 제2슈퍼블록으로 다시 그룹화할 수 있다. 이때, 제1슈퍼블록에는, 적어도 하나 이상의 소스블록과 적어도 하나 이상의 일반블록이 섞여서 포함될 수 있으므로, 적어도 두 개 이상의 제1슈퍼블록에는 적어도 두 개 이상의 소스블록 및 적어도 두 개 이상의 일반블록이 포함될 수 있다. 또한, 제2슈퍼블록은, 적어도 두 개 이상의 소스블록을 포함할 수 있다. 따라서. 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 분리한 뒤, 분리된 적어도 두 개 이상의 소스블록을 모아서 '특정조건'에 따라 적어도 하나 이상의 제2슈퍼블록으로서 다시 그룹화할 수 있다. 또한, 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 분리한 뒤, 분리된 적어도 두 개 이상의 일반블록을 모아서 '특정조건'에 따라 적어도 하나 이상의 노말슈퍼블록으로써 다시 그룹화할 수 있다.

정리하면, 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 '특정조건'에 따라 적어도 하나 이상의 제2슈퍼블록으로 다시 그룹화할 수 있다. 또한, 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 모아서 '특정조건'에 따라 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화할 수 있다. 즉, 컨트롤러(130)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 메모리 블록들을 분리한 뒤, 분리된 메모리 블록들을 종류(일반블록 또는 소스블록)에 따라 적어도 하나 이상의 제2슈퍼블록과 적어도 하나의 노말슈퍼블록으로 다시 그룹화할 수 있다.

여기서, '특정조건'은, 도면과 같이 컨트롤러(130)와 메모리 장치(150) 사이에 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)이 연결된 상태일 때, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>) 중 적어도 두 개 이상의 메모리 블록에서 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함할 수 있다. 예컨대, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>) 중 선택된 두 개의 메모리 블록이 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)을 통해 인터리빙 방식으로 데이터를 입/출력할 수 있는 관계인 경우, 선택된 두 개의 메모리 블록은 '특정조건'을 만족한다고 할 수 있다. 반대로, 선택된 두 개의 메모리 블록이 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)을 통해 인터리빙 방식으로 데이터를 입/출력할 수 없는 관계인 경우, 선택된 두 개의 메모리 블록은 '특정조건'을 만족한다고 할 수 없다. '특정조건'에 대한 좀 더 구체적인 내용은 하기의 도 3에 대한 설명에 포함될 수 있다.

그리고, 컨트롤러(130)는, 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 병합동작을 수행할 수 있다. 이때, 제2슈퍼블록은, 리드 카운트가 기준값 이상인 소스블록들만 포함할 수 있으며, 소스블록에 대한 저장 데이터의 신뢰성을 유지하기 위해서는 소스블록에 저장된 유효데이터를 프리(free) 또는 오픈(open)상태의 타겟블록으로 이동(move)하는 병합동작, 즉, 소스블록의 데이터를 타겟블록으로 복사(copy)한 뒤 소스블록을 소거(erase)하는 병합동작이 수행될 필요가 있다. 따라서, 컨트롤러(130)는, 소스블록만 포함된 제2슈퍼블록에 대한 저장 데이터의 신뢰성을 유지하기 위해 제2슈퍼블록에 저장된 모든 유효데이터를 프리(free) 또는 오픈(open)상태인 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 병합동작을 수행할 수 있다.

참고로, 병합동작은, 가비지 컬렉션(garbage collection) 동작과, 리드 리클래임(read reclaim) 동작과, 웨어 레벨링(wear leveling) 동작 중 어느 하나의 동작일 수 있으며, 본 발명의 실시예에서는 소스블록과 일반블록의 리드카운트의 개수를 기준으로 구분될 수 있으므로, 리드 리클래임 동작을 의미할 수 있다. 만약, 소스블록과 일반블록의 구분기준이 유효 페이지의 개수가 되는 경우, 병합동작은 가비지 컬렉션 동작을 의미할 수 있다. 또한, 소스블록과 일반블록의 구분기준이 프로그램/소거 사이클(Program/Erase Cycle)인 경우, 병합동작은 웨어 레벨링 동작일 수 있다.

그리고, 컨트롤러(130)에 포함된 슈퍼블록 관리부(1305)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>)을 '특정조건'에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하는 동작과, 다수의 노말슈퍼블록 각각의 상태에 따라 다수의 노말슈퍼블록을 제1슈퍼블록 또는 제2슈퍼블록으로 구분하는 동작, 및 적어도 두 개 이상의 제1슈퍼블록을 분리하여 적어도 하나 이상의 제2슈퍼블록 및 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화하는 동작을 수행할 수 있다.

구체적으로, 슈퍼블록 관리부(1305)에 포함된 슈퍼블록 그룹핑부(1301)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>)을 '특정조건'에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하는 동작을 수행할 수 있다. 또한, 슈퍼블록 관리부(1305)에 포함된 슈퍼블록 구분부(1302)는, 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 기준값 미만인 일반블록이 섞여서 그룹화된 슈퍼블록을 제1슈퍼블록으로써 구분하는 동작을 수행할 수 있다. 또한, 슈퍼블록 구분부(1302)는, 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록만 그룹화된 슈퍼블록을 제2슈퍼블록으로써 구분하는 동작을 수행할 수 있다. 또한, 슈퍼블록 관리부(1305)에 포함된 슈퍼블록 재그룹핑부(1303)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 '특정조건'에 따라 제2슈퍼블록으로 다시 그룹화하는 동작을 수행할 수 있다. 또한, 슈퍼블록 재그룹핑부(1303)는, 적어도 두 개 이상의 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 분리한 뒤, 분리된 적어도 두 개 이상의 일반블록을 모아서 '특정조건'에 따라 적어도 하나 이상의 노말슈퍼블록으로써 다시 그룹화하는 동작을 수행할 수 있다.

그리고, 컨트롤러(130)에 포함된 동작수행부(1307)는, 다수의 노말슈퍼블록과 제1슈퍼블록 및 제2슈퍼블록 각각에 대한 데이터 입/출력 동작을 수행할 수 있다. 또한, 동작수행부(1307)는, 제2슈퍼블록에 대한 병합동작을 수행할 수 있다.

도 2는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 설명한다.

도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.

또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 다수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 다수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.

또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.

아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.

그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.

여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.

한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 다수의 메모리 블록(memory block)들(BLOCK<0, 1, 2, ...>)을 포함하며, 각각의 메모리 블록들(BLOCK<0, 1, 2, ...>)은, 다수의 페이지들(P<0>, P<1>, P<2>, P<3>, P<4>,...)을 포함한다. 또한, 다수의 페이지들 각각은, 다수의 워드라인(WL: Word Line, 미도시)들이 연결된 다수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 다수의 메모리 블록들(BLOCK<0, 1, 2, ...>)이 각각 포함된 다수의 플래인들(plane, 미도시)을 포함할 수 있다. 또한, 메모리 장치(150)는, 다수의 플래인들이 각각 포함된 다수의 메모리 다이(150A, 150B, 150C, 150D, 도 1 참조)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.

그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.

보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함할 수 있다.

여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

그리고, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.

여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.

그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.

그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

그리고, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 유저데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 유저데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 컨트롤러(130)가 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 때, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 메타데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 유저데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.

여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도면에 도시된 것과 같이 컨트롤러(130)의 내부에 존재할 수 있다. 또는, 메모리(144)는, 도면에 도시된 것과는 다르게 컨트롤러(130)의 외부에 존재할 수 있으며, 이와 같은 경우에는, 별도의 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현되어야 할 것이다.

그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행할 수 있다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포어그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.

또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 이때, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(BLOCK<0, 1, 2, ...>)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(BLOCK<0, 1, 2, ...>) 간 또는 메모리 블록들(BLOCK<0, 1, 2, ...>)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작 및 리드 리클래임(RR: Read Recalim) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(BLOCK<0, 1, 2, ...>)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 또는 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK<0, 1, 2, ...>)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.

여기서, 가비지 컬렉션 동작과 웨어 레벨링 동작 및 리드 리클래임 동작과 같이 메모리 블록들(BLOCK<0, 1, 2, ...>) 간 또는 메모리 블록들(BLOCK<0, 1, 2, ...>)에 저장된 데이터 간을 복사 또는 스왑 또는 이동 또는 병합하여 처리하는 동작을 병합동작이라고 정의할 수 있으며, 컨트롤러(130)의 프로세서(134)에 포함된 동작수행부(1307)를 통해 병합동작을 제어할 수 있다.

또한, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK<0, 1, 2, ...>)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다.

또한, 컨트롤러(130)의 프로세서(134)는, 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK<0, 1, 2, ...>)을 특정조건에 따라 적어도 두 개 이상씩 모아서 슈퍼블록으로 그룹화하는 동작을 제어할 수 있으며, 이를 위해, 슈퍼블록 관리부(1305)를 더 포함할 수 있다.

한편, 컨트롤러(130)의 프로그램 동작과 리드 동작 및 이레이즈 동작을 설명하면 다음과 같다.

먼저, 컨트롤러(130)는, 호스트(102)로부터 수신된 프로그램 커맨드에 해당하는 프로그램 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0, 1, 2, ...>)에 저장하는 동작을 수행할 수 있다. 즉, 호스트(102)로부터 라이트 커맨드를 수신할 경우, 컨트롤러(130)는 라이트 커맨드에 해당하는 프로그램 동작들을 수행한다. 이때, 라이트 커맨드에 해당하는 데이터를 메모리 장치(150)의 메모리 블록들(BLOCK<0, 1, 2, ...>) 중 적어도 하나(예컨대, 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)에 저장할 수 있다. 또한, 메모리 장치(150)로의 프로그램 동작에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0, 1, 2, ...>)에 저장할 수 있다. 즉, 컨트롤러(130)는 메모리 블록들에 저장된 유저 데이터에 대한 논리적/물리적 주소정보(L2P map) 및 물리적/논리적 주소정보(P2L map)를 맵 테이블 또는 맵 리스트 형태로 메모리 장치(150)의 메모리 블록들 중 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 저장할 수 있다.

또한, 호스트(102)로부터 리드 커맨드를 수신할 경우, 컨트롤러(130)는 리드 커맨드에 해당하는 데이터의 맵 데이터를 확인하여 메모리 장치(150)로부터 리드 커맨드에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 수 있다.

또한, 컨트롤러(130)는, 호스트(102)로부터 이레이즈 커맨드를 수신할 경우, 이레이즈 커맨드에 해당하는 메모리 블록을 확인한 후, 확인한 메모리 블록에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<0, 1, 2, ...>)에 저장하는 이레이즈 동작을 수행할 수 있다.

여기서, 맵 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보, 및 물리적/논리적(P2L: Physical to Logical) 정보가 포함될 수 있다.

그리고, 커맨드에 해당하는 데이터는, 유저데이터 및 유저데이터의 저장에 대응하여 컨트롤러(130)에서 생성되는 메타데이터를 포함할 수 있다. 이때, 메타데이터에는 유저데이터가 메모리 장치(150)에 저장되는 것에 대응하여 컨트롤러(130)에서 생성되는 맵 데이터가 포함될 수 있다. 또한, 메타 데이터는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보를 포함할 수 있다. 다시 말해, 메타데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 유저데이터를 제외하고 커맨드 동작을 위한 정보들 및 데이터가 포함될 수 있다. 전술한 것과 같이, 메타데이터는, 컨트롤러(130) 내부에서 생성될 수 있다.

한편, 메모리 장치(150)에 저장되는 유저 데이터는 기 설정된 크기의 세그먼트 단위로 구분될 수 있다. 기 설정된 크기는 메모리 시스템(110)이 호스트(102)와의 연동을 위해 요구된 최소 데이터 크기와 동일할 수 있다. 실시예에 따라, 유저 데이터의 단위인 데이터 세그먼트(data segment)는 메모리 장치(150) 내 구성과 제어 방법에 대응하여 크기가 결정될 수 있다. 컨트롤러(130)는 유저 데이터의 데이터 세그먼트(data segment)들을 메모리 장치(150)의 메모리 블록들에 저장하면서, 저장된 데이터 세그먼트에 대응하는 맵 주소를 생성하거나 갱신할 수 있다. 맵 주소를 포함하는 메타데이터의 단위인 메타 세그먼트(meta segment)들(예를 들면, 맵 데이터의 맵 세그먼트(map segment)들로서 논리적/물리적(L2P) 세그먼트들과 물리적/논리적(P2L) 세그먼트들)은 컨트롤러(130)에 의해 생성되거나 또는 메모리 블록들에 저장된 맵 세그먼트들을 메모리(144)에 로딩된 뒤 업데이트되면, 메모리 장치(150)의 메모리 블록들에 저장될 수 있다.

도 3은 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.

도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.

도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.

호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.

호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.

실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링 또는 리드 리클래임과 같은 병합동작을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.

예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.

여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.

한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.

맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.

한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.

실시예에 따라, 도 3에서 설명하는 블록 관리자(48), 맵 관리자(44) 혹은 상태 관리자(42) 중 적어도 하나는 상기의 도 1과 도 2에서 설명된 슈퍼블록 관리부(1305) 및 동작수행부(1307)를 포함할 수 있다.

메모리 장치(150)는, 다수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.

여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.

도 4는 메모리 장치(150)의 내부구성을 설명한다.

도 4를 참조하면, 메모리 장치(150)는 다수의 메모리 다이(150A, 150B, 150C, 150D)를 포함할 수 있다. 제1 메모리 다이(150A) 및 제2 메모리 다이(150B)는 제1 채널(CH1)을 통해 컨트롤러(130, 도 1 내지 도 3 참조)와 연결될 수 있다. 제3 메모리 다이(150C) 및 제4 메모리 다이(150D)는 제2 채널(CH2)을 통해 컨트롤러(130, 도 1 내지 도 3 참조)와 연결될 수 있다.

도 4에서는 4개의 메모리 다이(150A, 150B, 150C, 150D)가 두 개의 채널(CH1, CH2)을 통해 컨트롤러(130)와 연결되어 있는 구성을 설명하고 있으나, 메모리 장치(150)는 2개 혹은 8개 등의 다양한 수만큼의 메모리 다이를 포함할 수 있으며, 채널의 수도 2, 3, 4, 5 등의 다양한 수만큼 구비될 수 있다. 메모리 장치(150) 내 메모리 다이의 수와 채널의 수는 메모리 시스템(110, 도 1 내지 도 3 참조)의 사용 목적, 요구 성능 등에 따라 설계 변경이 가능할 수 있다.

하나의 채널에 다수의 메모리 다이가 연결된 경우, 각각의 메모리 다이는 웨이(Way)를 통해 채널과 연결될 수 있다. 도 4를 참조하면, 제1 메모리 다이(150A) 및 제2 메모리 다이(150B)는 각각 제1 웨이(W1)와 제2 웨이(W2)를 통해 제1 채널(CH1)과 연결될 수 있다. 제3 메모리 다이(150C) 및 제4 메모리 다이(150D)는 각각 제1 웨이(W1)와 제2 웨이(W2)를 통해 제2 채널(CH2)과 연결될 수 있다. 각 채널에 몇 개의 메모리 다이가 연결되었는지에 따라 웨이의 수가 결정될 수 있다.

한편, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>)을 적어도 두 개 이상씩 모아서 '특정조건'에 따라 다수의 슈퍼블록으로 그룹화할 수 있다.

구체적으로, '특정조건'은, 도면과 같이 컨트롤러(130)와 메모리 장치(150) 사이에 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)이 연결된 상태일 때, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>, BLOCK<10, 11, 12, 13> BLOCK<20, 21, 22, 23>, BLOCK<30, 31, 32, 33>) 중 적어도 두 개 이상의 메모리 블록에서 다수의 채널(CH1W1, CH1W2, CH2W1, CH2W2)을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함할 수 있다.

구체적으로, 다수의 메모리 다이(150A, 150B, 150C, 150D) 중 서로 다른 채널(CH1W1, CH1W2, CH2W1, CH2W2)로 데이터를 입/출력하는 적어도 두 개의 메모리 다이는 인터리빙 방식으로 데이터를 입/출력할 수 있으므로, '특정조건'을 만족한다고 볼 수 있다.

예컨대, 제1 메모리 다이(150A)는 제1 채널(CH1)의 제1 웨이(W1)에 연결되고, 제2 메모리 다이(150B)는 제1 채널(CH1)의 제2 웨이(W2)에 연결되므로, 제1 메모리 다이(150A)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>) 중 어느 하나의 메모리 블록과 제2 메모리 다이(150B)에 포함된 다수의 메모리 블록(BLOCK<10, 11, 12, 13>) 중 어느 하나의 메모리 블록은, 인터리빙 방식으로 데이터를 입/출력할 수 있으며, '특정조건'을 만족한다고 볼 수 있다.

또 다른 예를 들면, 제1 메모리 다이(150A)는 제1 채널(CH1)의 제1 웨이(W1)에 연결되고, 제2 메모리 다이(150B)는 제1 채널(CH1)의 제2 웨이(W2)에 연결되며, 제3 메모리 다이(150C)는 제2 채널(CH2)의 제1 웨이(W1)에 연결되므로, 제1 메모리 다이(150A)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>) 중 어느 하나의 메모리 블록과 제2 메모리 다이(150B)에 포함된 다수의 메모리 블록(BLOCK<10, 11, 12, 13>) 중 어느 하나의 메모리 블록 및 제3 메모리 다이(150C)에 포함된 다수의 메모리 블록(BLOCK<20, 21, 22, 23>) 중 어느 하나의 메모리 블록은, 인터리빙 방식으로 데이터를 입/출력할 수 있으며, '특정조건'을 만족한다고 볼 수 있다.

또 다른 예를 들면, 제1 메모리 다이(150A)는 제1 채널(CH1)의 제1 웨이(W1)에 연결되고, 제2 메모리 다이(150B)는 제1 채널(CH1)의 제2 웨이(W2)에 연결되며, 제3 메모리 다이(150C)는 제2 채널(CH2)의 제1 웨이(W1)에 연결되고, 제4 메모리 다이(150D)는 제2 채널(CH1W1, CH1W2, CH2W1, CH2W2)의 제2 웨이(W2)에 연결되므로, 제1 메모리 다이(150A)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>) 중 어느 하나의 메모리 블록과 제2 메모리 다이(150B)에 포함된 다수의 메모리 블록(BLOCK<10, 11, 12, 13>) 중 어느 하나의 메모리 블록과 제3 메모리 다이(150C)에 포함된 다수의 메모리 블록(BLOCK<20, 21, 22, 23>) 중 어느 하나의 메모리 블록 및 제4 메모리 다이(150D)에 포함된 다수의 메모리 블록(BLOCK<30, 31, 32, 33>) 중 어느 하나의 메모리 블록은, 인터리빙 방식으로 데이터를 입/출력할 수 있으며, '특정조건'을 만족한다고 볼 수 있다.

반대의 예를 들면, 제1 메모리 다이(150A)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>) 각각은 같은 채널(CH1W1)에 연결된 상태이므로, 서로 간에 인터리빙 방식으로 데이터를 입/출력할 수 없으며, '특정조건'을 만족한다고 볼 수 없다.

또 다른 반대의 예를 들면, 제2 메모리 다이(150B)에 포함된 다수의 메모리 블록(BLOCK<10, 11, 12, 13>) 각각은 같은 채널(CH1W2)에 연결된 상태이므로, 서로 간에 인터리빙 방식으로 데이터를 입/출력할 수 없으며, '특정조건'을 만족한다고 볼 수 없다.

또 다른 반대의 예를 들면, 제1 메모리 다이(150A)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3>) 중 어느 하나의 메모리 블록과 제2 메모리 다이(150B)에 포함된 다수의 메모리 블록(BLOCK<10, 11, 12, 13>) 중 어느 두 개의 메모리 블록은, 일부(150A의 어느 하나의 메모리 블록과 150B의 어느 하나의 메모리 블록을 의미함)는 서로 간에 다른 채널(CH1W1, CH1W2)에 연결되지만 다른 일부(150B의 어느 두 개의 메모리 블록을 의미함)는 서로 간에 같은 채널(CH1W2)에 연결된 상태이므로, 서로 간에 인터리빙 방식으로 데이터를 입/출력할 수 없으므로, '특정조건'을 만족한다고 볼 수 없다.

도 5a 및 도 5b는 메모리 시스템의 동작방법의 제1예를 설명한다.

도 5a 및 도 5b를 참조하면, 도 1에서 설명한 메모리 장치(150)와 동일하게 다수의 메모리 다이(150A, 150B, 150C, 150D)를 포함하는 것을 알 수 있다. 다만, 도 1에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 4개의 메모리 다이가 포함된 것으로 도시되어 있었는데, 도 5a 및 도 5b에서는 더 많은 개수의 메모리 다이가 포함된 것을 가정할 수 있다. 그리고, 도 5a 및 도 5b에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3, ...>, BLOCK<10, 11, 12, 13, ...> BLOCK<20, 21, 22, 23, ...>, BLOCK<30, 31, 32, 33, ...>)에서 하나씩의 메모리 블록을 선택하여 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)으로 그룹화한 상태인 것을 알 수 있다. 즉, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 첫 번째 메모리 블록(BLOCK<0, 10, 20, 30>)을 모아서 첫 번째 노말슈퍼블록(SB0)로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 두 번째 메모리 블록(BLOCK<1, 11, 21, 31>)을 모아서 두 번째 노말슈퍼블록(SB1)으로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 세 번째 메모리 블록(BLOCK<2, 12, 22, 32>)을 모아서 세 번째 노말슈퍼블록(SB2)으로 그룹화한 것을 알 수 있다. 또한, 제1과 제2 및 제4 메모리 다이(150A, 150B, 150D) 각각에 포함된 3개의 세 번째 메모리 블록(BLOCK<3, 13, 33>)과, 제3 메모리 다이(150C)에 포함된 백한 번째 메모리 블록(BLOCK<2100>)을 모아서 네 번째 노말슈퍼블록(SB3)으로 그룹화한 것을 알 수 있다.

구체적으로, 도 1 및 도 5a를 참조하면, 첫 번째 노말슈퍼블록(SB0)에는 리드 카운트가 기준값 이상인 소스블록(BLOCK<20>)과 기준값 이하인 일반블록(BLOCK<0, 10, 30>)이 섞여서 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0)을 제1슈퍼블록으로 구분할 수 있다. 마찬가지로, 두 번째 노말슈퍼블록(SB1)에는 리드 카운트가 기준값 이상인 소스블록(BLOCK<31>)과 기준값 이하인 일반블록(BLOCK<1, 11, 21>)이 섞여서 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 두 번째 노말슈퍼블록(SB1)을 제1슈퍼블록으로 구분할 수 있다. 또한, 세 번째 노말슈퍼블록(SB2)에는 리드 카운트가 기준값 이상인 소스블록(BLOCK<12>)과 기준값 이하인 일반블록(BLOCK<2, 22, 32>)이 섞여서 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 세 번째 노말슈퍼블록(SB2)을 제1슈퍼블록으로 구분할 수 있다. 또한, 네 번째 노말슈퍼블록(SB3)에는 리드 카운트가 기준값 이상인 소스블록(BLOCK<3>)과 기준값 이하인 일반블록(BLOCK<13, 2100, 33>)이 섞여서 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 네 번째 노말슈퍼블록(SB3)을 제1슈퍼블록으로 구분할 수 있다.

이렇게, 컨트롤러(130)는, 제0 내지 네 번째 노말슈퍼블록(SB0, SB1, SB2, SB3) 각각을 제1슈퍼블록으로 구분한 뒤, 4개의 제1슈퍼블록에 포함된 4개의 소스블록을 모아서 '특정조건'에 따라 제2슈퍼블록으로 다시 그룹화할 수 있다.

도 1 및 도 5b를 참조하면, 컨트롤러(130)는, 첫 번째 제1슈퍼블록(SB0)에 포함된 1개의 소스블록(BLOCK<20>)을 네 번째 제1슈퍼블록(SB3)에 포함된 1개의 일반블록(BLOCK<2100>)과 교환하는 것을 알 수 있다. 이로 인해, 첫 번째 제1슈퍼블록(SB0)은 4개의 일반블록(BLOCK<0, 10, 2100, 30>)만 포함하는 상태가 될 수 있다. 따라서, 컨트롤러(130)는, 첫 번째 제1슈퍼블록(SB0)을 다시 첫 번째 노말슈퍼블록(SB0)로 구분할 수 있다.

마찬가지로, 컨트롤러(130)는, 두 번째 제1슈퍼블록(SB1)에 포함된 1개의 소스블록(BLOCK<31>)을 네 번째 제1슈퍼블록(SB3)에 포함된 1개의 일반블록(BLOCK<33>)과 교환하는 것을 알 수 있다. 이로 인해, 두 번째 제1슈퍼블록(SB1)은 4개의 일반블록(BLOCK<1, 11, 21, 33>)만 포함하는 상태가 될 수 있다. 따라서, 컨트롤러(130)는, 두 번째 제1슈퍼블록(SB1)을 다시 두 번째 노말슈퍼블록(SB1)로 구분할 수 있다.

또한, 컨트롤러(130)는, 세 번째 제1슈퍼블록(SB2)에 포함된 1개의 소스블록(BLOCK<12>)을 네 번째 제1슈퍼블록(SB3)에 포함된 1개의 일반블록(BLOCK<13>)과 교환하는 것을 알 수 있다. 이로 인해, 세 번째 제1슈퍼블록(SB2)은 4개의 일반블록(BLOCK<2, 13, 22, 32>)만 포함하는 상태가 될 수 있다. 따라서, 컨트롤러(130)는, 세 번째 제1슈퍼블록(SB2)을 다시 세 번째 노말슈퍼블록(SB2)로 구분할 수 있다.

전술한 컨트롤러(130)의 동작으로 인해, 네 번째 제1슈퍼블록(SB3)은 4개의 소스블록(BLOCK<3, 12, 20, 31>)만 포함하는 상태가 될 수 있다. 따라서, 컨트롤러(130)는, 네 번째 제1슈퍼블록(SB3)을 첫 번째 제2슈퍼블록(SB3)으로 구분할 수 있다.

그리고, 컨트롤러(130)는, 첫 번째 제2슈퍼블록(SB3)의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 병합동작을 수행할 수 있다.

도 6a 및 도 6b는 메모리 시스템의 동작방법의 제2예를 설명한다.

도 6a 및 도 6b를 참조하면, 도 1에서 설명한 메모리 장치(150)와 동일하게 다수의 메모리 다이(150A, 150B, 150C, 150D)를 포함하는 것을 알 수 있다. 다만, 도 1에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 4개의 메모리 다이가 포함된 것으로 도시되어 있었는데, 도 6a 및 도 6b에서는 더 많은 개수의 메모리 다이가 포함된 것을 가정할 수 있다. 그리고, 도 6a 및 도 6b에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3, ...>, BLOCK<10, 11, 12, 13, ...> BLOCK<20, 21, 22, 23, ...>, BLOCK<30, 31, 32, 33, ...>)에서 하나씩의 메모리 블록을 선택하여 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)으로 그룹화한 상태인 것을 알 수 있다. 즉, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 첫 번째 메모리 블록(BLOCK<0, 10, 20, 30>)을 모아서 첫 번째 노말슈퍼블록(SB0)로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 두 번째 메모리 블록(BLOCK<1, 11, 21, 31>)을 모아서 두 번째 노말슈퍼블록(SB1)으로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 세 번째 메모리 블록(BLOCK<2, 12, 22, 32>)을 모아서 세 번째 노말슈퍼블록(SB2)으로 그룹화한 것을 알 수 있다. 또한, 제1과 제2 및 제4 메모리 다이(150A, 150B, 150D) 각각에 포함된 3개의 세 번째 메모리 블록(BLOCK<3, 13, 33>)과, 제3 메모리 다이(150C)에 포함된 백한 번째 메모리 블록(BLOCK<2100>)을 모아서 네 번째 노말슈퍼블록(SB3)으로 그룹화한 것을 알 수 있다.

구체적으로, 도 1 및 도 6a를 참조하면, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 각각에 포함된 메모리 블록(BLOCK<0, 10, 20, 30>, BLOCK<1, 11, 21, 31>, BLOCK<2, 12, 22, 32>, BLOCK<3, 13, 2100, 33>)의 리드 카운트를 슈퍼블록 단위로 합산한 다수의 합산값을 확인할 수 있다.

예컨대, 도 6a에서는, 첫 번째 노말슈퍼블록(SB0)에 포함된 4개의 메모리 블록(BLOCK<0, 10, 20, 30>)의 리드 카운트를 합산한 합산값이 '410'인 것을 알 수 있다. 또한, 두 번째 노말슈퍼블록(SB1)에 포함된 4개의 메모리 블록(BLOCK<1, 11, 21, 31>)의 리드 카운트를 합산한 합산값이 '390'인 것을 알 수 있다. 또한, 세 번째 노말슈퍼블록(SB2)에 포함된 4개의 메모리 블록(BLOCK<2, 12, 22, 32>)의 리드 카운트를 합산한 합산값이 '220'인 것을 알 수 있다. 또한, 네 번째 노말슈퍼블록(SB3)에 포함된 4개의 메모리 블록(BLOCK<3, 13, 2100, 33>)의 리드 카운트를 합산한 합산값이 '600'인 것을 알 수 있다.

그리고, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 각각에 대응하는 다수의 합산값 중 특정값 이상인 합산값에 대응하는 노말슈퍼블록을 선택하고, 선택된 노말슈퍼블록에 포함된 메모리 블록의 종류를 확인한 뒤, 선택된 노말슈퍼블록을 구분할 수 있다. 즉, 컨트롤러(130)는, 선택된 노말슈퍼블록에 포함된 메모리 블록이 모두 일반블록일 경우, 선택된 노말슈퍼블록을 계속 노말슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 선택된 노말슈퍼블록에 포함된 메모리 블록이 일반블록과 소스블록이 섞여있는 상태일 경우, 선택된 노말슈퍼블록을 제1슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 선택된 노말슈퍼블록에 포함된 메모리 블록이 모두 소스블록인 경우, 선택된 노말슈퍼블록을 제2슈퍼블록으로 구분할 수 있다.

예컨대, 도 6a에서는, 첫 번째 노말슈퍼블록(SB0)의 합산값이 '410'이고, 두 번째 노말슈퍼블록(SB1)의 합산값이 '390'이며, 세 번째 노말슈퍼블록(SB2)의 합산값이 '220'이고, 네 번째 노말슈퍼블록(SB3)의 합산값이 '600'이며, 특정값은 '400'인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 특정값인 '400'보다 높은 합산값을 갖는 첫 번째 노말슈퍼블록(SB0) 및 네 번째 노말슈퍼블록(SB3)을 선택할 수 있다. 이어서, 컨트롤러(130)는, 선택된 첫 번째 노말슈퍼블록(SB0)에 포함된 메모리 블록(BLOCK<0, 10, 20, 30>)의 종류를 확인할 수 있다. 확인결과, 첫 번째 노말슈퍼블록(SB0)에 포함된 메모리 블록(BLOCK<0, 10, 20, 30>)은 모두 일반블록인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0)을 계속 노말슈퍼블록으로 구분할 수 있다. 마찬가지로, 컨트롤러(130)는, 선택된 네 번째 노말슈퍼블록(SB3)에 포함된 메모리 블록(BLOCK<3, 13, 2100, 33>)의 종류를 확인할 수 있다. 확인결과, 네 번째 노말슈퍼블록(SB3)에 포함된 메모리 블록(BLOCK<3, 13, 2100, 33>) 중 두 개의 메모리 블록(BLOCK<3, 2100>)은 소스블록이고, 두 개의 메모리 블록(BLOCK<13, 33>))은 일반블록인 것을 알 수 있다. 즉, 네 번째 노말슈퍼블록(SB3)에는 소스블록과 일반블록이 섞여서 포함된 것을 알 수 있다. 따라서, 컨트롤러(130)는, 네 번째 노말슈퍼블록(SB3)을 제1슈퍼블록으로 구분할 수 있다.

한편, 도 6a에 도시된 실시예에서는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)에 대한 다수의 합산값을 먼저 확인하여 일부 노말슈퍼블록을 선택한 후, 선택된 노말슈퍼블록에 대해서만 종류를 다시 확인하는 동작, 즉, 계속 노말슈퍼블록으로 구분할지 아니면 제1 또는 제2 슈퍼블록으로 구분할지 확인하는 동작을 수행하기 때문에, 노말슈퍼블록의 개수가 매우 많은 경우에도 비교적 빠르게 노말슈퍼블록의 종류를 확인할 수 있다. 반면, 선택된 노말슈퍼블록에 대해서만 종류를 다시 확인하기 때문에 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)의 종류를 다시 확인하는 동작의 정확도가 떨어질 수 있다. 예컨대, 도 6a에서 두 번째 노말슈퍼블록(SB1)의 경우, 1개의 소스블록(BLOCK<31>)과 3개의 일반블록(BLOCK<1, 11, 21>)을 포함하는 상태이기 때문에 제1슈퍼블록으로 구분되어야 할 것이다. 하지만, 두 번째 노말슈퍼블록(SB1)의 합산값이 '390'으로 특정값보다 작은 크기를 가지므로 선택되지 못하고, 선택되지 못한 두 번째 노말슈퍼블록(SB1)에 대해서는 종류를 확인하는 동작을 수행하지 않을 수 있다. 따라서, 하기의 도 6b에서 설명되는 것과 같은 방식을 사용할 수 있다.

도 1 및 도 6b를 참조하면, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 각각에 포함된 모든 메모리 블록(BLOCK<0, 10, 20, 30>, BLOCK<1, 11, 21, 31>, BLOCK<2, 12, 22, 32>, BLOCK<3, 13, 2100, 33>) 각각의 리드 카운트를 확인하고, 확인된 리드 카운트에 따라 소스블록과 일반블록을 구분할 수 있다.

예컨대, 도 6b에서는, 첫 번째 노말슈퍼블록(SB0)에 포함된 4개의 메모리 블록(BLOCK<0, 10, 20, 30>) 각각의 리드 카운트가 '30, 20, 50, 40'인 것을 알 수 있다. 이때, 기준값이 '100'이므로, 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0)에 포함된 4개의 메모리 블록(BLOCK<0, 10, 20, 30>)을 모두 일반블록으로 구분할 수 있다.

또한, 두 번째 노말슈퍼블록(SB1)에 포함된 4개의 메모리 블록(BLOCK<1, 11, 21, 31>) 각각의 리드 카운트가 '40, 10, 60, 110'인 것을 알 수 있다. 이때, 기준값이 '100'이므로, 컨트롤러(130)는, 두 번째 노말슈퍼블록(SB1)에 포함된 4개의 메모리 블록(BLOCK<1, 11, 21, 31>) 중에서 3개의 메모리 블록(BLOCK<1, 11, 21>)을 일반블록으로 구분하고, 1개의 블록(BLOCK<31>)을 소스블록으로 구분할 수 있다.

또한, 세 번째 노말슈퍼블록(SB2)에 포함된 4개의 메모리 블록(BLOCK<2, 12, 22, 32>) 각각의 리드 카운트가 '120, 30, 140, 90'인 것을 알 수 있다. 이때, 기준값이 '100'이므로, 컨트롤러(130)는, 세 번째 노말슈퍼블록(SB2)에 포함된 4개의 메모리 블록(BLOCK<2, 12, 22, 32>) 중에서 2개의 메모리 블록(BLOCK<2, 22>)을 소스블록으로 구분하고, 2개의 메모리 블록(BLOCK<12, 32>)을 일반블록으로 구분할 수 있다.

또한, 네 번째 노말슈퍼블록(SB3)에 포함된 4개의 메모리 블록(BLOCK<3, 13, 2100, 33>) 각각의 리드 카운트가 '110, 130, 150, 100'인 것을 알 수 있다. 이때, 기준값이 '100'이므로, 컨트롤러(130)는, 네 번째 노말슈퍼블록(SB3)에 포함된 4개의 메모리 블록(BLOCK<3, 13, 2100, 33>)을 모두 소스블록으로 구분할 수 있다.

그리고, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 각각에 포함된 모든 메모리 블록(BLOCK<0, 10, 20, 30>, BLOCK<1, 11, 21, 31>, BLOCK<2, 12, 22, 32>, BLOCK<3, 13, 2100, 33>)을 소스블록과 일반블록으로 구분한 뒤, 구분된 결과에 따라 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)의 종류를 구분할 수 있다. 즉, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 일반블록만 포함하는 노말슈퍼블록을 계속 노말슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 일반블록과 소스블록을 섞어서 포함하는 노말슈퍼블록을 제1슈퍼블록으로 구분할 수 있다. 또한, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 소스블록만 포함하는 노말슈퍼블록을 제2슈퍼블록으로 구분할 수 있다.

예컨대, 도 6b에서 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0)에 포함된 4개의 메모리 블록(BLOCK<0, 10, 20, 30>)이 모두 일반블록으로 확인되므로, 첫 번째 노말슈퍼블록(SB0)을 계속 노말슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 두 번째 노말슈퍼블록(SB1)에 포함된 4개의 메모리 블록(BLOCK<1, 11, 21, 31>) 중에서 3개의 메모리 블록(BLOCK<1, 11, 21>)이 일반블록이고 1개의 블록(BLOCK<31>)이 소스블록이므로, 두 번째 노말슈퍼블록(SB1)을 제1슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 세 번째 노말슈퍼블록(SB2)에 포함된 4개의 메모리 블록(BLOCK<2, 12, 22, 32>) 중에서 2개의 메모리 블록(BLOCK<2, 22>)이 소스블록이고 2개의 메모리 블록(BLOCK<12, 32>)이 일반블록이므로, 세 번째 노말슈퍼블록(SB2)을 제1슈퍼블록으로 구분할 수 있다. 또한, 컨트롤러(130)는, 네 번째 노말슈퍼블록(SB3)에 포함된 4개의 메모리 블록(BLOCK<3, 13, 2100, 33>)이 모두 소스블록이므로, 네 번째 노말슈퍼블록(SB3)을 제2슈퍼블록으로 구분할 수 있다.

도 7a 및 도 7b는 메모리 시스템의 동작방법의 제3예를 설명한다.

도 7a 및 도 7b를 참조하면, 도 1에서 설명한 메모리 장치(150)와 동일하게 다수의 메모리 다이(150A, 150B, 150C, 150D)를 포함하는 것을 알 수 있다. 다만, 도 1에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 4개의 메모리 다이가 포함된 것으로 도시되어 있었는데, 도 7a 및 도 7b에서는 더 많은 개수의 메모리 다이가 포함된 것을 가정할 수 있다. 그리고, 도 7a 및 도 7b에서는 다수의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3, ...>, BLOCK<10, 11, 12, 13, ...> BLOCK<20, 21, 22, 23, ...>, BLOCK<30, 31, 32, 33, ...>)에서 하나씩의 메모리 블록을 선택하여 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3)으로 그룹화한 상태인 것을 알 수 있다. 즉, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 첫 번째 메모리 블록(BLOCK<0, 10, 20, 30>)을 모아서 첫 번째 노말슈퍼블록(SB0)로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 두 번째 메모리 블록(BLOCK<1, 11, 21, 31>)을 모아서 두 번째 노말슈퍼블록(SB1)으로 그룹화한 것을 알 수 있다. 또한, 4개의 메모리 다이(150A, 150B, 150C, 150D) 각각에 포함된 4개의 세 번째 메모리 블록(BLOCK<2, 12, 22, 32>)을 모아서 세 번째 노말슈퍼블록(SB2)으로 그룹화한 것을 알 수 있다. 또한, 제1과 제2 및 제4 메모리 다이(150A, 150B, 150D) 각각에 포함된 3개의 세 번째 메모리 블록(BLOCK<3, 13, 33>)과, 제3 메모리 다이(150C)에 포함된 백한 번째 메모리 블록(BLOCK<2100>)을 모아서 네 번째 노말슈퍼블록(SB3)으로 그룹화한 것을 알 수 있다.

구체적으로, 도 1 및 도 7a를 참조하면, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 첫 번째 노말슈퍼블록(SB0)과 두 번째 노말슈퍼블록(SB1) 및 세 번째 노말슈퍼블록(SB2)에는 일반블록만 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0)과 두 번째 노말슈퍼블록(SB1) 및 세 번째 노말슈퍼블록(SB2)의 종류를 노말슈퍼블록으로 계속 유지할 수 있다. 반면, 네 번째 노말슈퍼블록(SB3)에는 2개의 일반블록(BLOCK<13, 33>)과 2개의 소스블록(BLOCK<3, 2100>)이 포함된 것을 알 수 있다. 따라서, 컨트롤러(130)는, 네 번째 노말슈퍼블록(SB3)을 제1슈퍼블록으로 구분할 수 있다. 즉, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 제1슈퍼블록으로 구분될 수 있는 노말슈퍼블록이 한 개 뿐인 것을 알 수 있다.

이렇게, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 제1슈퍼블록으로 구분될 수 있는 노말슈퍼블록이 한 개 뿐인 상태가 '일정시간'이상 유지되는 경우, 컨트롤러(130)는, 한 개뿐인 제1슈퍼블록에 대해 병합동작을 수행할 수 있다. 즉, 컨트롤러(130)는, 한 개뿐인 제1슈퍼블록에 포함된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시킬 수 있다.

도 7a와 같은 동작이 필요한 이유는, 두 개 이상의 제1슈퍼블록에 포함된 소스블록을 모아서 제2슈퍼블록으로 다시 그룹화하는 동작을 반복적으로 수행하다보면, 최종적으로는 제2슈퍼블록으로 다시 그룹화되지 못하는 한 개 이상의 제1슈퍼블록이 남아있을 수 있기 때문이다. 예컨대, 도 7a에서와 같이 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3, ...>, BLOCK<10, 11, 12, 13, ...> BLOCK<20, 21, 22, 23, ...>, BLOCK<30, 31, 32, 33, ...>) 중 절대적인 소스블록의 개수가 2개(BLOCK<3, 2100>)뿐이고, 두 개의 소스블록(BLOCK<3, 2100>)이 하나의 제1슈퍼블록(SB3)에 포함된 상태인 경우, 제2슈퍼블록으로 다시 그룹화될 수 없다. 따라서, 컨트롤러(130)는, 도 7a에 도시된 것과 같은 상태가 '일정시간'이상 지속될 경우, 제1슈퍼블록(SB3)에 대한 병합동작을 수행할 수 있다.

이때, '일정시간'은, 절대적으로 정의된 시간일 수도 있고, 메모리 장치(150)에서 특정동작이 특정횟수 반복되는데 걸리는 시간일 수 있다. 예컨대, '일정시간'은, 메모리 장치(150)에서 리드동작이 100번 반복되는데 걸리는 시간일 수 있다.

참고로, '일정시간'은, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK<0, 1, 2, 3, ...>, BLOCK<10, 11, 12, 13, ...> BLOCK<20, 21, 22, 23, ...>, BLOCK<30, 31, 32, 33, ...>)의 종류 또는 사용방법, 예컨대, SLC블록인지 아니면 MLC블록인 여부에 따라 얼마든지 다르게 설정될 수 있으며, 설계자에 의해 설정될 수 있다.

도 1 및 도 7b를 참조하면, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 첫 번째 노말슈퍼블록(SB0) 및 두 번째 노말슈퍼블록(SB1)에는 일반블록만 포함된 상태인 것을 알 수 있다. 따라서, 컨트롤러(130)는, 첫 번째 노말슈퍼블록(SB0) 및 두 번째 노말슈퍼블록(SB1)의 종류를 노말슈퍼블록으로 계속 유지할 수 있다. 반면, 세 번째 노말슈퍼블록(SB2)에는 1개의 소스블록(BLOCK<2>)과 3개의 일반블록(BLOCK<12, 22, 32>)이 포함된 것을 알 수 있다. 또한, 네 번째 노말슈퍼블록(SB3)에는 1개의 소스블록(BLOCK<3>)과 3개의 일반블록(BLOCK<13, 2100, 33>)이 포함된 것을 알 수 있다. 따라서, 컨트롤러(130)는, 세 번째 노말슈퍼블록(SB2) 및 네 번째 노말슈퍼블록(SB3)을 제1슈퍼블록으로 구분할 수 있다. 즉, 다수의 노말슈퍼블록(SB0, SB1, SB2, SB3) 중 제1슈퍼블록으로 구분될 수 있는 노말슈퍼블록이 두 개인 것을 알 수 있다.

이렇게, 두 개의 제1슈퍼블록이 존재함에도 불구하고, 두 개의 슈퍼블록 각각에 포함된 소스블록을 분리하여 다시 그룹화시키는 동작을 수행할 수 없다. 그 이유는, 세 번째 노말슈퍼블록(SB2)에는 1개의 소스블록(BLOCK<2>)과, 네 번째 노말슈퍼블록(SB3)에는 1개의 소스블록(BLOCK<3>)이 '특정조건'에 부합하지 못하기 때문이다. 즉, 세 번째 노말슈퍼블록(SB2)에는 1개의 소스블록(BLOCK<2>)과, 네 번째 노말슈퍼블록(SB3)에는 1개의 소스블록(BLOCK<3>)은 모두 제1 메모리 다이(150A)에 포함된 메모리 블록으로써, 서로 간에 인터리빙 동작을 수행할 수 없기 때문에 슈퍼블록으로 그룹화될 수 없다. 따라서, 세 번째 노말슈퍼블록(SB2) 및 네 번째 노말슈퍼블록(SB3)은 제1슈퍼블록으로 구분된 상태를 계속 유지할 수 있다.

한편, 제1슈퍼블록이 제2슈퍼블록으로 다시 그룹화되지 못하고 '일정시간'동안 계속 제1슈퍼블록인 상태를 유지하는 경우, 컨트롤러(130)는, 제1슈퍼블록에 대해 병합동작을 수행할 수 있다. 즉, 컨트롤러(130)는, '일정시간'동안 계속 제1슈퍼블록인 상태를 유지한 제1슈퍼블록에 포함된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시킬 수 있다.

Claims

다수의 메모리 블록을 포함하는 비휘발성 메모리 장치;
상기 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하며, 상기 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 미만인 일반블록이 섞여서 그룹화된 제1슈퍼블록을 구분하고, 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 상기 특정조건에 따라 제2슈퍼블록으로 다시 그룹화하며, 상기 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 컨트롤러를 포함하는 메모리 시스템.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는,
적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 모아서 상기 특정조건에 따라 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화하는 메모리 시스템.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는,
상기 다수의 노말슈퍼블록 각각에 포함된 메모리 블록의 리드 카운트를 슈퍼블록 단위로 합산한 다수의 합산값을 확인하고, 상기 다수의 합산값 중 특정값 이상인 합산값에 대응하는 노말슈퍼블록을 선택하며, 선택된 노말슈퍼블록에 포함된 메모리 블록의 종류에 따라 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 메모리 시스템.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제3항에 있어서,
상기 컨트롤러는,
상기 선택된 노말슈퍼블록에 소스블록만 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제2슈퍼블록으로 구분하고,
상기 선택된 노말슈퍼블록에 소스블록과 일반블록이 섞여서 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 메모리 시스템.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는,
상기 다수의 메모리 블록 각각의 리드 카운트에 따라 소스블록과 일반블록을 확인하며, 확인결과에 따라 상기 다수의 노말슈퍼블록 중 상기 제1슈퍼블록을 구분하는 메모리 시스템.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제5항에 있어서,
상기 컨트롤러는,
상기 확인결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록만 포함하는 슈퍼블록을 상기 제2슈퍼블록으로 구분하고,
상기 확인결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록과 일반블록을 섞어서 포함하는 슈퍼블록을 상기 제1슈퍼블록으로 구분하는 메모리 시스템.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는,
일정시간동안 상기 제1슈퍼블록이 한 개만 존재하는 것으로 확인되는 경우, 1개의 상기 제1슈퍼블록의 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 메모리 시스템.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는,
일정시간동안 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아도 상기 특정조건에 부합하지 못하는 경우, 적어도 두 개 이상의 상기 제1슈퍼블록 각각에 저장된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 각각 이동시키는 메모리 시스템.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컨트롤러는, 상기 비휘발성 메모리 장치와 다수의 채널을 통해 연결되며,
상기 특정조건은, 적어도 두 개 이상의 메모리 블록에서 상기 다수의 채널을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함하는 메모리 시스템.
다수의 메모리 블록을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
상기 다수의 메모리 블록을 특정조건에 따라 적어도 두 개 이상씩 모아서 다수의 노말슈퍼블록으로 그룹화하는 제1그룹화단계;
상기 다수의 노말슈퍼블록 중 리드 카운트가 기준값 이상인 소스블록과 미만인 일반블록이 섞여서 그룹화된 제1슈퍼블록을 구분하는 제1구분단계;
적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아서 상기 특정조건에 따라 제2슈퍼블록으로 다시 그룹화하는 제1재그룹화단계; 및
상기 제2슈퍼블록의 유효(valid)데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 단계를 포함하는 메모리 시스템의 동작방법.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 일반블록을 모아서 상기 특정조건에 따라 적어도 하나 이상의 노말슈퍼블록으로 다시 그룹화하는 제2재그룹화단계를 더 포함하는 메모리 시스템의 동작방법.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 제1구분단계는,
상기 다수의 노말슈퍼블록 각각에 포함된 메모리 블록의 리드 카운트를 슈퍼블록 단위로 합산한 다수의 합산값을 확인하고, 상기 다수의 확산값 중 특정값 이상인 합산값에 대응하는 노말슈퍼블록을 선택하는 선택단계; 및
상기 선택단계에서 선택된 노말슈퍼블록에 포함된 메모리 블록의 종류에 따라 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 제2구분단계를 포함하는 메모리 시스템의 동작방법.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제2구분단계는,
상기 선택된 노말슈퍼블록에 소스블록만 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제2슈퍼블록으로 구분하는 단계; 및
상기 선택된 노말슈퍼블록에 소스블록과 일반블록이 섞여서 포함된 경우, 상기 선택된 노말슈퍼블록을 상기 제1슈퍼블록으로 구분하는 단계를 포함하는 메모리 시스템의 동작방법.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 제1구분단계는,
상기 다수의 메모리 블록 각각의 리드 카운트에 따라 소스블록과 일반블록을 확인하는 확인단계; 및
상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 상기 제1슈퍼블록을 구분하는 제3구분단계를 포함하는 메모리 시스템의 동작방법.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제14항에 있어서,
상기 제3구분단계는,
상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록만 포함하는 슈퍼블록을 상기 제2슈퍼블록으로 구분하는 단계; 및
상기 확인단계의 결과에 따라 상기 다수의 노말슈퍼블록 중 소스블록과 일반블록을 섞어서 포함하는 슈퍼블록을 상기 제1슈퍼블록으로 구분하는 단계를 포함하는 메모리 시스템의 동작방법.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 제1구분단계 이후, 일정시간동안 상기 제1슈퍼블록이 한 개만 존재하는 것으로 확인되어 상기 제1재그룹화단계를 수행할 수 없는 경우, 1개의 상기 제1슈퍼블록의 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 이동시키는 단계를 더 포함하는 메모리 시스템의 동작방법.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 제1구분단계 이후, 일정시간동안 적어도 두 개 이상의 상기 제1슈퍼블록에 포함된 적어도 두 개 이상의 소스블록을 모아도 상기 특정조건에 부합하지 못하여 상기 제1재그룹화단계를 수행할 수 없는 경우, 적어도 두 개 이상의 상기 제1슈퍼블록 각각에 저장된 유효데이터를 적어도 하나 이상의 노말슈퍼블록으로 각각 이동시키는 단계를 더 포함하는 메모리 시스템의 동작방법.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 비휘발성 메모리 장치에는 다수의 채널이 연결되며,
상기 특정조건은, 적어도 두 개 이상의 메모리 블록에서 상기 다수의 채널을 통해 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있는지 여부를 포함하는 메모리 시스템의 동작방법.