KR20200087486A - 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치 - Google Patents

메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR20200087486A
KR20200087486A KR1020190003823A KR20190003823A KR20200087486A KR 20200087486 A KR20200087486 A KR 20200087486A KR 1020190003823 A KR1020190003823 A KR 1020190003823A KR 20190003823 A KR20190003823 A KR 20190003823A KR 20200087486 A KR20200087486 A KR 20200087486A
Authority
KR
South Korea
Prior art keywords
data
error
memory
unit
memory system
Prior art date
Application number
KR1020190003823A
Other languages
English (en)
Inventor
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190003823A priority Critical patent/KR20200087486A/ko
Priority to US16/582,592 priority patent/US11487634B2/en
Priority to CN201910987466.8A priority patent/CN111435321B/zh
Publication of KR20200087486A publication Critical patent/KR20200087486A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Abstract

본 기술은 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리, 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 컬럼 데이터 판단부, 및 휘발성 메모리에 저장된 데이터의 특성, 데이터의 상태 및 컬럼 데이터 판단부의 판단 결과에 대응하여, 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는 오류 정정부를 포함하는 메모리 시스템을 제어하는 장치를 제공할 수 있다.

Description

메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치{APPARATUS AND METHOD FOR HANDLING ERROR IN VOLATILE MEMORY OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 시스템의 컨트롤러의 동작을 지원하는 휘발성 메모리 내 오류를 처리하는 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
또한, 본 발명은 메모리 시스템 내 컨트롤러의 동작을 지원하기 위해 고속으로 동작하는 휘발성 메모리 내 오류를 식별하고 식별된 오류를 처리하여 컨트롤러의 동작의 신뢰성을 높일 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명은 고집적 회로 내 포함된 작은 저장 용량의 휘발성 메모리 내 오류를 식별하는 회로와 로직을 단순하게 구성하여 고집적 회로의 동작 속도가 낮아지는 것을 피하면서 회로의 집적도를 유지할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명은 고 집적 프로세서 내 배치되는 캐시 메모리 내 단위 셀의 오류가 물리적 손상에 의한 것으로 판단되는 경우 해당 단위 셀을 대체할 수 있도록 함으로써 프로세서의 생산 수율(yield)을 높일 수 있는 방법 및 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템을 제어하는 장치는 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리; 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 컬럼 데이터 판단부; 및 상기 휘발성 메모리에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는 오류 정정부를 포함할 수 있다.
또한, 상기 휘발성 메모리는 상기 단위셀이 복수의 트랜지스터로 구성되는 에스램(Static RAM, SRAM)을 포함할 수 있다.
또한, 상기 컬럼 데이터 판단부는 상기 휘발성 메모리에 상기 비트 라인에 연결되는 버퍼 혹은 데이터 증폭기와 병렬 연결되어 상기 비트 라인을 통해 순차적으로 전달되는 데이터를 비교하는 비교기를 포함할 수 있다.
또한, 상기 컬럼 데이터 판단부는 상기 비트 라인을 통해 전달되는 데이터를 저장하는 래치; 및 상기 래치와 상기 비교기를 연결하는 스위치를 더 포함할 수 있다.
또한, 상기 오류 정정부는 상기 데이터의 특성에 대응하여, 상기 휘발성 메모리 내 상기 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 상기 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분할 수 있다.
또한, 상기 오류 정정부는 상기 비사용 영역에서 상기 컬럼 데이터 판단부가 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일하지 않은 경우 상기 오류가 존재한고 판단할 수 있다.
또한, 상기 오류 정정부는 상기 오류가 상기 비사용 영역에 위치하는 경우, 상기 오류를 상기 비사용 영역에 포함된 다른 단위셀에 저장된 값과 동일하게 정정하고, 상기 오류가 상기 사용 영역에 위치하는 경우, 상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정할 수 있다.
또한, 상기 오류 정정부는 상기 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 상기 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단하고, 상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정할 수 있다.
또한, 상기 오류 정정부는 상기 제1상태의 경우 상기 데이터를 다시 로딩(re-loading)하여 상기 오류를 복구하고, 상기 제2 상태의 경우 상기 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도할 수 있다.
또한, 메모리 시스템을 제어하는 장치는 상기 오류 정정부가 상기 데이터에 오류가 포함되었다고 판단하면, 상기 오류에 대응하는 단위셀의 위치를 추적하는 오류 위치 확인부를 더 포함할 수 있다.
또한, 상기 오류 위치 확인부는 상기 오류에 대응하는 단위셀의 위치를 추적하기 위해, 상기 컬럼 데이터 판단부에 전달되는 상기 열 주소에 대응하는 단위셀의 범위를 조정할 수 있다.
또한, 메모리 시스템을 제어하는 장치는 상기 오류 위치 확인부가 추적한 상기 오류에 대응하는 단위셀의 위치를 저장하고, 동일한 위치에서 반복적으로 오류가 발생하는 지를 모니터링하여 해당 단위셀의 물리적 결함여부를 판단한 후, 상기 물리적 결함여부에 대응하여 리던던시 영역을 이용하여 대체하는 메모리 교정부를 더 포함할 수 있다.
본 발명의 다른 실시에에 따른 메모리 시스템은 복수의 블록을 포함하는 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치에 유저 데이터를 쓰거나 상기 비휘발성 메모리 장치에 저장된 유저 데이터를 읽는 동작을 위해 메타 데이터 및 상기 유저 데이터 중 적어도 하나를 저장하기 위한 휘발성 메모리를 포함하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 휘발성 메모리에 저장된 데이터의 특성 및 상기 데이터의 상태에 대응하여 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구할 수 있다.
또한, 상기 휘발성 메모리는 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함할 수 있다.
또한, 상기 컨트롤러는 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 컬럼 데이터 판단부; 및 상기 휘발성 메모리에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는 오류 정정부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 제어 방법은 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리 내 오류 점검 영역을 설정하는 단계; 상기 오류 점검 영역 내 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 단계; 및 상기 오류 점검 영역에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정한 후 상기 오류를 복구하는 단계를 포함할 수 있다.
또한, 메모리 시스템 제어 방법은 상기 데이터의 특성에 대응하여, 상기 오류 점검 영역 내 상기 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 상기 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분하는 단계를 더 포함할 수 있다.
또한, 상기 비사용 영역 내 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일한 경우, 상기 오류가 없다고 판단할 수 있다.
또한, 상기 오류를 복구하는 단계는 상기 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 상기 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단하는 단계; 및 상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정하는 단계를 포함할 수 있다.
또한, 상기 제1상태의 경우 상기 데이터를 다시 로딩(re-loading)하여 상기 오류를 복구하고, 상기 제2 상태의 경우 상기 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들에 따른, 메모리 시스템, 데이터 처리 시스템, 그것의 동작 방법 및 동작을 확인하는 방법은 컨트롤러의 동작을 지원하는 휘발성 메모리에서의 오류를 탐색하고 선택적으로 복구함으로써 메모리 시스템의 동작 신뢰성을 높일 수 있는 장점이 있다.
또한, 본 발명의 실시예 들은 작은 저장 용량을 가지지만 고속으로 동작하는 캐시 메모리와 같은 휘발성 메모리 내 단위 셀에서 발생하는 오류를 탐색하여 복구 혹은 대체할 수 있는 방법과 장치를 제공함으로써, 메모리 시스템의 생산성을 높일 수 있어 메모리 시스템의 상품 경쟁력을 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 다른 실시 예에 따른 메모리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4는 컨트롤러 내 메모리를 설명한다.
도 5는 에스램(SRAM)을 설명한다.
도 6은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 7a 내지 도 7b는 본 발명의 실시예에 따른 컬럼 데이터 판단부 및 오류 정정부의 동작을 설명한다.
도 8은 본 발명의 일 실시예에 따른 컬럼 데이터 판단부를 설명한다.
도 9는 본 발명의 일 실시예에 따른 오류 정정부의 동작의 예를 설명한다.
도 10은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 과정을 설명하는 흐름도이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다. 예를 들어, 메모리 시스템(110)은 컴퓨팅 장치 또는 모바일 장치 등에 탑재된 후 호스트(102)와 연동하여 데이터를 송수신할 수 있다.
도 1을 참조하면, 메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150)를 포함한다. 컨트롤러(130)는 호스트(102)로부터 요구받은 데이터를 메모리 장치(150)에서 출력하거나, 호스트(102)로부터 전달된 데이터를 메모리 장치(150)에 저장한다. 메모리 장치(150)는 데이터를 저장할 수 있는 복수의 셀을 포함하는 블록을 복수개 포함할 수 있다. 여기서, 메모리 장치(150)의 내부 구성은 메모리 장치(150)의 특성, 메모리 시스템(110)이 사용되는 목적, 혹은 호스트(102)에서 요구하는 메모리 시스템(110)의 사양 등에 따라 설계 변경될 수 있다.
컨트롤러(130)는 적어도 하나의 프로세서(34), 적어도 하나의 메모리(114) 및 적어도 하나의 인터페이스(36)를 포함할 수 있다. 프로세서(34)는 컨트롤러(130) 내부의 명령어 연산 등을 위한 것으로, 컴퓨팅 장치에서 사용되는 CPU와 유사한 역할을 수행할 수 있다. 인터페이스(36)는 호스트 인터페이스와 메모리 인터페이스를 포함할 수 있다. 호스트 인터페이스는 메모리 시스템(110)과 호스트(102) 사이의 데이터 통신을 위한 것이며, 컨트롤러 인터페이스는 메모리 장치(150)와 컨트롤러(130) 사이의 데이터 통신을 위한 것이다. 메모리(114)는 프로세서(34) 및 인터페이스(36)의 동작 중 요구되는 데이터 및 동작 상태 등을 임시로 저장하거나, 메모리 장치(150)와 호스트(102) 사이에서 전달되는 입출력 데이터 등을 임시로 저장할 수 있다. 전술한 컨트롤러(130)의 내부 구성은 컨트롤러가 처리하는 동작, 업무 등에 따른 기능적 구분일 수 있다.
메모리(114)는 휘발성 메모리일 수 있다. 예를 들어, 메모리(114)는 에스램(Static RAM, SRAM) 혹은 디램(Dynamic RAM, DRAM)을 포함할 수 있다. 메모리(114)는 프로세서934) 및 인터페이스(36)의 동작에서 전달되는 데이터 혹은 참조되는 정보 등을 저장할 수 있다.
컨트롤러(130)의 동작을 안정적으로 지원하기 위해 메모리(114)는 결함이 없는 상태이거나 결함이 있더라도 결함이 없는 대체 영역으로 치환되어 사용될 수 있다. 하지만, 메모리 시스템(110)이 동작 중에 마모, 전자기장 등의 이유로 메모리(114)에 일시적 혹은 영구적인 장애가 발생할 수 있다. 예를 들어, 메모리 시스템(110)의 동작 중에 에스램(SRAM) 구조의 메모리(114)의 경우에 발생하는 비트 플립(bit-flip) 오류가 있다. 트랜지스터의 스위칭을 통해 고속으로 동작하는 에스램(SRAM)의 경우, 전자기장에 의해 트랜지스터의 동작이 원할 하지 않을 수 있으며 이로 인하여 단위셀에 저장된 데이터가 바뀌는('0'에서 '1'로 혹은 그 반대로) 비트 플립(bit-flip)이 발생할 수 있다.
컨트롤러(130)에 포함되는 오류 확인부(38)는 메모리(114)에서 발생할 수 있는 오류를 탐색하고, 오류를 어떠한 방법으로 복구할 것인지를 결정할 수 있다. 실시예에 따라, 오류 확인부(38)는 메모리(114)에 저장된 데이터의 특성에 대응하여, 데이터에 오류가 포함되는 지를 결정할 수 있다. 또한, 메모리(114)에 저장된 데이터의 상태에 대응하여, 오류 확인부(38)는 메모리(144)에서 발생한 오류를 어떠한 방식으로 복구할 것인지를 결정할 수 있다. 실시예에 따라, 오류 확인부(38)가 선택할 수 있는 복구 방식으로는 데이터를 다시 로딩(re-loading)하거나, 데이터를 직접 정정(correction)하거나, 데이터를 버리는(discard) 방법 등이 포함될 수 있다.
실시예에 따라, 컨트롤러(130)의 물리적인 구성은 적어도 하나의 프로세서, 적어도 하나의 메모리, 적어도 하나의 입출력 포트, 및 구성 요소간 전기적 연결을 위한 배선 등으로 구성될 수 있다.
컨트롤러(130)와 메모리 장치(150)는 메타데이터와 유저데이터를 서로 주고받을 수 있다. 여기서, 유저데이터는 호스트(102)를 통하여 사용자가 저장하고자 하는 데이터를 포함하고, 메타데이터는 유저데이터를 메모리 장치(150)에 저장하기 위해 필요한 시스템 정보(예를 들면, 맵 데이터 등)를 포함할 수 있다. 유저데이터와 메타데이터는 데이터가 가지는 성질이 서로 달라 컨트롤러(130)에서 서로 다른 방식으로 처리되거나 관리될 수 있다.
메모리 장치(150)에 저장 용량이 커지면서, 메모리 장치(150)에 포함된 복수의 다이, 복수의 블록, 또는 복수의 페이지에서의 읽기, 프로그램, 삭제 등의 동작을 위한 시스템 정보, 맵 정보, 동작 상태 정보 등을 컨트롤러(130)가 모두 저장하기 어려워지고 있다. 따라서, 유저데이터 뿐만 아니라 읽기, 프로그램, 삭제 등의 동작을 위한 시스템 정보, 맵 정보, 동작 상태 정보 등이 메모리 장치(150)에 저장될 수 있으며, 컨트롤러(30)는 복수의 다이, 복수의 블록, 또는 복수의 페이지에서의 읽기, 프로그램, 삭제 등의 동작을 위해 필요한 정보를 메모리 장치(150)로부터 로딩(loading)한 후, 해당 동작이 종료되면 갱신된 정보를 메모리 장치(150)에 다시 저장할 수 있다.
도시되지 않았지만, 메모리 장치(150)에 데이터를 저장할 수 있는 셀의 수가 증가하면서, 메모리 장치(150)는 복수의 채널과 복수의 웨이를 통해 연결되는 복수의 다이를 포함할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 내부 구성에 따른 접속정보를 데이터와 함께 전달하거나 전달받을 수 있다. 예를 들어, 메모리 장치(150) 내 복수의 다이가 포함된 경우, 컨트롤러(130)와 메모리 장치(150)는 n개의 채널(channel) 및 m개의 웨이(way)를 통해 데이터를 주고받을 수 있다. 하지만, 컨트롤러(130)가 메모리 장치(150)에 데이터를 읽거나 쓰기 위해서는 메모리 장치(150)의 내부 구조에 따라 추가되는 제어변수 또는 제어신호가 더 필요할 수 있다.
호스트(102)와 메모리 시스템(110)은 기 설정된 방식의 프로토콜, 시스템 통신, 혹은 인터페이스에서의 설정에 따라 명령, 주소, 데이터 등을 주고받을 수 있다. 따라서, 호스트(10)는 메모리 시스템(110) 내부의 구체적인 구조를 인식하고 있을 필요가 없을 수 있다. 호스트(102)가 메모리 시스템(110)에 특정한 데이터를 저장하거나 메모리 시스템(110)에 저장된 데이터를 읽고자 하는 경우, 호스트(102)는 메모리 시스템(110)에 논리 블록 주소(Logical Block Address, LBA)를 전달한다. 여기서, 논리 블록 주소(LBA)는 논리 블록 주소 지정(Logical block addressing) 방법에 따른 것으로, 컴퓨팅 장치와 연동하는 저장 장치에 기록되는 데이터 블록의 위치를 지정하는데 쓰이는 형식일 수 있다. 종래의 하드 디스크의 경우, 하드 디스크에 포함된 물리적 구조인 실린더, 헤드, 섹터(Cylinder-Head-Sector, CHS)를 가리키는 주소 지정 방식을 사용했었다. 다만, 하드 디스크의 물리적 구조에 대응하는 주소 체계는 하드 디스크의 저장 용량이 커지면서 한계에 이르렀다. 이러한 대용량의 저장 장치에서는 하드 디스크의 물리적 구조에 대응하지 않고, 섹터를 일렬로 논리적인 순서로 나열하여 섹터의 번호를 부여하는 (예, 0부터 순서대로) 방식으로 주소를 지정할 수 있다. 호스트(102)가 논리 블록 주소(LBA)만으로 데이터를 전달하거나 가리키는 대신, 메모리 시스템(110)에 포함된 컨트롤러(130)가 실제 데이터가 저장되는 메모리 장치(150) 내 주소인 물리적 주소와 호스트(102)가 사용하는 논리 블록 주소(LBA)를 매칭시켜 관리할 필요가 있다. 이러한 정보들은 메타 데이터에 포함될 수 있으며, 호스트(102)를 통해 저장되거나 읽어지는 유저 데이터와는 구분될 수 있다.
메모리 장치(150)에 저장될 수 있는 데이터의 양이 커지면서, 메타 데이터의 효율적인 관리가 요구될 수 있다. 또한, 메모리 장치(150)에 포함된 복수의 블록의 크기가 커질수록 저장할 수 있는 데이터의 양은 증가하지만, 메타 데이터의 양도 증가한다. 이로 인하여, 메모리 장치(150) 내 저장된 데이터를 유지, 관리하는 데 소요되는 자원(예, 시간 등)이 증가하고 있어, 메모리 시스템(110)의 동작 효율성, 안정성 또는 신뢰성을 높이기 위한 장치와 방법이 요구될 수 있다.
실시예에 따라, 메모리 시스템(110)은 데이터를 저장할 수 있는 블록을 복수 개 포함하는 메모리 장치(150)를 포함할 수 있다. 또한, 메모리 시스템(110)은 각각의 블록을 복수의 단위 블록으로 구분하고, 블록의 유효 페이지 수와 각 단위 블록의 맵데이터의 수를 비교하여, 비교 결과에 따라 블록 내에 데이터를 기록한 순서의 역방향으로 맵데이터의 중복 여부를 확인하고, 중복된 맵데이터 중 오래된 것을 삭제하는 컨트롤러(130)를 포함할 수 있다. 이때, 컨트롤러(130)가 맵데이터를 조정하기 위해 비교, 확인 및 삭제하는 과정은 블록의 데이터를 삭제하는 동작(erase operation) 없이 블록에 데이터를 더 이상 데이터를 기록할 수 없는 상태(예, close)가 되면 수행될 수 있다.
호스트(102)로부터 전달된 명령어에 대응하여 동일한 논리 블록 주소에 대해 반복적인 프로그램 동작이 요구되는 경우, 컨트롤러(130)는 유효 페이지 수와 맵데이터의 수를 비교할 수 있다. 실시예에 따라, 메모리 장치(150) 내 블록은 데이터가 첫 페이지부터 마지막 페이지까지 순차적으로 저장될 수 있다. 블록은 삭제 동작(erase operation)이 수행되는 단위이며, 단위 블록은 블록 내 적어도 2개 이상이 포함되고 맵데이터의 배정되는 최소 단위일 수 있다. 여기서, 맵데이터는 단위 블록 단위로 배정된 물리적 어드레스에 논리적 어드레스를 매칭시킨 정보(Physical to Logical, P2L)일 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 설명한다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
실시예에 따라, 도 1에서 설명한 컨트롤러(1004)가 수행하는 제1 소거동작 및 제2 소거동작 등은 도 2에서 설명한 컨트롤러(130) 내 적어도 하나의 프로세서(134) 및 메모리 인터페이스 유닛(142)를 통해 구현될 수 있다. 또한, 도 1에서 설명한 컨트롤러(1004)가 수행하는 제1 소거동작 및 제2 소거동작 등을 제어하기 위해 필요한 정보를 저장하기 위해 도 2에서 설명한 메모리(144)를 사용할 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 후술할 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들의 전송, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행, 및 커맨드 동작들에 대한 수행 결과들의 전송을, 처리함에 대해서는, 이하 도 4 내지 도 5에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
실시예에 따라, 도 3에서 설명하는 플래시 변환 계층(FTL) 유닛(40)은 도 1에서 설명한 컨트롤러(1004)가 수행하는 제1 소거동작 및 제2 소거동작을 수행할 수 있다. 구체적으로, 호스트 요구 관리자(HRM, 46) 및 블록 관리자(48) 등을 통해 제1 소거동작 및 제2 소거동작의 수행 시점을 결정하고, 제1 소거동작 및 제2 소거동작의 수행 대상을 결정할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
도 4는 컨트롤러 내 메모리를 설명한다. 도 4에서 설명하는 메모리(114)는 도 1 내지 도 3에서 설명한 컨트롤러(130) 내 메모리(144)의 예일 수 있다.
도 4를 참조하면, 메모리(114)는 복수의 단위셀(364)을 포함할 수 있다. 복수의 단위셀(364)은 복수의 워드 라인(WL0 ~ WLx)에 대응하는 복수의 행(row) 주소와 복수의 비트 라인(BL0 ~ BLx)에 대응하는 복수의 열(column) 주소로 지정될 수 있다(addressable). 메모리(114)에 포함된 복수의 단위셀(364)에 저장된 데이터는 복수의 워드 라인(WL0 ~ WLx)과 복수의 비트 라인(BL0 ~ BLx)을 통해 액세스할 수 있다(accessible). 이를 개념적으로 설명하면 도 4에서와 같이 행렬(matrix)의 형태로 도시할 수 있다. 하지만, 도 4의 행렬의 형태는 개념적인 것일 뿐 고집적 소자들을 포함하는 메모리(114) 내 복수의 단위셀(364)은 평면 혹은 입체의 형상을 가질 수 있으며, 그 물리적인 형상도 다양하게 변형될 수 있다.
복수의 워드 라인(WL0 ~ WLx)은 행 디코더(Row Decoder)에 의해 선택적으로 인에이블 될 수 있다. 행 디코더(Row Decoder)는 컨트롤러(130)의 동작 중에 발생하거나 요구되는 데이터에 대응하는 워드 라인에 전압을 공급할 수 있다.
실시예에 따라, 복수의 단위셀(364)은 서로 다른 구조로 구성될 수 있다. 예를 들어, 단위셀(364)은 복수의 트랜지스터와 인버터 래치로 구성되는 에스램 셀(364a)을 포함할 수 있다. 구체적으로, 에스램 셀(364a)은 한 쌍의 비트 라인(BLn, /BLn) 사이에 하나의 워드 라인(WLm)을 통해 온/오프(On/Off)되는 스위칭 역할의 복수의 트랜지스터와 복수의 트랜지스터 사이에 루프(loop)를 형성하는 인버터 래치를 포함할 수 있다.
다른 예로서, 단위셀(364)은 하나의 트랜지스터와 하나의 캐패시터를 포함하는 디램 셀(364b)을 포함할 수 있다. 구체적으로, 디램 셀(364b)은 하나의 워드 라인(WLm)을 통해 온/오프(On/Off)되는 스위칭 역할의 트랜지스터와 데이터에 대응하는 전하량을 저장할 수 있는 캐패시터를 포함할 수 있다. 워드 라인(WLm)에 인가되는 전압에 의해 트랜지스터가 온(On)되면, 캐패시터에 저장된 전하는 비트 라인(BLn)으로 흘러갈 수 있다.
도 5는 에스램(SRAM)을 설명한다. 도 5에서 설명하는 에스램(Static RAM, SRAM)의 구성은 도 1 내지 도 4에서 설명하는 메모리(114)의 일부일 수 있다.
도 5를 참조하면, 단위셀(364)은 프리차지부(362), 쓰기 드라이버(366) 및 읽기 드라이버(368)와 한 쌍의 비트 라인(BLn, /BLn)을 통해 연결될 수 있다. 한 쌍의 비트 라인(BLn, /BLn)에는 복수의 단위셀이 연결될 수 있으나, 설명의 편의를 위해 하나의 단위셀(364)만을 도시한다.
프리차지부(362)는 프리차지 신호(PCn)에 의해 온/오프(On/Off)되는 스위칭 역할의 복수의 트랜지스터를 포함할 수 있다. 프리차지부(362) 내 복수의 트랜지스터는 각각의 비트 라인(BLn, /BLn)에 연결될 수 있다.
실시예에 따라, 쓰기 드라이버(366)는 쓰기 가능 신호(EW, /EW)에 의해 온/오프(On/Off)되는 스위칭 역할의 복수의 트랜지스터 및 데이터를 전달하는 적어도 하나의 인버터를 포함할 수 있다. 도 5에서는 사용자가 입력하고자 하는 데이터의 반대값(/Dn)이 쓰기 드라이버(366)에 입력되는 예를 설명하고 있다. 쓰기 드라이버(366)에 포함된 인버터의 수에 따라 데이터 혹은 데이터의 반대값이 전달되도록 설계될 수 있다.
단위셀(364)에 저장된 데이터는 워드 라인(WLm)에 의해 온(On)되는 스위칭 역할의 복수의 트랜지스터를 통해 한 쌍의 비트 라인(BLn, /BLn)에 전달될 수 있다. 단위셀(364)에 저장된 데이터는 서로 반대되는 두 값이 비트 라인(BLn, /BLn) 각각에 전달된 후, 읽기 드라이버(368)에 의해 비트 라인(BLn, /BLn)에 인가된 값의 차이를 바탕으로 데이터(Dn)를 출력할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 6을 참조하면, 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 실시에에 따라, 메모리 장치(150)에는 유저 데이터를 저장하기 위한 유저 데이터 블록(40_1)과 메타 데이터를 저장하기 위한 메타 데이터 블록(40_2)이 포함될 수 있다. 메모리 장치(150)에 저장된 유저 데이터 혹은 메타 데이터는 컨트롤러(130) 내 메모리(144)에 로딩(loading)될 수 있으며, 컨트롤러(130)에 의해 메모리 장치(150)에 저장될 수 있다. 도 6에서는 컨트롤러(130) 내 메모리(144)에서 발생하는 오류를 탐지하고, 오류를 복구할 수 있는 장치를 중심으로 설명한다.
컨트롤러(130) 내 메모리(144)는 셀 어레이(cell array), 행 디코더(row decoder) 및 열 버퍼(column buffer)를 포함할 수 있다. 셀 어레이는 복수의 단위셀을 포함한다. 행 디코더는 복수의 단위셀을 중 일부를 선택하기 위해 워드 라인에 전압을 공급하는 역할을 할 수 있다. 열 버퍼는 선택된 단위셀에서 비트 라인을 통해 전달되는 데이터를 임시 저장하는 역할을 할 수 있다.
메모리(144) 내 저장된 데이터에 오류가 있는 지를 판단하기 위해, 컬럼 데이터 판단부(236)는 셀 어레이에서 열 단위로 데이터를 출력하여 배타적 논리합(XOR)을 수행할 수 있다. 예를 들어, 메모리(144) 내 전체 혹은 일부의 영역에 저장된 데이터를 확인하기 위해, 전체 혹은 일부의 영역에 대응하는 워드 라인을 순차적으로 인에이블 시킬 수 있다. 워드 라인이 순차적으로 인에이블 되면서, 인에이블된 워드 라인에 연결된 복수의 단위셀이 각각의 비트 라인에 데이터를 전달한다. 비트 라인을 통해 전달된 데이터는 컬럼 데이터 판단부(236)에 전달되고, 컬럼 데이터 판단부(236)는 데이터들에 대해 배타적 논리합(XOR)을 수행하여 데이터들이 동일한 값인지 다른 값인지를 판단할 수 있다.
컬럼 데이터 판단부(236)가 열 단위로 출력된 데이터들이 동일한 값인지 다른 값인지를 판단한 결과를 바탕으로, 오류 정정부(234)는 해당 열에서 출력된 데이터에 오류가 있는지를 결정할 수 있다. 실시예에 따라, 오류 정정부(234)는 메모리(144)에 저장된 데이터의 특성에 대응하여, 메모리(144) 내 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분할 수 있다.
예를 들면, 메모리(144) 내 셀 어레이는 64개의 비트라인 혹은 비트라인 쌍과 연결된 복수의 단위셀을 포함할 수 있다. 하나의 워드 라인이 인에이블되면, 64개의 비트라인 혹은 비트라인 쌍과 연결된 복수의 단위셀은 데이터를 출력할 수 있고, 이는 64비트(bit)의 데이터로 이해될 수 있다. 셀 어레이에 저장된 데이터가 64비트의 유저 데이터인 경우, 64비트 모두 사용 영역일 수 있다. 하지만, 64비트 중에서 8비트, 16비트 혹은 32비트만을 사용하는 정보인 경우에는 64비트 모두가 아닌 일부의 비트만 사용하고, 나머지 비트는 사용하지 않게 된다. 사용하는 비트에 대응하는 단위셀에는 '0' 또는 '1'의 서로 다른 데이터가 저장될 수 있으나, 사용되지 않는 비트에 대응하는 단위셀에는 '0' 또는 '1'의 모두 동일한 데이터가 저장된다. 따라서, 사용 영역에서는 컬럼 단위로 연결된 복수의 단위셀로부터 출력되는 데이터에 배타적 논리합(XOR)을 수행하는 경우, 결과는 '0' 또는 '1'이 될 수 있다. 하지만, 비사용 영역에서는 컬럼 단위로 연결된 복수의 단위셀로부터 출력되는 데이터에 배타적 논리합(XOR)을 수행하는 경우, 결과는 '0'이어야 한다.
오류 정정부(234)는 비사용 영역에서 컬럼 데이터 판단부(236)가 동일한 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일한 경우 오류가 없다고 판단할 수 있다. 하지만, 오류 정정부(234)는 비사용 영역에서 컬럼 데이터 판단부(236)가 동일한 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일하지 않은 경우(즉, 하나라도 상이한 경우), 해당하는 열 주소에 대응하는 단위셀 중 적어도 하나에 오류가 존재한고 판단할 수 있다.
오류 정정부(234)는 오류가 비사용 영역에 위치하는 경우, 오류를 비사용 영역에 포함된 다른 단위셀에 저장된 값과 동일하게 정정할 수 있다. 예를 들어, 비사용 영역에 위치하는 단위셀에 '0'이 저장되어 있는 경우, 오류가 발견된 단위셀에는 '0'을 저장할 수 있다. 반대로, 비사용 영역에 위치하는 단위셀에 '1'이 저장되어 있는 경우, 오류가 발견된 단위셀에는 '1'을 저장할 수 있다. 단위셀에 물리적인 영구적 결함이 발생한 것이 아니라 일시적인 원인으로 인해 오류가 발생하는 경우, 도 5에서 설명한 쓰기 드라이버(366)를 통해 해당하는 비트 라인에 특정한 데이터를 인가하여 오류가 발생한 단위셀에 데이터를 저장하여 오류를 복구하면, 메모리 시스템(110)의 동작에 안정성과 신뢰성을 높일 수 있다.
한편, 메모리(144) 내 사용 영역의 경우, 오류 정정부(234)는 컬럼 단위로 배타적 논리합(XOR)을 수행하는 방법으로 오류를 발견할 수 없다. 오류 정정부(234)는 사용 영역에서의 오류는 데이터의 패리티(parity)를 이용하거나, ECC코드를 사용하는 알고리즘을 통해서 판단할 수 있다.
만약 오류가 사용 영역에 위치하는 경우, 오류 정정부(234)는 데이터의 상태에 대응하여 오류를 복구하는 방법을 결정할 수 있다. 비사용 영역의 경우 데이터를 새롭게 덮어쓰는 방법이 효율적일 수 있지만, 사용 영역의 경우 오류 정정부(234)가 데이터를 새롭게 덮어쓸 수 없을 수 있다.
메모리(144)에는 메모리 장치(150)로부터 로딩(loading)된 데이터 혹은 정보 등이 저장될 수 있다. 따라서, 오류 정정부(234)는 메모리(144)에 저장된 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단할 수 있다. 여기서, 제1 상태는 메모리(144)에 저장된 데이터 혹은 정보가 클린(clean) 상태에 대응하고, 제2 상태는 더티(dirty) 상태에 대응할 수 있다.
메모리(144)에 저장된 데이터가 제1상태인 경우, 오류 정정부(234)는 데이터를 메모리 장치(150)로부터 다시 로딩(re-loading)하여 오류를 복구할 수 있다. 오류 정정부(234)가 메모리(144)에 저장된 데이터가 메모리 장치(150)로부터 로딩(loading)된 후 갱신, 수정 혹은 변형 등이 발생하지 않았다면, 오류 정정부(234)는 오류를 복구하기 위해 메모리 장치(150)로부터 다시 로딩(re-loading)하는 방법을 선택할 수 있다.
메모리(144)에 저장된 데이터가 제2 상태의 경우, 오류 정정부(234)는 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도할 수 있다. 데이터가 이미 갱신, 수정 혹은 변형된 경우에는 메모리 장치(150)로부터 다시 로딩하는 경우 데이터에서 갱신, 수정 혹은 변형된 내용을 잃어버릴 수 있다. 실시예에 따라, 에러 자동 복구는 데이터의 패리티(parity)를 이용하거나, ECC코드를 사용하는 알고리즘을 통해 수행될 수 있다.
한편, 컨트롤러(130)는 오류 정정부(234) 데이터에 오류가 포함되었다고 판단하면, 오류에 대응하는 단위셀의 위치를 추적하는 오류 위치 확인부(232)를 더 포함할 수 있다. 오류 위치 확인부(232)는 오류에 대응하는 단위셀의 위치를 추적하기 위해, 컬럼 데이터 판단부(236)에 전달되는 열 주소에 대응하는 단위셀의 범위를 조정할 수 있다.
메모리(144) 내 셀 어레이 전체에 대해 열 단위(비트 라인 단위)로 배타적 논리합(XOR)을 수행한 후, 특정 열에서 오류가 발생되었다고 가정할 수 있다. 이 경우, 오류 정정부(234)는 어느 단위셀에서 출력된 데이터가 오류인지를 모를 수 있다. 예를 들어, 오류 위치 확인부(232)는 특정 열에서 오류가 발생되면, 메모리(144) 내 셀 어레이 전체가 아닌 절반(워드 라인의 절반만 순차적으로 인에이블 시킴)에 대해서만 오류 여부를 확인할 수 있다. 만약 오류가 발견되지 않으면, 다른 절반의 영역에 오류가 있다고 판단할 수 있다. 오류 위치 확인부(232)는 이러한 방식(즉, 오류가 발생한 위치를 점진적으로 줄여가는 방식)으로 특정 열에서 발생한 오류를 추적하여 오류에 대응하는 단위셀의 위치를 특정할 수 있다.
오류 위치 확인부(232)는 오류에 대응하는 단위셀의 위치를 메모리(144) 혹은 메모리 장치(150)에 저장할 수 있다. 오류에 대응하는 단위셀의 위치를 저장하는 것은 메모리(144)에서 오류가 반복하여 발생하고 오류가 발생한 위치가 동일한 경우, 메모리(1440 내 특정 위치의 단위셀에 일시적이 아닌 영구적인 결함을 의심할 수 있다.
오류 위치 확인부(232)는 추적한 오류에 대응하는 단위셀의 위치를 저장하고, 동일한 위치에서 반복적으로 오류가 발생하는 지를 모니터링하여 해당 단위셀의 물리적 결함여부를 판단한다. 오류 위치 확인부(232)가 특정 단위셀이 물리적 결함을 가진다고 판단하면, 메모리 교정부(238)는 물리적 결함여부에 대응하여 리던던시(redundancy) 영역을 이용하여 물리적 결함을 가진 단위셀을 대체할 수 있다. 메모리(144)에는 정상적인 동작에 사용되지 않는 여분의 영역인 리던던시 영역을 포함할 수 있다. 리던던시 영역은 행 단위 혹은 열 단위로 포함될 수 있으며, 특정 단위셀에 결함이 있다고 판단되면 해당 단위셀을 포함하는 행 또는 열을 리던던시 영역의 행 또는 열로 대체할 수 있다.
도 7a 내지 도 7b는 본 발명의 실시예에 따른 컬럼 데이터 판단부 및 오류 정정부의 동작을 설명한다. 구체적으로, 도 7a는 메모리(144)에 저장된 데이터에 오류가 없는 경우를 설명하고, 도 7b는 메모리(144)에 저장된 데이터에 오류가 있는 경우를 설명한다. 도 7a 및 도 7b에서 설명하는 데이터의 오류는 단위셀(364)로부터 출력되는 데이터를 기반으로 결정될 수 있다.
도 7a를 참조하면, 메모리(144)에 로딩(loading)된 데이터가 메모리(144)의 비트 중 일부를 사용하는 데이터임을 알 수 있다. 따라서, 메모리(144)는 사용 영역과 비사용 영역으로 구분될 수 있다.
메모리(144) 내 오류점검영역에서 비트 라인 혹은 열 단위로 데이터를 출력해서 배타적 논리합(XOR)을 수행한 결과(266)를 참조하면, 데이터에 오류가 있는 지가 확인될 수 있다. 비사용 영역은 모두 '0'이 기록되어 있어야 한다고 가정한다. 모두 '0'이 기록되어 있다면 배타적 논리합(XOR)을 수행한 결과(266)는 '0'이 된다. 이 경우, 메모리(144) 내 오류점검영역에서 비사용 영역에는 오류가 없다고 판단할 수 있다.
한편, 메모리(144) 내 사용 영역의 경우, 통상적으로 비트 라인 혹은 열 단위로 데이터를 출력해서 배타적 논리합(XOR)을 수행하면 '1'의 결과를 얻을 가능성이 매우 높다. 하지만, 도 7a에 도시된 바와 같이, 특정 비트 라인 혹은 열 단위로 출력된 데이터를 배타적 논리합(XOR)하면 '0'의 결과를 얻을 수도 있다. 하지만, 메모리(144) 내 사용 영역의 경우, '1'이 아닌 '0'의 결과가 도출될 가능성을 배제할 수 없기 때문에 해당 비트 라인 혹은 열에 대응하는 단위셀에 에러가 있다고 판단할 수 없다.
도 7b를 참조하면, 메모리(144)의 비사용 영역에 오류가 있는 경우를 메모리(144) 내 오류점검영역에서 비트 라인 혹은 열 단위로 데이터를 출력해서 배타적 논리합(XOR)을 수행한 결과(266)를 통해 알아낼 수 있다. 메모리(144)의 비사용 영역에서의 결과(266)는 '0'이어야 하지만, '1'의 결과가 얻어지면 해당 비트 라인 혹은 열에 대응하는 단위셀(364) 중 적어도 하나에서 오류가 있다고 판단할 수 있다.
메모리(144) 내 오류점검영역에서 비트 라인 혹은 열 단위로 데이터를 출력해서 배타적 논리합(XOR)을 수행한 결과(266)만으로, 오류가 발생한 단위셀을 특정할 수 없다. 하지만, 도 6에서 설명한 것과 같이, 오류 점검 영역의 범위를 변경하면서 배타적 논리합(XOR)을 수행한 결과(266)를 추적하면, 오류가 발생한 단위셀을 특정할 수도 있다.
실시예에 따라, 메모리(144) 내 오류점검영역에서 비트 라인 혹은 열 단위로 데이터를 출력해서 배타적 논리합(XOR)을 수행한 결과(266)를 출력하는 컬럼 데이터 판단부(236, 도 6 참조)는 소프트웨어, 논리 로직 또는 논리 회로로 구성될 수 있다. 하지만, 메모리 시스템(110, 도 6 참조)의 성능(performance)에 방해하지 않도록 하는 컬럼 데이터 판단부(236)는 다양하게 설계될 수 있다.
도 8은 본 발명의 일 실시예에 따른 컬럼 데이터 판단부를 설명한다. 도 8은 컬럼 데이터 판단부의 서로 다른 두 가지 실시예(236a, 236b)를 설명한다.
도 8을 참조하면, 컬럼 데이터 판단부(236)는 전달되는 데이터에 대한 배타적 논리합(XOR)을 수행하는 로직 혹은 회로로 구현될 수 있다. 예를 들어, 컬럼 데이터 판단부(236)는 메모리(144) 내 비트 라인에 연결되는 버퍼 혹은 데이터 증폭기와 병렬 연결되어 비트 라인을 통해 순차적으로 전달되는 데이터(Dn)를 비교하는 비교기(252)를 포함할 수 있다. 도 5를 참조하면, 단위셀(364)에 저장된 데이터가 순차적으로 읽기 드라이버(368)를 통해 컬럼 데이터 판단부(236)로 전달될 수 있다.
실시예에 따라, 컬럼 데이터 판단부(236)는 '0' 또는 '1'을 생성할 수 있는 기준값 생성부(256)를 더 포함할 수 있다. 예를 들어, 읽기 드라이버(368)를 통해 전달되는 최초의 데이터가 오류인지 아닌지를 판단하기 위해서는 기준값 생성부(256)가 필요할 수 있다. 메모리(144, 도 7 참조) 내 비사용 영역의 경우 '0'이 저장되어 있어야 하는 경우, 기준값 생성부(256)는 '0'을 출력할 수 있다. 비교기(252)는 메모리(144) 내 비사용 영역에서 첫번째로 전달되는 데이터와 기준값 생성부(256)에서 출력된 '0'과 비교할 수 있다. 비교기(252)의 비교 결과(Vn)를 통해 메모리(144) 내 비사용 영역에서 첫번째로 전달되는 데이터의 오류 여부를 판단할 수 있다.
읽기 드라이버(368)를 통해 전달되는 두 번째 이후의 데이터도 기준값 생성부(256)에서 출력되는 값과 비교하면 오류 여부를 판단할 수 있다. 읽기 드라이버(368)를 통해 전달되는 데이터를 곧바로 기준값 생성부(256)의 출력과 비교할 수 있고, 읽기 드라이버(368)를 통해 전달되는 데이터가 몇 번째에서 워드 라인이 인에이블 되었을 때 출력되었는 가를 구분할 수 있다면, 비교기(252)의 결과(Vn)가 변화되었을 때가 오류가 발생한 위치라고 특정할 수도 있다. 이러한 방식은 도 6에서 설명한 오류 위치 확인부(232)의 동작을 대신하여 수행될 수 있다.
실시예에 따라, 컬럼 데이터 판단부(236)는 비트 라인을 통해 전달되는 데이터를 저장하는 래치(254), 및 래치(254)와 비교기(252)를 연결하는 스위치(258)를 더 포함할 수 있다. 컬럼 데이터 판단부(236)에 전달된 데이터(Dn)는 래치(254)에 저장되고, 비교기(252)는 새로운 데이터(Dn)가 전달되면 래치(254)에 저장된 데이터와 동일한지 다른지를 판단할 수 있다. 즉, 비교기(252)는 직전 데이터(previous data)와 현재 데이터(current data)를 비교하여 동일한지 여부에 대한 결과(Vn)를 출력할 수 있다.
도 9는 본 발명의 일 실시예에 따른 오류 정정부의 동작의 예를 설명한다.
도 9를 참조하면, 오류 정정부는 메모리에 저장된 데이터의 특성, 데이터의 상태, 컬럼 데이터 판단부의 판단 결과에 대응하여 메모리에 저장된 데이터에 오류가 있는지를 결정하거나, 발견된 오류를 어떠한 방식으로 복구할 것인지를 결정할 수 있다.
도 1 내지 도 3 및 도 6을 참조하면, 컨트롤러(130) 내 메모리(144)에 저장될 수 있는 정보에는 메타 데이터 및 유저 데이터가 포함될 수 있다. 도시되지 않았지만, 컨트롤러(130) 내 메모리(144)는 컨트롤러(130)의 동작 중 생성될 수 있는 다양한 정보들이 임시로 저장될 수도 있다. 메타 데이터와 유저 데이터를 그 예로 설명하는 이유는 메타 데이터의 경우 메모리(144)의 일부만을 사용할 수 있으나, 유저 데이터의 경우 메모리(144)의 전부를 사용할 수 있기 때문이다. 메타 데이터 및 유저 데이터 외에도 메모리(144)에 저장될 수 있는 정보는 메모리(144)의 모든 비트를 사용하는 경우와 그렇지 않은 경우로 구분할 수 있다.
실시예에 따라, 메타 데이터와 같이 메모리(144)의 모든 비트를 사용하지 않는 경우에는 오류 정정부는 메모리(144)에 저장된 데이터를 비트 라인 단위 혹은 열 단위로 배타적 논리합(XOR)을 수행하여 오류가 포함되었는지를 확인할 수 있다. 하지만, 유저 데이터와 같이 메모리(144)의 모든 비트를 사용하는 경우에는 오류 정정부는 오류 여부를 신경 쓰지 않을 수도 있다.
예를 들어, 컬럼 데이터 판단부의 판단 결과에 따라, 오류 정정부는 메모리(144)의 비사용 영역에서는 오류를 인식할 수 있으나, 사용 영역에서는 오류를 인식하지 않을 수 있다.
또한, 메모리(144)에 저장된 데이터의 상태에 따라, 오류 정정부는 오류가 있음을 확인한 후 어떠한 방식으로 복구할 것인가를 결정할 수 있다. 예를 들어, 메모리(144)에 저장된 데이터가 더티(dirty)한 상태인 경우, 오류 정정부는 에러 자동 복구를 수행할 수 있다. 여기서, 에러 자동 복구는 데이터의 패리티(parity)를 이용하거나, ECC코드를 사용하는 알고리즘을 통해 수행될 수 있다. 반면 메모리(144)에 저장된 데이터가 클린(clean)한 경우에는 오류 복구를 위해 복잡할 수 있는 알고리즘을 수행하는 것보다 메모리 장치(150)로부터 동일한 데이터를 다시 로딩(re-loading)하여 데이터를 복구할 수 있다.
도 9에 도시된 바와 같이, 오류 정정부는 메모리(144)에서 일시적으로 발생할 수 있는 오류를 정정하거나 복구할 수 있다. 다만, 메모리(144)에서 일시적이 아닌 영구적 혹은 물리적 결함이 발생하는 경우에는 도 6에서 설명한 것과 같이 메모리 교정부(238)를 통해 결함이 있는 단위셀을 리던던시 영역에 위치하는 단위셀로 치환해줄 필요가 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 과정을 설명하는 흐름도이다.
도 10을 참조하면, 메모리 시스템 제어 방법은 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리 내 오류 점검 영역을 설정하는 단계(442), 오류 점검 영역 내 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 단계(444), 및 오류 점검 영역에 저장된 데이터의 특성, 데이터의 상태 및 컬럼 데이터 판단부의 판단 결과에 대응하여, 데이터에 오류가 포함되는 지를 결정한 후 오류를 복구하는 단계(446)를 포함할 수 있다.
한편, 도시되지 않았지만, 메모리 내 오류 여부를 확인하기 위해, 메모리 시스템 제어 방법은 데이터의 특성에 대응하여, 오류 점검 영역 내 상기 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분하는 단계를 더 포함할 수 있다. 사용 영역과 비사용 영역으로 구분한 후에는 비사용 영역에서 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일한 경우 해당하는 단위셀에는 오류가 없다고 판단할 수 있다.
구체적으로, 오류를 복구하는 단계(446)는 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 상기 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단하는 단계; 및 상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정하는 단계를 포함할 수 있다. 예를 들어, 제1상태의 경우, 메모리에 저장된 데이터를 메모리 장치로부터 다시 로딩(re-loading)하여 오류를 복구할 수 있다. 반면, 제2 상태의 경우, 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도할 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따라, 메모리 시스템 내 동작 중 발생할 수 있는 일시적 장애 혹은 오류를 확인하고 복구, 교정함으로써, 메모리 시스템의 동작 안정성과 신뢰성을 높일 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리;
    상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 컬럼 데이터 판단부; 및
    상기 휘발성 메모리에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는 오류 정정부
    를 포함하는 메모리 시스템을 제어하는 장치.
  2. 제1항에 있어서,
    상기 휘발성 메모리는
    상기 단위셀이 복수의 트랜지스터로 구성되는 에스램(Static RAM, SRAM)
    을 포함하는, 메모리 시스템을 제어하는 장치.
  3. 제1항에 있어서,
    상기 컬럼 데이터 판단부는
    상기 휘발성 메모리에 상기 비트 라인에 연결되는 버퍼 혹은 데이터 증폭기와 병렬 연결되어 상기 비트 라인을 통해 순차적으로 전달되는 데이터를 비교하는 비교기
    를 포함하는, 메모리 시스템을 제어하는 장치.
  4. 제3항에 있어서,
    상기 컬럼 데이터 판단부는
    상기 비트 라인을 통해 전달되는 데이터를 저장하는 래치; 및
    상기 래치와 상기 비교기를 연결하는 스위치
    를 더 포함하는, 메모리 시스템을 제어하는 장치.
  5. 제1항에 있어서,
    상기 오류 정정부는
    상기 데이터의 특성에 대응하여, 상기 휘발성 메모리 내 상기 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 상기 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분하는,
    메모리 시스템을 제어하는 장치.
  6. 제5항에 있어서,
    상기 오류 정정부는
    상기 비사용 영역에서 상기 컬럼 데이터 판단부가 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일하지 않은 경우 상기 오류가 존재한고 판단하는,
    메모리 시스템을 제어하는 장치.
  7. 제5항에 있어서,
    상기 오류 정정부는
    상기 오류가 상기 비사용 영역에 위치하는 경우, 상기 오류를 상기 비사용 영역에 포함된 다른 단위셀에 저장된 값과 동일하게 정정하고,
    상기 오류가 상기 사용 영역에 위치하는 경우, 상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정하는,
    메모리 시스템을 제어하는 장치.
  8. 제1항에 있어서,
    상기 오류 정정부는
    상기 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 상기 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단하고,
    상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정하는,
    메모리 시스템을 제어하는 장치.
  9. 제8항에 있어서,
    상기 오류 정정부는
    상기 제1상태의 경우 상기 데이터를 다시 로딩(re-loading)하여 상기 오류를 복구하고,
    상기 제2 상태의 경우 상기 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도하는,
    메모리 시스템을 제어하는 장치.
  10. 제1항에 있어서,
    상기 오류 정정부가 상기 데이터에 오류가 포함되었다고 판단하면, 상기 오류에 대응하는 단위셀의 위치를 추적하는 오류 위치 확인부
    를 더 포함하는, 메모리 시스템을 제어하는 장치.
  11. 제10항에 있어서,
    상기 오류 위치 확인부는
    상기 오류에 대응하는 단위셀의 위치를 추적하기 위해, 상기 컬럼 데이터 판단부에 전달되는 상기 열 주소에 대응하는 단위셀의 범위를 조정하는,
    메모리 시스템을 제어하는 장치.
  12. 제10항에 있어서,
    상기 오류 위치 확인부가 추적한 상기 오류에 대응하는 단위셀의 위치를 저장하고, 동일한 위치에서 반복적으로 오류가 발생하는 지를 모니터링하여 해당 단위셀의 물리적 결함여부를 판단한 후, 상기 물리적 결함여부에 대응하여 리던던시 영역을 이용하여 대체하는 메모리 교정부
    를 더 포함하는, 메모리 시스템을 제어하는 장치.
  13. 복수의 블록을 포함하는 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치에 유저 데이터를 쓰거나 상기 비휘발성 메모리 장치에 저장된 유저 데이터를 읽는 동작을 위해 메타 데이터 및 상기 유저 데이터 중 적어도 하나를 저장하기 위한 휘발성 메모리를 포함하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 휘발성 메모리에 저장된 데이터의 특성 및 상기 데이터의 상태에 대응하여 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는,
    메모리 시스템.
  14. 제13항에 있어서,
    상기 휘발성 메모리는 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는,
    메모리 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러는
    상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 컬럼 데이터 판단부; 및
    상기 휘발성 메모리에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정하고 상기 오류를 복구하는 오류 정정부
    를 포함하는, 메모리 시스템.
  16. 워드 라인에 대응하는 행(row) 주소와 비트 라인에 대응하는 열(column) 주소로 지정될 수 있는(addressable) 복수의 단위셀을 포함하는 휘발성 메모리 내 오류 점검 영역을 설정하는 단계;
    상기 오류 점검 영역 내 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 동일한 값인지를 판단하는 단계; 및
    상기 오류 점검 영역에 저장된 데이터의 특성, 상기 데이터의 상태 및 상기 컬럼 데이터 판단부의 판단 결과에 대응하여, 상기 데이터에 오류가 포함되는 지를 결정한 후 상기 오류를 복구하는 단계
    를 포함하는 메모리 시스템 제어 방법.
  17. 제16항에 있어서,
    상기 데이터의 특성에 대응하여, 상기 오류 점검 영역 내 상기 비트 라인 중 일부와 연결된 단위셀을 비사용 영역, 및 상기 비트 라인 중 나머지와 연결된 단위셀을 사용 영역으로 구분하는 단계
    를 더 포함하는, 메모리 시스템 제어 방법.
  18. 제17항에 있어서,
    상기 비사용 영역 내 상기 열 주소에 대응하는 단위셀에서 출력되는 데이터가 모두 동일한 경우, 상기 오류가 없다고 판단하는, 메모리 시스템 제어 방법.
  19. 제16항에 있어서,
    상기 오류를 복구하는 단계는
    상기 데이터의 상태를 로딩(loading) 시와 동일한 제1상태 및 상기 로딩(loading) 이후 갱신된 제2상태 중 하나로 판단하는 단계; 및
    상기 데이터의 상태에 대응하여 상기 오류를 복구하는 방법을 결정하는 단계
    를 포함하는, 메모리 시스템 제어 방법.
  20. 제19항에 있어서,
    상기 제1상태의 경우 상기 데이터를 다시 로딩(re-loading)하여 상기 오류를 복구하고,
    상기 제2 상태의 경우 상기 오류를 포함하는 데이터에 대해 에러 자동 복구를 시도하는,
    메모리 시스템 제어 방법.
KR1020190003823A 2019-01-11 2019-01-11 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치 KR20200087486A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190003823A KR20200087486A (ko) 2019-01-11 2019-01-11 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치
US16/582,592 US11487634B2 (en) 2019-01-11 2019-09-25 Apparatus and method for handling error in volatile memory of memory system based on a type of data and a state of data
CN201910987466.8A CN111435321B (zh) 2019-01-11 2019-10-17 处理存储器系统的易失性存储器中的错误的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190003823A KR20200087486A (ko) 2019-01-11 2019-01-11 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200087486A true KR20200087486A (ko) 2020-07-21

Family

ID=71518080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190003823A KR20200087486A (ko) 2019-01-11 2019-01-11 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치

Country Status (3)

Country Link
US (1) US11487634B2 (ko)
KR (1) KR20200087486A (ko)
CN (1) CN111435321B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040059A1 (en) * 2020-08-17 2022-02-24 1/Micron Technology, Inc. Partitioned memory having error detection capability

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117581301A (zh) * 2021-12-14 2024-02-20 英特尔公司 用于防止电子设备中的存储器故障的设备和方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107501A (en) * 1990-04-02 1992-04-21 At&T Bell Laboratories Built-in self-test technique for content-addressable memories
US5357471A (en) * 1992-03-20 1994-10-18 National Semiconductor Corporation Fault locator architecture and method for memories
US5490105A (en) * 1994-09-27 1996-02-06 Regents Of The University Of Michigan High speed current mirror memory cell architecture
JP4044075B2 (ja) * 2004-06-14 2008-02-06 株式会社東芝 半導体集積回路の試験回路及び試験方法
DE102005016050A1 (de) * 2005-04-07 2006-10-12 Infineon Technologies Ag Speicherfehlererkennungsvorrichtung und Verfahren zum Erkennen eines Speicherfehlers
US7277307B1 (en) * 2005-09-30 2007-10-02 Netlogic Microsystems, Inc. Column defect detection in a content addressable memory
US8321757B2 (en) * 2008-06-22 2012-11-27 Sandisk Il Ltd. Method and apparatus for error correction
KR101529880B1 (ko) 2008-10-31 2015-06-19 삼성전자주식회사 에러 추정 방법 및 정정 방법
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8635514B2 (en) * 2011-02-28 2014-01-21 Micron Technology, Inc. Error control in memory storage systems
CN102890645B (zh) * 2011-07-20 2015-11-25 群联电子股份有限公司 存储器储存装置、存储器控制器与数据写入方法
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9110824B2 (en) 2012-06-08 2015-08-18 Silicon Motion Inc. Method, controller, and memory device for correcting data bit(s) of at least one cell of flash memory
US9312885B2 (en) * 2012-08-15 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system error correction capability of which is improved
US10089177B2 (en) 2014-06-30 2018-10-02 Sandisk Technologies Llc Multi-stage decoder
KR102286193B1 (ko) 2015-06-30 2021-08-09 에스케이하이닉스 주식회사 플래시 메모리 시스템 및 그의 동작 방법
US9684555B2 (en) * 2015-09-02 2017-06-20 International Business Machines Corporation Selective memory error reporting
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
KR20180030319A (ko) * 2016-09-13 2018-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190004094A (ko) * 2017-07-03 2019-01-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040059A1 (en) * 2020-08-17 2022-02-24 1/Micron Technology, Inc. Partitioned memory having error detection capability
US11481273B2 (en) 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability

Also Published As

Publication number Publication date
US11487634B2 (en) 2022-11-01
CN111435321A (zh) 2020-07-21
CN111435321B (zh) 2023-07-25
US20200226039A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
KR102533072B1 (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
US11138080B2 (en) Apparatus and method for reducing cell disturb in an open block of a memory system during a recovery procedure
US11675527B2 (en) Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
KR20200033625A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11269542B2 (en) Memory system for distributing and reading data and operating method thereof
KR20200068941A (ko) 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20200030245A (ko) 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
KR20210024763A (ko) 메모리 시스템의 동작 중 펌웨어 오류를 처리하는 방법 및 장치
US20210026777A1 (en) Apparatus and method for managing meta data in memory system
US20200334139A1 (en) Apparatus and method for processing different types of data in memory system
KR20210001546A (ko) 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
US11314653B2 (en) Memory controller
CN111435321B (zh) 处理存储器系统的易失性存储器中的错误的设备和方法
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
KR20200087487A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11354051B2 (en) Memory system for efficiently managing memory block and operating method thereof
US20200250104A1 (en) Apparatus and method for transmitting map information in a memory system
US20200310896A1 (en) Apparatus and method for checking an operation status of a memory device in a memory system
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
US11392322B2 (en) Memory system for read operation and operating method thereof
US11663139B2 (en) Apparatus for transmitting map information in memory system
US11366611B2 (en) Apparatus for transmitting map information in a memory system
US20230297248A1 (en) Memory controller and operating method thereof