KR20140124547A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20140124547A
KR20140124547A KR1020130042204A KR20130042204A KR20140124547A KR 20140124547 A KR20140124547 A KR 20140124547A KR 1020130042204 A KR1020130042204 A KR 1020130042204A KR 20130042204 A KR20130042204 A KR 20130042204A KR 20140124547 A KR20140124547 A KR 20140124547A
Authority
KR
South Korea
Prior art keywords
memory
memory device
information
remaining
address
Prior art date
Application number
KR1020130042204A
Other languages
English (en)
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130042204A priority Critical patent/KR20140124547A/ko
Priority to US14/030,697 priority patent/US9576629B2/en
Priority to TW102136107A priority patent/TWI606450B/zh
Priority to CN201310729013.8A priority patent/CN104112467B/zh
Publication of KR20140124547A publication Critical patent/KR20140124547A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 장치는, 메모리 어레이; 상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리; 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 생성하는 잔여 메모리 판단부; 및 상기 잔여용량 정보를 출력하기 위한 출력회로를 포함한다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 더욱 자세하게는 메모리 장치의 리페어 관련 기술에 관한 것이다.
도 1은 종래의 메모리 장치에서의 리페어 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 장치는 다수의 메모리 셀을 포함하는 메모리 어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스에 의해 선택된 비트라인(bitline)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시(redundancy) 워드라인을 활성화하도록 제어한다. 즉, 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)에 대응하는 로우(워드라인)는 리던던시 로우(워드라인)으로 대체된다.
도면의 ACT 신호는 워드라인을 액티브 하라는 액티브(active) 커맨드가 활성화되었음을 알려주는 신호이며 PRE는 프리차지(precharge) 커맨드, RD는 리드(read) 커맨드 WT는 라이트(write) 커맨드를 나타낸다.
종래의 퓨즈 회로(140)에는 주로 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이러한 단점을 극복하기 위하여, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같은 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 하나를 메모리 장치 내부에 포함시키고, 비휘발성 메모리 내부에 리페어 정보(리페어 어드레스)를 저장시켜 사용하고 있다.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면이다.
도 2를 참조하면, 도 1의 메모리 장치에서 퓨즈 회로(140)가 제거되고, 비휘발성 메모리(210)와 레지스터(220)가 추가된 것을 확인할 수 있다.
비휘발성 메모리(210)는 퓨즈 회로(140)를 대체한 것이다. 여기에는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스가 리페어 로우 어드레스로 저장된다. 비휘발성 메모리(210)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 어느 하나일 수 있다.
레지스터(220)는 비휘발성 메모리(210)에 저장된 리페어 정보(즉, 페일 어드레스)를 전달받아 저장하며, 레지스터(220)에 저장된 리페어 정보가 리페어 동작이 이용된다. 레지스터(220)는 래치(latch) 회로들을 포함하여 구성되며, 전원이 공급되는 동안에만 리페어 정보를 저장하는 것이 가능하다. 비휘발성 메모리(210)로부터 레지스터(220)로 리페어 정보가 전송되어 저장되는 동작을 부트업 동작이라 한다.
비휘발성 메모리(210)에 저장된 리페어 정보를 바로 이용하지 않고, 리페어 정보를 레지스터(220)에 옮겨 저장한 후 이용하는 이유는 다음과 같다. 비휘발성 메모리(210)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 즉각적인 데이터의 호출이 불가능하기 때문에, 비휘발성 메모리(210)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 불가능하다. 따라서, 비휘발성 메모리(210)에 저장된 리페어 정보가 레지스터(220)로 전송되어 저장되는 부트업 동작이 수행되고, 부트업 동작의 수행 이후에 레지스터(220)에 저장된 데이터를 이용해 리페어 동작이 수행된다.
레이저 퓨즈로 구성된 퓨즈 회로(140)를 비휘발성 메모리(210)와 레지스터(220)로 대체하는 경우에는 웨이퍼 상태 이후에 발견된 추가적인 불량을 리페어 하는 것이 가능하다. 한편, 최근에는 메모리 장치의 제조 이후(예, 제품의 판매 이후)에도 비휘발성 메모리(210)에 접근하여 메모리 장치의 제조 후에 발생한 불량을 리페어할 수 있도록 하는 기술이 연구되고 있다.
본 발명의 실시예들은, 리페어 정보를 저장하기 위한 비휘발성 메모리에서 사용되지 않은 잔여 용량이 얼마만큼인지에 대한 정보를 제공하는 기술을 제공한다.
본 발명의 일실시예에 따른 메모리 장치는, 메모리 어레이; 상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리; 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 생성하는 잔여 메모리 판단부; 및 상기 잔여용량 정보를 출력하기 위한 출력회로를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 메모리 장치는, 메모리 어레이; 상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리; 상기 비휘발성 메모리에서 사용된 메모리 용량을 나타내는 사용량 정보를 생성하는 잔여 메모리 판단부; 및 외부로부터 입력된 상기 페일 메모리 셀의 어드레스가, 상기 사용량 정보를 이용해 결정된 상기 비휘발성 메모리 내부의 위치에 프로그램되도록 상기 비휘발성 메모리를 제어하는 제어부를 포함할 수 있다. 그리고, 상기 잔여 메모리 판단부는 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 더 생성하고, 상기 메모리 장치는 상기 잔여용량 정보를 출력하기 위한 출력회로를 더 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 시스템은, 데이터를 저장하기 위한 메모리 어레이와, 상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리를 포함하고, 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 출력하는 메모리 장치; 및 상기 잔여용량 정보를 입력받고, 상기 비휘발성 메모리에 프로그램될 페일 어드레스를 상기 메모리 장치로 전달하고, 상기 페일 어드레스가 상기 비휘발성 메모리에 프로그램될 수 있도록 상기 메모리 장치를 제어하는 메모리 콘트롤러를 포함할 수 있다. 그리고, 상기 메모리 시스템은, 상기 메모리 장치에서 상기 잔여용량 정보가 생성되는 단계; 상기 메모리 장치로부터 상기 메모리 콘트롤러로 상기 잔여용량 정보를 전달하는 단계; 상기 메모리 콘트롤러의 제어에 의해 상기 메모리 장치가 리페어 가능 모드로 진입하는 단계; 상기 페일 어드레스와 상기 페일 어드레스가 전달되었음을 알리는 커맨드가 상기 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 단계; 상기 메모리 장치가 상기 페일 어드레스를 임시 저장하는 단계; 상기 페일 어드레스를 프로그램하라는 커맨드가 상기 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 단계; 및 상기 메모리 장치가 상기 임시 저장된 페일 어드레스를 상기 비휘발성 메모리에 프로그램하는 단계를 포함하는 방법으로 동작할 수 있다.
본 발명의 실시예들에 따르면, 리페어 정보를 저장하기 위한 비휘발성 메모리에서 사용되지 않은 잔여 용량을 용이하게 파악할 수 있으므로, 얼마만큼의 리페어가 더 가능한지를 쉽게 알 수 있다. 또한, 비휘발성 메모리 내부에서 새로운 리페어 정보가 저장될 장소를 쉽게 지정할 수 있다는 장점이 있다.
도 1은 종래의 메모리 장치에서의 리페어 동작을 설명하기 위한 도면.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도.
도 4는 도 3의 잔여 메모리 판단부(340)의 일실시예 구성도.
도 5는 도 4의 잔여정보 생성부(420)의 일실시예 구성도.
도 6은 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
도 7은 도 6의 메모리 시스템의 동작 중 메모리 장치(300)의 리페어와 관련된 동작 예를 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도이다.
도 3을 참조하면, 메모리 장치(300)는, 커맨드 입력부(301), 어드레스 입력부(302), 데이터 입력부(303), 데이터 출력부(304), 출력회로(305), 커맨드 디코더(310), 제어부(320), 비휘발성 메모리(330), 잔여 메모리 판단부(340), 및 메모리 어레이 관련 구성(350)을 포함할 수 있다.
커맨드 입력부(301)는 메모리 장치(300) 외부로부터 입력되는 커맨드 신호들(CMDs)을 입력받는다. 커맨드 신호들(CMDs)에는 칩 선택 신호(CS: Chip Select), 액티브 신호(ACT: Active), 로우 어드레스 스트로브 신호(RAS: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS: Column Address Strobe), 라이트 인에이블 신호(WE: Write Enable)가 있을 수 있다.
어드레스 입력부(302)는 메모리 장치(300) 외부로부터 입력되는 멀티 비트(multi bits)로 이루어진 어드레스(ADDs)를 입력받는다. 어드레스(ADDs)에는 로우 어드레스와 컬럼 어드레스를 의미하는 노멀 어드레스 이외에, 뱅크 그룹(bank group) 어드레스와 뱅크(bank) 어드레스가 있을 수 있다. 로우 어드레스와 컬럼 어드레스는 동일한 패드를 통해 입력되며, 로우 어드레스 스트로브 신호(RAS)에 동기되어 입력되는 어드레스는 메모리 장치가 로우 어드레스로 인식하고, 컬럼 어드레스 스트로브 신호(CAS)에 동기되어 입력되는 어드레스는 메모리 장치가 컬럼 어드레스로 인식한다.
데이터 입력부(303)는 메모리 장치(300) 외부로부터 입력되는 멀티비트의 데이터(DQs)를 입력받고, 데이터 출력부(304)는 메모리 장치(300) 외부로 데이터를 출력한다. 예를 들어, 메모리 장치(300)에 라이트될 데이터는 데이터 입력부(303)를 통해 입력되고, 메모리 장치(300)에서 리드된 데이터는 데이터 출력부(304)를 통해 출력된다.
커맨드 디코더(310)는 커맨드 입력부(301)를 통해 입력된 커맨드 신호들을 디코딩해 커맨드 신호를 생성한다. 이러한 커맨드 신호에는 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리드 커맨드(RD), 라이트 커맨드(WT) 등이 있을 수 있다. 이들 커맨드들(ACT, PRE, RD, WT)은 메모리 어레이 관련 구성(350)으로 전달된다. 한편, 커맨드 디코더(310)는 커맨드 입력부(301)를 통해 입력된 커맨드 신호들(CMDs)과 어드레스 입력부(302)를 통해 입력된 어드레스 신호들(ADDs)의 일부를 조합하여 각종 설정동작 및 모드(mode) 진입 동작을 수행하며, 이러한 동작을 통해 리페어 가능 모드(메모리의 제조 이후에 리페어를 가능하게 한다는 의미로 PPR(Post Package Repair) 모드 라고도 함)로 진입할 수 있다. 커맨드 디코더(310)는 리페어 가능 모드로 진입한 이후에 커맨드 신호들(CMDs)의 조합으로 액티브 커맨드가 입력되면 액티브 커맨드(ACT) 대신에 리페어 액티브 커맨드(F_ACT)을 활성화시키고, 커맨드 신호들(CMDs)의 조합으로 라이트 커맨드가 입력되면 라이트 커맨드(WT) 대신에 리페어 라이트 커맨드(F_WT)을 활성화시킨다. 즉, 커맨드 디코더(310)는 노멀 모드(PPR 모드가 아닌 모드)에서는 커맨드 신호들(CMDs)을 디코딩해 메모리 어레이 관련 구성(350)을 제어하기 위한 커맨드들(ACT, PRE, RD, WT)을 생성하고, 리페어 가능 모드로 진입한 상태에서는 커맨드 신호들(CMDs)을 디코딩해 제어부(320)로 전달할 커맨드 신호들(F_ACT, F_WT)을 생성한다.
메모리 어레이 관련 구성(350)은 도 2에 도시된 메모리 어레이(110), 로우 회로(120), 컬럼 회로(130), 로우 비교부(150) 및 레지스터(220)를 나타낸다. 메모리 어레이 관련 구성은 커맨드 디코더의 지시에 따라 데이터를 메모리 어레이(110)에 리드/라이트하는 동작을 수행한다. 메모리 어레이(110) 내부의 불량은 비휘발성 메모리(330)로부터 레지스터(220)로 전달되는 리페어 정보(BOOTUP_DATA)를 이용해 대체(리페어)된다.
비휘발성 메모리(330)는 메모리 어레이(110)에서의 불량의 위치를 나타내는 페일 어드레스를 저장한다. 비휘발성 메모리(330)는 다수의 메모리 셋을 포함한다. 비휘발성 메모리(330)의 데이터가 레지스터(220)로 전송되는 부트업 동작시에 비휘발성 메모리(330)에 저장된 데이터를 리드하는 리드동작이 반복적으로 수행되는데, 한번의 리드 동작시마다 하나의 메모리 셋 내부의 데이터가 리드될 수 있다. 각각의 메모리 셋은 해당 메모리 셋의 사용정보(EN)와 페일 어드레스(A<0:N>)를 저장한다. 사용정보(EN)는 해당 메모리 셋이 사용된 것인지 아닌지를 나타낸다. 비휘발성 메모리(330)에 저장되는 정보의 형태를 도시하면 표 1과 같다.
메모리셋 저장되는 정보
EN A<0> A<1> A<2> A<3> A<4> A<5> A<6> A<7> A<8> ... A<N-1> A<N>
1 1 1 1 0 1 0 0 0 1 1 ... 0 1
2 1 0 1 0 1 1 1 0 1 0 ... 1 0
3 1 0 1 1 0 0 1 0 1 1 ... 0 0
4 1 1 0 1 0 1 0 0 0 0 ... 1 1
5 1 1 0 0 0 0 1 1 0 1 ... 0 1
... ... ... ... ... ... ... ... ... ... ... ... ... ...
27 1 0 0 1 1 0 0 1 1 1 ... 0 1
28 1 1 0 1 0 1 0 1 1 0 ... 1 1
29 1 0 1 0 1 0 1 0 0 1 ... 0 0
30 0 0 0 0 0 0 0 0 0 0 ... 0 0
31 0 0 0 0 0 0 0 0 0 0 ... 0 0
표 1을 참조하면, 비휘발성 메모리(330)에 전체 31개의 메모리 셋이 존재한다. 따라서, 부트업 동작시에 리드 동작이 31번 이루어져야 비휘발성 메모리(330)에 저장된 모든 정보가 레지스터로 전송될 수 있다. 사용정보(EN)는 해당 셋에 저장된 어드레스(A<0:N>)가 유효(valid)한 정보인지/아닌지를 나타낸다. 즉, 사용정보(EN)가 '1'이면 해당 메모리 셋에 저장된 페일 어드레스(A<0:N>)는 유효한 것임을 나타내며, 사용정보(EN)가 '0'이면 해당 메모리 셋에 저장된 페일 어드레스는 유효한 것이 아님을 나타낸다. 표 1에서는 전체 31개의 메모리 셋들 중 1번 내지 29번 메모리 셋들이 사용된 메모리 셋임을 나타낸다. 즉, 1번 내지 29번 메모리 셋들에 저장된 페일 어드레스는 메모리 어레이에서 불량이 있는 메모리 셀의 어드레스를 나타낸다. 또한, 표 1에서는 30번 및 31번 메모리 셋들은 사용되지 않았음을 나타내는데, 이는 곧 30번 및 31번 메모리 셋들에는 추가로 페일 어드레스를 프로그램하는 것이 가능하다는 것을 의미한다.
잔여 메모리 판단부(340)는 비휘발성 메모리(330)에서 사용된 메모리 용량을 나타내는 사용량 정보(XF<0:4>)와 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보(XFR<0:1>)를 생성한다. 잔여 메모리 판단부(340)는 비휘발성 메모리(330)로부터 메모리 어레이 관련 구성(350)의 레지스터(220)로 부트업 데이터(BOOTUP_DATA)가 전달되는 부트업 동작시에 사용량 정보(XF<0:4>)와 잔여용량 정보(XFR<0:1>)를 생성한다. 비휘발성 메모리(330)에 표 1과 같은 정보가 저장되어 있는 경우에, 부트업 동작시에 1번 메모리 셋부터 31번 메모리 셋까지 순차적인 리드 동작이 이루어지는데, 잔여 메모리 판단부(340)는 부트업 동작시 비휘발성 메모리(340)로부터 리드되는 데이터(BOOTUP_DATA) 중 활성화된('1'의 값을 가지는) 사용정보(EN)의 개수가 몇개인지를 카운팅해 비휘발성 메모리(330)에서 사용된 메모리 셋은 몇개인지를 나타내는 사용량 정보(XF<0:4>)를 생성하고, 사용되지 않은 메모리 셋의 개수는 몇개인지를 나타내는 잔여 용량 정보(XFR<0:1>)를 생성할 수 있다.
제어부(320)는 메모리 장치(300) 외부로부터 입력된 페일 어드레스(메모리 어레이(110)에서의 불량의 위치를 나타내는 어드레스)가 비휘발성 메모리(330)에 기록될 수 있도록 비휘발성 메모리(330)를 제어한다. 제어부(320)는 메모리장치 외부로부터 페일 어드레스가 입력되었음을 알리는 리페어 액티브 커맨드(F_ACT)가 활성화되면, 어드레스 입력부(302)를 통해 입력된 어드레스를 래치한다. 제어부(320)에 래치된 어드레스가 바로 비휘발성 메모리(330)에 기록될 페일 어드레스가 된다. 그리고, 제어부(320)는 메모리장치 외부로부터 입력된 페일 어드레스를 프로그램하라는 리페어 라이트 커맨드(F_WT)가 활성화되면, 리페어 액티브 커맨드(F_ACT) 활성화시에 래치했던 어드레스가 비휘발성 메모리(330)에 프로그램될 수 있도록 비휘발성 메모리(330)를 제어한다. 제어부(320)는 리페어 라이트 커맨드(F_WT)의 활성화 시점으로부터 라이트 레이턴시(WL, WL=CWL+AL+PL, WL: Write Latency, CWL: Cas Write Latency, AL: Additive Latency, PL: Parity Latency)가 지난 시점에, 멀티비트 데이터(DQs, 예 DQs=DQ0~DQ15를 나타냄) 중 0번 데이터(DQ0)가 '로우'레벨을 유지하는지 확인한다. 제어부(320)는 0번 데이터(DQ0)가 '로우'레벨을 유지하는 경우에 래치된 어드레스를 비휘발성 메모리(330)에 프로그램하는 동작이 수행되도록 비휘발성 메모리(330)를 제어하지만, 0번 데이터가 '하이'레벨인 경우에는 래치된 어드레스가 비휘발성 메모리(330)에 프로그램되도록 제어하지 않는다. 제어부(320)는 비휘발성 메모리(330) 내부에서 어드레스가 프로그램될 장소도 결정하는데, 여기에는 사용량 정보(XF<0:4>)가 이용된다. 예를 들어, 사용량 정보(XF<0:4>)가 28를 나타낸다면, 비휘발성 메모리(330) 내부의 31개 메모리셋에서 28번째 메모리셋까지 사용되었다는 것을 의미하므로, 29번째 메모리셋에 어드레스가 프로그램될 수 있도록 비휘발성 메모리(330)를 제어한다.
출력회로(305)는 잔여 메모리 판단부(340)에서 생성된 잔여용량 정보(XFR<0:1>)를 메모리 장치(300) 외부로 출력한다. 본 발명의 실시예에서는 잔여용량 정보(XFR<0:1>)만의 출력을 위한 별도의 패드를 통해 잔여용량 정보(XFR<0:1>)가 메모리 장치(300) 외부로 출력되는 것을 예시하였지만, 잔여용량 정보(XFR<0:1>)가 메모리 장치(300)에서 데이터가 출력되는 패드와 동일한 패드를 통해 메모리 장치 외부로 출력될 수도 있다. 즉, 데이터 출력회로(304)를 통해 잔여용량 정보(XFR<0:1>)가 출력될 수도 있다.
도 4는 도 3의 잔여 메모리 판단부(340)의 일실시예 구성도이다.
도 4를 참조하면, 잔여 메모리 판단부(340)는 카운터부(410)와, 잔여정보 생성부(420)를 포함할 수 있다.
카운터부(410)는 비휘발성 메모리(330)에서 출력되는 부트업 데이터(BOOTUP_DATA) 중 사용정보(EN)를 입력받으며, 사용정보(EN)가 활성화되는 횟수를 카운팅해 사용량 정보(XF<0:4>)를 생성한다. 결국, 사용량 정보(XF<0:4>)는 비휘발성 메모리(330) 내부에 구비되어 있는 다수의 메모리셋들 중 사용정보(EN)가 '1'의 값을 가지는 메모리셋들의 개수를 나타내는 바이너리 코드(binary code)가 된다.
잔여정보 생성부(420)는 카운터부(410)에서 생성된 사용량 정보(XF<0:4>)를 이용해 비휘발성 메모리(330)에서 사용되지 않은 메모리셋의 개수를 나타내는 잔여정보(XFR<0:1>)를 생성한다. 비휘발성 메모리(330) 내부의 전체 메모리셋의 개수에서 이미 사용된 메모리셋의 개수를 제외하면 잔여정보(XFR<0:1>)가 되므로, 잔여정보 생성부(420)는 사용량 정보(XF<0:4>)를 이용하여 잔여정보(XFR<0:1>)를 생성할 수 있다.
도 5는 도 4의 잔여정보 생성부(420)의 일실시예 구성도이다.
도 5를 참조하면, 잔여정보 생성부(420)는 낸드게이트들(511, 513, 514)과 인버터(512)를 포함할 수 있다.
잔여정보 생성부(420)는 사용량 정보(XF<0:4>)가 31(1,1,1,1,1)이면, 즉 31개의 메모리셋들이 모두 사용된 경우에는, 잔여정보(XFR<0:1>)를 (0,0)으로 생성한다. 또한, 사용량 정보(XF<0:4>)가 30(1,1,1,1,0)이면, 잔여정보(XFR<0:1>)를 (0,1)로 생성한다. 또한, 사용량 정보(XF<0:4>)가 29(1,1,1,0,1)이면, 잔여정보(XFR<0:1>)를 (1,0)으로 생성한다. 그리고, 사용량 정보(XF<0:4>)가 28(1,1,1,0,0)이하면 잔여정보(XFR<0:1>)를 (1,1)로 생성한다. 즉, 잔여정보(XF<0:4>)는 비휘발성 메모리(300)에서 추가적으로 프로그램 가능한 메모리셋의 개수가 0개인지, 1개인지, 2개인지 또는 3개 이상인지를 나타낸다.
도 6은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 6을 참조하면, 메모리 시스템은 메모리 콘트롤러(600)와, 메모리 장치(300)를 포함할 수 있다.
메모리 콘트롤러(600)는 메모리 장치(300)의 전반적인 동작을 제어한다. 메모리 콘트롤러(600)의 주된 역할은 메모리 장치(300)가 라이트 및 리드 동작을 수행하도록 하는 것이다. 메모리 콘트롤러(600)는 라이트 동작시 메모리 장치(300)로 라이트 커맨드(CMDs 신호들의 조합으로 전달됨)와 함께 어드레스(ADDs)와 데이터(DQs)를 전달해, 메모리 장치(300) 내부의 메모리 어레이(110)에서 지정된 위치에 데이터가 저장되도록 한다. 또한, 메모리 콘트롤러(600)는 리드 동작시에 메모리 장치(300)로 리드 커맨드(CMDs 신호들의 조합으로 전달됨)와 함께 어드레스(ADDs)를 전달해, 메모리 장치(300) 내부의 메모리 어레이(110)에서 지정된 위치에 저장된 데이터가 호출되도록 한다.
또한, 메모리 콘트롤러(600)는 메모리 장치(300)의 메모리 어레이(110) 내부의 불량 셀이 리페어될 수 있도록, 페일 어드레스가 비휘발성 메모리(330)에 프로그램될 수 있도록 메모리 장치(300)를 제어하는데, 이와 관련된 내용은 도 7과 함께 자세히 알아보기로 한다.
도 7은 도 6의 메모리 시스템의 동작 중 메모리 장치(300)의 리페어와 관련된 동작 예를 도시한 도면이다.
도 7을 참조하면, 먼저 메모리 장치(300)의 초기화, 부트업, 사용량 정보(XF<0:4>) 및 잔여용량 정보(XFR<0:1>)가 생성된다(S710). 메모리 장치(300)에 전원이 공급되는 것과 동시에 메모리 장치(300) 내부적으로는 각종 초기화 동작이 수행된다. 그리고, 메모리 장치(300)의 초기화 동작과 동시에 메모리 장치(300) 내부의 비휘발성 메모리(330)로부터 레지스터(220)로 부트업 데이터(BOOTUP_DATA, 즉 페일 어드레스)가 전송되는 부트업 동작이 수행된다. 부트업 동작은 비휘발성 메모리(330) 내부의 메모리셋들에 대한 리드동작을 순차적으로 수행하는 것이 의해 이루어지는데, 잔여 메모리 판단부(340)는 메모리셋들 중 사용정보(EN)가 '1'의 값을 가지는 메모리셋의 개수를 카운팅하는 방식으로 사용량 정보(XF<0:4>)를 생성한다. 그리고, 잔여 메모리 판단부(340)는 사용량 정보(XF<0:4>)를 이용해 잔여용량 정보(XFR<0:1>)를 생성한다.
메모리 장치(300)에서 생성된 잔여용량 정보(XFR<0:1>)가 메모리 장치(300)로부터 메모리 콘트롤러(600)로 전달된다(S720). 메모리 콘트롤러(600)가 전달받은 잔여용량 정보(XFR<0:1>)를 이용해 후속의 리페어 관련 동작을 수행할 것인지/수행하지 않을 것인지를 판단한다(S730). 비휘발성 메모리(300)에 잔여용량이 없는 경우에는 나타낸다면, XFR<0:1> = (0,0)이라면, 더 이상의 리페어 동작은 불가능하므로 후속의 리페어 관련 동작(S730~S780)이 수행되지 않는다. 그리고, 잔여용량이 있는 경우에는, XFR<0:1> ≠ (0,0)이라면, 리페어 관련 동작(S740~S790)이 수행된다.
메모리 장치(300)의 리페어를 위해, 메모리 콘트롤러(600)는 메모리 장치(300)가 리페어 가능 모드(PPR 모드 라고도 함)로 진입하도록 제어한다(S740). 리페어 가능 모드로의 진입은 메모리 콘트롤러(600)가 메모리 장치(300)로 인가하는 커맨드 신호들(CMDs)과 어드레스 신호들(ADDs)을 적절히 조합하는 것에 의해 이루어질 수 있다.
메모리 콘트롤러(600)는 메모리 장치(300)의 메모리 어레이(110)에서의 불량 셀의 위치를 나타내는 페일 어드레스를 어드레스 신호들(ADDs)을 이용해 메모리 장치(300)로 전송한다. 그리고, 어드레스 신호들(ADDs)을 이용해 페일 어드레스가 전달되었음을 알리는 커맨드를 메모리 장치(300)로 인가한다(S750). 이는, 메모리 장치(300)가 리페어 가능 모드로 진입한 상태에서 메모리 콘트롤러(600)가 액티브 커맨드를 나타내는 것과 동일한 커맨드 신호들(CMDs)의 조합을 메모리 장치(300)로 인가하는 것에 의해 이루어질 수 있다.
메모리 콘트롤러(600)의 제어(S750)에 응답해, 메모리 장치(300)의 커맨드 디코더(310)는 리페어 액티브 커맨드(F_ACT)를 활성화하고, 제어부(320)는 리페어 액티브 커맨드(F_ACT)에 응답해 메모리 콘트롤러(600)로부터 전달된 어드레스 신호들(ADDs)을 래치한다(S760). 여기서 임시저장된 어드레스 신호들이 바로 비휘발성 메모리(330)에 저장될 페일 어드레스가 된다.
메모리 콘트롤러(600)는 메모리 장치(300)로 페일 어드레스를 프로그램하라는 커맨드를 전달한다(S770). 이는, 메모리 장치(300)가 리페어 가능 모드로 진입한 상태에서 메모리 콘트롤러(600)가 라이트 커맨드를 나타내는 것과 동일한 커맨드 신호들(CMDs)의 조합을 메모리 장치(300)로 인가하는 것에 의해 이루어질 수 있다.
메모리 콘트롤러(600)의 제어(S770)에 응답해, 메모리 장치(300)의 커맨드 디코더(310)는 리페어 라이트 커맨드(F_WT)를 활성화한다. 제어부(320)는 리페어 라이트 커맨드(F_WT)의 활성화 시점으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 후에 0번 데이터 패드(DQ0)의 논리값이 '0'인지 아닌지를 확인한다. 만약, 0번 데이터 패드(DQ0)의 논리값이 '0'이라면 제어부(320)는 임시저장된 페일 어드레스를 비휘발성 메모리(330)에 프로그램하며, 0번 데이터 패드(DQ0)의 논리값이 '1'이라면 제어부(320)는 페일 어드레스를 비휘발성 메모리(330)에 프로그램하지 않는다(S780). 여기서, 제어부(320)가 0번 데이터 패드(DQ0)의 논리값을 확인하는 이유는, 메모리 콘트롤러(600)가 제어하는 메모리 장치가 다수개인 경우에 다수개의 메모리 장치 중 메모리 콘트롤러(600)의 제어를 받을 메모리 장치를 구별하기 위해서이다. 단계(S780)에서 임시저장된 페일 어드레스가 비휘발성 메모리(330)에 프로그램되는 경우에, 비휘발성 메모리(330) 내부의 메모리 셋들 중 페일 어드레스가 프로그램될 메모리 셋은 제어부(320)가 전달받는 사용량 정보(XF<0:4>)를 이용하여 결정된다.
이제 페일 어드레스를 비휘발성 메모리(330)에 프로그램하는 리페어 동작이 완료되었으므로, 메모리 콘트롤러(600)는 메모리 장치(300)가 리페어 가능 모드에서 빠져나올 수 있도록 메모리 장치(300)를 제어한다(S790). 리페어 가능 모드로부터 빠져나오는 것은 메모리 콘트롤러(600)가 메모리 장치(300)로 인가하는 커맨드 신호들(CMDs)과 어드레스 신호들(ADDs)을 적절히 조합하는 것에 의해 이루어질 수 있다. 비휘발성 메모리(330)에 새롭게 저장된 페일 어드레스는 메모리 장치(300)가 다시 초기화되는 경우에, 부트업 동작을 통해 비휘발성 메모리(330)로부터 레지스터(220)로 전송되므로, 불량 셀이 리페어(대체)될 수 있다
본 발명의 실시예들에 따르면, 비휘발성 메모리(330)에서 사용되지 않고 남은 메모리셋의 개수가 메모리 장치(300)로부터 메모리 콘트롤러(600)로 전송된다. 따라서, 메모리 콘트롤러(600)는 메모리 장치(300)에서 얼마만큼의 리페어를 추가적으로 할 수 있는지를 용이하게 파악할 수 있다. 또한, 메모리 장치(300)로 인가되는 커맨드 신호들(CMDs)과 어드레스 신호들(ADDs)을 조합하는 것에 의해 메모리 장치(300)의 리페어가 언제든지 가능하므로, 메모리 장치(300)의 제조 후에 발견되는 불량에 대해서도 얼마든지 메모리 사용자들(users)에 의해 리페어되는 것이 가능하다는 장점이 있다.
상술한 실시예들에서는 메모리 장치(300) 내부의 비휘발성 메모리(330)에 31개의 메모리 셋들만이 존재하는 것을 예시하였으나, 비휘발성 메모리(330) 내부의 메모리 셋의 개수가 수백 내지 수만개가 될 수도 있음은 당연하다. 또한, 비휘발성 메모리(300)에 페일 로우 어드레스가 저장되고 이를 이용해 로우가 리페어되는 로우 리페어를 가정하여 상술한 실시예들이 설명되었으나, 페일 컬럼 어드레스를 이용해 컬럼이 리페어되는 실시예도 가능하다. 또한, 리페어 가능 모드에 진입한 후에, 액티브 명령이 페일 어드레스를 래치하기 위해 사용되고, 라이트 명령이 래치된 페일 어드레스를 프로그램하기 위해 사용되는 것을 예시하였지만, 이러한 동작을 위해 사용되는 커맨드가 다른 커맨드일 수도 있다.
또한, 상술한 실시예에서는 잔여 메모리 셋의 개수가 0개인지 1개인지 2개인지 또는 3개 이상인지를 나타내도록 구성했지만, 잔여 메모리의 개수가 3개 이상인 경우에도 몇개인지를 나타내도록 구성할 수 있음은 당연하다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
300: 메모리 장치 301: 커맨드 입력부
302: 어드레스 입력부 303: 데이터 입력부
304: 데이터 출력부 305: 출력회로
310: 커맨드 디코더 320: 제어부
330: 비휘발성 메모리 340: 잔여 메모리 판단부
350: 메모리 어레이 관련 구성

Claims (15)

  1. 메모리 어레이;
    상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리;
    상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 생성하는 잔여 메모리 판단부; 및
    상기 잔여용량 정보를 출력하기 위한 출력회로
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 비휘발성 메모리는 다수의 메모리셋을 포함하고,
    상기 다수의 메모리셋 각각은 해당 메모리 셋의 사용정보와 페일 어드레스를 저장하는
    메모리 장치.
  3. 제 2항에 있어서,
    상기 메모리 장치는 레지스터를 더 포함하고,
    상기 메모리 장치의 초기화 동작시에 상기 비휘발성 메모리에 저장된 정보가 상기 레지스터로 전송되는 부트업 동작이 수행되는
    메모리 장치.
  4. 제 3항에 있어서,
    상기 잔여 메모리 판단부는 상기 부트업 동작의 수행시에 상기 다수의 메모리셋 각각에 저장된 사용정보 중 활성화된 사용정보의 개수를 파악해 상기 잔여용량 정보를 생성하는
    메모리 장치.
  5. 제 1항에 있어서,
    상기 비휘발성 메모리는
    이-퓨즈(E-Fuse) 어레이, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory) 중 어느 하나인
    메모리 장치.
  6. 메모리 어레이;
    상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리;
    상기 비휘발성 메모리에서 사용된 메모리 용량을 나타내는 사용량 정보를 생성하는 잔여 메모리 판단부; 및
    외부로부터 입력된 상기 페일 메모리 셀의 어드레스가, 상기 사용량 정보를 이용해 결정된 상기 비휘발성 메모리 내부의 위치에 프로그램되도록 상기 비휘발성 메모리를 제어하는 제어부
    를 포함하는 메모리 장치.
  7. 제 6항에 있어서,
    상기 잔여 메모리 판단부는 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 더 생성하고,
    상기 메모리 장치는 상기 잔여용량 정보를 출력하기 위한 출력회로를 더 포함하는
    메모리 장치.
  8. 제 7항에 있어서,
    상기 비휘발성 메모리는 다수의 메모리셋을 포함하고,
    상기 다수의 메모리셋 각각은 해당 메모리 셋의 사용정보와 페일 어드레스를 저장하는
    메모리 장치.
  9. 제 8항에 있어서,
    상기 메모리 장치는 레지스터를 더 포함하고,
    상기 메모리 장치의 초기화 동작시에 상기 비휘발성 메모리에 저장된 정보가 상기 레지스터로 전송되는 부트업 동작이 수행되는
    메모리 장치.
  10. 제 9항에 있어서,
    상기 잔여 메모리 판단부는
    상기 부트업 동작의 수행시에 상기 다수의 메모리셋 각각에 저장된 사용정보 중 활성화된 사용정보의 개수를 카운팅해 상기 사용량 정보를 생성하는 카운터부; 및
    상기 사용량 정보를 이용해 상기 잔여정보를 생성하는 잔여정보 생성부를 포함하는
    메모리 장치.
  11. 제 6항에 있어서,
    상기 비휘발성 메모리는
    이-퓨즈(E-Fuse) 어레이, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory) 중 어느 하나인
    메모리 장치.
  12. 데이터를 저장하기 위한 메모리 어레이와, 상기 메모리 어레이 내부의 페일 메모리 셀의 위치를 나타내는 페일 어드레스를 저장하기 위한 비휘발성 메모리를 포함하고, 상기 비휘발성 메모리에서 사용되지 않은 메모리 용량을 나타내는 잔여용량 정보를 출력하는 메모리 장치; 및
    상기 잔여용량 정보를 입력받고, 상기 비휘발성 메모리에 프로그램될 페일 어드레스를 상기 메모리 장치로 전달하고, 상기 페일 어드레스가 상기 비휘발성 메모리에 프로그램될 수 있도록 상기 메모리 장치를 제어하는 메모리 콘트롤러
    를 포함하는 메모리 시스템.
  13. 제 12항에 있어서,
    상기 메모리 시스템의 동작 방법은
    상기 메모리 장치에서 상기 잔여용량 정보가 생성되는 단계;
    상기 메모리 장치로부터 상기 메모리 콘트롤러로 상기 잔여용량 정보를 전달하는 단계;
    상기 메모리 콘트롤러의 제어에 의해 상기 메모리 장치가 리페어 가능 모드로 진입하는 단계;
    상기 페일 어드레스와 상기 페일 어드레스가 전달되었음을 알리는 커맨드가 상기 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 단계;
    상기 메모리 장치가 상기 페일 어드레스를 임시 저장하는 단계;
    상기 페일 어드레스를 프로그램하라는 커맨드가 상기 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 단계; 및
    상기 메모리 장치가 상기 임시 저장된 페일 어드레스를 상기 비휘발성 메모리에 프로그램하는 단계를 포함하는
    메모리 시스템.
  14. 제 13항에 있어서,
    상기 진입하는 단계 내지 상기 프로그램하는 단계의 동작은
    상기 메모리 콘트롤러로 전달된 상기 잔여용량 정보가 상기 비휘발성 메모리에 잔여용량이 있음을 나타내는 경우에 수행되는
    메모리 시스템.
  15. 제 13항에 있어서,
    상기 잔여용량 정보가 생성되는 단계는
    상기 비휘발성 메모리에 저장된 정보를 순차적으로 리드하면서 유효한 정보의 개수를 카운팅하는 것에 의해 수행되는
    메모리 시스템.
KR1020130042204A 2013-04-17 2013-04-17 메모리 장치 및 이를 포함하는 메모리 시스템 KR20140124547A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130042204A KR20140124547A (ko) 2013-04-17 2013-04-17 메모리 장치 및 이를 포함하는 메모리 시스템
US14/030,697 US9576629B2 (en) 2013-04-17 2013-09-18 Memory device and memory system including the same, and operation method of memory device
TW102136107A TWI606450B (zh) 2013-04-17 2013-10-04 記憶體裝置及包含其之記憶體系統，以及記憶體裝置之操作方法
CN201310729013.8A CN104112467B (zh) 2013-04-17 2013-12-25 存储装置及包括其的存储系统和存储装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130042204A KR20140124547A (ko) 2013-04-17 2013-04-17 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20140124547A true KR20140124547A (ko) 2014-10-27

Family

ID=51709222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042204A KR20140124547A (ko) 2013-04-17 2013-04-17 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9576629B2 (ko)
KR (1) KR20140124547A (ko)
CN (1) CN104112467B (ko)
TW (1) TWI606450B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040481A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20160119541A (ko) * 2015-04-06 2016-10-14 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
TWI550625B (zh) * 2015-05-26 2016-09-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR102528558B1 (ko) * 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법
CN108399937B (zh) * 2017-02-06 2021-06-04 晶豪科技股份有限公司 存储器自动修复电路
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN113721831A (zh) * 2020-05-25 2021-11-30 瑞昱半导体股份有限公司 存储器装置
CN112667445B (zh) * 2021-01-12 2022-05-03 长鑫存储技术有限公司 封装后的内存修复方法及装置、存储介质、电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
KR100585786B1 (ko) 2004-11-25 2006-06-07 엘지전자 주식회사 카메라 기능을 구비한 이동통신 단말기의 촬영 상태 관리방법
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
JP5014344B2 (ja) * 2006-08-08 2012-08-29 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
US20080189473A1 (en) * 2007-02-07 2008-08-07 Micron Technology, Inc Mlc selected multi-program for system management
KR20080090664A (ko) 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
JP2009110582A (ja) * 2007-10-29 2009-05-21 Elpida Memory Inc アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法
JPWO2011007511A1 (ja) * 2009-07-16 2012-12-20 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム
JP5612514B2 (ja) * 2010-03-24 2014-10-22 パナソニック株式会社 不揮発性メモリコントローラ及び不揮発性記憶装置

Also Published As

Publication number Publication date
CN104112467A (zh) 2014-10-22
TWI606450B (zh) 2017-11-21
US20140317338A1 (en) 2014-10-23
TW201442033A (zh) 2014-11-01
CN104112467B (zh) 2018-03-13
US9576629B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
KR20140124547A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
CN106033684B (zh) 存储器件和包括存储器件的存储系统
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR102031147B1 (ko) 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR20160030717A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US9251917B2 (en) Memory device and defective address repair methods thereof
KR20170047447A (ko) 반도체 메모리 장치
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
CN115966245A (zh) 用于自动软封装后修复的设备系统及方法
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
US20240312553A1 (en) Apparatuses, systems, and methods for storing error information and providing recommendations based on same
US20240312550A1 (en) Apparatuses, systems, and methods for storing error information and providing recommendations based on same
US20240312547A1 (en) Apparatuses, systems, and methods for storing error information and providing recommendations based on same
US20240345944A1 (en) Memory module including memory devices to which unit id is assigned and storage device including the same
KR20150130608A (ko) 메모리 장치
KR102713402B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
CN118471314A (zh) 用于存储存储器元数据的设备、系统及方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid