KR102182419B1 - 비휘발성 메모리 및 이를 포함하는 반도체 장치 - Google Patents

비휘발성 메모리 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102182419B1
KR102182419B1 KR1020130075232A KR20130075232A KR102182419B1 KR 102182419 B1 KR102182419 B1 KR 102182419B1 KR 1020130075232 A KR1020130075232 A KR 1020130075232A KR 20130075232 A KR20130075232 A KR 20130075232A KR 102182419 B1 KR102182419 B1 KR 102182419B1
Authority
KR
South Korea
Prior art keywords
memory
data
sets
address
programmed
Prior art date
Application number
KR1020130075232A
Other languages
English (en)
Other versions
KR20150002004A (ko
Inventor
윤현수
권기창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130075232A priority Critical patent/KR102182419B1/ko
Priority to US14/106,549 priority patent/US9471420B2/en
Publication of KR20150002004A publication Critical patent/KR20150002004A/ko
Priority to US15/269,599 priority patent/US10127999B2/en
Application granted granted Critical
Publication of KR102182419B1 publication Critical patent/KR102182419B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

비휘발성 메모리는, 다수의 메모리 셋을 포함하고, 상기 다수의 메모리 셋 각각은 해당 메모리 셋 데이터의 유효성을 나타내는 유효신호가 저장되는 유효 메모리 셀; 및 멀티 비트의 데이터 또는 1비트 이상의 페일 정보가 저장되는 데이터 메모리 셀들을 포함한다.

Description

비휘발성 메모리 및 이를 포함하는 반도체 장치 {NON-VOLATILE MEMORY AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 비휘발성 메모리 및 이를 포함하는 반도체 장치에 관한 것이다.
도 1은 종래의 메모리 장치에서의 리페어 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 장치는 다수의 메모리 셀을 포함하는 메모리 어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스에 의해 선택된 비트라인(bitline)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시(redundancy) 워드라인을 활성화하도록 제어한다. 즉, 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)에 대응하는 로우(워드라인)는 리던던시 로우(워드라인)으로 대체된다.
도면의 ACT 신호는 워드라인을 액티브 하라는 액티브(active) 커맨드가 활성화되었음을 알려주는 신호이며 PRE는 프리차지(precharge) 커맨드, RD는 리드(read) 커맨드 WT는 라이트(write) 커맨드를 나타낸다.
종래의 퓨즈 회로(140)에는 주로 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이러한 단점을 극복하기 위하여, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같은 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 하나를 메모리 장치 내부에 포함시키고, 비휘발성 메모리 내부에 리페어 정보(리페어 어드레스)를 저장시켜 사용하고 있다.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면이다.
도 2를 참조하면, 도 1의 메모리 장치에서 퓨즈 회로(140)가 제거되고, 비휘발성 메모리(210)와 레지스터(220)가 추가된 것을 확인할 수 있다.
비휘발성 메모리(210)는 퓨즈 회로(140)를 대체한 것이다. 여기에는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스가 리페어 로우 어드레스로 저장된다. 비휘발성 메모리(210)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 어느 하나일 수 있다.
레지스터(220)는 비휘발성 메모리(210)에 저장된 리페어 정보(즉, 페일 어드레스)를 전달받아 저장하며, 레지스터(220)에 저장된 리페어 정보가 리페어 동작이 이용된다. 레지스터(220)는 래치(latch) 회로들을 포함하여 구성되며, 전원이 공급되는 동안에만 리페어 정보를 저장하는 것이 가능하다. 비휘발성 메모리(210)로부터 레지스터(220)로 리페어 정보가 전송되어 저장되는 동작을 부트업 동작이라 한다.
비휘발성 메모리(210)에 저장된 리페어 정보를 바로 이용하지 않고, 리페어 정보를 레지스터(220)에 옮겨 저장한 후 이용하는 이유는 다음과 같다. 비휘발성 메모리(210)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 즉각적인 데이터의 호출이 불가능하기 때문에, 비휘발성 메모리(210)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 불가능하다. 따라서, 비휘발성 메모리(210)에 저장된 리페어 정보가 레지스터(220)로 전송되어 저장되는 부트업 동작이 수행되고, 부트업 동작의 수행 이후에 레지스터(220)에 저장된 데이터를 이용해 리페어 동작이 수행된다.
레이저 퓨즈로 구성된 퓨즈 회로(140)를 비휘발성 메모리(210)와 레지스터(220)로 대체하는 경우에는 웨이퍼 상태 이후에 발견된 추가적인 불량을 리페어 하는 것이 가능하다. 한편, 최근에는 메모리 장치의 제조 이후(예, 제품의 판매 이후)에도 비휘발성 메모리(210)에 접근하여 메모리 장치의 제조 후에 발생한 불량을 리페어할 수 있도록 하는 기술이 연구되고 있다.
본 발명의 실시예들은, 비휘발성 메모리에서 사용 가능한 메모리 셋의 어드레스를 파악하는 기술을 제공한다.
본 발명의 일실시예에 따른 비휘발성 메모리는, 다수의 메모리 셋을 포함하고, 상기 다수의 메모리 셋 각각은 해당 메모리 셋 데이터의 유효성을 나타내는 유효신호가 저장되는 유효 메모리 셀; 및 멀티 비트의 데이터 또는 1비트 이상의 페일 정보가 저장되는 메모리 셀들을 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 반도체 장치는, 다수의 메모리 셋을 포함하는 비휘발성 메모리; 부트업 동작시에 상기 다수의 메모리 셋에 대한 리드 동작이 순차적으로 수행되도록 제어하는 제어부; 상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 이용해 상기 다수의 메모리 셋 중 사용 가능한 메모리 셋의 어드레스를 저장하는 사용 가능 어드레스 저장부; 상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 저장하는 레지스터부; 및 상기 레지스터부에 저장된 상기 다수의 메모리 셋의 리드 데이터를 이용해 동작하는 내부 회로를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치는, 메모리 어레이; 상기 메모리 어레이 내부의 페일 메모리 셀들의 위치를 나타내는 페일 어드레스들을 저장하기 위한 다수의 메모리 셋을 포함하는 비휘발성 메모리; 부트업 동작시에 상기 다수의 메모리 셋에 대한 리드 동작이 순차적으로 수행되도록 제어하는 제어부; 상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 다수의 메모리 셋의 리드 데이터를 이용해 상기 다수의 메모리 셋 중 사용 가능한 메모리 셋의 어드레스를 저장하는 사용 가능 어드레스 저장부; 및 상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 저장하는 레지스터부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 비휘발성 메모리 내부의 메모리 셋들 중 이미 사용된 메모리 셋들과 사용되지 않았으나 불량인 메모리 셋들을 제외한 메모리 셋들, 즉 사용 가능한 메모리 셋들, 에 대응하는 어드레스가 추출 및 저장된다. 따라서, 비휘발성 메모리의 프로그램시에 어드레스를 별도로 입력하지 않더라도 프로그램 가능한(사용 가능한) 메모리 셋에 프로그램하고자 하는 데이터를 프로그램할 수 있다.
도 1은 종래의 메모리 장치에서의 리페어 동작을 설명하기 위한 도면.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도.
도 4는 도 3의 사용 가능 어드레스 저장부(340)의 일실시예 구성도.
도 5는 도 3의 메모리 장치에서 비휘발성 메모리(330)와 관련된 부분들의 동작을 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도이다.
도 3을 참조하면, 메모리 장치(300)는 커맨드 입력부(301), 어드레스 입력부(302), 데이터 입력부(303), 데이터 출력부(304), 커맨드 디코더(310), 제어부(320), 비휘발성 메모리(330), 사용 가능 어드레스 저장부(340), 레지스터부(350), 및 메모리 어레이 관련 구성(360)을 포함할 수 있다. 여기서, 커맨드 입력부(301), 어드레스 입력부(302), 데이터 입력부(303), 및 데이터 출력부(304)의 명칭은 메모리 어레이 관련 구성(360)을 기준으로 정해졌다. 예를 들어, 어드레스 입력부(302)를 통해 메모리 어레이 관련 구성(360)의 어드레스가 입력되지만 비휘발성 메모리(330) 입장에서는 프로그램 데이터가 입력될 수 있으며, 데이터 입력부(303)를 통해 메모리 어레이 관련 구성(360)의 데이터가 입력되지만 비휘발성 메모리(330) 입장에서는 어드레스가 입력될 수 있다.
커맨드 입력부(301)는 메모리 장치(300) 외부로부터 입력되는 커맨드 신호들(CMDs)을 입력받는다. 커맨드 신호들(CMDs)에는 칩 선택 신호(CS: Chip Select), 액티브 신호(ACT: Active), 로우 어드레스 스트로브 신호(RAS: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS: Column Address Strobe), 라이트 인에이블 신호(WE: Write Enable)가 있을 수 있다.
어드레스 입력부(302)는 메모리 장치(300) 외부로부터 입력되는 멀티 비트(multi-bits)로 이루어진 어드레스(ADDs)를 입력받는다. 어드레스(ADDs)에는 로우(row) 어드레스와 컬럼(column) 어드레스를 의미하는 노멀 어드레스 이외에, 뱅크 그룹(bank group) 어드레스와 뱅크(bank) 어드레스가 있을 수 있다. 로우 어드레스와 컬럼 어드레스는 동일한 패드를 통해 입력되며, 로우 어드레스 스트로브 신호(RAS)에 동기되어 입력되는 어드레스는 메모리 장치(300)가 로우 어드레스로 인식하고, 컬럼 어드레스 스트로브 신호(CAS)에 동기되어 입력되는 어드레스는 메모리 장치(300)가 컬럼 어드레스로 인식한다.
데이터 입력부(303)는 메모리 장치(300) 외부로부터 입력되는 멀티비트의 데이터(DQs)를 입력받고, 데이터 출력부(304)는 메모리 장치(300) 외부로 데이터를 출력한다. 예를 들어, 메모리 장치(300)의 메모리 어레이 관련 구성(360)에 라이트될 데이터는 데이터 입력부(303)를 통해 입력되고, 메모리 어레이 관련 구성(360)으로부터 리드된 데이터는 데이터 출력부(304)를 통해 출력된다.
커맨드 디코더(310)는 커맨드 입력부(301)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 내부 커맨드 신호들을 생성한다. 커맨드 디코더(310)가 내부 커맨드 신호들을 생성하는데 있어서, 커맨드 입력부(301)를 통해 입력된 커맨드 신호들(CMDs)뿐만이 아니라 어드레스 입력부(302)를 통해 입력된 어드레스 신호들(ADDs)의 일부가 사용될 수도 있다. 내부 커맨드 신호들에는 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리드 커맨드(RD), 라이트 커맨드(WT) 등이 있을 수 있다. 이들 커맨드들(ACT, PRE, RD, WT)은 메모리 어레이 관련 구성(360)으로 전달된다.
한편, 커맨드 디코더(310)는 커맨드 입력부(301)를 통해 입력된 커맨드 신호들(CMDs)과 어드레스 입력부(302)를 통해 입력된 어드레스 신호들(ADDs)의 일부를 조합해 비휘발성 메모리(330)와 관련된 내부 커맨드 신호들을 생성할 수 있다. 비휘발성 메모리(330)와 관련된 내부 커맨드 신호들에는 어드레스를 수반한 프로그램 커맨드(PGM_W/_ADD)과 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)이 있을 수 있다. 어드레스를 수반한 프로그램 커맨드(PGM_W/_ADD)은 비휘발성 메모리(330)에 프로그램될 프로그램 데이터(메모리 어레이 관련 구성(360)에서 불량의 위치를 나타내는 페일 어드레스)와 함께 비휘발성 메모리(330)에서 프로그램 데이터가 프로그램될 위치를 지정하는 어드레스가 메모리 장치(300) 외부로부터 인가되는 프로그램 동작을 지시하는 커맨드이다. 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)는 비휘발성 메모리(330)에 프로그램될 프로그램 데이터는 메모리 장치(300) 외부로부터 인가되지만 비휘발성 메모리(330)에서 프로그램 데이터가 프로그램될 위치를 지정하는 어드레스는 메모리 장치(300) 외부로부터 인가되지 않는 프로그램 동작을 지시하는 커맨드이다.
메모리 어레이 관련 구성(360)은 도 2에 도시된 메모리 어레이(110), 로우 회로(120), 컬럼 회로(130), 및 로우 비교부(150)를 나타낸다. 메모리 어레이 관련 구성(360)은 커맨드 디코더(310)의 지시에 따라 데이터를 메모리 어레이(110)에 리드/라이트하는 동작을 수행한다. 메모리 어레이(110) 내부의 불량은 비휘발성 메모리(330)로부터 레지스터부(350)로 전달되는 리페어 정보(BOOTUP_DATA)를 이용해 대체된다.
비휘발성 메모리(330)는 메모리 어레이(110)에서의 불량의 위치를 나타내는 페일 어드레스를 저장한다. 비휘발성 메모리(330)는 다수의 메모리 셋을 포함한다. 비휘발성 메모리(330)의 데이터가 레지스터부(350)로 전송되는 부트업 동작시에 비휘발성 메모리(330)에 저장된 데이터를 리드하는 리드동작이 반복적으로 수행되는데, 한번의 리드 동작시마다 하나의 메모리 셋 내부의 데이터가 리드될 수 있다. 각각의 메모리 셋은 해당 메모리 셋에 저장된 데이터의 유효성을 나타내는 유효신호(EN)와 페일 어드레스(A<0:N>)를 저장한다. 유효신호(EN)는 해당 메모리 셋이 사용되었는지(즉, 해당 메모리 셋에 페일 어드레스가 저장되었는지) 사용되지 않았는지(즉, 해당 메모리 셋에 페일 어드레스가 저장되지 않았는지)를 나타낸다. 메모리 셋 내부에는 다수의 메모리 셀들이 포함되는데, 다수의 메모리 셀들 중에 유효 신호(EN)를 저장하는 메모리 셀을 유효 메모리 셀이라 하고 페일 어드레스(A<0:N>)를 저장하는 메모리 셀들을 데이터 메모리 셀들이라고 한다. 비휘발성 메모리(330) 내부의 메모리 셋들에 저장되는 정보의 형태를 도시하면 표 1과 같다.
메모리셋 저장되는 정보
EN A<0> A<1> A<2> A<3> A<4> A<5> A<6> A<7> A<8> ... A<N-1> A<N>
1 1 1 1 0 1 0 0 0 1 1 ... 0 1
2 1 0 1 0 1 1 1 0 1 0 ... 1 0
3 1 0 1 1 0 0 1 0 1 1 ... 0 0
4 0 1 0 0 0 0 0 0 0 0 ... 0 0
5 1 1 0 0 0 0 1 1 0 1 ... 0 1
... ... ... ... ... ... ... ... ... ... ... ... ... ...
118 1 0 0 1 1 0 0 1 1 1 ... 0 1
119 1 1 0 1 0 1 0 1 1 0 ... 1 1
120 1 0 1 0 1 0 1 0 0 1 ... 0 0
121 1 0 1 0 0 1 0 0 0 1 ... 1 1
122 0 0 0 0 0 0 0 0 0 0 ... 0 0
123 0 0 0 0 0 0 0 0 0 0 ... 0 0
124 0 0 0 0 0 0 0 0 0 0 ... 0 0
125 0 1 0 0 0 0 0 0 0 0 ... 0 0
126 0 0 0 0 0 0 0 0 0 0 ... 0 0
127 0 0 0 0 0 0 0 0 0 0 ... 0 0
128 0 0 0 0 0 0 0 0 0 0 ... 0 0
표 1을 참조하면, 비휘발성 메모리(330)에 128개의 메모리 셋이 존재하며, 각각의 메모리 셋은 N+2개의 메모리 셀들을 포함한다. 128개의 메모리 셋들은 다음의 3가지로 분류될 수 있는데, 이하에서는 그 분류기준에 대해 알아보기로 한다.
(1) 사용된 메모리 셋
사용된 메모리 셋은, 이미 유효한 페일 어드레스(A<0:N>)가 저장되어 더 이상 페일 어드레스(A<0:N>)를 프로그램하는 것이 불가능한 메모리 셋을 의미한다. 메모리 셋들 중 유효 메모리 셀이 프로그램되어 있는 메모리 셀을 포함하는 메모리 셋, 즉 유효 신호(EN)가 '1'인 메모리 셋, 이 사용된 메모리 셋에 해당한다. 표 1에 도시된 메모리 셋들 중에는 1, 2, 3, 5, 118, 119, 120, 121번 메모리 셋들이 사용된 메모리 셋들로 분류된다.
(2) 사용되지 않은 비정상 메모리 셋
사용되지 않은 비정상 메모리 셋은, 유효한 페일 어드레스(A<0:N>)가 저장되어 있지 않지만, 메모리 셋 자체에 오류가 있어(예, 메모리 셋 내부의 메모리 셀들 중 적어도 하나 이상이 불량) 페일 어드레스(A<0:N>)를 프로그램하는 것이 불가능한 메모리 셋을 의미한다. 유효 메모리 셀이 프로그램되지 않고 데이터 메모리 셀들 중 하나 이상의 메모리 셀(여기서는 A<0>을 저장하는 메모리 셀로 예시됨)이 프로그램된 메모리 셋, 즉 유효 신호가 '0'이고 A<0>가 '1'인 메모리 셋, 이 사용되지 않은 비정상 메모리 셋에 해당한다. 표 1에 도시된 메모리 셋들 중에는 4번과 125번 메모리 셋들이 사용되지 않은 비정상 메모리 셋에 해당한다. 이러한 메모리 셋은 테스트 과정 중에 발견되어 A<0>가 '1'로 프로그램될 수 있다.
(3) 사용되지 않은 정상 메모리 셋
사용되지 않은 정상 메모리 셋은, 유효한 페일 어드레스(A<0:N>)가 저장되어 있지도 않고, 메모리 셋 자체에 오류도 없어 페일 어드레스(A<0:N>)를 프로그램하는 것이 가능한 메모리 셋을 의미한다. 유효 메모리 셀이 프로그램되지 않고 데이터 메모리 셀들도 프로그램되지 않은 메모리 셀, 즉 유효 신호(EN)가 '0'이고 A<0:N>이 모두 '0'인 메모리 셋,이 사용되지 않은 정상 메모리 셋에 해당한다. 표 1에 도시된 메모리 셋들 중에는 122, 123, 124, 126, 127, 128번 메모리 셋들이 사용되지 않은 정상 메모리 셋, 즉 사용 가능한 메모리 셋,에 해당한다.
표 1과 같은 데이터 구조를 갖는 다수의 메모리 셋들을 포함하는 비휘발성 메모리(330)는 이-퓨즈(E-Fuse) 어레이, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory) 중 어느 하나일 수 있다.
제어부(320)는 비휘발성 메모리(330)의 동작을 제어하는 구성이다. 제어부(320)는 메모리 장치(300)의 부트업 신호(BOOTUP)가 활성화되는 부트업 동작 구간 동안에 비휘발성 메모리(330)에 저장된 데이터가 레지스터부(350)로 전송되는 부트업 동작(boot-up)이 수행되도록 제어한다. 제어부(320)는 부트업 동작시 비휘발성 메모리(330)로 인가되는 어드레스(ARE_ADD)를 변경해가며 리드 신호(ARE_RD)를 다수회 활성화시킨다. 즉, 비휘발성 메모리(330) 내부의 메모리 셋들에 대한 리드 동작이 순차적으로 수행될 수 있도록 비휘발성 메모리(330)를 제어한다. 예를 들어, 표 1과 같이 비휘발성 메모리(330) 내부에 128개의 메모리 셋이 있는 경우, 리드 동작이 수행되는 메모리 셋이 변경되면서 128번의 리드 동작이 부트업 동작 구간 동안에 수행될 수 있다. 부트업 동작시에 비휘발성 메모리로 인가되는 어드레스(ARE_ADD)는 제어부(320) 내부적으로 어드레스를 카운팅하는 방식으로 생성될 수 있다. 부트업 신호(BOOTUP)는 메모리 장치(300)의 초기화 동작시에 활성화되는 신호인데, 메모리 장치(300) 외부로부터 입력된 초기화 신호(예, 리셋 신호)에 응답하여 활성화될 수 있다.
제어부(320)는 어드레스를 수반한 프로그램 커맨드(PGM_W/_ADD)가 활성화된 경우, 비휘발성 메모리(330) 내부에서 메모리 장치(300) 외부로부터 입력된 어드레스에 의해 지정되는 위치에, 메모리 장치(300) 외부로부터 입력된 프로그램 데이터(페일 어드레스)가 프로그램될 수 있도록 제어한다. 어드레스를 수반한 프로그램 동작시에 제어부(320)는 프로그램 신호(ARE_PGM)를 활성화시키고, 메모리 장치(300) 외부로부터 입력된 어드레스를 어드레스(ARE_ADD)로 비휘발성 메모리(330)에 전달하고, 메모리 장치(300) 외부로부터 입력된 데이터를 프로그램 데이터(PGM_DATA)로 비휘발성 메모리(330)에 전달한다. 제어부(320)가 비휘발성 메모리(330)로 전달하는 어드레스(ARE_ADD)와 프로그램 데이터(PGM_DATA)는 데이터 입력부(303)를 통해 메모리 장치(300) 외부로부터 입력될 수 있다.
제어부(320)는 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)가 활성화된 경우, 비휘발성 메모리(330) 내부에서 사용 가능 어드레스 저장부(340)로부터 전달된 어드레스(USABLE_ADD)에 의해 지정되는 위치에, 메모리 장치(300) 외부로부터 입력된 프로그램 데이터(페일 어드레스)가 프로그램될 수 있도록 제어한다. 어드레스 없는 프로그램 동작시에 제어부(320)는 프로그램 신호(ARE_PGM)를 활성화시키고, 사용 가능 어드레스 저장부(340)로부터 전달된 어드레스(USABLE_ADD)를 어드레스(ARE_AD)로 비휘발성 메모리(330)에 전달하고, 메모리 장치(300) 외부로부터 입력된 데이터를 프로그램 데이터(PGM_DATA)로 비휘발성 메모리(330)에 전달한다. 제어부(320)가 비휘발성 메모리(330)로 전달하는 프로그램 데이터(PGM_DATA)는 데이터 입력부(303)를 통해 메모리 장치(300) 외부로부터 입력될 수 있다.
레지스터부(350)는 부트업 동작시에 비휘발성 메모리(330)로부터 출력되는 부트업 데이터(BOOTUP_DATA, 페일 어드레스)를 전달받아 저장한다. 부트업 동작을 통해 레지스터부(350)에 저장된 페일 어드레스는 메모리 어레이 관련 구성(360) 내부의 메모리 어레이(110)의 불량 메모리 셀들을 리던던시 메모리 셀들로 대체하기 위해 사용된다.
사용 가능 어드레스 저장부(340)는 부트업 동작시에 비휘발성 메모리로부터 출력되는 부트업 데이터(BOOTUP_DATA)를 이용해 사용 가능한 메모리 셋(사용되지 않은 정상적인 메모리 셋)을 파악하고, 파악된 사용 가능한 메모리 셋의 어드레스를 사용 가능 어드레스(USABLE_ADD)로 저장한다. 그리고, 사용 가능 어드레스 저장부(340)에 저장된 사용 가능 어드레스(USABLE_ADD)는 어드레스 없는 프로그램 동작시에 제어부(320)로 전달되고, 제어부(320)에 의해 비휘발성 메모리(330)를 프로그램하기 위해 사용된다. 사용 가능 어드레스 저장부(340)에 대해서는 도 4와 함께 더욱 자세히 알아보기로 한다.
도 4는 도 3의 사용 가능 어드레스 저장부(340)의 일실시예 구성도이다.
도 4를 참조하면, 사용 가능 어드레스 저장부(340)는 사용 가능 판단부(410)와, 래치부(420)를 포함한다.
사용 가능 판단부(410)는 부트업 신호(BOOTUP)가 활성화된 부트업 동작 구간 동안에 활성화되며, 부트업 데이터(BOOTUP_DATA)를 전달받아 현재 리드 동작이 수행된 메모리 셋이 사용 가능한 메모리 셋인지 아닌지를 판단한다. 현재 리드 동작이 수행된 메모리 셋이 사용 가능한 메모리 셋인지 아닌지를 판단하는 것은 메모리 셋에서 리드된 부트업 데이터(BOOTUO_DATA) 중 유효 신호(EN)와 어드레스(A<0>)의 논리값을 확인하는 것에 의해 이루어질 수 있다. 현재 리드 동작이 수행된 메모리 셋이 이미 사용된 메모리 셋이거나 사용되지 않았으나 비정상 메모리 셋인 경우에는 사용 가능 신호(USABLE)를 비활성화하고, 현재 리드 동작이 수행된 메모리 셋이 사용되지 않은 정상 메모리 셀인 경우에는 사용 가능 신호(USABLE)를 활성화한다. 예를 들어, 사용 가능 판단부(410)는 부트업 동작 중에 3번 메모리 셋(표 1 참조, 사용된 메모리 셋임)에 대한 리드 동작이 수행될 때에는 사용 가능 신호(USABLE)를 비활성화하고, 부트업 동작 중에 124번 메모리 셋(사용되지 않은 정상 메모리 셋임)에 대한 리드 동작이 수행될 때에는 사용 가능 신호(USABLE)를 활성화한다.
래치부(420)는 사용 가능 신호(USABLE)가 활성화되는 경우에 제어부(320)가 비휘발성 메모리(330)로 전달한 어드레스(ARE_ADD)를 래치한다. 이러한 동작을 통해 비휘발성 메모리(330) 내부에서 사용 가능한 메모리 셋들(표 1의 경우 122, 123, 124, 126, 127, 128번 메모리 셋들에 대응하는 메모리 셋들)에 대응하는 어드레스가 래치부(420)에 저장될 수 있다. 래치부(420)에 저장된 사용 가능한 메모리 셋들에 대응하는 어드레스(USABLE_ADD)는 어드레스 없는 프로그램 동작시에 제어부(320)로 전달되어 사용된다.
도 5는 도 3의 메모리 장치에서 비휘발성 메모리(330)와 관련된 부분들의 동작을 도시한 도면이다.
도 5를 참조하면, 먼저 메모리 장치(300)의 초기화 동작시에 비휘발성 메모리(330)의 부트업 동작이 수행되고 부트업 동작 중에 비휘발성 메모리(330)내부의 메모리 셋들 중 사용 가능한 메모리 셋들의 어드레스가 사용 가능 어드레스 저장부(340)에 저장된다(S510). 메모리 장치(300)에 전원이 공급되고 메모리 장치(300)가 초기화되는 구간에서 비휘발성 메모리(330)에 저장된 데이터가 레지스터부(350)로 전송되는 부트업 동작이 수행된다. 부트업 동작 동안에 비휘발성 메모리(330)의 모든 메모리 셋들에 대한 리드 동작이 수행된다. 예를 들어, 표 1의 1번부터 124번 메모리 셋들에 대한 다수회의 리드 동작이 순차적으로 수행된다. 부트업 과정 중에 사용 가능한 메모리 셋에 대한 리드 동작이 수행되면, 사용 가능한 메모리 셋에 대응하는 어드레스가 사용 가능 어드레스 저장부(340)에 저장된다. 예를 들어, 표 1의 메모리 셋들 중 122, 123, 124, 126, 127, 128번 메모리 셋들에 대한 리드 동작이 수행되는 도중에 이들 메모리 셋들에 대응하는 어드레스가 사용 가능 어드레스 저장부(340)에 저장된다.
메모리 장치(300)의 외부로부터 어드레스를 수반한 프로그램 커맨드(PGM_W/_ADD)가 인가되는 경우에, 이와 함께 비휘발성 메모리(330)의 어드레스(ARE_ADD)와 프로그램 데이터(PGM_DATA)가 메모리 장치(300) 외부로부터 입력된다(S520). 어드레스를 수반한 프로그램 커맨드(PGM_W/_ADD)는 커맨드 입력부(301)를 통해 여러 커맨드 신호들(CMDs)의 조합으로 입력될 수 있으며, 비휘발성 메모리(330)의 어드레스(ARE_ADD)와 프로그램 데이터(PGM_DATA)는 데이터 입력부(303)를 통해 입력될 수 있다. 메모리 장치(300) 외부로부터 인가된 프로그램 데이터(PGM_DATA)는, 비휘발성 메모리(330) 내부에서 메모리 장치(300) 외부로부터 인가된 어드레스(ARE_ADD)에 의해 지정되는 장소에 프로그램된다(S530). 어드레스를 수반한 프로그램 커맨드(PGM_W/ADD)에 의한 프로그램 동작의 수행을 위해서는 비휘발성 메모리(330) 내부에서 사용 가능한 메모리 셋이 무엇인지를 알고 있어야 한다. 따라서, 이러한 프로그램 동작은 일반적으로 메모리 장치(300) 제조사에 의해 메모리 장치(300)의 제조 과정에서 이루어진다.
메모리 장치(300)의 외부로부터 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)이 인가되는 경우에, 이와 함께 비휘발성 메모리(330)에 프로그램될 프로그램 데이터(PGM_DATA)가 메모리 장치(300) 외부로부터 입력된다(S540). 이 경우 비휘발성 메모리(330)의 어드레스(ARE_ADD)는 메모리 장치(330) 외부로부터 입력되지 않는다. 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)는 커맨드 입력부(301)를 통해서 여러 커맨드 신호들(CMDs)의 조합으로 입력될 수 있으며, 비휘발성 메모리(330)의 프로그램 데이터(PGM_DATA)는 데이터 입력부(303)를 통해 입력될 수 있다. 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)에 의한 프로그램 동작시에 사용 가능 어드레스 저장부(340)로부터 전달된 사용 가능 어드레스(USABLE_ADD)가 비휘발성 메모리(330)의 어드레스(ARE_ADD)로 전달되고, 비휘발성 메모리(330) 내부에서 이 어드레스(ARE_ADD = USABLE_ADD)에 의해 지정된 장소에 프로그램 데이터(PGM_DATA)가 프로그램된다(S550). 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)의 인가에 의한 프로그램 동작의 경우에, 메모리 장치(300) 외부에서 어드레스를 입력해주지 않더라도 비휘발성 메모리(330)에서 프로그램 가능한 메모리 셋이 선택되고 프로그램된다. 이는 프로그램 동작의 수행을 위해 비휘발성 메모리(330)에서 사용 가능한 메모리 셋이 무엇인지를 몰라도 된다는 것을 의미한다. 따라서, 메모리 장치(300)의 제조 이후에 제조사가 아닌 유저(유저는 비휘발성 메모리의 사용 상태를 알기 힘들다)가 어드레스 없는 프로그램 커맨드(PGM_W/O_ADD)를 이용해 비휘발성 메모리(330)를 용이하게 프로그램하는 것이 가능해진다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상술한 실시예들에서는 메모리 장치(300) 내부에 비휘발성 메모리(330)가 존재하고, 비휘발성 메모리(330)에 메모리 어레이 관련 구성의 리페어를 위한 정보가 저장되는 경우에 본 발명이 적용된 것을 예시했다. 그러나, 일반적인 반도체 장치의 내부에 비휘발성 메모리가 존재하고, 비휘발성 메모리에 반도체 장치 내부의 회로에서 사용하기 위한 정보가 저장되는 경우에도 본 발명이 적용 가능함은 당연하다.
또한, 상술한 실시예들에서는 비휘발성 메모리에 128개의 메모리 셋들만이 존재하는 것을 예시하였으나, 비휘발성 메모리 내부의 메모리 셋의 개수가 수천 내지 수십만개가 될 수도 있음은 당연하다. 또한, 비휘발성 메모리에 페일 로우 어드레스가 저장되고 이를 이용해 메모리 어레이의 로우가 리페어되는 로우 리페어를 가정하여 상술한 실시예들이 설명되었으나, 페일 컬럼 어드레스를 이용해 컬럼이 리페어되는 실시예도 가능하다.
300: 메모리 장치 301: 커맨드 입력부
302: 어드레스 입력부 303: 데이터 입력부
304: 데이터 출력부 310: 커맨드 디코더
320: 제어부 330: 비휘발성 메모리
340: 사용 가능 어드레스 저장부 350: 레지스터부
360: 메모리 어레이 관련 구성

Claims (19)

  1. 다수의 메모리 셋을 포함하고,
    상기 다수의 메모리 셋 각각은
    해당 메모리 셋 데이터의 유효성을 나타내는 유효신호가 저장되는 유효 메모리 셀; 및
    멀티 비트의 데이터 또는 1비트 이상의 페일 정보가 저장되는 데이터 메모리 셀들을 포함하고,
    상기 다수의 메모리 셋 중 사용되지 않은 비정상 메모리 셋에서는
    유효 메모리 셀이 프로그램되지 않고, 데이터 메모리 셀들 중 하나 이상이 프로그램 되는
    비휘발성 메모리.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 메모리 셋 중 사용되지 않은 정상 메모리 셋에서는
    유효 메모리 셀과 데이터 메모리 셀들이 프로그램되지 않는
    비휘발성 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 다수의 메모리 셋 중 사용된 메모리 셋에서는
    유효 메모리 셀이 프로그램되고, 데이터 메모리 셀들이 멀티 비트의 데이터에 따라 프로그램되는
    비휘발성 메모리.
  5. 다수의 메모리 셋을 포함하는 비휘발성 메모리;
    부트업 동작시에 상기 다수의 메모리 셋에 대한 리드 동작이 순차적으로 수행되도록 제어하는 제어부;
    상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 이용해 상기 다수의 메모리 셋 중 사용 가능한 메모리 셋의 어드레스를 저장하는 사용 가능 어드레스 저장부;
    상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 저장하는 레지스터부; 및
    상기 레지스터부에 저장된 상기 다수의 메모리 셋의 리드 데이터를 이용해 동작하는 내부 회로를 포함하고,
    상기 다수의 메모리 셋 각각은
    해당 메모리 셋 데이터의 유효성을 나타내는 유효신호가 저장되는 유효 메모리 셀; 및
    멀티 비트의 데이터 또는 1비트 이상의 페일 정보가 저장되는 데이터 메모리 셀들을 포함하고,
    상기 다수의 메모리 셋 중 사용되지 않은 비정상 메모리 셋에서는 유효 메모리 셀이 프로그램되지 않고, 데이터 메모리 셀들 중 하나 이상이 프로그램되는
    반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 다수의 메모리 셋 각각에는 해당 메모리 셀의 사용되었는지/사용되지 않았는지에 대한 정보와 해당 메모리 셀이 정상인지/비정상인지에 대한 정보가 저장되는
    반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 사용 가능 어드레스 저장부는
    상기 다수의 메모리 셋 중 사용되지 않았고 정상인 메모리 셋의 어드레스를 저장하는
    반도체 장치.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 사용 가능 어드레스 저장부는
    리드 동작이 수행된 메모리 셋이 사용 가능한 메모리 셋인지 아닌지를 판단하는 사용 가능 판단부; 및
    상기 사용 가능 판단부에 의해 메모리 셋이 사용 가능하다고 판단된 경우에, 해당 메모리 셋에 대응하는 어드레스를 저장하는 래치부를 포함하는
    반도체 장치.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 다수의 메모리 셋 중 사용되지 않은 정상 메모리 셋에서는
    유효 메모리 셀과 데이터 메모리 셀들이 프로그램되지 않는
    반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 다수의 메모리 셋 중 사용된 메모리 셋에서는
    유효 메모리 셀이 프로그램되고, 데이터 메모리 셀들이 멀티 비트의 데이터에 따라 프로그램되는
    반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 사용 가능 어드레스 저장부에 저장된 어드레스는 상기 비휘발성 메모리의 프로그램 동작시에 프로그램 동작이 수행될 메모리 셋을 지정하기 위해 사용되는
    반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    외부로부터 상기 반도체 장치로 상기 비휘발성 메모리를 프로그램하라는 커맨드가 어드레스와 함께 인가되면, 상기 비휘발성 메모리에서 상기 외부로부터 인가된 어드레스에 대응하는 메모리 셋에 프로그램 데이터가 프로그램되고,
    외부로부터 상기 반도체 장치로 상기 비휘발성 메모리를 프로그램하라는 커맨드가 어드레스 없이 인가되면, 상기 비휘발성 메모리에서 상기 사용 가능 어드레스 저장부에 저장된 어드레스에 대응하는 메모리 셋에 프로그램 데이터가 프로그램되는
    반도체 장치.
  15. 메모리 어레이;
    상기 메모리 어레이 내부의 페일 메모리 셀들의 위치를 나타내는 페일 어드레스들을 저장하기 위한 다수의 메모리 셋을 포함하는 비휘발성 메모리;
    부트업 동작시에 상기 다수의 메모리 셋에 대한 리드 동작이 순차적으로 수행되도록 제어하는 제어부;
    상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 다수의 메모리 셋의 리드 데이터를 이용해 상기 다수의 메모리 셋 중 사용 가능한 메모리 셋의 어드레스를 저장하는 사용 가능 어드레스 저장부; 및
    상기 부트업 동작시에 상기 비휘발성 메모리로부터 출력되는 상기 다수의 메모리 셋의 리드 데이터를 저장하는 레지스터부를 포함하고,
    상기 다수의 메모리 셋 각각은
    해당 메모리 셋 데이터의 유효성을 나타내는 유효신호가 저장되는 유효 메모리 셀; 및
    멀티 비트의 페일 어드레스 또는 1비트 이상의 페일 정보가 저장되는 데이터 메모리 셀들을 포함하고,
    상기 다수의 메모리 셋 중 사용되지 않은 비정상 메모리 셋에서는 유효 메모리 셀이 프로그램되지 않고, 데이터 메모리 셀들 중 하나 이상이 프로그램되고,
    상기 다수의 메모리 셋 중 사용되지 않은 정상 메모리 셋에서는 유효 메모리 셀과 데이터 메모리 셀들이 프로그램되지 않고,
    상기 다수의 메모리 셋 중 사용된 메모리 셋에서는 유효 메모리 셀이 프로그램되고, 데이터 메모리 셀들이 멀티 비트의 데이터에 따라 프로그램되는
    메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 레지스터부에 저장된 상기 다수의 메모리 셋의 리드 데이터는 상기 메모리 어레이 내부에서 페일 메모리 셀들을 리던던시 메모리 셀들로 대체하기 위해 사용되는
    메모리 장치.
  17. 삭제
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 사용 가능 어드레스 저장부는
    상기 다수의 메모리 셋 중 사용되지 않은 정상 메모리 셋의 어드레스를 저장하는
    메모리 장치.
KR1020130075232A 2013-06-28 2013-06-28 비휘발성 메모리 및 이를 포함하는 반도체 장치 KR102182419B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130075232A KR102182419B1 (ko) 2013-06-28 2013-06-28 비휘발성 메모리 및 이를 포함하는 반도체 장치
US14/106,549 US9471420B2 (en) 2013-06-28 2013-12-13 Nonvolatile memory and semiconductor device including the same
US15/269,599 US10127999B2 (en) 2013-06-28 2016-09-19 Nonvolatile memory and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075232A KR102182419B1 (ko) 2013-06-28 2013-06-28 비휘발성 메모리 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20150002004A KR20150002004A (ko) 2015-01-07
KR102182419B1 true KR102182419B1 (ko) 2020-11-24

Family

ID=52116925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075232A KR102182419B1 (ko) 2013-06-28 2013-06-28 비휘발성 메모리 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (2) US9471420B2 (ko)
KR (1) KR102182419B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102103415B1 (ko) * 2013-10-07 2020-04-23 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
KR102637160B1 (ko) * 2016-04-14 2024-02-19 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR102469958B1 (ko) 2017-10-27 2022-11-25 삼성전자주식회사 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법
TWI725306B (zh) * 2018-05-16 2021-04-21 珠海興芯存儲科技有限公司 記憶體的修復方法
KR20210113841A (ko) 2020-03-09 2021-09-17 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 메모리 장치
KR20210157862A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230077478A (ko) 2021-11-25 2023-06-01 에스케이하이닉스 주식회사 집적 회로, 메모리 및 메모리의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030014687A1 (en) 2001-07-10 2003-01-16 Grandex International Corporation Nonvolatile memory unit comprising a control circuit and a plurality of partially defective flash memory devices
US20050128830A1 (en) 2003-12-11 2005-06-16 Sony Corporation Semiconductor memory device
US20070271439A1 (en) * 2006-05-11 2007-11-22 Stmicroelectronics Sa Method and device for managing a memory access look-up table

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6940751B2 (en) 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US7017038B1 (en) * 2002-08-26 2006-03-21 Network Equipment Technologies, Inc. Method and system to provide first boot to a CPU system
KR100585786B1 (ko) 2004-11-25 2006-06-07 엘지전자 주식회사 카메라 기능을 구비한 이동통신 단말기의 촬영 상태 관리방법
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
US7680976B2 (en) * 2007-03-31 2010-03-16 Silicon Laboratories Inc. Method and apparatus for emulating rewritable memory with non-rewritable memory in an MCU
KR101178561B1 (ko) 2010-08-30 2012-09-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US8782389B2 (en) * 2011-07-19 2014-07-15 Sandisk Technologies Inc. Storage device and method for updating a shadow master boot record
US8913451B2 (en) 2012-11-08 2014-12-16 SK Hynix Inc. Memory device and test method thereof
US9274888B2 (en) * 2013-11-15 2016-03-01 Qualcomm Incorporated Method and apparatus for multiple-bit DRAM error recovery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030014687A1 (en) 2001-07-10 2003-01-16 Grandex International Corporation Nonvolatile memory unit comprising a control circuit and a plurality of partially defective flash memory devices
US20050128830A1 (en) 2003-12-11 2005-06-16 Sony Corporation Semiconductor memory device
KR101251636B1 (ko) * 2003-12-11 2013-04-05 소니 주식회사 반도체 기억 장치
US20070271439A1 (en) * 2006-05-11 2007-11-22 Stmicroelectronics Sa Method and device for managing a memory access look-up table

Also Published As

Publication number Publication date
US20170004891A1 (en) 2017-01-05
US9471420B2 (en) 2016-10-18
US10127999B2 (en) 2018-11-13
KR20150002004A (ko) 2015-01-07
US20150006995A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
US9362008B2 (en) Memory device using soft and hard repair operations and memory system including the same
US9576629B2 (en) Memory device and memory system including the same, and operation method of memory device
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
US8897087B2 (en) Memory device and operating method of memory device and memory system
US9786390B2 (en) Memory device repairable by soft and hard repair operations and memory system including the same
US9030898B2 (en) Semiconductor device
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US9251917B2 (en) Memory device and defective address repair methods thereof
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
KR102122880B1 (ko) 반도체 장치
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant