KR20230077478A - 집적 회로, 메모리 및 메모리의 동작 방법 - Google Patents

집적 회로, 메모리 및 메모리의 동작 방법 Download PDF

Info

Publication number
KR20230077478A
KR20230077478A KR1020210164787A KR20210164787A KR20230077478A KR 20230077478 A KR20230077478 A KR 20230077478A KR 1020210164787 A KR1020210164787 A KR 1020210164787A KR 20210164787 A KR20210164787 A KR 20210164787A KR 20230077478 A KR20230077478 A KR 20230077478A
Authority
KR
South Korea
Prior art keywords
data
setting
sets
repair
circuit
Prior art date
Application number
KR1020210164787A
Other languages
English (en)
Inventor
홍윤기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210164787A priority Critical patent/KR20230077478A/ko
Priority to US17/727,000 priority patent/US11837311B2/en
Priority to CN202210742642.3A priority patent/CN116168756A/zh
Publication of KR20230077478A publication Critical patent/KR20230077478A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리는, 메모리 어레이; 각각 플래그 정보와 멀티 비트 데이터를 포함하는 다수의 데이터 셋들을 저장하는 비휘발성 메모리 회로; 부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 리페어 용으로 표시된 데이터 셋들의 멀티 비트 데이터를 전달받아 저장하기 위한 다수의 리페어 레지스터 셋들; 상기 부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 설정 용으로 표시된 데이터 셋들에 저장된 설정 정보를 저장하기 위한 다수의 설정 레지스터 셋들; 및 상기 다수의 리페어 레지스터 셋들에 저장된 정보를 이용해 상기 메모리 어레이의 불량을 리페어하기 위한 리페어 회로를 포함할 수 있다.

Description

집적 회로, 메모리 및 메모리의 동작 방법 {INTEGRATED CIRCUIT, MEMORY AND OPERATION METHOD OF MEMORY}
본 특허 문헌은 메모리에 관한 것이다.
메모리 산업 초기에는 반도체 제조 프로세스를 통과한 메모리에서 불량 메모리 셀이 하나도 존재하지 않는 오리지날 굿 다이(original good die)가 웨이퍼(wafer) 상에 다수 분포하였다. 그러나 메모리의 용량이 점차로 증가하면서 불량 메모리 셀이 하나도 존재하지 않는 메모리를 만드는 것이 어려워졌으며, 현재에는 이러한 메모리가 제조될 확률은 없다고 봐도 무방하다. 이러한 상황을 타개하기 위한 하나의 방편으로 메모리의 불량 메모리 셀들을 리던던시 메모리 셀들로 리페어하는 방법이 사용되고 있다.
본 발명의 실시예들은, 메모리의 리페어 및 설정에 필요한 리소스를 효율적으로 사용하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리는, 메모리 어레이; 각각 플래그 정보와 멀티 비트 데이터를 포함하는 다수의 데이터 셋들을 저장하는 비휘발성 메모리 회로; 부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 리페어 용으로 표시된 데이터 셋들의 멀티 비트 데이터를 전달받아 저장하기 위한 다수의 리페어 레지스터 셋들; 상기 부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 설정 용으로 표시된 데이터 셋들에 저장된 설정 정보를 저장하기 위한 다수의 설정 레지스터 셋들; 및 상기 다수의 리페어 레지스터 셋들에 저장된 정보를 이용해 상기 메모리 어레이의 불량을 리페어하기 위한 리페어 회로를 포함할 수 있다.
본 발명의 일실시예에 따른 집적 회로는, 각각 제1레벨인 플래그 정보와 데이터를 포함하는 제1데이터 셋들과 각각 제2레벨인 플래그 정보와 설정 어드레스 및 설정 정보를 포함하는 제2데이터 셋들을 저장하는 비휘발성 메모리 회로; 상기 비휘발성 메모리 회로로부터 리드된 제1데이터 셋들의 데이터를 저장하기 위한 다수의 제1레지스터 셋들; 및 상기 비휘발성 메모리 회로로부터 리드된 제2데이터 셋들 중 자신에 대응하는 설정 어드레스를 저장한 제2데이터 셋의 설정 데이터를 저장하기 위한 다수의 제2레지스터 셋들을 포함할 수 있다.
본 발명의 일실시예에 따른 메모리의 동작 방법은, 비휘발성 메모리 회로로부터 제1데이터 셋이 리드되는 단계; 상기 제1데이터 셋의 플래그 정보가 제1레벨인 것을 확인하는 단계; 상기 제1데이터 셋의 리페어 정보를 다수의 리페어 레지스터 셋들 중 하나에 저장하는 단계; 상기 비휘발성 메모리 회로로부터 제2데이터 셋이 리드되는 단계; 상기 제2데이터 셋의 플래그 정보가 제2레벨인 것을 확인하는 단계; 상기 제2데이터 셋의 설정 어드레스를 디코딩해 다수의 설정 레지스터 셋들 중 하나를 선택하는 단계; 및 선택된 설정 레지스터 셋에 상기 제2데이터 셋의 설정 정보를 저장하는 단계를 포함할 수 있다.
본 발명의 실시예들은, 메모리의 리페어 및 설정에 필요한 리소스를 효율적으로 사용할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리(100)의 구성도.
도 2는 도 1의 비휘발성 메모리 회로(110)에 저장된 데이터 셋들(201~208)을 나타낸 도면.
도 3은 본 발명의 다른 실시예에 따른 메모리(300)의 구성도.
도 4에는 도 3의 비휘발성 메모리 회로(310)에 저장된 데이터 셋들(401~406)을 나타낸 도면.
도 5는 도 4의 데이터 셋들(401~406)에 저장된 정보를 나타낸 도면.
이하, 본 발명을 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리(100)의 구성도이다.
도 1을 참조하면, 메모리(100)는, 비휘발성 메모리 회로(110), 선택 회로(120), 설정 레지스터 셋들(131~134), 리페어 레지스터 셋들(141~144), 내부 회로들(150_0~150_3), 리페어 회로(160) 및 메모리 어레이(170)를 포함할 수 있다.
비휘발성 메모리 회로(110)는 메모리(100)의 동작을 위해 필요한 데이터를 저장할 수 있다. 비휘발성 메모리 회로(110)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), FRAM(Ferroelectric RAM), MRAM(Magnetoresistive RAM)와 같은 모든 종류의 비휘발성 메모리 회로 중 하나일 수 있다. 비휘발성 메모리 회로(110)에 저장된 데이터는 부트-업 동작시에 비휘발성 메모리 회로(110)로부터 리드되어 출력될 수 있다.
비휘발성 메모리 회로(110)는 다수의 데이터 셋들을 저장할 수 있다. 도 2에는 비휘발성 메모리 회로(110)에 저장된 데이터 셋들(201~208)을 나타낸다. 데이터 셋들(201~210)은 그 위치로 저장된 정보의 종류가 결정될 수 있다. 데이터 셋들(201~204)은 메모리(100)의 설정을 위한 설정 정보를 저장할 수 있다. 데이터 셋(201)은 A 전압 레벨을 설정하기 위한 0번 설정 정보, 데이터 셋(202)은 B 전압 레벨을 설정하기 위한 1번 설정 정보, 데이터 셋(203)은 C라는 타이밍 파라매터를 설정하기 위한 2번 설정 정보이고, 데이터 셋(204)은 D라는 타이밍 파라매터를 설정하기 위한 3번 설정 정보일 수 있다. 또한, 데이터 셋들(205~208)은 메모리 어레이(170)의 리페어를 위한 정보를 저장할 수 있다. 데이터 셋들(205~208) 각각은 메모리 어레이(170)에서 불량인 영역에 관한 정보, 즉 불량인 영역에 대응하는 불량 어드레스, 를 저장할 수 있다. 데이터 셋들(201~208) 각각의 비트수는 동일할 수 있다. 도 2에 표시된 것과 같이 비휘발성 메모리 회로(110)의 데이터 셋들(201~208)은 201, 202, 203...208의 순서로 부트-업될 수 있다. 비휘발성 메모리 회로(110)에 저장된 정보는 바로 사용될 수 없으며, 레지스터 셋들(131~134, 141~144)로 옮겨진 이후에 사용되는데 비휘발성 메모리 회로(110)에 저장된 정보를 레지스터 셋들(131~134, 141~144)로 옮기는 동작을 부트-업 동작이라고 한다. 부트-업 동작은 메모리(100)의 초기화(initialization) 과정에서 수행될 수 있다.
선택 회로(120)는 부트-업 동작시에 레지스터 셋들(131~134, 141~144)을 선택하기 위한 선택 신호들(S<0:7>)을 생성할 수 있다. 선택 회로(120)는 부트-업 동작시에 선택 신호들(S<0:7>)을 S<0>~S<7>의 순서로 순차적으로 활성화할 수 있다.
설정 레지스터 셋들(131~134)은 부트-업 동작시에 비휘발성 메모리 회로(110)로부터 리드된 데이터를 전달받아 저장할 수 있다. 설정 레지스터 셋들(131~134)은 선택 신호들(S<0:3>) 중 자신에 대응하는 선택 신호가 활성화된 경우에 비휘발성 메모리 회로(110)로부터 출력되는 데이터(DATA_ARE)를 저장할 수 있다. 부트-업 동작시에 비휘발성 메모리 회로(110)로부터 데이터 셋(201), 데이터 셋(202), 데이터 셋(203), 데이터 셋(204)의 순서로 데이터가 출력되고, 선택 신호들(S<0:3>)는 S<0>, S<1>, S<2>, S<3>의 순서로 활성화된다. 따라서 설정 레지스터 셋(131)은 데이터 셋(201)의 데이터를 저장하고, 설정 레지스터 셋(132)은 데이터 셋(202)의 데이터를 저장하고, 설정 레지스터 셋(133)은 데이터 셋(203)의 데이터를 저장하고, 설정 레지스터 셋(134)은 데이터 셋(204)의 데이터를 저장할 수 있다.
리페어 레지스터 셋들(141~144)은 부트-업 동작시에 비휘발성 메모리 회로(110)로부터 리드된 데이터를 전달받아 저장할 수 있다. 리페어 레지스터 셋들(141~144)은 선택 신호들(S<4:7>) 중 자신에 대응하는 선택 신호가 활성화된 경우에 비휘발성 메모리 회로(110)로부터 출력되는 데이터(DATA_ARE)를 저장할 수 있다. 부트-업 동작시에 비휘발성 메모리 회로(110)로부터 데이터 셋(205), 데이터 셋(206), 데이터 셋(207), 데이터 셋(208)의 순서로 데이터가 출력되고, 선택 신호들(S<4:7>)는 S<4>, S<5>, S<6>, S<7>의 순서로 활성화된다. 따라서 리페어 레지스터 셋(141)은 데이터 셋(205)의 데이터를 저장하고, 리페어 레지스터 셋(142)은 데이터 셋(206)의 데이터를 저장하고, 리페어 레지스터 셋(143)은 데이터 셋(207)의 데이터를 저장하고, 리페어 레지스터 셋(144)은 데이터 셋(208)의 데이터를 저장할 수 있다.
내부 회로들(150_0~150_3)은 설정 레지스터 셋들(131~134)에 저장된 설정 정보를 이용해 동작하는 회로들일 수 있다. 내부 회로(150_0)는 A 전압을 생성하는 회로로 설정 레지스터 셋(131)에 저장된 설정 정보를 이용해 A 전압의 레벨을 설정할 수 있다. 내부 회로(150_1)는 B 전압을 생성하는 회로로 설정 레지스터 셋(132)에 저장된 설정 정보를 이용해 B 전압의 레벨을 설정할 수 있다. 내부 회로(150_2)는 C 동작을 수행하는 회로로 설정 레지스터 셋(133)에 저장된 설정 정보를 이용해 C 동작과 관련된 타이밍 파라매터를 설정할 수 있다. 내부 회로(150_3)는 D 동작을 수행하는 회로로 설정 레지스터 셋(134)에 저장된 설정 정보를 이용해 D 동작과 관련된 타이밍 파라매터를 설정할 수 있다. 여기서 내부 회로들(150_0~150_3)의 동작은 예시일 뿐이며, 내부 회로들(150_0~150_3)은 설정 레지스터 셋들(131~134)에 저장된 설정 정보를 이용해 다양한 동작을 수행할 수 있다.
메모리 어레이(170)는 데이터의 저장을 위한 다수의 메모리 셀들 다수의 메모리 셀들에 데이터를 라이트(write)하고, 다수의 메모리 셀들로부터 데이터를 리드(read)하기 위한 회로들을 포함할 수 있다.
리페어 회로(160)는 리페어 레지스터 셋들(141~144)에 저장된 정보를 이용해 메모리 어레이(170)의 불량을 리페어할 수 있다. 리페어 레지스터 셋들(141~144) 각각에는 메모리 어레이(170)의 불량에 대응하는 불량 어드레스가 저장되어 있는데, 리페어 회로(160)는 리페어 레지스터 셋들(141~144)에 저장된 불량 어드레스들에 대응하는 메모리 어레이(170)의 메모리 셀들을 리던던시(redundancy) 메모리 셀들로 대체할 수 있다.
도 1의 메모리(100)에서는 비휘발성 메모리 회로(110) 내의 데이터 셋과 레지스터 셋들(131~134)이 매칭되어 있으므로, 데이터 셋에 저장되는 정보의 종류가 제한될 수 있다. 예를 들어, A 전압을 설정하기 위한 정보는 반드시 데이터 셋(201)에 저장되어야 설정 레지스터 셋(131)으로 부트-업될 수 있으며, C 동작의 타이밍 파라매터를 설정하기 위한 정보는 반드시 데이터 셋(203)에 저장되어야 설정 레지스터 셋(133)으로 부트-업될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리(300)의 구성도이다.
도 3을 참조하면, 메모리(300)는 비휘발성 메모리 회로(310), 설정 선택 회로(321), 리페어 선택 회로(323), 설정 레지스터 셋들(331~334), 리페어 레지스터 셋들(341~344), 내부 회로들(350_0~350_3), 리페어 회로(360) 및 메모리 어레이(370)를 포함할 수 있다.
비휘발성 메모리 회로(310)는 메모리(300)의 동작을 위해 필요한 데이터를 저장할 수 있다. 비휘발성 메모리 회로(310)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), FRAM(Ferroelectric RAM), MRAM(Magnetoresistive RAM)와 같은 모든 종류의 비휘발성 메모리 회로 중 하나일 수 있다. 비휘발성 메모리 회로(310)에 저장된 데이터는 부트-업 동작시에 비휘발성 메모리 회로(310)로부터 리드되어 출력될 수 있다.
비휘발성 메모리 회로(310)는 다수의 데이터 셋들을 저장할 수 있다. 도 4에는 비휘발성 메모리 회로(310)에 저장된 데이터 셋들(401~406)을 나타낸다. 도 2에서와 다르게 도 4에서는 데이터 셋들(401~406)에 저장되는 정보의 종류와 위치는 매칭되지 않을 수 있다. 도 4를 참조하면, 데이터 셋(401)은 0번 리페어 정보, 데이터 셋(402)은 2번 설정 정보, 데이터 셋(403)은 1번 리페어 정보, 데이터 셋(404)은 2번 리페어 정보, 데이터 셋(405)은 3번 설정 정보, 그리고 데이터 셋(406)은 3번 리페어 정보임을 알 수 있다. 도 4에 표시된 것과 같이 비휘발성 메모리 회로(310)의 데이터 셋들은 401, 402, 403,... 406의 순서로 부트-업될 수 있다. 설정 정보와 리페어 정보가 뒤섞인 순서로 부트-업되지만, 데이터 셋들(401~406)의 정보들은 설정 레지스터 셋들(331~334)과 리페어 레지스터 셋들(341~344) 중 올바른 레지스터 셋들로 전달될 수 있다. 이는 데이터 셋들(401~406)에 저장된 정보가 도 5와 같은 구조를 가지기 때문이다.
도 5는 데이터 셋들(401~406)에 저장된 정보를 나타낸다. 데이터 셋들(401~406) 각각은 N+1비트의 데이터를 포함할 수 있다. 데이터 셋들(401~406) 각각의 N번째 비트는 해당 데이터 셋에 저장된 정보가 리페어 정보인지 또는 설정 정보인지를 나타내는 플래그(flag) 신호일 수 있다. 플래그 정보가 '0'이면 해당 데이터 셋에 저장된 정보가 리페어 정보라는 것을 나타내고, 플래그 정보가 '1'이면 해당 데이터 셋에 저장된 정보가 설정 정보라는 것을 나타낼 수 있다. 도 5에서는 데이터 셋들(401, 403, 404, 406)의 플래그 정보(N번째 비트)가 '0'이므로, 데이터 셋들(401, 403, 404, 406)은 리페어 정보를 저장한다는 것을 알 수 있다. 데이터 셋들(401, 403, 404, 406)의 0 ~ N-1번째 비트들은 리페어 정보일 수 있다. 또한, 도 5에서는 데이터 셋들(402, 405)의 플래그 정보(N번째 비트)가 '1'이므로, 데이터 셋들(402, 405)은 설정 정보를 저장한다는 것을 알 수 있다. 설정 정보를 저장하는 데이터 셋들(402, 405)의 경우에 N-1번째 비트와 N-2번째 비트는 해당 데이터 셋들에 저장된 정보가 어떤 설정 정보인지를 나타내는 설정 어드레스일 수 있다. 즉, 데이터 셋(402)의 설정 어드레스는 '10'이고, 데이터 셋(405)의 설정 어드레스는 '11'일 수 있다. 그리고 데이터 셋들(402, 405)의 0 ~ N-3번째 비트들은 설정 정보일 수 있다.
다시 도 3을 참조하면, 설정 선택 회로(321)는 비휘발성 메모리 회로(310)의 데이터 셋들(401~406) 중 플래그 정보가 설정 용으로 표시된 데이터 셋들(402, 405)에 저장된 설정 정보가 설정 레지스터 셋들(331~334)에 저장되도록 하기 위한 선택 신호들(SS<0:3>)을 생성할 수 있다. 설정 선택 회로(321)는 설정 어드레스를 디코딩해 선택 신호들(SS<0:3>) 중 하나를 활성화할 수 있다. 설정 어드레스가 '00'인 경우에는 선택 신호(SS<0>)가 활성화되고, 설정 어드레스가 '01'인 경우에는 선택 신호(SS<1>)가 활성화되고, 설정 어드레스가 '10'인 경우에는 선택 신호(SS<2>)가 활성화되고, 설정 어드레스가 '11'인 경우에는 선택 신호(SS<3>)가 활성화될 수 있다.
리페어 선택 회로(323)는 비휘발성 메모리 회로(310)의 데이터 셋들(401~406) 중 플래그 정보가 리페어 용으로 표시된 데이터 셋들(401, 403, 404, 406)에 저장된 리페어 정보가 리페어 레지스터 셋들(341~344)에 저장되도록 하기 위한 선택 신호들(RS<0:3>)을 생성할 수 있다. 리페어 선택 회로(323)는 데이터 셋들(401~406) 중 플래그 정보가 리페어 용으로 표시된 데이터 셋들(401, 403, 404, 406)이 부트-업될 때마다 선택 신호들을 RS<0>~RS<3>의 순서로 순차적으로 활성화할 수 있다.
설정 레지스터 셋들(331~334)은 부트-업 동작시에 비휘발성 메모리 회로(310)로부터 리드된 데이터를 전달받아 저장할 수 있다. 설정 레지스터 셋들(331~334)은 선택 신호들(SS<0:3>) 중 자신에 대응하는 선택 신호가 활성화된 경우에 비휘발성 메모리 회로(310)로부터 출력되는 데이터(DATA_ARE)를 저장할 수 있다.
리페어 레지스터 셋들(341~344)은 부트-업 동작시에 비휘발성 메모리 회로(310)로부터 리드된 데이터를 전달받아 저장할 수 있다. 리페어 레지스터 셋들(341~344)은 선택 신호들(RS<0:3>) 중 자신에 대응하는 선택 신호가 활성화된 경우에 비휘발성 메모리 회로(310)로부터 출력되는 데이터(ARE_DATA)를 저장할 수 있다.
내부 회로들(350_0~350_3)은 설정 레지스터 셋들(331~334)에 저장된 설정 정보를 이용해 동작하는 회로들일 수 있다. 내부 회로(350_0)는 A 전압을 생성하는 회로로 설정 레지스터 셋(331)에 저장된 설정 정보를 이용해 A 전압의 레벨을 설정할 수 있다. 내부 회로(350_1)는 B 전압을 생성하는 회로로 설정 레지스터 셋(332)에 저장된 설정 정보를 이용해 B 전압의 레벨을 설정할 수 있다. 내부 회로(350_2)는 C 동작을 수행하는 회로로 설정 레지스터 셋(333)에 저장된 설정 정보를 이용해 C 동작과 관련된 타이밍 파라매터를 설정할 수 있다. 내부 회로(350_3)는 D 동작을 수행하는 회로로 설정 레지스터 셋(334)에 저장된 설정 정보를 이용해 D 동작과 관련된 타이밍 파라매터를 설정할 수 있다. 여기서 내부 회로들(350_0~350_3)의 동작은 예시일 뿐이며, 내부 회로들(350_0~350_3)은 설정 레지스터 셋들(331~334)에 저장된 설정 정보를 이용해 다양한 동작을 수행할 수 있다.
메모리 어레이(370)는 데이터의 저장을 위한 다수의 메모리 셀들 다수의 메모리 셀들에 데이터를 라이트(write)하고, 다수의 메모리 셀들로부터 데이터를 리드(read)하기 위한 회로들을 포함할 수 있다.
리페어 회로(360)는 리페어 레지스터 셋들(341~344)에 저장된 정보를 이용해 메모리 어레이(370)의 불량을 리페어할 수 있다. 리페어 레지스터 셋들(341~344) 각각에는 메모리 어레이(370)의 불량에 대응하는 불량 어드레스가 저장되어 있는데, 리페어 회로(360)는 리페어 레지스터 셋들(341~344)에 저장된 불량 어드레스들에 대응하는 메모리 어레이(370)의 메모리 셀들을 리던던시(redundancy) 메모리 셀들로 대체할 수 있다.
도 3 내지 도 5를 참조해, 도 3의 메모리(300)의 부트-업 동작 과정에 대해 알아보기로 한다.
(1) 비휘발성 메모리 회로(310)로부터 데이터 셋(401)이 리드되어 출력될 수 있다. 데이터 셋(401)의 플래그 정보는 '0'이므로, 리페어 선택 회로(323)가 첫번째 선택 신호(RS<0>)를 활성화하고, 데이터 셋(401)의 리페어 정보인 0 ~ N-1번째 비트들이 리페어 레지스터 셋(341)에 저장될 수 있다.
(2) 비휘발성 메모리 회로(310)로부터 데이터 셋(402)이 리드되어 출력될 수 있다. 데이터 셋(402)의 플래그 정보는 '1'이므로, 설정 선택 회로(321)가 설정 어드레스를 디코딩해 선택 신호들(SS<0:3>) 중 하나를 활성화할 수 있다. 데이터 셋(402)에 저장된 설정 어드레스(N-1 ~ N-2번째 비트)는 '10'이므로, 설정 선택 회로(321)는 선택 신호(SS<2>)를 활성화하고, 데이터 셋(402)의 설정 정보인 0 ~ N-3번째 비트들이 설정 레지스터 셋(333)에 저장될 수 있다.
(3) 비휘발성 메모리 회로(310)로부터 데이터 셋(403)이 리드되어 출력될 수 있다. 데이터 셋(403)의 플래그 정보는 '0'이므로, 리페어 선택 회로(323)가 두번째 선택 신호(RS<1>)를 활성화하고, 데이터 셋(403)의 리페어 정보인 0 ~ N-1번째 비트들이 리페어 레지스터 셋(342)에 저장될 수 있다.
(4) 비휘발성 메모리 회로(310)로부터 데이터 셋(404)이 리드되어 출력될 수 있다. 데이터 셋(404)의 플래그 정보는 '0'이므로, 리페어 선택 회로(323)가 세번째 선택 신호(RS<2>)를 활성화하고, 데이터 셋(404)의 리페어 정보인 0 ~ N-1번째 비트들이 리페어 레지스터 셋(343)에 저장될 수 있다. 데이터 셋(404)의 리페어 정보인 0 ~ N-1번째 비트들을 살펴보면 모든 값이 '0'인 것을 확인할 수 있다. 이는 데이터 셋(404)에 저장된 리페어 정보는 유효하지 않다는 것을 의미할 수 있다. 즉, 데이터 셋(404)은 플래그 정보까지 모든 값이 '0'인데, 이는 데이터 셋(404)은 기록된 적이 없다는 것을 의미할 수도 있다. 데이터 셋(404)에 저장된 리페어 정보는 무효(invalid)이므로, 이 경우에 데이터 셋(404)에 대한 부트-업 동작 자체를 수행하지 않을 수도 있다. 즉, 비휘발성 메모리 회로(310)는 정보가 무효인 데이터 셋(404)의 데이터를 출력하는 동작 자체를 수행하지 않을 수도 있다.
(5) 비휘발성 메모리 회로(310)로부터 데이터 셋(405)이 리드되어 출력될 수 있다. 데이터 셋(405)의 플래그 정보는 '1'이므로, 설정 선택 회로(321)가 설정 어드레스를 디코딩해 선택 신호들(SS<0:3>) 중 하나를 활성화할 수 있다. 데이터 셋(405)에 저장된 설정 어드레스(N-1 ~ N-2번째 비트)는 '11'이므로, 설정 선택 회로(321)는 선택 신호(SS<3>)를 활성화하고, 데이터 셋(405)의 설정 정보인 0 ~ N-3번째 비트들이 설정 레지스터 셋(334)에 저장될 수 있다.
(6) 비휘발성 메모리 회로(310)로부터 데이터 셋(406)이 리드되어 출력될 수 있다. 데이터 셋(406)의 플래그 정보는 '0'이므로, 리페어 선택 회로(323)가 네번째 선택 신호(RS<3>)를 활성화하고, 데이터 셋(406)의 리페어 정보인 0 ~ N-1번째 비트들이 리페어 레지스터 셋(344)에 저장될 수 있다.
부트-업 동작의 완료 이후에 설정 레지스터 셋들(331, 332)에는 아무런 정보가 저장되지 않는데, 이는 비휘발성 메모리 회로(310)에 설정 레지스터 셋들(331, 332)에 저장될 설정 정보가 저장되어 있지 않기 때문이다. 내부 회로들(350_0, 350_1)의 설정 동작이 필요하지 않거나 생략 가능한 경우에는, 부트-업 동작의 완료 이후에도 설정 레지스터 셋들(331, 332)에 아무런 데이터가 저장되지 않을 수 있다. 마찬가지로 부트-업 동작의 완료 이후에도 일부 리페어 레지스터 셋들에 아무런 데이터가 저장되지 않을 수도 있다.
비휘발성 메모리 회로(310)에 저장되는 데이터 셋들(401~406)은 그 용도가 미리 정해져 있지 않다. 예를 들어, 데이터 셋들(401~406)은 플래그 정보의 값에 따라 리페어 용도로 사용될 수도 있으며 설정 용도로 사용될 수도 있다. 또한, 저장된 설정 어드레스의 값에 따라 설정의 종류도 유연하게 변경될 수 있다. 따라서 비휘발성 메모리 회로(310)의 자원을 유연하게 사용하는 것이 가능할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
300: 메모리
310: 비휘발성 메모리 회로
321: 설정 선택 회로
323: 리페어 선택 회로
331~334: 설정 레지스터 셋들
341~344: 리페어 레지스터 셋들
350_0~350_3: 내부 회로들
360: 리페어 회로
370: 메모리 어레이

Claims (15)

  1. 메모리 어레이;
    각각 플래그 정보와 멀티 비트 데이터를 포함하는 다수의 데이터 셋들을 저장하는 비휘발성 메모리 회로;
    부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 리페어 용으로 표시된 데이터 셋들의 멀티 비트 데이터를 전달받아 저장하기 위한 다수의 리페어 레지스터 셋들;
    상기 부트-업 동작시에 상기 다수의 데이터 셋들 중 상기 플래그 정보가 설정 용으로 표시된 데이터 셋들에 저장된 설정 정보를 저장하기 위한 다수의 설정 레지스터 셋들; 및
    상기 다수의 리페어 레지스터 셋들에 저장된 정보를 이용해 상기 메모리 어레이의 불량을 리페어하기 위한 리페어 회로
    를 포함하는 메모리.
  2. 제 1항에 있어서,
    상기 다수의 데이터 셋들 중 상기 플래그 정보가 설정용으로 표시된 데이터 셋들의 멀티 비트 데이터는 설정 어드레스 및 상기 설정 정보를 포함하는
    메모리.
  3. 제 2항에 있어서,
    상기 설정 어드레스에 따라 상기 다수의 설정 레지스터 셋들 중 하나가 선택되고, 선택된 설정 레지스터 셋에 대응하는 설정 정보가 저장되는
    메모리.
  4. 제 2항에 있어서,
    상기 다수의 데이터 셋들 중 상기 플래그 정보가 설정용으로 표시된 데이터 셋들의 설정 어드레스를 디코딩해, 상기 다수의 설정 레지스터 셋들 중 하나를 선택하기 위한 설정 선택 회로
    를 더 포함하는 메모리.
  5. 제 4항에 있어서,
    상기 다수의 데이터 셋들 중 상기 플래그 정보가 리페어용으로 표시된 데이터 셋들의 멀티 비트 데이터가 상기 다수의 리페어 레지스터 셋들에 순차적으로 저장될 수 있도록 제어하기 위한 리페어 선택 회로
    를 더 포함하는 메모리.
  6. 제 1항에 있어서,
    상기 다수의 설정 레지스터 셋들에 저장된 설정 정보를 이용해 동작하는 내부 회로들
    을 더 포함하는 메모리.
  7. 제 1항에 있어서,
    상기 비휘발성 메모리 회로는 이-퓨즈 어레이 회로인
    메모리.
  8. 각각 제1레벨인 플래그 정보와 데이터를 포함하는 제1데이터 셋들과 각각 제2레벨인 플래그 정보와 설정 어드레스 및 설정 정보를 포함하는 제2데이터 셋들을 저장하는 비휘발성 메모리 회로;
    상기 비휘발성 메모리 회로로부터 리드된 제1데이터 셋들의 데이터를 저장하기 위한 다수의 제1레지스터 셋들; 및
    상기 비휘발성 메모리 회로로부터 리드된 제2데이터 셋들 중 자신에 대응하는 설정 어드레스를 저장한 제2데이터 셋의 설정 데이터를 저장하기 위한 다수의 제2레지스터 셋들
    을 포함하는 집적 회로.
  9. 제 8항에 있어서,
    상기 비휘발성 메모리 회로로부터 리드된 제1데이터 셋들의 데이터가 상기 다수의 제1레지스터 셋들에 순차적으로 저장될 수 있도록 제어하기 위한 제1선택 회로; 및
    상기 비휘발성 메모리 회로로부터 리드된 제2데이터 셋들의 설정 어드레스를 디코딩해 상기 다수의 제2레지스터 셋들에 대응하는 선택 신호들을 생성하기 위한 제2선택 회로
    를 더 포함하는 집적 회로.
  10. 제 8항에 있어서,
    상기 제1데이터 셋들의 데이터는 리페어 정보이고,
    상기 집적 회로는
    메모리 어레이;
    상기 다수의 제1레지스터 셋들에 저장된 리페어 정보를 이용해 상기 메모리 어레이의 불량을 리페어하기 위한 리페어 회로;
    상기 다수의 제2레지스터 셋들에 저장된 설정 정보를 이용해 동작하는 내부 회로들
    을 더 포함하는 집적 회로.
  11. 비휘발성 메모리 회로로부터 제1데이터 셋이 리드되는 단계;
    상기 제1데이터 셋의 플래그 정보가 제1레벨인 것을 확인하는 단계;
    상기 제1데이터 셋의 리페어 정보를 다수의 리페어 레지스터 셋들 중 하나에 저장하는 단계;
    상기 비휘발성 메모리 회로로부터 제2데이터 셋이 리드되는 단계;
    상기 제2데이터 셋의 플래그 정보가 제2레벨인 것을 확인하는 단계;
    상기 제2데이터 셋의 설정 어드레스를 디코딩해 다수의 설정 레지스터 셋들 중 하나를 선택하는 단계; 및
    선택된 설정 레지스터 셋에 상기 제2데이터 셋의 설정 정보를 저장하는 단계
    를 포함하는 메모리의 동작 방법.
  12. 제 11항에 있어서,
    상기 비휘발성 메모리 회로로부터 제3데이터 셋이 리드되는 단계;
    상기 제3데이터 셋의 플래그 정보가 상기 제1레벨인 것을 확인하는 단계; 및
    상기 제1데이터 셋의 리페어 정보를 상기 다수의 리페어 레지스터 셋들 중 또다른 하나에 저장하는 단계
    를 더 포함하는 메모리의 동작 방법.
  13. 제 12항에 있어서,
    상기 비휘발성 메모리 회로로부터 제4데이터 셋이 리드되는 단계;
    상기 제4데이터 셋의 플래그 정보가 상기 제1레벨인 것을 확인하는 단계;
    상기 제4데이터 셋의 리페어 정보가 무효임을 확인하는 단계; 및
    상기 무효임의 확인에 응답해 상기 제4데이터 셋의 리페어 정보의 부트-업을 막는 단계
    를 더 포함하는 메모리의 동작 방법.
  14. 제 12항에 있어서,
    상기 다수의 리페어 레지스터 셋들에 저장된 리페어 정보들을 이용해 메모리 어레이를 리페어하는 단계
    를 더 포함하는 메모리의 동작 방법.
  15. 제 12항에 있어서,
    상기 다수의 설정 레지스터 셋들에 저장된 설정 정보들을 이용해 설정 동작을 수행하는 단계
    를 더 포함하는 메모리의 동작 방법.
KR1020210164787A 2021-11-25 2021-11-25 집적 회로, 메모리 및 메모리의 동작 방법 KR20230077478A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210164787A KR20230077478A (ko) 2021-11-25 2021-11-25 집적 회로, 메모리 및 메모리의 동작 방법
US17/727,000 US11837311B2 (en) 2021-11-25 2022-04-22 Integrated circuit, memory and operation method of memory
CN202210742642.3A CN116168756A (zh) 2021-11-25 2022-06-27 集成电路、存储器及存储器的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210164787A KR20230077478A (ko) 2021-11-25 2021-11-25 집적 회로, 메모리 및 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230077478A true KR20230077478A (ko) 2023-06-01

Family

ID=86384181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210164787A KR20230077478A (ko) 2021-11-25 2021-11-25 집적 회로, 메모리 및 메모리의 동작 방법

Country Status (3)

Country Link
US (1) US11837311B2 (ko)
KR (1) KR20230077478A (ko)
CN (1) CN116168756A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712596B1 (ko) * 2005-07-25 2007-04-30 삼성전자주식회사 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
KR102182419B1 (ko) 2013-06-28 2020-11-24 에스케이하이닉스 주식회사 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR102695924B1 (ko) * 2019-09-02 2024-08-16 삼성전자주식회사 파워-업 시퀀스 중에 메모리 셀들을 테스트하고 리페어 하는 방법 및 메모리 장치
TWI726514B (zh) * 2019-12-03 2021-05-01 芯測科技股份有限公司 記憶體修復電路、方法與使用其的記憶體模組
US11282569B2 (en) * 2020-01-28 2022-03-22 Micron Technology, Inc. Apparatus with latch balancing mechanism and methods for operating the same
KR20210141156A (ko) * 2020-05-15 2021-11-23 삼성전자주식회사 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링

Also Published As

Publication number Publication date
CN116168756A (zh) 2023-05-26
US20230162811A1 (en) 2023-05-25
US11837311B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
US7933159B2 (en) Semiconductor memory device and system with redundant element
JP4955990B2 (ja) 不揮発性半導体記憶装置
US7743303B2 (en) Defective memory block remapping method and system, and memory device and processor-based system using same
JP3893005B2 (ja) 不揮発性半導体記憶装置
JP2833646B2 (ja) 冗長メモリ要素選択回路および該回路を備えたフラッシュｅｅｐｒｏｍメモリ
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
US10839932B2 (en) Semiconductor device and operating method thereof
US7336537B2 (en) Handling defective memory blocks of NAND memory devices
KR20010092411A (ko) 반도체 기억 장치 및 그 테스트 방법
JP2006079811A (ja) エラー検出用パリティー発生器を備えた半導体メモリ装置
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR20150119547A (ko) 반도체 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
JP2003338197A (ja) 消去／プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
JP2009259329A (ja) 半導体集積回路装置
JP2007250187A (ja) 不揮発性半導体メモリ及びそのテスト方法
JPH07249299A (ja) 集積プログラミング回路
JP2748335B2 (ja) テスト機能を内蔵する電気的に変更可能な不揮発性メモリ
KR20230077478A (ko) 집적 회로, 메모리 및 메모리의 동작 방법
JP2008146773A (ja) 不揮発性半導体記憶装置
US6813735B1 (en) I/O based column redundancy for virtual ground with 2-bit cell flash memory
US6373770B1 (en) Integrated circuit memory devices with configurable block decoder circuits
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
KR20100129057A (ko) 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
KR20090058290A (ko) 퓨즈 박스 및 그것을 포함하는 반도체 메모리 장치