KR102122880B1

KR102122880B1 - 반도체 장치

Info

Publication number: KR102122880B1
Application number: KR1020130159284A
Authority: KR
Inventors: 김귀동
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2020-06-15
Also published as: US20150179241A1; CN104733042A; KR20150072043A; US9135969B2; CN104733042B

Abstract

반도체 장치는 비휘발성 저장부; 클럭을 이용해 다수의 선택신호를 생성하는 선택신호 생성부; 상기 다수의 선택신호 중 대응하는 선택신호가 활성화되면, 상기 비휘발성 저장부로부터 전송된 데이터를 저장하는 다수의 저장부; 및 상기 비휘발성 저장부로부터 전송된 데이터가 상기 다수의 저장부에 저장된 데이터와 같은 경우 상기 클럭을 차단하는 클럭 차단부를 포함할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 특허문서는 반도체 장치에 관한 것이다.

도 1은 반도체 메모리 장치에서의 리페어 동작을 설명하기 위한 도면이다.

도 1을 참조하면, 반도체 메모리 장치는 다수의 메모리 셀을 포함하는 셀어레이(110)와, 로우 어드레스(RADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 제어부(120), 컬럼 어드레스(CADD)에 의해 선택된 비트라인(bit line)의 데이터를 액세스(리드 또는 라이트)하기 위한 컬럼 제어부(130)를 포함한다.

로우 퓨즈 회로(140)는 셀어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_RADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_RADD)와 메모리장치 외부로부터 입력된 로우 어드레스(RADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_RADD)와 로우 어드레스(RADD)가 일치하면, 로우 비교부(150)는 로우 제어부(120)가 로우 어드레스(RADD)에 의해 지정되는 워드라인을 대신해 리던던시 워드라인을 활성화하도록 제어한다.

컬럼 퓨즈 회로(160)는 셀어레이 내(110)에서 결함이 있는 메모리 셀에 대응하는 컬럼 어드레스를 리페어 컬럼 어드레스(REPAIR_CADD)로 저장한다. 컬럼 비교부(170)는 컬럼 퓨즈 회로(160)에 저장된 리페어 컬럼 어드레스(REPAIR_CADD)와 메모리장치 외부로부터 입력된 컬럼 어드레스(CADD)를 비교한다. 만약, 리페어 컬럼 어드레스(REPAIR_CADD)와 컬럼 어드레스(CADD)가 일치하면, 컬럼 비교부(170)는 컬럼 제어부(130)가 컬럼 어드레스(CADD)에 의해 지정되는 비트라인을 대신해 리던던시 비트라인에 액세스하도록 제어한다.

도 1의 퓨즈 회로들(140, 160)에는 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작게 설계하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(E-fuse)인데, 이-퓨즈는 트랜지스터로 형성하거나 캐패시터 저항 등으로 만들 수 있으며, 트랜지스터로 형성할 경우에 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하거나 퓨즈이다.

도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.

도 2에 도시된 바와 같이, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인(D) 또는 소스(S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전압이 인가되면 트랜지스터(T)의 게이트 옥사이드가 파괴되면서 게이트(G)와 드레인(D)-소스(S)가 쇼트되어 이-퓨즈는 저항(R)으로 동작한다. 따라서, 게이트와 드레인-소스 간에 전류가 흐르게 된다.

이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인(D)-소스(S) 간의 저항값을 통해 이-퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.

도 1의 퓨즈 회로들(140, 160)에 이-퓨즈를 적용하는 것은 앞서 논의한 면적상의 이슈들에 의해 쉽지 않다. 이-퓨즈를 어레이로 구성하고(이 경우 증폭기 등의 공유가 가능해 전체 면적이 줄어들 수 있음), 이-퓨즈 어레이에 저장된 데이터를 이용해 리페어 동작을 수행하는 방안이 연구되고 있다.

이-퓨즈 어레이와 같은 비휘발성 저장부를 구비하는 반도체 장치의 경우 이-퓨즈 어레이에 저장된 데이터를 사용하기 위해 부트업 동작시 이-퓨즈 어레이에 저장된 리페어 데이터를 반도체 장치에 포함된 저장부(예를 들면 래치)로 불러오게 된다. 비휘발성 저장부에 동일한 리페어 데이터가 중복으로 저장된 경우 중복된 데이터를 저장부로 불러와 사용하면 반도체 장치의 동작에 오류가 발생할 수 있다.

본 발명의 실시예는 반도체 장치의 비휘발성 저장부에 저장된 리페어 데이터를 반도체 장치의 저장부로 불러올 때 저장부에 중복 데이터가 저장되지 않도록 하여 오류를 줄인 반도체 장치를 제공한다.

본 발명의 일실시예에 따른 반도체 장치는 비휘발성 저장부; 클럭을 이용해 다수의 선택신호를 생성하는 선택신호 생성부; 상기 다수의 선택신호 중 대응하는 선택신호가 활성화되면, 상기 비휘발성 저장부로부터 전송된 데이터를 저장하는 다수의 저장부; 및 상기 비휘발성 저장부로부터 전송된 데이터가 상기 다수의 저장부에 저장된 데이터와 같은 경우 상기 클럭을 차단하는 클럭 차단부를 포함할 수 있다.

상기 비휘발성 저장부는 제1 내지 제M퓨즈 셋을 포함하고, 데이터를 저장할 때 상기 제1퓨즈 셋부터 제M퓨즈 셋까지 차례로 데이터를 저장할 수 있다.

반도체 장치는 상기 다수의 저장부 중 대응하는 저장부에서 출력된 데이터와 상기 비휘발성 저장부로부터 전송된 데이터를 비교한 결과를 출력하는 다수의 비교부를 포함할 수 있다.

상기 선택신호 생성부는 상기 클럭을 카운트해 어드레스를 생성하는 어드레스 생성부; 및 상기 어드레스를 디코딩해 상기 다수의 선택신호를 생성하는 디코딩부를 포함할 수 있다.

본 발명의 일실시예에 따른 반도체 장치는 리페어 데이터를 저장하는 비휘발성 저장부; 클럭을 이용해 다수의 선택신호를 생성하는 선택신호 생성부; 상기 다수의 선택신호 중 대응하는 선택신호가 활성화되면, 상기 비휘발성 저장부로부터 전송된 리페어 데이터를 저장하는 다수의 저장부; 상기 비휘발성 저장부로부터 전송된 데이터가 상기 다수의 저장부에 저장된 데이터와 같은 경우 상기 클럭을 차단하는 클럭 제어부; 및 상기 다수의 저장부에 저장된 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 셀 어레이를 포함할 수 있다.

상기 비휘발성 저장부는 제1 내지 제M퓨즈 셋을 포함하고, 리페어 데이터를 저장할 때 상기 제1퓨즈 셋부터 제M퓨즈 셋까지 차례로 데이터를 저장할 수 있다.

반도체 장치는 상기 비휘발성 저장부로부터 출력된 리페어 데이터를 전송하는 제1데이터 버스; 상기 반도체 장치로 입력된 어드레스를 전송하는 제2데이터 버스; 부트업 동작시 상기 제1데이터 버스로 전송된 데이터를 선택하여 출력하고, 액세스 동작시 상기 제2데이터 버스로 전송된 데이터를 선택하여 출력하는 버스 선택부; 및 상기 버스 선택부로부터 출력된 데이터를 전송하는 제3데이터 버스를 포함할 수 있다.

반도체 장치는 상기 다수의 저장부 중 대응하는 저장부에서 출력된 데이터와 상기 제3데이터 버스로 전송된 데이터를 비교한 결과를 출력하는 다수의 비교부를 포함할 수 있다.

반도체 장치는 상기 다수의 비교부의 비교 결과를 참조하여, 상기 다수의 저장부 중 상기 제3데이터 버스로 전송된 데이터와 동일한 데이터가 저장된 저장부가 있으면 활성화되고, 없으면 비활성화되는 동일 신호를 생성하는 동일 신호 생성부를 포함할 수 있다.

본 발명의 실시예에 따르면, 반도체 장치의 비휘발성 저장부의 리페어 데이터를 반도체 장치의 저장부로 불러올 때 중복된 데이터가 전송될 경우, 전송된 리페어 데이터를 저장하지 않음으로써 저장부에 중복된 리페어 데이터가 저장되지 않도록 한다.

도 1은 반도체 메모리 장치에서의 리페어 동작을 설명하기 위한 도면,
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면,
도 3은 비휘발성 저장부(310)에서 제1 내지 제N저장부(320<1:N>)로 중복된 리페어 데이터(R_DATA)가 전송되는 경우 발생하는 문제점을 설명하기 위한 도면,
도 4는 본 발명의 따른 반도체 장치의 일실시예의 구성도,
도 5는 도 4의 선택신호 생성부(420)의 일실시예의 구성도,
도 6은 본 발명의 따른 반도체 장치의 일실시예의 구성도,
도 7는 도 6의 선택신호 생성부(620)의 일실시예의 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 비휘발성 저장부(310)에서 제1 내지 제N저장부(320<1:N>)로 중복된 리페어 데이터(R_DATA)가 전송되는 경우 발생하는 문제점을 설명하기 위한 도면이다.

반도체 장치(300)는 비휘발성 저장부(310), 제1 내지 제N저장부(320<1:N>), 제1 내지 제N비교부(330<1:N>) 및 셀 어레이(340)를 포함할 수 있다.

셀 어레이(340)는 다수의 노멀 셀(N_CELL) 및 다수의 리던던시 셀(R_CELL)을 포함할 수 있다. 다수의 노멀 셀(N_CELL) 및 다수의 리던던시 셀(R_CELL)은 워드라인(WL<1:M>, RWL<1:N>) 및 비트라인(BL)과 연결될 수 있다. 셀 어레이(340)는 노멀 셀(N_CELL) 및 리던던시 셀(R_CELL)을 제어하기 위한 로우 제어부(341) 및 컬럼 제어부(342)를 포함할 수 있다.

로우 제어부(341)는 액티브 신호(ACT)가 활성화되면, 로우 어드레스(RADD)에 대응하는 워드라인(WL)을 액티브하거나, 제1 내지 제N비교신호(CMP<1:N>) 중 활성화된 비교신호에 대응하는 리던던시 워드라인(RWL<1:N>)을 액티브할 수 있다. 컬럼 제어부(342)는 라이트 신호(WT) 또는 리드 신호(RD)가 활성화되면, 액티브된 워드라인에 연결된 셀들(N_CELL, R_CELL) 중 컬럼 어드레스(CADD)에 대응하는 비트라인(BL)들에 연결된 셀들(N_CELL, R_CELL)에 데이터(DATA)를 라이트 또는 리드할 수 있다.

비휘발성 저장부(310)는 리던던시 셀들(R_CELL)로 대체되는 노멀 셀들(N_CELL)의 어드레스(이하 리페어 어드레스라 함)를 저장할 수 있다. 비휘발성 저장부(310)는 부트업 동작시 저장된 어드레스들을 리페어 데이터(R_DATA)로서 제1 내지 제N저장부(320<1:N>)로 전송할 수 있다.

제1 내지 제N저장부(320<1:N>)는 부트업 동작시 차례로 활성화되어 전송된 리페어 데이터(R_DATA)를 저장할 수 있다. 즉, 부트업 동작시 비휘발성 저장부(310)로부터 하나 이상의 리페어 어드레스가 차례로 제1 내지 제N저장부(320<1:N>)로 전송되고, 제1 내지 제N저장부(320<1:N>)에 차례대로 리페어 어드레스가 하나씩 저장될 수 있다.

제1 내지 제N비교부(330<1:N>)는 저장부(320<1:N>) 중 대응하는 저장부에서 출력된 데이터(DATA_1 - DATA_N)와 로우 어드레스(RADD)를 비교하여 제1 내지 제N비교신호(CMP<1:N>) 중 대응하는 비교신호를 활성화할 수 있다. 로우 제어부(341)는 액티브 신호(ACT)가 활성화된 경우, 제1 내지 제N비교신호(CMP<1:N>)가 모두 비활성화되면 로우 어드레스(RADD)에 대응하는 워드라인을 액티브하고, 제N비교신호(CMP<1:N>) 중 활성화된 비교신호에 대응하는 리던던시 워드라인을 액티브할 수 있다.

이하에서는 상술한 사항을 바탕으로 제1 내지 제N저장부(320<1:N>) 중 2개의 저장부에 동일한 리페어 어드레스가 저장된 경우 발생하는 문제점에 대해 설명한다. 즉, 부트업 동작시 비휘발성 저장부(310)로부터 중복된 리페어 데이터(R_DATA)가 제1 내지 제N저장부(320<1:N>)로 전송되는 경우 발생하는 문제점에 대해 설명한다.

반도체 장치는 생산과정에서 여러 번의 테스트를 거치게 되며, 테스트 단계마다 불량이 검출된 워드라인의 어드레스를 비휘발성 저장부(310)에 저장한다. 여기서 불량 워드라인(DEFECT_WL)에 대응하는 리페어 어드레스가 서로 다른 2이상의 테스트 단계에서 검출되어 비휘발성 저장부(310)에 중복으로 저장되었다고 가정한다.

부트업 동작시 비휘발성 저장부(310)로부터 리페어 데이터(R_DATA)가 차례로 제1 내지 제N저장부(320<1:N>)로 전송되어 저장된다. 비휘발성 저장부(310)에 불량 워드라인(DEFECT_WL)에 대응하는 리페어 어드레스가 2개 저장되어 있으므로, 제1 내지 제N저장부(320<1:N>) 중 2개의 저장부에 동일한 리페어 어드레스가 저장된다. 예를 들어 제1저장부(320<1>) 및 제2저장부(320<2>)에 불량 워드라인(DEFECT_WL)의 리페어 어드레스가 저장되었다고 하자.

부트업 동작이 완료되고, 반도체 장치에 액티브 커맨드(active command)와 함께 불량 워드라인(DEFECT_WL)의 로우 어드레스(RADD)가 인가되면, 제1 내지 제N비교부(330<1:N>)는 대응하는 저장부에서 출력된 데이터(DATA_1 - DATA_N)와 로우 어드레스(RADD)를 비교하고, 제1비교신호(CMP<1>) 및 제2비교신호(CMP<2>)가 함께 활성화된다. 로우 제어부(341)는 활성화된 제1비교신호(CMP<1>) 및 제2비교신호(CMP<2>)에 대응하는 2개의 리던던시 워드라인들(RWL<1>, RWL<2>)을 액티브하여, 여기에 연결된 리던던시 셀(R_CELL)의 데이터가 충돌한다.

도 4는 본 발명의 따른 반도체 장치의 일실시예의 구성도이다.

도 4에 도시된 바와 같이, 반도체 장치는 비휘발성 저장부(410), 선택신호 생성부(420), 다수의 저장부(430<1:N>), 다수의 비교부(440<1:N>), 클럭 차단부(450) 및 내부회로(460)를 포함할 수 있다.

도 4를 참조하여 반도체 장치에 대해 설명한다.

비휘발성 저장부(410)는 다수의 저장부(430<1:N>)로 전송될 데이터를 저장한다. 비휘발성 저장부(410)에서 출력된 데이터는 데이터 버스(D_BUS)를 통해 다수의 저장부(430<1:N>)로 전송될 수 있다. 이때 비휘발성 저장부(410)에서는 클럭(CLK)이 함께 출력되는데, 클럭(CLK)은 데이터 버스(D_BUS)의 데이터에 동기될 수 있다. 비휘발성 저장부(410)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다.

선택신호 생성부(420)는 클럭(CLK)을 이용해 다수의 선택신호(SEL<1:N>)를 생성할 수 있다. 선택신호 생성부(420)는 클럭(CLK)이 활성화될 때마다, 선택신호들(SEL<1:N>) 중 하나의 선택신호를 차례로 활성화할 수 있다. 예를 들어, 클럭(CLK)이 첫번째로 활성화되면 제1선택신호(SEL<1>)을 활성화하고, 클럭(CLK)이 두번째로 활성화되면 제2선택신호(SEL<2>)를 활성화할 수 있다.

다수의 저장부(430<1:N>) 각각은 데이터 버스(D_BUS)로 전송되는 데이터의 비트수와 동일한 래치(latch)를 포함할 수 있다. 다수의 저장부(430<1:N>) 각각은 대응하는 선택신호(SEL<1:N>)에 응답하여 활성화되고, 활성화된 저장부는 데이터 버스(D_BUS)로 전송된 데이터를 입력받아 저장할 수 있다. 예를 들어 제1선택신호(SEL<1>)가 활성화되면, 제1저장부(430<1>)가 데이터 버스(D_BUS)로 전송된 데이터를 입력받아 저장하고, 제N선택신호(SEL<N>)가 활성화되면, 제N저장부(430<N>)가 데이터 버스(D_BUS)로 전송된 데이터를 입력받아 저장할 수 있다.

다수의 비교부(440<1:N>)는 다수의 저장부(430<1:N>) 중 대응하는 저장부에서 출력된 데이터(SDATA_1 - SDATA_N)와 비휘발성 저장부(410)로부터 데이터 버스(D_BUS)를 통해 전송된 데이터를 비교할 수 있다. 다수의 비교부(440<1:N>)는 다수의 비교신호(CMP<1:N>) 중 대응하는 비교신호를 생성하되, 상술한 비교결과에 따라 대응하는 저장부의 데이터와 비휘발성 저장부(410)를 통해 전송된 데이터가 같으면 비교신호를 활성화하고, 다르면 비교신호를 비활성화할 수 있다.

클럭 차단부(450)는 비휘발성 저장부(410)로부터 출력된 클럭(CLK)을 선택신호 생성부(420)로 전달하되, 다수의 저장부(430<1:N>)의 데이터들 중 비휘발성 저장부(410)로부터 전송된 데이터와 같은 데이터가 있는 경우 클럭(CLK)을 차단할 수 있다. 클럭 차단부(450)는 클럭(CLK)을 그대로 출력하되, 다수의 비교신호(CMP<1:N>)를 입력받아 다수의 비교신호(CMP<1:N>) 중 하나 이상의 비교신호가 활성화된 경우, 클럭(CLK)을 출력하지 않고 출력(CLK_OUT)을 비활성화할 수 있다. 클럭(CLK)이 차단되면 선택신호 생성부(420)는 모든 선택신호(SEL<1:N>)를 비활성화하여 비휘발성 저장부(410)로부터 전송된 데이터가 저장부에 저장되지 않을 수 있다.

내부회로(460)는 반도체 장치 내부에서 다수의 저장부(430<1:N>)에 저장된 데이터를 이용하는 회로이다. 예를 들어, 내부회로(460)는 다수의 저장부(430<1:N>)에 저장된 데이터를 이용해 특정 설정을 하는 회로일 수 있다. 또한, 반도체 장치가 메모리장치인 경우, 내부회로(460)는 다수의 저장부(430<1:N>)에 저장된 데이터(이 경우 리페어 어드레스)를 이용해 리페어 동작을 수행하는 회로일 수 있다.

비휘발성 저장부(410)가 이-퓨즈 어레이인 경우, 비휘발성 저장부(410)는 제1 내지 제K퓨즈 셋(411<1:K>)을 포함할 수 있다. 각각의 퓨즈 셋(411<1:K>)은 멀티 비트의 데이터를 저장할 수 있도록 다수의 퓨즈회로를 포함할 수 있다. 비휘발성 저장부(410)에 데이터를 저장할 때, 제1퓨즈 셋(411<1>)부터 제M퓨즈 셋(411<K>)까지 차례로 데이터가 저장될 수 있다. 즉, 가장 먼저 제1퓨즈 셋(411<1>)에 데이터가 저장되고, 다음으로 제2퓨즈 셋(411<2>)에 데이터가 저장되고, 차례대로 퓨즈 셋에 데이터가 저장되어 마지막으로 제K퓨즈 셋(411<K>)에 데이터가 저장될 수 있다.

비휘발성 저장부(410)는 다수의 저장부(430<1:N>)로 데이터를 전송할 때, 제K퓨즈 셋(411<K>)에 저장된 데이터부터 제1퓨즈 셋(411<1>)에 저장된 데이터까지 차례로 전송할 수 있다. 비휘발성 저장부(410)는 데이터를 저장한 순서와는 반대의 순서로 퓨즈 셋(411<1:K>)의 데이터를 다수의 저장부(430<1:N>)로 전송할 수 있다. 즉, 가장 먼저 제K퓨즈 셋(411<K>)의 데이터가 전송되고, 다음으로 제K-1퓨즈 셋(411<K-1>)의 데이터가 전송되고, 차례대로 퓨즈 셋의 데이터가 전송되어 마지막으로 제1퓨즈 셋(411<1>)의 데이터가 전송될 수 있다. 요컨대, 비휘발성 저장부(410)에 늦게 저장된 데이터일수록 빨리 전송될 수 있다.

이하에서 비휘발성 저장부(410)의 제3퓨즈 셋(411<3>)과 제8퓨즈 셋(411<8>)에 동일한 데이터가 저장된 경우의 예를 들어 반도체 장치의 동작을 설명한다.

비휘발성 저장부(410)에서 데이터 전송이 시작되면 클럭(CLK)이 출력되며, 클럭(CLK)이 1회 활성화될 때마다 1개의 퓨즈 셋에서 출력된 데이터가 전송되어, 활성화된 저장부에 저장될 수 있다. 제K퓨즈 셋(411<K>)에서 제4퓨즈 셋(411<4>)의 데이터는 차례로 전송되어, 제1 내지 제K-3저장부(430<1> - 430_<K-3>)에 각각 저장될 수 있다. 제3퓨즈 셋(411<3>)의 데이터가 전송되면, 이와 동일한 데이터가 저장된 제K-7저장부(430<K-7>)에 대응하는 제K-7비교부(440<K-7>)는 제K-7비교신호(CMP<K-7>)를 활성화한다. 클럭 차단부(450)는 제K-7비교신호(CMP<K-7>)에 응답하여 클럭(CLK)을 차단하고, 선택신호들(SEL<1:N>)이 모두 비활성화되어, 제3퓨즈 셋(411<3>)의 데이터는 전송되지 않는다. 이후 나머지 퓨즈 셋의 데이터가 차례로 전송되어 저장부에 저장되고, 데이터 전송이 완료된다.

이와 같이, 반도체 장치는 비휘발성 저장부(410)로부터 전송된 데이터들 중 중복된 데이터는 저장하지 않음으로써 제1 내지 제N저장부(430<1:N>)에 동일한 데이터가 중복으로 저장된 경우, 중복된 데이터 때문에 내부회로(460)에서 발생하는 오류를 막을 수 있다.

도 5는 도 4의 선택신호 생성부(420)의 일실시예의 구성도이다.

도 5에 도시된 바와 같이, 선택신호 생성부(420)는 어드레스 생성부(510)와, 디코딩부(520)를 포함할 수 있다.

어드레스 생성부(510)는 클럭(CLK)을 카운트해 어드레스(ADD<1:X>)를 생성한다. 상술한 바와 같이, 선택신호가 N개인 경우 어드레스(ADD<1:X>)는 최소 X비트(X는 2^X ≥ N을 만족하는 자연수임)의 바이너리 코드(binary code)일 수 있다. 어드레스 생성부(510)는 카운터를 이용해 설계될 수 있다.

디코딩부(520)는 어드레스(ADD<1:X>)를 디코딩해 선택신호(SEL<1:N>)를 생성한다. 어드레스(ADD<1:X>)가 X비트의 바이너리 코드로 구성되므로, 어드레스(ADD<1:X>)를 디코딩하면 최대 2^X개의 조합을 만들 수 있고, 이러한 조합들 중 하나를 각각의 선택신호(SEL<1:N>)에 대응시켜, 대응하는 조합이 입력되면 해당 선택신호를 활성화할 수 있다.

마지막 선택신호(SEL<N>)가 활성화되면, 모든 저장부(430<1:N>)에 데이터가 저장되므로 더 이상 선택신호가 활성화될 필요가 없다. 따라서, 마지막 선택신호(SEL<N>)가 활성화되면, 이에 응답해 어드레스 생성부(510)와 디코딩부(520)가 비활성화되며, 결국 모든 선택신호(SEL<1:N>)가 계속 비활성화된 상태를 유지할 수 있다.

도 6은 본 발명의 따른 반도체 장치의 일실시예의 구성도이다.

도 6에서는 반도체 장치가 반도체 메모리 장치이고, 비휘발성 저장부(610)에 저장된 데이터를 이용해 노멀 셀(N_CELL)을 리던던시 셀(R_CELL)로 대체하는 리페어 동작을 수행하는 경우에 대해 설명한다.

도 6에 도시된 바와 같이, 반도체 장치는 비휘발성 저장부(610), 선택신호 생성부(620), 다수의 저장부(630<1:N>), 다수의 비교부(640<1:N>), 클럭 차단부(650), 버스 선택부(660), 동일 신호 생성부(670), 셀 어레이(680) 및 제1 내지 제3데이터 버스(D_BUS1 - D_BUS3)를 포함할 수 있다.

비휘발성 저장부(610)는 셀 어레이(670)에 포함된 노멀 셀(N_CELL) 중 불량이 발생하여 리던던시 셀(R_CELL)로 대체되는 노멀 셀(N_CELL)의 어드레스인 리페어 데이터(R_DATA)를 저장할 수 있다. 도 6에 도시된 예에서, 리페어 동작은 불량 워드라인(WL)을 리던던시 워드라인(RWL<1:N>)으로 대체하는 동작이며, 따라서 리페어 데이터(R_DATA)는 불량이 발생하여 대체되는 워드라인의 어드레스일 수 있다.

비휘발성 저장부(610)로부터 출력된 리페어 데이터(R_DATA)는 제1데이터 버스(D_BUS1)를 통해 버스 선택부(660)로 입력될 수 있다. 이때 비휘발성 저장부(610)에서는 클럭(CLK)이 함께 출력되는데, 클럭(CLK)은 제1데이터 버스(D_BUS1)의 데이터에 동기될 수 있다. 비휘발성 저장부(610)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다.

버스 선택부(660)는 부트업 동작시 제1데이터 버스(D_BUS1)를 통해 전송된 데이터를 선택하여 제3데이터 버스(D_BUS3)로 출력하고, 액세스 동작(예를 들어, 액티브 동작)시 제2데이터 버스(D_BUS2)를 통해 전송된 데이터를 선택하여 제3데이터 버스(D_BUS3)로 출력할 수 있다. 이때 반도체 장치의 외부로부터 입력된 어드레스(IADD)가 제2데이터 버스(D_BUS2)를 통해 버스 선택부(660)로 입력될 수 있다. 버스 선택부(660)는 부트업 동작시 비휘발성 저장부(610)에 저장된 리페어 데이터(R_DATA)가 다수의 저장부(630<1:N>)로 전송되는 동안 활성화되는 리페어 데이터 인에이블 신호(R_DATA_EN)가 활성화된 경우 제1데이터 버스(D_BUS1)의 데이터를 선택하여 제3데이터 버스(D_BUS3)로 출력하고, 위 신호가 비활성화된 경우 제2데이터 버스(D_BUS21)의 데이터를 선택하여 제3데이터 버스(D_BUS3)로 출력할 수 있다.

선택신호 생성부(620)는 클럭(CLK)을 이용해 다수의 선택신호(SEL<1:N>)를 생성할 수 있다. 선택신호 생성부(620)는 클럭(CLK)이 활성화될 때마다, 선택신호들(SEL<1:N>) 중 하나의 선택신호를 차례로 활성화할 수 있다. 예를 들어, 클럭(CLK)이 첫번째로 활성화되면 제1선택신호(SEL<1>)을 활성화하고, 클럭(CLK)이 두번째로 활성화되면 제2선택신호(SEL<2>)를 활성화할 수 있다. 선택신호 생성부(620)는 제1선택신호(SEL<1>)가 활성화되는 시점부터 제N선택신호(SEL<N>)가 활성화되는 시점까지 활성화되는 리페어 데이터 인에이블 신호(R_DATA_EN)를 활성화할 수 있다.

다수의 저장부(630<1:N>) 각각은 제3데이터 버스(D_BUS3)로 전송되는 데이터의 비트수와 동일한 래치(latch)를 포함할 수 있다. 다수의 저장부(630<1:N>) 각각은 대응하는 선택신호(SEL<1:N>)에 응답하여 활성화되고, 활성화된 저장부는 제3데이터 버스(D_BUS3)로 전송된 데이터를 입력받아 저장할 수 있다. 예를 들어 제1선택신호(SEL<1>)가 활성화되면, 제1저장부(630<1>)가 제3데이터 버스(D_BUS3)로 전송된 데이터를 입력받아 저장하고, 제N선택신호(SEL<N>)가 활성화되면, 제N저장부(630<N>)가 제3데이터 버스(D_BUS3)로 전송된 데이터를 입력받아 저장할 수 있다.

다수의 비교부(640_1 - 640<N>)는 다수의 저장부(630<1:N>) 중 대응하는 저장부에서 출력된 데이터(SDATA_1 - SDATA_N)와 제3데이터 버스(D_BUS3)를 통해 전송된 데이터를 비교할 수 있다. 다수의 비교부(640_1 - 640<N>)는 다수의 비교신호(CMP<1:N>) 중 대응하는 비교신호를 생성하되, 상술한 비교결과에 따라 대응하는 저장부의 데이터와 제3데이터 버스(D_BUS3)를 통해 전송된 데이터가 같으면 비교신호를 활성화하고, 다르면 비교신호를 비활성화할 수 있다. 부트업 동작시 다수의 비교신호(CMP<1:N>)는 비휘발성 저장부(610)에서 전송된 리페어 데이터(R_DATA)와 다수의 저장부(630<1:N>)에 저장된 데이터들을 비교한 결과이고, 액티브 동작(예를 들어, 액티브 동작)시 다수의 비교신호(CMP<1:N>)는 입력된 어드레스(IADD)와 다수의 저장부(630<1:N>)에 저장된 데이터들을 비교한 결과일 수 있다.

클럭 차단부(650)는 비휘발성 저장부(610)로부터 출력된 클럭(CLK)을 선택신호 생성부(620)로 전달하되, 다수의 저장부(630<1:N>)의 데이터들 중 비휘발성 저장부(610)로부터 전송된 데이터와 같은 데이터가 있는 경우 클럭(CLK)을 차단할 수 있다. 클럭 차단부(450)는 클럭(CLK)을 그대로 출력하되, 동일 신호(DATA_SAME)가 활성화된 경우, 클럭(CLK)을 출력하지 않고 출력(CLK_OUT)을 비활성화할 수 있다. 클럭(CLK)이 차단되면 선택신호 생성부(620)는 모든 선택신호(SEL<1:N>)를 비활성화하여 제3데이터 버스(D_BUS3)의 데이터가 저장부에 저장되지 않을 수 있다.

동일 신호 생성부(670)는 다수의 비교부(640<1:N>)의 비교 결과를 참조하여, 다수의 저장부(630<1:N>) 중 제3데이터 버스(D_BUS3)로 전송된 데이터와 동일한 데이터가 저장된 저장부가 있으면 활성화되고, 없으면 비활성화되는 동일 신호(DATA_SAME)를 생성할 수 있다. 동일 신호 생성부(670)는 다수의 비교신호(CMP<1:N>)를 입력받아, 다수의 비교신호(CMP<1:N>) 중 하나 이상의 비교신호가 활성화된 경우 동일 신호(DATA_SAME)를 활성화하고, 다수의 비교신호(CMP<1:N>)가 모두 비활성화된 경우 동일 신호(DATA_SAME)를 비활성화할 수 있다.

셀 어레이(680)는 다수의 노멀 셀(N_CELL) 및 다수의 리던던시 셀(R_CELL)을 포함할 수 있다. 다수의 노멀 셀(N_CELL) 및 다수의 리던던시 셀(R_CELL)은 워드라인(WL<1:M>, RWL<1:N>) 및 비트라인(BL)과 연결될 수 있다. 셀 어레이(680)는 노멀 셀(N_CELL) 및 리던던시 셀(R_CELL)을 제어하기 위한 로우 제어부(681) 및 컬럼 제어부(682)를 포함할 수 있다.

로우 제어부(681)는 액티브 신호(ACT)가 활성화되면, 동일 신호(DATA_SAME)가 비활성화된 경우 다수의 워드라인(WL<1:M>) 중 입력된 어드레스(IADD)에 대응하는 워드라인을 액티브하고, 동일 신호(DATA_SAME)가 활성화된 경우 다수의 리던던시 워드라인(RWL<1:N>) 중 활성화된 비교신호에 대응하는 리던던시 워드라인을 액티브할 수 있다. 컬럼 제어부(342)는 라이트 신호(WT) 또는 리드 신호(RD)가 활성화되면, 액티브된 워드라인에 연결된 셀들(N_CELL, R_CELL) 중 컬럼 어드레스(CADD)에 대응하는 비트라인(BL)들에 연결된 셀들(N_CELL, R_CELL)에 데이터(DATA)를 라이트 또는 리드할 수 있다.

비휘발성 저장부(610)가 이-퓨즈 어레이인 경우, 비휘발성 저장부(610)는 제1 내지 제K퓨즈 셋(611<1:K>)을 포함할 수 있다. 각각의 퓨즈 셋(611<1:K>)은 멀티 비트의 데이터를 저장할 수 있도록 다수의 퓨즈회로를 포함할 수 있다. 비휘발성 저장부(610)에 데이터를 저장할 때, 제1퓨즈 셋(611<1>)부터 제M퓨즈 셋(611<K>)까지 차례로 데이터가 저장될 수 있다. 즉, 가장 먼저 제1퓨즈 셋(611<1>)에 데이터가 저장되고, 다음으로 제2퓨즈 셋(611<2>)에 데이터가 저장되고, 차례대로 퓨즈 셋에 데이터가 저장되어 마지막으로 제K퓨즈 셋(611<M>)에 데이터가 저장될 수 있다.

비휘발성 저장부(610)는 다수의 저장부(630<1:N>)로 데이터를 전송할 때, 제K퓨즈 셋(611<K>)에 저장된 데이터부터 제1퓨즈 셋(611<1>)에 저장된 데이터까지 차례로 전송할 수 있다. 비휘발성 저장부(610)는 데이터를 저장한 순서와는 반대의 순서로 퓨즈 셋(611<1:K>)의 데이터를 다수의 저장부(630<1:N>)로 전송할 수 있다. 즉, 가장 먼저 제K퓨즈 셋(611<K>)의 데이터가 전송되고, 다음으로 제K-1퓨즈 셋(611<K-1>)의 데이터가 전송되고, 차례대로 퓨즈 셋의 데이터가 전송되어 마지막으로 제1퓨즈 셋(611<1>)의 데이터가 전송될 수 있다. 요컨대, 비휘발성 저장부(610)에 늦게 저장된 데이터일수록 빨리 전송될 수 있다.

이하에서 비휘발성 저장부(610)의 제3퓨즈 셋(611<3>)과 제8퓨즈 셋(611<8>)에 동일한 데이터가 저장된 경우의 예를 들어 반도체 장치의 동작을 설명한다.

비휘발성 저장부(610)에서 데이터 전송이 시작되면 클럭(CLK)이 출력되며, 클럭(CLK)이 1회 활성화될 때마다 1개의 퓨즈 셋에서 출력된 데이터가 전송되어, 활성화된 저장부에 저장될 수 있다. 제K퓨즈 셋(611<K>)에서 제4퓨즈 셋(611<4>)의 데이터는 차례로 전송되어, 제1 내지 제K-3저장부(630<1> - 630_<K-3>)에 각각 저장될 수 있다. 제3퓨즈 셋(611<3>)의 데이터가 전송되면, 이와 동일한 데이터가 저장된 제K-7저장부(630<K-7>)에 대응하는 제K-7비교부(640<K-7>)는 제K-7비교신호(CMP<K-7>)를 활성화한다. 클럭 차단부(450)는 제K-7비교신호(CMP<K-7>)에 응답하여 클럭(CLK)을 차단하고, 선택신호들(SEL<1:N>)이 모두 비활성화되어, 제3퓨즈 셋(611<3>)의 데이터는 전송되지 않는다. 이후 나머지 퓨즈 셋의 데이터가 차례로 전송되어 저장부에 저장되고, 데이터 전송이 완료된다.

이와 같이, 반도체 장치는 비휘발성 저장부(610)로부터 전송된 데이터들 중 중복된 데이터는 저장하지 않음으로써, 도 3의 설명에서 상술한 바와 같이 제1 내지 제N저장부(630<1:N>)에 동일한 데이터가 중복으로 저장된 경우 1회의 액티브 신호에 2개의 리던던시 워드라인이 액티브되어, 액티브된 워드라인에 연결된 리던던시 셀(R_CELL)들에 연결된 데이터가 충돌하는 것을 방지할 수 있다.

도 7는 도 6의 선택신호 생성부(620)의 일실시예의 구성도이다.

도 7에 도시된 바와 같이, 선택신호 생성부(620)는 어드레스 생성부(710), 디코딩부(720) 및 인에이블 신호 생성부(730)를 포함할 수 있다.

어드레스 생성부(710)는 클럭(CLK)을 카운트해 어드레스(ADD<1:X>)를 생성한다. 상술한 바와 같이, 선택신호가 N개인 경우 어드레스(ADD<1:X>)는 최소 X비트(X는 2^X ≥ N을 만족하는 자연수임)의 바이너리 코드(binary code)일 수 있다. 어드레스 생성부(710)는 카운터를 이용해 설계될 수 있다.

디코딩부(720)는 어드레스(ADD<1:X>)를 디코딩해 선택신호(SEL<1:N>)를 생성한다. 어드레스(ADD<1:X>)가 X비트의 바이너리 코드로 구성되므로, 어드레스(ADD<1:X>)를 디코딩하면 최대 2^X개의 조합을 만들 수 있고, 이러한 조합들 중 하나를 각각의 선택신호(SEL<1:N>)에 대응시켜, 대응하는 조합이 입력되면 해당 선택신호를 활성화할 수 있다.

마지막 선택신호(SEL<N>)가 활성화되면, 모든 저장부(430<1:N>)에 데이터가 저장되므로 더 이상 선택신호가 활성화될 필요가 없다. 따라서, 마지막 선택신호(SEL<N>)가 활성화되면, 이에 응답해 어드레스 생성부(710)와 디코딩부(720)가 비활성화되며, 결국 모든 선택신호(SEL<1:N>)가 계속 비활성화된 상태를 유지할 수 있다.

인에이블 신호 생성부(730)는 리페어 데이터 인에이블 신호(R_DATA_EN)를 생성하되, 제1선택신호(SEL<1>)가 활성화되면 리페어 데이터 인에이블 신호(R_DATA_EN)를 활성화하고, 제N선택신호(SEL<N>)가 비활성화되면 리페어 데이터 인에이블 신호(R_DATA_EN)를 비활성화할 수 있다.

참고로 M, N, K등은 설계에 따라 그 값이 달라지는 임의의 자연수일 수 있다. 상술한 예에서는 노멀 워드라인을 리던던시 워드라인으로 대체하는 동작에 대해서 설명하였지만 도 4 및 도 6의 반도체 장치는 컬럼 어드레스를 저장하고, 노멀 비트라인을 리던던시 비트라인으로 대체하는 동작 등에도 이용될 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims

비휘발성 저장부;
클럭을 이용해 다수의 선택신호를 생성하는 선택신호 생성부;
상기 다수의 선택신호 중 대응하는 선택신호가 활성화되면, 상기 비휘발성 저장부로부터 전송된 데이터를 저장하는 다수의 저장부; 및
상기 비휘발성 저장부로부터 전송된 데이터가 상기 다수의 저장부에 저장된 데이터와 같은 경우 상기 클럭을 차단하는 클럭 차단부
를 포함하는 반도체 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 비휘발성 저장부는
제1 내지 제M퓨즈 셋을 포함하고,
데이터를 저장할 때 상기 제1퓨즈 셋부터 제M퓨즈 셋까지 차례로 데이터를 저장하는 반도체 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2항에 있어서,
상기 비휘발성 저장부는
상기 다수의 저장부로 데이터를 전송할 때 상기 제M퓨즈 셋에 저장된 데이터부터 상기 제1퓨즈 셋에 저장된 데이터까지 차례로 전송하는 반도체 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 다수의 저장부 중 대응하는 저장부에서 출력된 데이터와 상기 비휘발성 저장부로부터 전송된 데이터를 비교한 결과를 출력하는 다수의 비교부
를 포함하는 반도체 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4항에 있어서,
상기 클럭 차단부는
상기 다수의 비교부의 비교 결과를 참조하여 상기 클럭을 상기 선택신호 생성부로 전달하거나, 차단하는 반도체 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 선택신호 생성부는
상기 클럭이 활성화될 때마다 상기 다수의 선택신호 중 활성화되는 선택신호를 변경하는 반도체 장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 클럭은
상기 비휘발성 저장부로부터 전송되는 데이터에 동기되며, 상기 비휘발성 저장부로부터 출력되는 반도체 장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 선택신호 생성부는
상기 클럭을 카운트해 어드레스를 생성하는 어드레스 생성부; 및
상기 어드레스를 디코딩해 상기 다수의 선택신호를 생성하는 디코딩부
를 포함하는 반도체 장치.
리페어 데이터를 저장하는 비휘발성 저장부;
클럭을 이용해 다수의 선택신호를 생성하는 선택신호 생성부;
상기 다수의 선택신호 중 대응하는 선택신호가 활성화되면, 상기 비휘발성 저장부로부터 전송된 리페어 데이터를 저장하는 다수의 저장부;
상기 비휘발성 저장부로부터 전송된 데이터가 상기 다수의 저장부에 저장된 데이터와 같은 경우 상기 클럭을 차단하는 클럭 제어부; 및
상기 다수의 저장부에 저장된 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 셀 어레이
를 포함하는 반도체 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9항에 있어서,
상기 비휘발성 저장부는
제1 내지 제M퓨즈 셋을 포함하고,
리페어 데이터를 저장할 때 상기 제1퓨즈 셋부터 제M퓨즈 셋까지 차례로 데이터를 저장하는 반도체 장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 비휘발성 저장부는
상기 다수의 저장부로 리페어 데이터를 전송할 때 상기 제M퓨즈 셋에 저장된 리페어 데이터부터 상기 제1퓨즈 셋에 저장된 리페어 데이터까지 차례로 전송하는 반도체 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 9항에 있어서,
상기 비휘발성 저장부로부터 출력된 리페어 데이터를 전송하는 제1데이터 버스;
상기 반도체 장치로 입력된 어드레스를 전송하는 제2데이터 버스;
부트업 동작시 상기 제1데이터 버스로 전송된 데이터를 선택하여 출력하고, 액세스 동작시 상기 제2데이터 버스로 전송된 데이터를 선택하여 출력하는 버스 선택부; 및
상기 버스 선택부로부터 출력된 데이터를 전송하는 제3데이터 버스
를 포함하는 반도체 장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12항에 있어서,
상기 다수의 저장부 중 대응하는 저장부에서 출력된 데이터와 상기 제3데이터 버스로 전송된 데이터를 비교한 결과를 출력하는 다수의 비교부
를 포함하는 반도체 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13항에 있어서,
상기 다수의 비교부의 비교 결과를 참조하여, 상기 다수의 저장부 중 상기 제3데이터 버스로 전송된 데이터와 동일한 데이터가 저장된 저장부가 있으면 활성화되고, 없으면 비활성화되는 동일 신호를 생성하는 동일 신호 생성부
를 포함하는 반도체 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 14항에 있어서,
상기 클럭 제어부는
상기 동일 신호가 비활성화되면 상기 클럭을 상기 선택신호 생성부로 전달하고, 상기 동일 신호가 활성화되면 상기 클럭을 차단하는 반도체 장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 14항에 있어서,
상기 셀 어레이는
상기 동일 신호가 비활성화되면 상기 입력된 어드레스에 대응하는 노멀 셀을 액세스하고, 상기 동일 신호가 활성화되면 상기 입력된 어드레스에 대응하는 노멀 셀을 대체한 리던던시 셀을 액세스하는 반도체 장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 9항에 있어서,
상기 선택신호 생성부는
상기 클럭이 활성화될 때마다 상기 다수의 선택신호 중 활성화되는 선택신호를 변경하는 반도체 장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 9항에 있어서,
상기 리페어 데이터는
상기 셀 어레이에 포함된 노멀 셀들 중 불량이 발생한 노멀 셀들의 어드레스인 반도체 장치.