KR20150040481A - 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법 - Google Patents

메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20150040481A
KR20150040481A KR20130119045A KR20130119045A KR20150040481A KR 20150040481 A KR20150040481 A KR 20150040481A KR 20130119045 A KR20130119045 A KR 20130119045A KR 20130119045 A KR20130119045 A KR 20130119045A KR 20150040481 A KR20150040481 A KR 20150040481A
Authority
KR
South Korea
Prior art keywords
command
memory
setting
memory device
repair
Prior art date
Application number
KR20130119045A
Other languages
English (en)
Inventor
이주현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130119045A priority Critical patent/KR20150040481A/ko
Priority to US14/106,832 priority patent/US9030899B2/en
Priority to CN201410119959.7A priority patent/CN104517643B/zh
Publication of KR20150040481A publication Critical patent/KR20150040481A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

메모리 장치의 동작 방법은, 리페어 모드로 진입하는 단계; 상기 리페어 모드의 진입에 의해, 설정 데이터의 입력 경로가 설정 경로에서 리페어 경로로 변경되는 단계; 설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계; 상기 인가되는 단계의 복수회 반복 이후에, 상기 리페어 모드가 종료되는 단계; 상기 리페어 모드의 종료에 응답해 상기 설정 데이터의 입력 경로가 상기 리페어 경로에서 상기 설정 경로로 변경되는 단계; 및 상기 인가되는 단계에서 입력된 상기 설정 데이터를 이용해 불량 어드레스가 비휘발성 메모리에 프로그램되는 단계를 포함할 수 있다.

Description

메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법 {MEMORY DEVICE, OPERATION METHOD OF MEMORY DEVICE AND MEMORY SYSTEM}
본 발명은 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 더욱 자세하게는 리페어와 관련된 기술에 관한 것이다.
도 1은 종래의 메모리 장치(예, DRAM)에서의 리페어 동작을 설명하기 위한 도면이다.
도 1에는 메모리 장치 내부에서 하나의 메모리 뱅크에 대응하는 구성을 도시했다. 도 1을 참조하면, 메모리 장치는 다수의 메모리 셀을 포함하는 메모리 어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스에 의해 선택된 비트라인(bitline)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 리페어 회로(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 리페어 회로(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시(redundancy) 워드라인을 활성화하도록 제어한다. 즉, 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)에 대응하는 로우(워드라인)는 리던던시 로우(워드라인)으로 대체된다.
도면의 RACT 신호는 메모리 어레이(110) 내부의 워드라인을 활성화하라는 액티브 커맨드에 응답해서 활성화되고, 워드라인을 비활성화하라는 프리차지 커맨드에 응답해서 비활성화되는 신호를 나타낸다. 또한, RD는 리드(read) 커맨드 WR는 라이트(write) 커맨드를 나타낸다.
종래의 퓨즈 회로(140)에는 주로 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이러한 단점을 극복하기 위하여, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같은 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 하나를 메모리 장치 내부에 포함시키고, 비휘발성 메모리 내부에 리페어 정보(리페어 어드레스)를 저장시켜 사용하고 있다.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면이다.
도 2를 참조하면, 메모리 장치는 다수의 메모리 뱅크(BK0~BK3), 각각의 메모리 뱅크(BK0~BK3)마다 구비되어 리페어 정보를 저장하기 위한 레지스터들(210_0~210_3), 및 비휘발성 메모리(201)를 포함한다.
비휘발성 메모리(201)는 퓨즈 회로(140)를 대체한 것이다. 여기에는 모든 뱅크(BK0~BK3)에 대응하는 리페어 정보, 즉 리페어 어드레스, 가 저장된다. 비휘발성 메모리는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 어느 하나일 수 있다.
각각의 뱅크(BK0~BK3)마다 구비되는 레지스터들(210_0~210_3)은 자신에 대응하는 메모리 뱅크의 리페어 정보를 저장한다. 레지스터(210_0)는 메모리 뱅크(BK0)의 리페어 정보를 저장하고, 레지스터(210_2)는 메모리 뱅크(BK2)의 리페어 정보를 저장한다. 레지스터들(210_0~210_3)은 래치 회로들을 포함하여 구성되며, 전원이 공급되어 있는 동안에만 리페어 정보를 저장하는 것이 가능하다. 레지스터들(210_0~210_3)에 저장될 리페어 정보는 비휘발성 메모리(201)로부터 전달받는다.
비휘발성 메모리(201)에 저장된 리페어 정보를 바로 이용하지 않고, 리페어 정보를 레지스터들(220_0~210_3)에 옮겨 저장한 후 이용하는 이유는 다음과 같다. 비휘발성 메모리(201)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 즉각적인 데이터의 호출이 불가능하기 때문에, 비휘발성 메모리(201)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 불가능하다. 따라서, 비휘발성 메모리(201)에 저장된 리페어 정보가 레지스터들(210_0~210_3)로 전송되어 저장되는 부트업 동작이 수행되고, 부트업 동작의 수행 이후에 레지스터들(210_0~210_3)에 저장된 데이터를 이용해 리페어 동작이 수행된다.
레이저 퓨즈로 구성된 퓨즈 회로(140)를 비휘발성 메모리(201)와 레지스터들(210_0~210_3)로 대체하는 경우에는 웨이퍼 상태 이후에 발견된 추가적인 불량을 리페어 하는 것이 가능하다. 한편, 최근에는 메모리 장치의 제조 이후(예, 제품의 판매 이후)에도 비휘발성 메모리(201)에 접근하여 메모리 장치의 제조 후에 발생한 불량을 리페어할 수 있도록 하는 기술이 연구되고 있다.
본 발명의 실시예들은, 메모리 장치의 제조 이후에도 불량을 리페어할 수 있는 효율적인 기술을 제공한다.
본 발명의 일실시예에 따른 메모리 장치의 동작 방법은, 리페어 모드로 진입하는 단계; 상기 리페어 모드의 진입에 의해, 설정 데이터의 입력 경로가 설정 경로에서 리페어 경로로 변경되는 단계; 설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계; 상기 인가되는 단계의 복수회 반복 이후에, 상기 리페어 모드가 종료되는 단계; 상기 리페어 모드의 종료에 응답해 상기 설정 데이터의 입력 경로가 상기 리페어 경로에서 상기 설정 경로로 변경되는 단계; 및 상기 인가되는 단계에서 입력된 상기 설정 데이터를 이용해 불량 어드레스가 비휘발성 메모리에 프로그램되는 단계를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치는, 하나 이상의 커맨드 신호를 입력받는 커맨드 입력부; 다수의 커맨드/어드레스 신호를 입력받는 커맨드/어드레스 입력부; 상기 하나 이상의 커맨드 신호와 상기 다수의 커맨드/어드레스 신호를 디코딩해 리페어 모드 진입을 제어하고 설정 커맨드를 생성하는 커맨드 디코더; 상기 리페어 모드가 아닌 경우에, 상기 설정 커맨드가 활성화되면 상기 커맨드/어드레스 입력부를 통해 입력된 신호들을 이용해 설정 동작을 수행하는 설정 회로; 상기 리페어 모드에서, 상기 설정 커맨드가 활성화되면 상기 커맨드/어드레스 입력부를 통해 입력된 신호들을 이용해 불량 어드레스를 프로그램하는 비휘발성 메모리 회로를 포함할 수 있다.
또한, 본 발명에 따른 메모리 시스템의 동작 방법은, 메모리 콘트롤러의 제어에 의해 메모리 장치가 리페어 모드로 진입하는 단계; 상기 메모리 장치의 상기 리페어 모드의 진입에 의해, 상기 메모리 장치에서 설정 커맨드와 설정 데이터의 입력 경로가 설정 경로에서 리페어 경로로 변경되는 단계; 상기 메모리 콘트롤러로부터 상기 메모리 장치로 설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계; 상기 인가되는 단계의 복수회 반복 이후에, 상기 메모리 장치의 리페어 모드가 종료되는 단계; 상기 리페어 모드의 종료에 응답해 상기 메모리 장치에서 상기 설정 데이터의 입력 경로가 상기 리페어 경로에서 상기 설정 경로로 변경되는 단계; 및 상기 인가되는 단계에서 입력된 상기 설정 데이터를 이용해 불량 어드레스가 상기 메모리 장치 내부의 비휘발성 메모리에 프로그램되는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 메모리 장치의 실장 이후에도 메모리 장치를 리페어 하는 것이 가능하다는 장점이 있다.
또한, LPDDR (Low Power Double Data Rate) 메모리 장치와 같이 데이터와 어드레스를 유저 마음대로 제어하기 힘든 메모리 장치에서도, 손쉬운 방법으로 메모리 장치를 리페어 가능하다는 장점이 있다.
도 1은 종래의 메모리 장치(예, DRAM)에서의 리페어 동작을 설명하기 위한 도면.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리가 사용되는 것을 도시한 도면.
도 3은 비교예에 따른 메모리 장치의 포스트 패키지 리페어(post package repair) 과정을 나타낸 타이밍도.
도 4는 본 발명의 일실시예에 따른 메모리 장치(400)의 구성도.
도 5는 커맨드 진리표(command truth table).
도 6은 도 4의 비휘발성 메모리 회로(440)의 일실시예 구성도.
도 7은 도 6의 파이프 래치(611)의 일실시예 구성도.
도 8은 도 4의 메모리 어레이 관련 구성(450)의 일실시예 구성도.
도 9은 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
도 10는 본 발명의 일실시예에 따른 메모리 장치(400)의 리페어 과정을 도시한 도면.
이하, 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 3은 비교예에 따른 메모리 장치의 포스트 패키지 리페어(post package repair) 과정을 나타낸 타이밍도이다. 여기서 포스트 패키지 리페어란 메모리 장치가 제조된(즉, 패키지된) 이후에 이루어지는 리페어를 의미하며, DDR(Double Data Rate)3, DDR4와 같은 일반적인 메모리의 포스트 패키지 리페어를 위해 도 3과 같은 시퀀스가 사용될 수 있다.
도 3을 참조하면, 먼저, '301'시점에 메모리 장치에 설정 커맨드(MRS: Mode Register Setting)와 함께 리페어 모드로의 진입을 위한 어드레스의 조합(ENT, 리페어 모드 진입(entry)에 대응하는 어드레스의 조합이므로 ENT로 표기함)이 입력될 수 있다. 예를 들어, 설정 커맨드(MRS)의 인가와 함께 모드 레지스터6(MR6)가 선택되고 8번 어드레스가 '1'로 입력될 수 있다. 이에 의해 메모리 장치는 리페어 모드로 진입할 수 있다. 도면의 tMOD는 설정 커맨드(MRS)가 입력된 시간으로부터 설정 커맨드(MRS)가 아닌 커맨드(Non-MRS 커맨드)가 입력될 수 있기까지의 시간을 나타낸 것으로, '301'시점에 입력된 설정 커맨드(MRS)와 어드레스의 조합에 의해 메모리 장치가 리페어 모드로 진입하기까지 걸리는 시간이라고 여겨질 수 있다. 참고로, 메모리 장치가 리페어 모드로 진입하기 전에 메모리 장치는 모든 메모리 뱅크가 프리차지된 상태를 유지해야 한다.
메모리 장치의 리페어 모드 진입이 완료된 이후에(tMOD가 지난 이후에), '303'시점에 메모리 장치에 액티브 커맨드(ACT)와 함께 페일 어드레스(RA)가 입력된다. 그러면 메모리 장치는 입력된 페일 어드레스(RA)를 임시로 저장할 수 ㅇ있. 여기서 페일 어드레스(RA)는 메모리 장치 내부의 불량 셀의 위치를 나타내는 어드레스를 의미할 수 있다.
액티브 커맨드(ACT)의 인가 시점으로부터 tRCD (Ras to Cas Delay time)가 지난 이후에, '305'시점에 메모리 장치에 라이트 커맨드(WR)와 함께 유효한 어드레스(VALID)가 입력될 수 있다. 여기서, 메모리 장치는 라이트 커맨드(WR)와 함께 입력된 유효한 어드레스(VALID)의 값이 무슨 값이던지 상관하지 않을 수 있다(메모리 장치는 유효한 어드레스를 don't care로 여긴다). 메모리 장치는 라이트 커맨드(WR)의 인가시점인 '305'시점으로부터 라이트 레이턴시(WL: Write Latency, WL = CWL(Cas Write Latency) + AL(Additive Latency) + PL(Parity Latency))만큼의 시간이 지난 이후에('307' 시점에) 데이터 패드들(DQs)의 논리 상태가 '0'인지 아닌지를 살필 수 있다. 데이터 패드들(DQs)의 논리 상태가 '0'이면 자신이 타겟(target)이라는 것을 의미하고, 데이터 패드들(DQs)의 논리 상태가 '1'이면 자신이 타겟이 아니라는 것을 의미할 수 있다. 여기서 타겟이란, 시스템 내부의 메모리 장치들 중 리페어 동작을 수행할 메모리 장치를 의미할 수 있다.
'307'시점에 자신이 타겟이라는 것이 확인된 경우에, 메모리 장치는 액티브 커맨드(ACT)와 함께 입력되어 임시 저장된 페일 어드레스(RA)를 비휘발성 메모리(도 2의 비휘발성 메모리(201)와 같이 리페어를 위한 페일 어드레스를 저장하는 비휘발성 메모리를 의미함)에 프로그램할 수 있다. 도면의 tPGM은 페일 어드레스(RA)가 메모리 장치 내부의 비휘발성 메모리에 프로그램되는데 소요되는 시간을 의미할 수 있다.
페일 어드레스(RA)가 비휘발성 메모리에 모두 프로그램된 이후에(tPGM 이후에), '309'시점에서 프리차지 커맨드(PRE)가 입력되어 메모리 장치의 액티브 상태가 해제된다. 그리고, '311'시점에 메모리 장치에 설정 커맨드(MRS)와 함께 리페어 모드의 탈출을 위한 어드레스의 조합(EXIT, 리페어 모드 탈출(exit)에 대응하는 어드레스의 조합이므로 EXIT으로 표기함)이 입력될 수 있다. 예를 들어, 설정 커맨드(MRS)의 인가와 함께 모드 레지스터6(MR6)가 선택되고 8번 어드레스가 '0'으로 입력될 수 있다. 이에 의해 메모리 장치의 리페어 모드가 끝나고 노멀 동작이 시작될 수 있다.
도 3의 포스트 패키지 리페어 과정을 간단히 요약하면, (1)메모리 장치의 리페어 모드 진입, (2)액티브 커맨드(ACT)와 함께 페일 어드레스(RA) 인가, (3)라이트 커맨드(WR) 인가, (4)라이트 커맨드(WR)로부터 WL 지난 후에 데이터 패드들(DQs) 확인하여 자신이 타겟인지/아닌지 확인, (5)자신에 타겟인 경우에 액티브 커맨드(ACT)와 인가되었던 페일 어드레스(RA)를 비휘발성 메모리에 프로그램, (6)프로그램 완료 후 프리차지 커맨드(PRE) 인가, (7)리페어 모드 탈출의 과정이라 볼 수 있다. 이러한 과정들은 커맨드 핀들(CMDs), 어드레스 핀들(ADDs) 및 데이터 핀들(DQs)에 원하는 신호들을 인가하는 것에 의해 이루어지는데, DDR3, DDR4와 같은 메모리에서는 이들 핀들의 제어가 자유로우므로 이와 같은 시퀀스의 구현이 가능하다. 그런데, 어드레스와 커맨드의 입력을 위한 핀들이 통합되어 있고, 시스템상 버추얼 어드레스를 사용하는 등 유저의 접근에 있어서 여러 제한이 있는 LPDDR(Low Power Double Data Rate) 메모리에서는 이와 같은 제어가 매우 어렵다. 따라서 LPDDR과 같은 모바일용 메모리에서는 포스트 패키지 리페어를 위해 새로운 시퀀스 및 제어 방법이 요구되는데 이하에서는 이에 대해 살펴보도록 한다.
도 4는 본 발명의 일실시예에 따른 메모리 장치(400)의 구성도이다.
도 4를 참조하면, 메모리 장치(400)는, 커맨드 입력부(401), 커맨드/어드레스 입력부(402), 데이터 입력부(403), 데이터 출력부(404), 클럭 입력부(405), 커맨드 디코더(410), 경로 선택부(420), 설정 회로(430), 비휘발성 메모리 회로(440) 및 메모리 어레이 관련 구성(450)을 포함할 수 있다. 여기서, 커맨드 입력부(401), 커맨드/어드레스 입력부(402), 데이터 입력부(403) 및 데이터 출력부(404)의 명칭은 메모리 어레이 관련 구성(450)을 기준으로 정해졌다. 예를 들어, 커맨드/어드레스 입력부(402)를 통해서는 메모리 어레이 관련 구성(450)의 특정 동작을 지시하는 커맨드와 메모리 어레이 관련 구성(450) 내부에서 억세스될 메모리 셀의 위치를 나타내는 어드레스가 입력되지만, 이는 다른 구성(예, 비휘발성 메모리 회로(440))을 기준으로는 커맨드와 어드레스가 아닐 수도 있다.
커맨드 입력부(401)는 메모리 장치(400)의 외부로부터 입력되는 커맨드 신호들(CKE, CS)을 입력받을 수 있다. 메모리 장치(400)가 입력받는 커맨드 신호에는 클럭 인에이블 신호(CKE)와 칩 선택 신호(CS)가 있을 수 있다.
커맨드/어드레스 입력부(402)는 메모리 장치(400) 외부로부터 입력되는 커맨드/어드레스 신호들(CA0-CA9)을 입력받을 수 있다. 커맨드/어드레스 신호들(CA0-CA9)은 10개의 신호들일 수 있다. 이들 신호들(CA0-CA9)은 메모리 어레이 관련 구성(450)을 위한 커맨드 신호로 또는 어드레스 신호로 사용될 수 있다. 또한, 이들 신호들(CA0-CA9)은 비휘발성 메모리 회로(440)를 위한 커맨드 신호로 또는 어드레스 신호로 또는 데이터로 사용될 수 있다.
데이터 입력부(403)는 메모리 장치(400) 외부로부터 입력되는 멀티 비트의 데이터(DQs)를 입력받고, 데이터 출력부(404)는 메모리 장치(400) 외부로 데이터를 출력할 수 있다. 예를 들어, 메모리 어레이 관련 구성(450)에 라이트될 데이터는 데이터 입력부(403)를 통해 입력되고, 메모리 어레이 관련 구성(450)으로부터 리드된 데이터는 데이터 출력부(404)를 통해 출력될 수 있다.
클럭 입력부(405)는 메모리 장치(400) 외부로부터 입력되는 클럭(CK)을 입력받을 수 있다. 클럭(CK)은 메모리 장치(400)의 동기된 동작을 위해 사용될 수 있다.
커맨드 디코더(410)는 커맨드 입력부(401)를 통해 입력된 커맨드 신호들(CKE, CS)과 커맨드/어드레스 입력부(402)를 통해 입력된 커맨드/어드레스 신호들(CA0-CA9)을 디코딩해 메모리 어레이 관련 구성을 위한 내부 커맨드 신호들인 액티브 신호(ACT: activate), 프리차지 신호(PRE: precharge), 리드 신호(RD: read), 라이트 신호(WR: write) 및 리프레시 신호(REF: refresh) 등을 생성할 수 있다. 한편, 액티브, 라이트, 프리차지와 같은 어드레스를 필요로 하는 동작시에 커맨드 디코더(410)는 커맨드/어드레스 신호들(CA0-CA9) 중 일부를 어드레스(ADD)로서 메모리 어레이 관련 구성(450)으로 전달할 수 있다. 도 5는 LPDDR2(Low Power Double Data Rate 2) 메모리의 JEDEC SPEC에서의 커맨드 진리표(command truth table)인데, 도 5를 참조하면, 내부 커맨드 신호들(CKE, CS)과 커맨드/어드레스 신호들(CA0-CA9)이 어떻게 조합되어 메모리 어레이 관련 구성(450)을 위한 내부 커맨드 신호들(ACT, PRE, RD, WR, REF) 및 어드레스(ADD)가 생성되는지를 확인할 수 있다. 예를 들어, 도 5를 참조하면, 클럭 인에이블 신호가 2싸이클(cycle) 동안 'H'레벨을 유지하고, 클럭(CK)의 라이징 에지에서 CS 신호가 'H', (CA0, CA1)= (L, H)이면 커맨드 디코더(410)에 의해 액티브 명령이 인식되므로, 액티브 신호(ACT)가 활성화된다. 그리고, 클럭(CK)의 라이징 에지(rising edge)에서 입력된 커맨드/어드레스 신호들(CA2-CA9)과, 클럭(CK)의 폴링 에지(falling edge)에서 입력된 커맨드/어드레스 신호들(CA0-CA9)이 액티브 동작을 위한 어드레스로 인식되므로, 커맨드 디코더(410)는 이들을 어드레스(ADD)로 메모리 어레이 관련 구성(450)에 공급한다.
커맨드 디코더(410)는 설정 회로(430)를 위한 설정 기록 명령 신호(MRW)를 생성할 수 있다. 설정 기록 명령 신호(MRW)는 설정 회로(430)에 설정값을 기록하기 위한 신호이다. 도 5를 참조하면, 클럭 인에이블 신호(CKE)가 2싸이클 동안 'H'를 유지한 상태에서, 클럭(CK)의 라이징 에지에서 (CS, CA0, CA1, CA2, CA3)=(L, L, L, L, L)인 경우에 커맨드 디코더(410)가 설정 기록 명령 신호(MRW)를 활성화하는 것을 확인할 수 있다. 그리고, 클럭(CK)의 라이징 에지에서 입력된 커맨드/어드레스 신호들(CA4-CA9)과 클럭(CK)의 폴링 에지에서 입력된 커맨드/어드레스 신호들(CA0, CA1)이 MA0-MA7으로 인식되고, 클럭(CK)의 폴링 에지에서 입력된 커맨드/어드레스 신호들(CA2-CA9)이 OP0-O7으로 인식되는 것을 확인할 수 있다. 여기서, MA0-MA7은 어떤 설정을 할지를 지정하기 위한 설정 지정 코드이고, OP0-OP7은 설정 지정 코드(MA0-MA7)에 의해 지정된 설정을 어떤 값으로 설정할 것인지를 결정하는 설정 데이터 코드일 수 있다. 예를 들어, 설정 지정 코드(MA0-MA7)에 의해 수많은 설정 종류들 중에 기준 전압(reference voltage)을 설정할 것이 결정되고, 설정 데이터 코드(OP0-OP7)에 의해 기준 전압의 값이 결정될 수 있다. LPDDR과 같은 모바일 메모리가 어플리케이션(예, 모바일 폰)에 실장된 이후에, 유저(user)에 의해 용이하게 접근 가능한 것은 설정 데이터 코드(OP0-OP7)가 가장 유력하다. 따라서, 본 실시예에서는 설정 데이터 코드(OP0~OP7)를 이용해 비휘발성 메모리 회로(440)에 불량 어드레스를 프로그램한다. 즉, 메모리 어레이 관련 구성(450)에서의 불량을 리페어한다.
커맨드 디코더(410)에 의해 비휘발성 메모리 회로(440)에 불량 어드레스를 프로그램하기 위한 리페어 모드의 진입이 제어될 수 있다. 도 5를 참조하면, JEDEC SPEC 상의 커맨드 진리표에서 사용되지 않는 조합들이 있는데, 이들 조합들 중 하나를 리페어 모드의 진입을 위한 커맨드로 규정할 수 있다. 예를 들어, 커맨드 진리표에서의 NOP(Non Operation)를 나타내는 조합들 중 하나를 리페어 모드로의 진입을 위한 커맨드로 규정할 수 있다. 커맨드 디코더(410)는 커맨드 신호(CKE, CS)와 커맨드/어드레스 신호(CA0-CA9)가 리페어 모드로의 진입에 대응하는 조합으로 입력되면 리페어 모드 신호(MODE_REPAIR)를 활성화시키고, 비휘발성 메모리 회로(440)로 불량 어드레스를 프로그램하기에 충분한 만큼의 정보가 전달된 이후에 리페어 모드 신호(MODE_REPAIR)를 비활성화할 수 있다.
경로 선택부(420)는 리페어 모드 신호(MODE_REPAIR)의 활성화/비활성화에 따라, 커맨드 디코더(410)로부터 출력되는 설정 커맨드 신호(MRW), 설정 지정 코드(MA0-MA7) 및 설정 데이터 코드(OP0-OP7)를 설정 회로(430) 또는 비휘발성 메모리 회로(440)로 전달할 수 있다. 경로 선택부(420)는 리페어 모드 신호(MODE_REPAIR)가 비활성화된 동안에는 입력된 신호들(MRW, MA0-MA7, OP0-OP7) 을 설정 회로(430)로 전달하고, 리페어 모드 신호(MODE_REPAIR)가 활성화된 동안에는 입력된 신호들(MRW, OP0-OP7)을 비휘발성 메모리 회로(440)로 전달할 수 있다. 비휘발성 메모리 회로(440)는 설정 지정 코드(MA0-MA7)를 사용하지 않으므로, 설정 지정 코드를 경로 선택부(420)로부터 전달받지는 않는다.
설정 회로(430)는 경로 선택부(420)에 의해 전달된 신호들(MRW, MA0-MA7, OP0-OP7)을 이용해 설정 동작을 수행한다. 설정 커맨드 신호(MRW)는 설정 회로(430)가 설정을 시작하도록 하는 활성화 신호로 이용되며, 설정 지정 코드(MA0-MA7)는 수행할 설정 동작의 종류를 선택하기 위해 사용된다. 그리고, 설정 데이터 코드(OP0-OP7)는 선택된 설정의 설정값으로 사용될 수 있다. 예를 들어, 설정 지정 코드(MA0-MA7)에 의해 특정 타이밍 파라매터의 설정이 선택되고, 설정 데이터 코드(OP0-OP7)에 의해 선택된 타이밍 파라매터의 값이 결정될 수 있다.
비휘발성 메모리 회로(440)는 부트업 신호(BOOTUP)의 활성화에 응답해 내부에 저장된 정보(BOOTUP_DATA)를 출력할 수 있다. 비휘발성 메모리 회로(440)에는 메모리 어레이 관련 구성(450)에서의 불량 셀의 위치를 나타내는 정보(리페어 정보)가 저장될 수 있다. 비휘발성 메모리 회로(440)는 경로 선택부(420)에 의해 전달된 신호들(MRW, OP0-OP7)을 이용해 리페어 정보를 프로그램할 수 있다. 비휘발성 메모리 회로(440)의 구성과 관련해서는 도 6과 함께 더욱 자세히 알아보기로 한다.
메모리 어레이 관련 구성(450)은 커맨드 디코더(120)의 지시에 따른 액티브, 프리차지, 리드, 라이트 등의 동작을 수행할 수 있다. 라이트 동작시에는 메모리 장치(400) 외부로부터 데이터 입력부(403)를 통해 입력된 데이터가 메모리 어레이 관련 구성(450)에 저장되고, 리드 동작시에는 메모리 어레이 관련 구성(450)에 저장되어 있던 데이터가 데이터 출력부(404)를 통해 메모리 장치(400) 외부로 출력될 수 있다. 메모리 어레이 관련 구성(450)과 관련해서는 도 8과 함께 더욱 자세히 알아보기로 한다.
메모리 장치(400)의 주된 기능은 메모리 장치(400) 외부로부터 입력된 데이터를 라이트하고, 저장된 데이터를 메모리 장치(400)의 외부에 제공하는 리드 동작이다. 그러므로, 리드/라이트 동작이 수행되는 메모리 어레이 관련 구성(450)의 용량은 비교적 크지만, 단지 메모리 어레이 관련 구성 리페어를 위한 정보를 저장하는 비휘발성 메모리 회로(440)의 용량은 비교적 작을 수 있다. 예를 들어, 메모리 어레이 관련 구성(450) 내부에 수기가 비트(Giga bit)의 데이터가 저장된다면, 비휘발성 메모리 회로 내부에는 수-수십 메가 비트(Mega bit)의 데이터가 저장될 수 있다.
도 4에서 메모리 장치(400)의 모든 구성 및 동작이 설명된 것은 아니며, 포스트 패키지 리페어와 관련된 구성 및 동작이 설명되었다.
도 6은 도 4의 비휘발성 메모리 회로(440)의 일실시예 구성도이다.
도 6을 참조하면, 비휘발성 메모리 회로(440)는 다수의 파이프 래치(611-618), 어드레스/데이터 분류부(620), 제어부(630), 비휘발성 메모리(640), 및 카운터(650)를 포함할 수 있다.
카운터(650)는 설정 커맨드 신호(MRW)가 4번 활성화될 때마다 제어신호(MRW4)를 활성화할 수 있다. 비휘발성 메모리 회로(440)는 설정 커맨드 신호(MRW)와 함께 설정 데이터(OP0-OP7)가 4번 입력될 때마다 1번의 프로그램 동작을 수행하는데, 제어신호(MRW4)는 설정 커맨드 신호(MRW)가 4번 활성화되었음을 알리는 신호로 사용될 수 있다.
다수의 파이프 래치(611-618)는 설정 데이터(OP0-OP7)를 저장해 어드레스/데이터 분류부(620)에 제공할 수 있다. 파이프 래치들(611-618) 각각은 설정 커맨드 신호(MRW)의 활성화에 응답해 설정 데이터를 입력받아 저장하며 쉬프트할 수 있다. 파이프 래치들(611-618) 각각은 시리얼 입력 페러렐 출력(serial input parallel output)의 형태를 가질 수 있다. 파이프 래치들(611-618)은 4번에 걸쳐 입력된 8개의 설정 데이터(OP0-OP7), 총 32개의 설정 데이터(OP0_1-OP0_4, OP1_1-OP1_4, OP2_1-OP2_4, OP3_1-OP3_4, OP4_1-OP4_4, OP5_1-OP5_4, OP6_1-OP6_4, OP7_1-OP7_4)를 어드레스/데이터 분류부(620)에 제공할 수 있다. 예를 들어, 파이프 래치(611)의 출력(OP0_1)은 설정 커맨드 신호(MRW)가 첫번째로 활성화된 것에 동기되어 파이프 래치(611)에 입력된 설정 데이터(OP0)이며, 파이프 래치(611)의 출력(OP0_2)은 설정 커맨드 신호(MRW)가 두번째로 활성화된 것에 동기되어 파이프 래치(611)에 입력된 설정 데이터(OP0)이며, 파이프 래치(611)의 출력(OP0_3)은 설정 커맨드 신호(MRW)가 세번째로 활성화된 것에 동기되어 파이프 래치(611)에 입력된 설정 데이터(OP0)이며, 파이프 래치(611)의 출력(OP0_4)은 설정 커맨드 신호(MRW)가 네번째로 활성화된 것에 동기되어 파이프 래치(611)에 입력된 설정 데이터(OP0)일 수 있다. 파이프 래치들(611-618)은 제어신호(MRW4)에 응답해 리셋될 수 있다. 파이프 래치들(611-618)의 내부 구성에 대해서는 도 7과 함께 더욱 자세히 알아보기로 한다.
어드레스/데이터 분류부(620)는 파이프 래치들(611-618)로부터 전달받은 32개의 설정 데이터(OP0_1-OP0_4, OP1_1-OP1_4, OP2_1-OP2_4, OP3_1-OP3_4, OP4_1-OP4_4, OP5_1-OP5_4, OP6_1-OP6_4, OP7_1-OP7_4)를 어드레스(ADD)와 데이터(DATA)로 분류할 수 있다. 예를 들어, 32개의 설정 데이터(OP0_1-OP0_4, OP1_1-OP1_4, OP2_1-OP2_4, OP3_1-OP3_4, OP4_1-OP4_4, OP5_1-OP5_4, OP6_1-OP6_4, OP7_1-OP7_4) 중 16개는 어드레스(ADD<0:15>)로 분류되고, 나머지 16개는 데이터(DATA<0:15>)로 분류될 수 있다.
제어부(630)는 비휘발성 메모리(640)의 동작을 제어할 수 있다. 제어부(630)에 의해 제어가 이루어지는 비휘발성 메모리(640)의 동작에는 부트업 동작과 프로그램 동작이 있을 수 있다. 부트업 신호(BOOTUP)가 활성화되는 부트업 동작시에 제어부(630)는 비휘발성 메모리(640)에 저장된 정보가 모두 리드될 수 있도록 주기적으로 비휘발성 메모리(640)의 리드 신호(ARE_RD)를 활성화한다. 그리고, 리드 신호(ARE_RD)가 활성화될 때마다 비휘발성 메모리(440)로 공급되는 어드레스(ARE_ADD<0:15>)를 변경시켜 비휘발성 메모리(640)에 저장된 모든 정보가 순차적으로 리드될 수 있도록 할 수 있다. 부트업 동작시에 비휘발성 메모리(440)로 공급되는 어드레스(ARE_ADD<0:15>)는 카운팅 방식에 의해 생성될 수 있다. 제어부(630)의 프로그램 동작 제어는 제어신호(MRW4)의 활성화에 응답해 이루어질 수 있다. 프로그램 동작시에 제어부(630)는 비휘발성 메모리(640)의 프로그램 신호(ARE_PG)를 활성화하고, 비휘발성 메모리(640)에 프로그램될 데이터(ARE_DATA<0:15>)와 비휘발성 메모리(640) 내부에서 데이터가 프로그램될 위치를 지정하는 어드레스(ARE_ADD<0:15>)를 비휘발성 메모리(640)로 공급할 수 있다. 프로그램 동작시에 비휘발성 메모리(640)로 공급되는 데이터(ARE_DATA<0:15>)는 어드레스/데이터 분류부(620)로부터 공급받은 데이터(DATA<0:15>)이며, 비휘발성 메모리(640)로 공급되는 어드레스(ARE_ADD<0:15>)는 어드레스/데이터 분류부(620)로부터 공급받은 어드레스(ADD<0:15>)일 수 있다.
비휘발성 메모리(640)는 리드 신호(ARE_RD)가 활성화되면 어드레스(ARE_ADD<0:15>)에 대응하는 위치에 저장된 정보들을 부트업 데이터(BOOTUP_DATA)로 출력할 수 있다. 또한, 프로그램 신호(ARE_PG)가 활성화되면 어드레스(ARE_ADD<0:15>)에 대응하는 위치에 데이터(ARE_DATA<0:15>)를 프로그램할 수 있다. 비휘발성 메모리(640)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 어느 하나일 수 있다.
도 7은 도 6의 파이프 래치(611)의 일실시예 구성도이다.
도 7을 참조하면, 파이프 래치(611)는 직렬로 연결된 4개의 래치(701-704)를 포함할 수 있다. 래치들(701-704) 각각은 설정 커맨드 신호(MRW)에 동기해 동작할 수 있다. 설정 커맨드 신호(MRW)가 활성화될 때마다 래치들(701-704)에 저장된 값은 후단으로 쉬프트될 수 있다. 예를 들어, 설정 커맨드 신호(MRW)가 활성화되면 설정 데이터(OP0)가 래치(701)로 입력되어 저장되고, 설정 데이터(OP0_1)가 래치(702)로 입력되어 저장되고, 설정 데이터(OP0_2)가 래치(703)로 입력되어 저장되고 설정 데이터(OP0_3)가 래치(704)로 입력되어 저장될 수 있다.
래치들(701-704)은 제어신호(MRW4)의 활성화에 응답해 내부에 저장된 값이 초기화될 수 있다.
도 8은 도 4의 메모리 어레이 관련 구성(450)의 일실시예 구성도이다.
도 8을 참조하면, 메모리 어레이 관련 구성(450)은 다수의 메모리 셀을 포함하는 메모리 어레이(810), 로우(row) 회로(820), 컬럼(column) 회로(830), 로우 레지스터(841), 컬럼 레지스터(842), 로우 리페어 회로(850) 및 컬럼 리페어 회로(860)를 포함할 수 있다.
로우 레지스터(841)는 비휘발성 메모리 회로(440)로부터 전달되는 부트업 데이터(BOOTUP_DATA) 중 로우를 리페어하기 위한 정보를 저장할 수 있다. 로우를 리페어하기 위한 정보는 메모리 어레이(810) 내에서 불량인 로우를 나타내는 리페어 로우 어드레스(REPAIR_R_ADD)일 수 있다.
로우 리페어 회로(850)는 로우 레지스터(841)로부터 전달받은 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)를 비교하고, 그 비교 결과를 로우 회로(820)로 전달할 수 있다.
로우 회로(820)는 내부 액티브 신호(ACT)의 활성화시에 메모리 어레이(810)에서 로우 어드레스(R_ADD)에 의해 선택되는 워드 라인(word line)을 활성화할 수 있다. 만약, 로우 리페어 회로(850)로부터 로우 회로(820)로 로우 어드레스(R_ADD)가 리페어 로우 어드레스(REPAIR_R_ADD)와 일치한다는 통보를 받으면, 로우 회로(820)는 로우 어드레스(R_ADD)에 대응하는 워드 라인을 활성화하지 않고, 리던던시(redundancy) 워드 라인을 활성화한다. 즉, 로우 레지스터(841)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)에 대응하는 로우(워드 라인)는 리던던시 로우(워드 라인)로 대체된다. 내부 프리차지 명령(PRE)이 활성화되면 로우 회로(820)는 활성화되었던 워드 라인을 비활성화한다.
컬럼 레지스터부(842)는 비휘발성 메모리 회로(440)로부터 전달되는 부트업 데이터(BOOTUP_DATA) 중 컬럼을 리페어하기 위한 정보를 저장할 수 있다. 컬럼을 리페어하기 위한 정보는 메모리 어레이(810) 내에서 불량인 컬럼을 나타내는 리페어 컬럼 어드레스(REPAIR_C_ADD) 일 수 있다.
컬럼 리페어 회로(860)는 컬럼 레지스터(842)로부터 전달받은 리페어 컬럼 어드레스(REPAIR_C_ADD)와 컬럼 어드레스(C_ADD)를 비교하고, 그 비교 결과를 컬럼 회로(830)로 전달할 수 있다.
컬럼 회로(830)는 컬럼 어드레스(C_ADD)에 의해 선택된 비트 라인(bit line)의 데이터를 억세스한다. 내부 리드 신호(RD)가 활성화되는 경우에는 선택된 비트 라인으로부터 데이터를 출력하고, 내부 라이트 신호(WT)가 활성화되는 경우에는 선택된 비트 라인에 데이터를 전달해 데이터가 라이트될 수 있도록 한다. 만약, 컬럼 리페어 회로(860)로부터 컬럼 회로(830)로 컬럼 어드레스(C_ADD)가 리페어 컬럼 어드레스(REPAIR_C_ADD)와 일치한다는 통보를 받으면, 컬럼 회로(830)는 컬럼 어드레스(C_ADD)에 대응하는 비트 라인에 억세스하지 않고, 리던던시(redundancy) 비트 라인에 억세스한다. 즉, 컬럼 레지스터부(842)에 저장된 리페어 컬럼 어드레스에 대응하는 컬럼(비트 라인)은 리던던시 컬럼(비트 라인)으로 대체된다.
도 9은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 9를 참조하면, 메모리 시스템은 메모리 콘트롤러(910)와 메모리 장치(400)를 포함한다.
메모리 콘트롤러(910)는 메모리 장치(400)에 커맨드 신호들(CKE, CS), 커맨드/어드레스 신호들(CA0-CA9) 및 클럭(CK)을 인가하고, 메모리 장치(400)와 데이터(DQs)를 주고 받으며 메모리 장치(400)에 데이터를 라이트하거나 리드한다. 한편, 메모리 콘트롤러(910)는 메모리 장치(400)를 설정하거나, 메모리 장치(400)의 불량이 리페어되도록 메모리 장치(400)를 제어할 수 있다. 메모리 장치(400)의 리페어는 메모리 장치(400) 내부의 비휘발성 메모리 회로(440)를 프로그램하는 것에 의해 이루어질 수 있다.
도 10는 본 발명의 일실시예에 따른 메모리 장치(400)의 리페어 과정을 도시한 도면이다.
먼저, 메모리 장치(400)가 리페어 모드로 진입할 수 있다(S1001). 메모리 장치(400)의 리페어 모드로의 진입은 메모리 콘트롤러(910)의 제어에 의해 이루어질 수 있다. 앞서 설명한 바와 같이, 도 5의 진리표에서 사용되지 않는 조합들 및 NOP를 나타내는 조합들 중 하나가 리페어 모드로의 진입을 위한 커맨드 조합으로 사용될 수 있다.
메모리 장치(400)가 리페어 모드로 진입한 것에 의해(리페어 모드 신호(MODE_REPAIR)의 활성화에 의해) 설정 커맨드 신호(MRW)와 설정 데이터(OP0-OP7)의 전달 경로가 설정 회로(430)에서 비휘발성 메모리 회로(440)로 변경될 수 있다(S1003). 즉, 설정 커맨드 신호(MRW)와 설정 데이터(OP0-OP7)가 메모리 장치(400)의 설정을 위한 경로로 전달되지 않고, 메모리 장치의 리페어를 위한 경로로 전달되도록 변경된다.
메모리 장치(400)로 설정 커맨드와 함께 설정 데이터가 인가되는 과정이 4회 반복될 수 있다(S1005, S1007, S1009, S1011). 설정 커맨드와 설정 데이터는 메모리 콘트롤러(910)로부터 메모리 장치(400)로 인가될 수 있다. 이 단계들(S1005, S1007, S1009, S1011)에서, 메모리 장치(400) 내부적으로는 설정 커맨드 신호(MRW)가 4번 활성화되고, 설정 커맨드 신호(MRW)의 활성화와 함께 설정 데이터(OP0-OP7)가 4번 비휘발성 메모리 회로(440)로 입력되며, 총 32개의 설정 데이터(OP0_1-OP0_4, OP1_1-OP1_4, OP2_1-OP2_4, OP3_1-OP3_4, OP4_1-OP4_4, OP5_1-OP5_4, OP6_1-OP6_4, OP7_1-OP7_4)가 파이프 래치들(611-618)에 저장될 수 있다.
설정 커맨드와 설정 데이터의 인가가 미리 정해진 회수(4회)만큼 반복되면, 메모리 장치(400)의 리페어 모드가 종료될 수 있다(S1013). 리페어 모드의 종료에 의해(리페어 모드 신호(MODE_REPAIR)의 비활성화에 의해) 메모리 장치(400)에서 설정 데이터의 전달 경로가 비휘발성 메모리 회로(440)에서 설정 회로(430)로 다시 변경될 수 있다(S1015).
한편, 비휘발성 메모리 회로(440)의 프로그램에 필요한 충분한 설정 데이터가 확보되었으므로, 비휘발성 메모리 회로(440)가 프로그램될 수 있다(S1017). 이는 파이프 래치들(611-618)에 저장된 데이터들(OP0_1-OP0_4, OP1_1-OP1_4, OP2_1-OP2_4, OP3_1-OP3_4, OP4_1-OP4_4, OP5_1-OP5_4, OP6_1-OP6_4, OP7_1-OP7_4)이 어드레스/데이터 분류부(620)에 의해 어드레스(ADD<0:15>)와 데이터(DATA<0:15>)로 분류되고 제어부(630)의 제어에 의해 비휘발성 메모리(640)가 프로그램되는 것에 의해 이루어질 수 있다. 여기서, 비휘발성 메모리(640)에 프로그램되는 데이터(ARE_DATA<0:15>)는 메모리 어레이 관련 구성(450)을 리페어하기 위한 정보일 수 있다.
이상에서 살펴본 바와 같이, 메모리 장치(400) 내부의 비휘발성 메모리 회로(440)를 설정 데이터(OP0-OP7)를 입력하는 형식에 의해 프로그램하는 것이 가능하다. 따라서, 메모리 장치(400)가 어플리케이션에 실장된 이후에도 메모리 장치(400)의 불량을 용이하게 리페어할 수 있다.
도 10에서는 단계들(S1013, S1015) 이후에 단계(S1017)가 수행되는 것으로 도시하였지만, 단계(S1017)는 단계들(S1005, S1007, S1009, S1011)이 수행된 이후에 수행되면 충분하다. 따라서, 단계(S1017)가 단계들(S1013, S1015) 이전에 수행될 수도 있으며, 단계(S1017)와 단계들(S1013, S1015)이 동시에 수행될 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상술한 실시예들은 LPDDR 메모리를 예시하며 설명되었으나, 본 발명이 LPDDR 메모리뿐만 아니라, 다른 종류의 메모리에도 적용 가능함은 당연하다.
400: 메모리 장치 401: 커맨드 입력부
402: 커맨드/어드레스 입력부 403: 데이터 입력부
404: 데이터 출력부 405: 클럭 입력부
410: 커맨드 디코더 420: 경로 선택부
430: 설정 회로 440: 비휘발성 메모리 회로
450: 메모리 어레이 관련 구성

Claims (11)

  1. 리페어 모드로 진입하는 단계;
    상기 리페어 모드의 진입에 의해, 설정 데이터의 입력 경로가 설정 경로에서 리페어 경로로 변경되는 단계;
    설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계;
    상기 인가되는 단계의 복수회 반복 이후에, 상기 리페어 모드가 종료되는 단계;
    상기 리페어 모드의 종료에 응답해 상기 설정 데이터의 입력 경로가 상기 리페어 경로에서 상기 설정 경로로 변경되는 단계; 및
    상기 인가되는 단계에서 입력된 상기 설정 데이터를 이용해 불량 어드레스가 비휘발성 메모리에 프로그램되는 단계
    를 포함하는 메모리 장치의 동작 방법.
  2. 제 1항에 있어서,
    상기 설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계는 클럭의 라이징 에지에서 상기 설정 커맨드가 인가되고, 상기 클럭의 폴링 에지에서 상기 설정 데이터가 인가되는
    메모리 장치의 동작 방법.
  3. 제 1항에 있어서,
    상기 메모리의 메모리 어레이에서 상기 비휘발성 메모리에 프로그램된 불량 어드레스에 대응하는 메모리 셀들은 리던던시 메모리 셀들로 대체되는
    메모리 장치의 동작 방법.
  4. 제 1항에 있어서,
    상기 메모리 장치는 LPDDR(Low Power Double Data Rate) 메모리 장치인 메모리 장치의 동작 방법.
  5. 하나 이상의 커맨드 신호를 입력받는 커맨드 입력부;
    다수의 커맨드/어드레스 신호를 입력받는 커맨드/어드레스 입력부;
    상기 하나 이상의 커맨드 신호와 상기 다수의 커맨드/어드레스 신호를 디코딩해 리페어 모드 진입을 제어하고 설정 커맨드를 생성하는 커맨드 디코더;
    상기 리페어 모드가 아닌 경우에, 상기 설정 커맨드가 활성화되면 상기 커맨드/어드레스 입력부를 통해 입력된 신호들을 이용해 설정 동작을 수행하는 설정 회로;
    상기 리페어 모드에서, 상기 설정 커맨드가 활성화되면 상기 커맨드/어드레스 입력부를 통해 입력된 신호들을 이용해 불량 어드레스를 프로그램하는 비휘발성 메모리 회로
    를 포함하는 메모리 장치.
  6. 제 5항에 있어서,
    다수의 메모리 셀을 포함하는 메모리 어레이;
    상기 메모리 장치의 초기 동작시에 상기 비휘발성 메모리에 저장된 불량 어드레스를 전달받아 저장하는 레지스터; 및
    상기 메모리 어레이에서 상기 레지스터에 저장된 불량 어드레스에 대응하는 메모리 셀들을 리던던시 메모리 셀들로 대체하는 리페어 회로
    를 더 포함하는 메모리 장치.
  7. 제 5항에 있어서,
    상기 비휘발성 메모리 회로는
    비휘발성 메모리;
    상기 커맨드 어드레스 입력부를 통해 입력된 신호들 중 설정 데이터를 저장하기 위한 다수의 파이프 래치;
    상기 다수의 파이프 래치에 저장된 설정 데이터를 어드레스와 데이터로 분류하는 어드레스/데이터 분류부; 및
    상기 비휘발성 메모리에서 상기 어드레스/데이터 분류부에 의해 분류된 어드레스에 의해 지정되는 위치에 상기 어드레스 데이터 분류부에 의해 분류된 데이터가 프로그램되도록 제어하는 제어부를 포함하는
    메모리 장치.
  8. 제 5항에 있어서,
    상기 설정 커맨드의 활성화시에 상기 커맨드/어드레스 입력부를 통해 입력된 신호들을 상기 설정 회로 또는 상기 비휘발성 메모리 회로로 전달하기 위한 경로 선택부
    를 더 포함하는 메모리 장치.
  9. 제 5항에 있어서,
    상기 리페어 모드는 상기 커맨드 디코더에 의해 리페어 모드의 진입이 이루어진 시점으로부터 상기 설정 커맨드가 미리 설정된 회수만큼 활성화된 시점까지의 구간 동안 지속되는
    메모리 장치.
  10. 제 5항에 있어서,
    상기 메모리 장치는 LPDDR(Low Power Double Data Rate) 메모리 장치인 메모리 장치.
  11. 메모리 콘트롤러의 제어에 의해 메모리 장치가 리페어 모드로 진입하는 단계;
    상기 메모리 장치의 상기 리페어 모드의 진입에 의해, 상기 메모리 장치에서 설정 커맨드와 설정 데이터의 입력 경로가 설정 경로에서 리페어 경로로 변경되는 단계;
    상기 메모리 콘트롤러로부터 상기 메모리 장치로 설정 커맨드와 함께 상기 설정 데이터가 인가되는 단계;
    상기 인가되는 단계의 복수회 반복 이후에, 상기 메모리 장치의 리페어 모드가 종료되는 단계;
    상기 리페어 모드의 종료에 응답해 상기 메모리 장치에서 상기 설정 데이터의 입력 경로가 상기 리페어 경로에서 상기 설정 경로로 변경되는 단계; 및
    상기 인가되는 단계에서 입력된 상기 설정 데이터를 이용해 불량 어드레스가 상기 메모리 장치 내부의 비휘발성 메모리에 프로그램되는 단계
    를 포함하는 메모리 시스템의 동작 방법.
KR20130119045A 2013-10-07 2013-10-07 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법 KR20150040481A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130119045A KR20150040481A (ko) 2013-10-07 2013-10-07 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
US14/106,832 US9030899B2 (en) 2013-10-07 2013-12-15 Memory device with post package repair, operation method of the same and memory system including the same
CN201410119959.7A CN104517643B (zh) 2013-10-07 2014-03-27 存储器件、以及存储器件和存储系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130119045A KR20150040481A (ko) 2013-10-07 2013-10-07 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20150040481A true KR20150040481A (ko) 2015-04-15

Family

ID=52776835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130119045A KR20150040481A (ko) 2013-10-07 2013-10-07 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US9030899B2 (ko)
KR (1) KR20150040481A (ko)
CN (1) CN104517643B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128783A (ko) * 2016-05-13 2017-11-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953725B2 (en) 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
US20150221352A1 (en) * 2014-02-06 2015-08-06 SK Hynix Inc. Semiconductor devices including e-fuse arrays
KR20160106319A (ko) * 2015-03-02 2016-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170000684A (ko) 2015-06-24 2017-01-03 에스케이하이닉스 주식회사 반도체 장치
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR20170036884A (ko) * 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템
US9865324B2 (en) 2015-10-19 2018-01-09 Micron Technology, Inc. Method and apparatus for decoding commands
KR20170075861A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치
US9837135B2 (en) * 2016-03-03 2017-12-05 Samsung Electronics Co., Ltd. Methods for addressing high capacity SDRAM-like memory without increasing pin cost
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10628316B2 (en) * 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10162406B1 (en) 2017-08-31 2018-12-25 Micron Technology, Inc. Systems and methods for frequency mode detection and implementation
US10395750B2 (en) 2017-10-05 2019-08-27 Dell Products, Lp System and method for post-package repair across DRAM banks and bank groups
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
KR20190075354A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
WO2019133293A1 (en) * 2017-12-27 2019-07-04 Spin Transfer Technologies, Inc. A memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
CN108920210B (zh) * 2018-06-28 2021-06-15 郑州云海信息技术有限公司 一种加载存储控制软件的方法、系统及相关组件
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
KR20210141156A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
CN112447247A (zh) * 2020-10-19 2021-03-05 加特兰微电子科技(上海)有限公司 数据存储装置、系统级芯片、无线电器件和设备
US11579776B2 (en) * 2020-10-23 2023-02-14 Silicon Laboratories Inc. Optimizing power consumption of memory repair of a device
US11631442B1 (en) 2021-12-20 2023-04-18 Micron Technology, Inc. Multi-clock cycle memory command protocol

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
KR20080090664A (ko) 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US20090157949A1 (en) * 2007-12-18 2009-06-18 Leibowitz Robert N Address translation between a memory controller and an external memory device
US8289790B2 (en) * 2010-05-13 2012-10-16 Micron Technology, Inc. Memory repair systems and methods for a memory having redundant memory
KR102031147B1 (ko) 2013-04-04 2019-10-14 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20140124547A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128783A (ko) * 2016-05-13 2017-11-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Also Published As

Publication number Publication date
US9030899B2 (en) 2015-05-12
CN104517643A (zh) 2015-04-15
US20150098287A1 (en) 2015-04-09
CN104517643B (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
KR20150040481A (ko) 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR102468251B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US9858981B2 (en) Semiconductor memory devices including redundancy memory cells
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US9576629B2 (en) Memory device and memory system including the same, and operation method of memory device
CN105427893B (zh) 存储器件及包括存储器件的存储系统
CN104103320B (zh) 存储器件以及存储器件和存储系统的操作方法
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
CN105321579B (zh) 存储器件及包括存储器件的存储系统
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR20150118618A (ko) 메모리 장치 및 이의 동작 방법
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
KR20150130608A (ko) 메모리 장치
US9514847B2 (en) Semiconductor device and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application