KR20160106319A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160106319A
KR20160106319A KR1020150029057A KR20150029057A KR20160106319A KR 20160106319 A KR20160106319 A KR 20160106319A KR 1020150029057 A KR1020150029057 A KR 1020150029057A KR 20150029057 A KR20150029057 A KR 20150029057A KR 20160106319 A KR20160106319 A KR 20160106319A
Authority
KR
South Korea
Prior art keywords
fuse set
address
signal
unit
sppr
Prior art date
Application number
KR1020150029057A
Other languages
English (en)
Inventor
유정택
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150029057A priority Critical patent/KR20160106319A/ko
Priority to US14/798,243 priority patent/US9418762B1/en
Publication of KR20160106319A publication Critical patent/KR20160106319A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

제1모드에서 제1리페어 어드레스를 저장하기 위한 제1퓨즈셋부; 제2모드에서 제2리페어 어드레스를 저장하기 위한 제2퓨즈셋부;및 상기 제2모드 진입시 외부로부터 인가된 입력 어드레스와 상기 제1퓨즈셋부에 저장된 제1리페어 어드레스를 비교하기 위한 비교부를 포함하며, 상기 제1퓨즈셋부는 상기 비교부의 비교 결과 상기 제1리페어 어드레스 및 상기 입력 어드레스가 동일한 경우에 상기 제1퓨즈셋부의 초기화 동작을 수행하며, 상기 제2퓨즈셋부는 상기 제2모드에 진입하여 소정 구간 이후 활성화된 퓨즈셋 설정신호에 응답하여 상기 입력 어드레스를 상기 제2리페어 어드레스로서 저장하는 반도체 메모리 장치가 제공되며, 노멀 퓨즈셋과 PPR 퓨즈셋에 저장된 불량 어드레스 정보가 동일한 경우 발생할 수 있는 동작 오류를 방지함으로써 반도체 메모리 장치의 신뢰성을 높일 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 리페어 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치의 불량 셀(cell)에 대한 리페어(repair) 동작은 웨이퍼(wafer) 상태에서 수행하는 리페어 동작과 패키지(package) 상태에서 수행하는 리페어 동작이 있다. 패키지 상태에서 수행하는 리페어 동작을 포스트 패키지 리페어 (Post Package Repair;PPR)동작이라고 한다.
한편, 반도체 메모리 장치는 불량 셀인 리페어 대상 메모리 셀에 대응하는 어드레스를 프로그래밍(programing) 할 수 있는 퓨즈 회로를 구비한다. 여기서, 프로그래밍은 리페어 대상 메모리 셀을 대신하여 리던던시 메모리 셀을 동작시키기 위해 상기 리페어 대상 메모리 셀에 대응하는 어드레스(리페어 어드레스) 정보를 저장하는 동작을 의미한다.
리페어 동작에 의해, 외부로부터 리페어 대상 메모리 셀에 대한 억세스 시도가 있는 경우에 프로그래밍된 리페어 어드레스가 참조되어 리던던시 메모리 셀이 억세스 된다.
도 1은 일반적으로 퓨즈 회로에 포함된 퓨즈셋을 나타내는 도면이다.
도 1을 참조하면, 퓨즈 회로는 반도체 메모리 장치의 제조 단계인 웨이퍼 상태에서 리페어 어드레스 정보를 저장하기 위해 할당된 다수의 노멀 퓨즈셋(111-115)과 반도체 메모리 장치의 제조 이후인 패키지 상태에서 리페어 어드레스 정보를 저장하기 위해 할당된 PPR 퓨즈셋(116)을 포함한다.
한편, PPR 동작은 외부로부터 리페어 동작을 수행하라는 명령을 반도체 메모리 장치로 인가받음으로써 수행된다. 반도체 메모리 장치는 PPR 모드에 진입하여 외부로부터 인가된 리페어 어드레스 정보를 PPR 퓨즈셋(116)에 저장하는 PPR 동작을 수행하게 된다.
PPR 모드는 중 하나인 소프트-포스트 패키지 리페어(Sofr-PPR;SPPR) 모드는 외부로부터 인가된 리페어 어드레스 정보를 레지스터 혹은 래치부에 래치하는 저장하는 모드이다. SPPR 모드는 리페어 동작에 소요되는 시간을 줄일 수 있지만, 반도체 메모리 장치의 전원이 공급되지 않으면 리페어의 효과가 사라지는 리페어를 의미한다. 즉, SPPR 모드에 따른 리페어 동작은 리페어 어드레스 정보를 영구적으로 저장하는 동작이 아닌, 외부로부터 인가된 리페어 어드레스 정보를 소프트 웨어를 통해 일시적으로 저장하는 동작을 의미한다.
도 2는 SPPR 모드 수행시 발생할 수 있는 문제점을 설명하기 위한 도면이다.
도 2를 참조하면, 반도체 메모리 장치는 노멀 퓨즈셋(210)과, PPR 퓨즈셋(220)과, 제1비교부(230)와 및 제2비교부(240)를 포함한다.
노멀 퓨즈셋(210)에는 반도체 메모리 장치의 제조 단계에서 수행된 리페어 동작에 의해 불량 어드레스 정보인 'ADDRESS<4>','ADDRESS<6>'가 이미 저장되어 있다.
반도체 메모리 장치는 외부로부터 'ADDRESS<4>'를 입력 어드레스(EX_ADD)로서 수신받는다. 제1비교부(230)는 노멀 퓨즈셋(210)으로부터 저장된 리페어 어드레스 정보와 입력 어드레스(EX_ADD)를 수신받아 비교 동작을 수행한다. 제1비교부(230)는 노멀 퓨즈셋(210)에 저장된 리페어 어드레스 정보인 'ADDRESS<4'>와 입력 어드레스(EX_ADD)인 'ADDRESS<4>'가 동일하기 때문에 활성화된 제1매치신호(MATCH_NM)를 출력한다. 반도체 메모리 장치는 활성화된 제1매치신호(MATCH_NM)에 응답하여 리던던시 영역에 구비된 리던던시 메모리 셀을 정상적으로 억세스할 수 있다.
하지만 'ADDRESS<4>'에 대응하는 리던던시 메모리 셀이 열화로 인하여 불량이 발생하게 되면, 반도체 메모리 장치의 사용자는 'ADDRESS<4>'에 대응하는 메모리 셀을 불량으로 판단하게 된다. 사용자는 SPPR 모드를 통해 해당 어드레스인'ADDRESS<4>'를 PPR 퓨즈셋(220)에 저장할 수 있다. 이 경우, 외부로부터 SPPR 명령에 따라 SPPR 모드에 진입한 반도체 메모리 장치는 불량 어드레스 정보'ADDRESS<4>'를 인가받음으로써 'ADDRESS<4>'를 PPR퓨즈셋(220)에 저장하게 된다.
이후에 반도체 메모리 장치가 외부로부터 'ADDRESS<4>'를 입력 어드레스(EX_ADD)로서 수신받는 경우에 제1 및 제2비교부(230,240)는 노멀 퓨즈셋(210)에 저장된 'ADDRESS<4>'와 PPR 퓨즈셋(220)에 래치된 'ADDRESS<4>'가 입력 어드레스(EX_ADD)와 동일하다는 제1매치신호(MATCH_NM) 및 제2매치신호(MATCH_PPR)를 동시에 생성하게 된다. 결국, 제1매치신호(MATCH_NM)에 대응하는 리던던시 메모리 셀과 제2매치신호(MATCH_PPR)에 대응하는 리던던시 메모리 셀이 동시에 억세스하게 된다.
정리하면, 사용자가 SPPR 모드를 통해 PPR 퓨즈셋(220)에 저장한 불량 어드레스 정보와 제조 단계에서 노멀 퓨즈셋(210)에 저장된 리페어 어드레스 정보가 일치하는 경우에는 PPR 퓨즈셋(220)에 대응하는 리던던시 메모리 셀과 노멀 퓨즈셋(210)에 대응하는 리던던시 메모리 셀이 동시에 억세스됨으로써 노멀 동작 시 리드 페일이 발생할 수 있다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 다수의 리던던시 메모리 셀이 억세스되어 발생하는 노멀 동작의 오류를 방지하기 위한 반도체 메모리 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는, 제1모드에서 제1리페어 어드레스를 저장하기 위한 제1퓨즈셋부; 제2모드에서 제2리페어 어드레스를 저장하기 위한 제2퓨즈셋부;및 상기 제2모드 진입시 외부로부터 인가된 입력 어드레스와 상기 제1퓨즈셋부에 저장된 제1리페어 어드레스를 비교하기 위한 비교부를 포함하며, 상기 제1퓨즈셋부는 상기 비교부의 비교 결과 상기 제1리페어 어드레스 및 상기 입력 어드레스가 동일한 경우에 상기 제1퓨즈셋부의 초기화 동작을 수행하며, 상기 제2퓨즈셋부는 상기 제2모드에 진입하여 소정 구간 이후 활성화된 퓨즈셋 설정신호에 응답하여 상기 입력 어드레스를 상기 제2리페어 어드레스로서 저장할 수 있다
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 제1모드에서 제1리페어 어드레스를 저장하기 위한 제1퓨즈셋부; 제2모드에서 제2리페어 어드레스를 저장하기 위한 제2퓨즈셋부;및 상기 제2모드 진입시 외부로부터 액티브 커맨드 및 입력 어드레스를 수신받아 상기 제1리페어 어드레스와 상기 입력 어드레스를 비교하기 위한 비교부를 포함하며, 상기 제1퓨즈셋부는 상기 비교부의 비교 결과 상기 제1리페어 어드레스와 상기 입력 어드레스가 동일한 경우에 상기 제1퓨즈셋부의 초기화 동작을 수행하기 위한 초기화부를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작방법은, 패키징 이전에 수행된 리페어 동작을 통해 제1리페어 어드레스를 저장하는 제1퓨즈셋부 및 상기 패키징 이후에 수행된 리페어 동작을 통해 제2리페어 어드레스를 저장하는 제2퓨즈셋부를 포함하는 반도체 메모리 장치의 동작방법에 있어서, 상기 패키징 이후 SPPR 모드 진입시 외부로부터 인가된 입력 어드레스 및 상기 제1퓨즈셋부에 저장된 상기 제1리페어 어드레스를 비교하는 단계; 상기 비교하는 단계의 비교 결과, 상기 입력 어드레스 및 상기 제1리페어 어드레스가 동일한 경우 상기 제1퓨즈셋부를 초기화하는 단계;및 상기 SPPR 모드 진입하여 소정 구간 이후 활성화되는 퓨즈셋 설정신호에 응답하여 상기 입력 어드레스를 상기 제2퓨즈셋부에 저장하는 단계를 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 노멀 퓨즈셋과 PPR 퓨즈셋에 저장된 불량 어드레스 정보가 동일한 경우 발생할 수 있는 동작 오류를 방지함으로써 반도체 메모리 장치의 신뢰성을 높일 수 있다.
도 1은 일반적으로 퓨즈 회로에 포함된 퓨즈셋을 나타내는 도면.
도 2는 SPPR 동작 시 발생할 수 있는 문제점을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도.
도 4는 도 3에 도시된 선택 어드레스 전달부와, 퓨즈셋부와, 비교부와, 경로 제어부 및 리페어 어드레스 전달부의 상세 회로도.
도 5는 도 3에 도시된 설정신호 생성부의 상세 회로도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 3을 참조하면, 상기 반도체 메모리 장치는 선택 어드레스 전달부(310)와, 퓨즈셋부(320)와, 비교부(330)와, 경로 제어부(340)와, 리페어 어드레스 전달부(350) 및 설정신호 생성부(360)를 포함할 수 있다. 상기 퓨즈셋부(320)는 초기화 부(321)와, 노멀 퓨즈셋 래치부(322) 및 PPR 퓨즈셋 래치부(323)를 포함할 수 있다.
우선 상기 반도체 메모리 장치의 동작에 대해 개괄적으로 설명하고자 한다.
외부로부터 SPPR 명령에 따라 상기 반도체 메모리 장치는 내부의 모드 레지스터 셋(Mode Register Set;MRS)에 의해 SPPR 모드에 진입할 수 있다. 상기 SPPR 모드에 진입하게 되면 상기 SPPR 활성화신호(SPPR_EN)가 '하이' 레벨로 활성화될 수 있다. 이후, 액티브 커맨드가 반도체 메모리 장치로 인가되면, 불량 어드레스 정보인 외부 리페어 어드레스(SPPR_XA)가 상기 비교부(330) 및 상기 리페어 어드레스 전달부(350)로 인가될 수 있다.
상기 비교부(330)는 상기 노멀 퓨즈셋 래치부(322)로부터 출력된 노멀 래치 어드레스(LT_ADD1~LT_ADDN) 및 외부 리페어 어드레스(SPPR_XA)를 비교하여, 비교 결과에 대응하는 매치 신호(MATCH<1:N>)를 상기 제1경로 제어부(341)로 출력할 수 있다.
만약, 상기 노멀 퓨즈셋 래치부(322)로부터 출력된 노멀 래치 어드레스(LT_ADD1~LT_ADDN) 및 외부 리페어 어드레스(SPPR_XA)가 일치하는 경우, '하이' 레벨인 상기 매치 신호(MATCH<1:N>)에 따라 상기 제1경로 제어부(341)는 '하이' 레벨인 제1제어신호(RS_CTRL1<1:N>)를 생성할 수 있다. '하이' 레벨인 제1제어신호(RS_CTRL1<1:N>)에 따라 상기 선택 어드레스 전달부(310)로부터 '하이' 레벨로 고정된 제1선택 신호(ST_SIG1<1:N>)가 출력될 수 있다.
상기 선택 어드레스 전달부(310)로 수신되는 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)는 상기 반도체 메모리 장치의 제조 단계에서 상기 노멀 퓨즈셋 래치부(322)에 불량 어드레스 정보 즉 리페어 어드레스를 저장하는 리페어 동작을 수행할 때, 상기 노멀 퓨즈셋 래치부(322)를 구동시키기 위해 '하이' 레벨로 활성화되지만, 상기 SPPR 활성화신호(SPPR_EN)가 '하이' 레벨로 활성화되어 있는 상기 SPPR 모드에서는 '로우' 레벨로 비활성화될 수 있다.
또한, 상기 선택 어드레스 전달부(310)로 수신되는 SPPR 래치 어드레스 선택신호(ST_ADD2)는 상기 SPPR 모드시 라이트 커맨드가 인가되기 전에는 '로우' 레벨로 비활성화되지만, 상기 라이트 커맨드가 인가되면 상기 PPR 퓨즈셋 래치부(323)를 구동시키기 위해 '하이'레벨로 활성화될 수 있다.
즉, 상기 SPPR 모드에서, 상기 라이트 커맨드가 인가되기 전 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>) 및 SPPR 래치 어드레스 선택신호(ST_ADD2)는 모두 '로우' 레벨일 수 있다.
상기 노멀 퓨즈셋 래치부(322)로부터 출력된 노멀 래치 어드레스(LT_ADD1~LT_ADDN)와 상기 외부 리페어 어드레스(SPPR_XA)가 일치하는 경우에 '하이' 레벨인 상기 제1선택 신호(ST_SIG1<1:N>)에 따라 상기 노멀 퓨즈셋 래치부(322)의 초기화 동작이 수행될 수 있다. 즉, 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)와 상기 외부 리페어 어드레스(SPPR_XA)가 일치하는 경우에 상기 노멀 퓨즈셋 래치부(322)에 저장된 노멀 래치 어드레스 정보(제조 단계에서 저장된 리페어 어드레스)가 초기화될 수 있다.
다시 말해, 상기 SPPR 활성화신호(SPPR_EN)가 '하이' 레벨로 활성화되어 있는 상기 SPPR 모드에서 상기 라이트 커맨드가 인가되기 전까지 수행되는 동작은 상기 반도체 메모리 장치의 제조 단계에서 상기 노멀 퓨즈셋 래치부(322)에 저장된 노멀 리페어 어드레스가 상기 SPPR 모드에서 입력되는 상기 외부 리페어 어드레스(SPPR_XA)와 일치하는 경우에 상기 노멀 퓨즈셋 래치부(322)를 초기화시키는 동작이다. 상기 SPPR 모드에서 상기 라이트 커맨드가 인가됨에 따라 상기 반도체 메모리 장치는 상기 외부 리페어 어드레스(SPPR_XA)를 상기 PPR 퓨즈셋 래치부(323)에 저장하는 리페어 동작을 수행한다.
이후, 라이트 커맨드가 상기 반도체 메모리 장치로 인가되면, 상기 SPPR 래치 어드레스 선택신호(ST_ADD2) 및 SPPR 설정신호(SPPR_SET)가 '하이' 레벨로 활성화될 수 있다. 상기 PPR 퓨즈셋 래치부(323)는 '하이' 레벨인 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)에 응답하여 구동될 수 있고, '하이' 레벨인 상기 SPPR 설정신호(SPPR_SET)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 래치할 수 있다. 즉, 상기 SPPR 설정신호(SPPR_SET)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 PPR 퓨즈셋 래치부(323)에 저장할 수 있다. 이후, 상기 반도체 메모리 장치는 MRS에 의해 상기 SPPR 모드에서 탈출할 수 있다.
따라서, 상기 반도체 메모리 장치의 노멀 동작시 상기 외부 리페어 어드레스(SPPR_XA)와 동일한 어드레스가 인가되어도 상기 노멀 퓨즈셋 래치부(322)는 저장된 리페어 어드레스 정보를 초기화하였기 때문에 상기 노멀 퓨즈셋 래치부(322)에 대응하는 리던던시 메모리 셀과 상기 PPR 퓨즈셋 래치부(323)에 대응하는 리던던시 메모리 셀이 동시에 억세스 되지 않아 메모리 셀의 억세스 동작에 문제가 발생하지 않는다.
다음으로, 상기 반도체 메모리 장치에서 SPPR 모드에 따른 동작 시퀀스에 대해 간단하게 설명하고자 한다.
외부로부터 SPPR 명령에 따라 상기 반도체 메모리 장치는 내부의 모드 레지스터 셋(Mode Register Set;MRS)에 의해 SPPR 모드에 진입할 수 있다. 상기 SPPR 모드에 진입하면 SPPR 활성화신호(SPPR_EN)가 활성화될 수 있다. 이후, 액티브 커맨드가 반도체 메모리 장치로 인가되면, 불량 정보인 외부 리페어 어드레스(SPPR_XA)가 인가될 수 있다. 이후, 라이트 커맨드가 반도체 메모리 장치로 인가되면, 선택 어드레스 중 불량 어드레스 정보를 상기 PPR 퓨즈셋 래치부(323)에 저장하기 위한 특정 선택어드레스 즉, SPPR 래치 어드레스 선택신호(ST_ADD2)가 활성화될 수 있다. 또한, 상기 PPR 퓨즈셋 래치부(323)에 상기 외부 리페어 어드레스(SPPR_XA)를 저장하기 위한 SPPR 설정신호(SPPR_SET)가 활성화될 수 있다. 상기 SPPR 설정신호(SPPR_SET)는 상기 라이트 커맨드에 기초하여 패키지 상태인 다수의 메모리 칩 중 특정 칩이 선택됨으로써 활성화되는 신호일 수 있다. 이에 따라, 상기 PPR 퓨즈셋 래치부(323)는 상기 SPPR 설정신호(SPPR_SET)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 불량 어드레스 정보로서 저장할 수 있다. 이후, 반도체 메모리 장치는 MRS에 의해 SPPR 모드에서 탈출할 수 있다.
상기 선택 어드레스 전달부(310)는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)를 수신받아 제2선택 신호(ST_SIG2)를 생성할 수 있다. 상기 선택 어드레스 전달부(310)는 상기 라이트 커맨드가 인가되면, 상기 PPR 퓨즈셋 래치부(323)를 구동하기 위해 '하이' 레벨로 활성화된 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)를 수신받을 수 있다. 결국, 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)는 상기 라이트 커맨드가 인가하기 전에는 '로우' 레벨이며, 상기 라이트 커맨드가 인가된 이후 '하이' 레벨일 수 있다. 하지만, 상기 선택 어드레스 전달부(310)는 상기 SPPR 모드가 아닌 상기 제조 단계에서 리페어 동작을 수행하는 경우 상기 노멀 퓨즈셋 래치부(322)를 구동하기 위해 '하이'레벨로 활성화된 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)를 수신받을 수 있다. 결국, 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)는 상기 SPPR 모드에서 '로우' 레벨일 수 있다.
또한, 상기 선택 어드레스 전달부(310)는 상기 경로 제어부(340)로부터 제1 및 제2제어신호(RS_CTRL1<1:N>,RS_CTRL2)를 수신받을 수 있다. 상기 선택 어드레스 전달부(310)는 상기 제1 및 제2제어신호(RS_CTRL1<1:N>,RS_CTRL2)에 응답하여 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N> 및 SPPR 래치 어드레스 선택신호(ST_ADD2)를 제1 및 제2선택 신호(ST_SIG1,ST_SIG2)로서 상기 퓨즈셋부(320)로 전달할 수 있다.
예컨대, 상기 선택 어드레스 전달부(310)는 '하이' 레벨로 활성화된 상기 제1 및 제2제어신호(RS_CTRL1<1:N>,RS_CTRL2)에 응답하여 '하이' 레벨로 고정된 상기 제1 및 제2선택신호(ST_SIG1<1:N>,ST_SIG2)를 생성할 수 있다. 즉, '하이' 레벨인 상기 제1 및 제2제어신호(RS_CTRL1<1:N>,RS_CTRL2)에 따라 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N> 및 SPPR 래치 어드레스 선택신호(ST_ADD2)의 전달 경로가 차단될 수 있다.
반면에, 상기 선택 어드레스 전달부(310)는 '로우' 레벨인 상기 제1 및 제2제어신호(RS_CTRL1,RS_CTRL2)에 응답하여 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N> 및 SPPR 래치 어드레스 선택신호(ST_ADD2)를 상기 제1 및 제2 선택신호(ST_SIG1<1:N>,ST_SIG2)로서 전달할 수 있다.
상기 초기화 부(321)는 상기 선택 어드레스 전달부(310)로부터 출력된 상기 제1선택신호(ST_SIG1<1:N>)를 수신받을 수 있다. 상기 초기화 부(321)는 상기 SPPR 모드에 진입한 이후 '하이'레벨을 갖는 상기 제1선택신호(ST_SIG1<1:N>)에 응답하여 초기화 동작신호(RS_SIG)를 생성할 수 있다.
상기 노멀 퓨즈셋 래치부(322)는 상기 반도체 메모리 장치의 웨이퍼 상태 즉 제조 단계에서 수행된 리페어 동작에 의해 불량 어드레스가 저장되어 있다. 상기 반도체 메모리 장치에 있어서, 상기 노멀 퓨즈셋 래치부(322)에 상기 불량 어드레스를 저장하는 동작은 일반적으로 제조 단계에서 수행하는 리페어 동작과 동일할 수 있다. 상기 노멀 퓨즈셋 래치부(322)는 래치된 상기 불량 어드레스를 노멀 래치 어드레스(LT_ADD1~LT_ADDN)로서 출력할 수 있다.
상기 노멀 퓨즈셋 래치부(322)는 상기 초기화 부(321)로부터 상기 초기화 동작신호(RS_SIG)를 수신받을 수 있다. 상기 노멀 퓨즈셋 래치부(322)는 상기 리페어 어드레스 전달부(350)로부터 제1리페어 정보신호(RA_SIG1)를 수신받을 수 있다. 상기 노멀 퓨즈셋 래치부(322)는 상기 초기화 동작신호(RS_SIG)에 응답하여 상기 웨이퍼 상태에서 이미 저장된 상기 불량 어드레스를 초기화시킬 수 있다.
상기 PPR 퓨즈셋 래치부(323)는 상기 선택 어드레스 전달부(310)로부터 상기 제2선택신호(ST_SIG2) 및 상기 리페어 어드레스 전달부(350)로부터 제2리페어 정보신호(RA_SIG2)를 수신받을 수 있다. 또한, 상기 PPR 퓨즈셋 래치부(323)는 상기 설정신호 생성부(360)로부터 퓨즈셋 설정신호(FS_SET)를 수신받을 수 있다. 상기 PPR 퓨즈셋 래치부(323)는 상기 제2선택신호(ST_SIG2) 및 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 제2리페어 정보신호(RA_SIG2)를 래치할 수 있다.
상기 비교부(330)는 메모리 컨트롤러(미도시)로부터 인가된 리페어 어드레스 중 로우 정보에 관한 어드레스인 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 노멀 퓨즈셋 래치부(322)로부터 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)를 수신받아 비교할 수 있다. 상기 비교부(330)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 노멀 래치 어드레스(LT_ADD)를 비교하여 비교 결과에 대응하는 매치신호(MATCH<1:N>)를 출력할 수 있다.
상기 경로 제어부(340)는 제1경로 제어부(341) 및 제2경로 제어부(342)를 포함할 수 있다.
상기 제1경로 제어부(341)는 상기 SPPR 활성화신호(SPPR_EN)와 상기 비교부(330)로부터 상기 매치신호(MATCH<1:N>)를 수신받을 수 있다. 상기 SPPR 활성화신호(SPPR_EN)가 활성화된 경우, 상기 제1경로 제어부(341)는 상기 매치신호(MATCH<1:N>)에 응답하여 상기 제1제어신호(RS_CTRL1<1:N>)를 생성할 수 있다.
상기 제2경로 제어부(342)는 상기 SPPR 활성화신호(SPPR_EN) 및 접지전압 레벨의 신호(VSS_SIG)를 수신받을 수 있다. 상기 제2경로 제어부(342)는 상기 접지전압 레벨의 신호(VSS_SIG)에 따라 상기 SPPR 활성화신호(SPPR_EN)의 활성 여부와 관계없이, '로우' 레벨로 고정된 상기 제2제어신호(RS_CTRL2)를 생성할 수 있다.
상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA)와 상기 제1 및 제2제어신호(RS_CTRL1<1:N>,RS_CTRL2)를 수신받을 수 있다. 상기 리페어 어드레스 전달부(350)는 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 제1리페어 정보신호(RA_SIG1)로서 상기 노멀 퓨즈셋 래치부(322)로 전달할 수 있다. 상기 리페어 어드레스 전달부(350)는 상기 제2제어신호(RS_CTRL2)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 제2리페어 정보신호(RA_SIG2)로서 상기 PPR 퓨즈셋 래치부(323)로 전달할 수 있다.
예컨대, 상기 제1제어신호(RS_CTRL1<1:N>)가 '하이' 레벨로 활성화된 경우 상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA)와 관계없이, 예정된 레벨을 갖는 상기 제1리페어 정보신호(RA_SIG1)를 출력할 수 있다. '하이' 레벨인 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)의 전달 경로가 차단될 수 있다. 또한, 상기 제1제어신호(RS_CTRL1<1:N>)가 '로우' 레벨로 비활성화된 경우 상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA)를 상기 제1리페어 정보신호(RA_SIG1)로서 출력할 수 있다.
한편, 상기 제2제어신호(RS_CTRL2)는 상기 제2경로 제어부(342)에서 상기 접지전압 레벨의 신호(VSS_SIG)에 응답하여 '로우' 레벨로 고정됨에 따라 상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA)를 상기 제2리페어 정보신호(RA_SIG2)로서 출력할 수 있다.
상기 설정신호 생성부(360)는 상기 메모리 컨트롤러로부터 인가된 리페어 어드레스 중 뱅크 정보에 관한 어드레스인 상기 외부 리페어 어드레스(SPPR_BA) 및 상기 SPPR 설정신호(SPPR_SET)를 수신받을 수 있다. 상기 설정신호 생성부(360)는 상기 외부 리페어 어드레스(SPPR_BA) 및 상기 SPPR 설정신호(SPPR_SET)에 응답하여 상기 퓨즈셋 설정신호(FS_SET)를 생성할 수 있다.
또한, 상기 설정신호 생성부(360)는 상기 외부 리페어 어드레스(SPPR_BA)를 저장하여, 현재 SPPR 모드를 탈출한 이후 다음 SPPR 모드 진입시, 저장된 상기 외부 리페어 어드레스(SPPR_BA)와 동일한 뱅크 정보가 수신되는 경우 상기 퓨즈셋 설정신호(FS_SET)를 비활성화시킬 수 있다. 이에 대한 구체적인 설명은 도 5에서 설명하기로 한다.
다음으로 상기 반도체 메모리 장치의 동작에 대해 설명하고자 한다.
상기 SPPR 모드에 진입하면 상기 SPPR 활성화신호(SPPR_EN)가 생성될 수 있다. 상기 외부 리페어 어드레스(SPPR_XA)가 상기 메모리 컨트롤러로부터 상기 비교부(330)와, 상기 리페어 어드레스 전달부(350)로 각각 인가될 수 있다. 상기 비교부(330)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 노멀 퓨즈셋 래치부(322)로부터 출력된 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)를 비교할 수 있다.
예컨대, 상기 비교부(330)의 비교 결과, 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)가 동일한 경우에 대해 설명하기로 한다.
상기 비교부(330)는 '하이' 레벨로 활성화된 상기 매치신호(MATCH<1:N>)를 생성할 수 있다. 상기 제1경로 제어부(341)는 활성화된 상기 SPPR 활성화신호(SPPR_EN) 및 상기 매치신호(MATCH<1:N>)에 응답하여 '하이' 레벨을 갖는 상기 제1제어신호(RS_CTRL1<1:N>)를 생성할 수 있다. 상기 선택 어드레스 전달부(310)는 '하이'레벨인 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)의 전달 경로를 차단하고, '하이'레벨을 갖는 상기 제1선택신호(ST_SIG1<1:N>)를 출력할 수 있다. 상기 초기화부(321)는 '하이'레벨을 갖는 상기 제1선택신호(ST_SIG1<1:N>)에 응답하여 상기 초기화 동작신호(RS_SIG)를 생성할 수 있다. 상기 노멀 퓨즈셋 래치부(322)는 활성화된 상기 초기화 동작신호(RS_SIG)에 응답하여 초기화 동작을 수행할 수 있다.
상기 리페어 어드레스 전달부(350)는 '하이' 레벨을 갖는 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)의 전달 경로를 차단하고, '로우'레벨을 갖는 상기 제1리페어 정보신호(RA_SIG1)를 출력할 수 있다.
상기 제2경로 제어부(342)는 상기 접지전원 레벨을 갖는 신호(VSS_SIG)에 응답하여 '로우' 레벨로 고정된 상기 제2제어신호(RS_CTRL2)를 생성할 수 있다. 상기 선택 어드레스 전달부(310)는 '로우' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)에 응답하여 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)에 대응하는 상기 제2선택신호(ST_SIG2)를 출력할 수 있다. 즉, 상기 선택 어드레스 전달부(310)는 상기 SPPR 모드 진입 이후 상기 라이트 커맨드가 아직 인가되지 않은 상태임에 따라 '로우' 레벨인 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)에 따라 '로우'레벨인 상기 제2선택신호(ST_SIG2)을 출력할 수 있다. 상기 리페어 어드레스 전달부(350)는 '로우' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 PPR 퓨즈셋 래치부(323)로 전달할 수 있다.
이후, 상기 라이트 커맨드가 인가되면, 상기 SPPR 설정신호(SPPR_SET)가 활성화됨에 따라 상기 설정신호 생성부(360)는 상기 퓨즈셋 설정신호(FS_SET)를 생성할 수 있다. 또한, 상기 선택 어드레스 전달부(310)는 상기 PPR 퓨즈셋 래치부(323)를 선택하기 위한 '하이' 레벨을 갖는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)를 수신받을 수 있다. 상기 선택 어드레스 전달부(310)는 상기 SPPR 래치 어드레스선택신호(ST_ADD2)에 대응하여 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2)를 출력할 수 있다. 상기 PPR 퓨즈셋 래치부(323)는 '하이' 레벨인 상기 제2선택신호(ST_SIG2)에 응답하여 상기 PPR 퓨즈셋 래치부(323)가 활성화될 수 있다. 또한, 상기 PPR 퓨즈셋 래치부(323)는 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 리페어 어드레스 전달부(350)로부터 전달된 상기 제2리페어 정보신호(RA_SIG2)를 래치할 수 있다.
반면에, 상기 SPPR 모드에서, 상기 비교부(330)의 비교 결과 상기 외부 리페어 어드레스(SPPR_XA)와 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)가 동일하지 않은 경우에 대해 설명하기로 한다. 상기 SPPR 모드에서 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)는 항상 '로우' 레벨로 비활성화되어 있다.
상기 비교부(330)는 '로우' 레벨로 비활성화된 상기 매치신호(MATCH<1:N>)를 생성할 수 있다. 상기 제1경로 제어부(341)는 '하이' 레벨로 활성화된 상기 SPPR 활성화신호(SPPR_EN) 및 '로우'레벨을 갖는 상기 매치신호(MATCH<1:N>)에 응답하여 '로우'레벨을 갖는 상기 제1제어신호(RS_CTRL1<1:N>)를 생성할 수 있다. 상기 선택 어드레스 전달부(310)는 '로우' 레벨을 갖는 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)에 대응하는 상기 제1선택신호(ST_SIG1<1:N>)를 출력할 수 있다. 즉, 상기 반도체 메모리 장치가 상기 SPPR 모드임에 따라 상기 선택 어드레스 전달부(310)는 '로우' 레벨인 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)에 따라 '로우'레벨인 상기 제1선택신호(ST_SIG1<1:N>)을 출력할 수 있다. 상기 초기화부(321)는 '로우' 레벨을 갖는 상기 제1선택신호(ST_SIG1<1:N>)에 응답하여 비활성화될 수 있다. 상기 리페어 어드레스 전달부(350)는 '로우' 레벨인 상기 제1제어신호(RS_CTRL1<1:N>)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 노멀 퓨즈셋 래치부(322)로 전달할 수 있다.
상기 제2경로 제어부(342)는 상기 접지전압 레벨의 신호(VSS_SIG)에 응답하여 상기 SPPR 활성화신호(SPPR_EN)의 활성화 여부와 관계없이, '로우' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)를 생성할 수 있다. 상기 선택 어드레스 전달부(310)는 '로우' 레벨인 상기 제2제어신호(RS_CTRL2)에 응답하여 상기 선택 어드레스(ST_ADD)에 대응하는 상기 제2선택신호(ST_SIG2)를 출력할 수 있다. 상기 선택 어드레스 전달부(310)는 상기 반도체 메모리 장치로 상기 라이트 커맨드가 인가되지 않은 상태임에 따라 '로우' 레벨인 상기 제2선택신호(ST_SIG2)를 출력할 수 있다. 상기 리페어 어드레스 전달부(350)는 '로우' 레벨인 상기 제2제어신호(RS_CTRL2)에 응답하여 상기 외부 리페어 어드레스(SPPR_XA)를 상기 PPR 퓨즈셋 래치부(323)로 전달할 수 있다.
이후, 상기 라이트 커맨드가 인가되면 상기 SPPR 설정신호(SPPR_SET)가 활성화됨에 따라 상기 설정신호 생성부(360)는 상기 퓨즈셋 설정신호(FS_SET)를 생성할 수 있다. 또한, 상기 선택 어드레스 전달부(310)는 상기 PPR 퓨즈셋 래치부(323)를 선택하기 위한 '하이' 레벨을 갖는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)를 수신받을 수 있다. 상기 선택 어드레스 전달부(310)는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)에 대응하여 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2)를 출력할 수 있다. 상기 PPR 퓨즈셋 래치부(323)는 '하이' 레벨인 상기 제2선택신호(ST_SIG2)에 응답하여 상기 PPR 퓨즈셋 래치부(323)가 활성화되며, 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 리페어 어드레스 전달부(350)로부터 전달된 상기 제2리페어 정보신호(RA_SIG2)를 래치할 수 있다.
본 발명의 실시예에 따른 상기 반도체 메모리 장치는 상기 노멀 퓨즈셋 래치부(322)에 저장된 제조 단계에서 발생한 불량 어드레스 정보와 상기 SPPR 모드 시 외부로부터 인가된 상기 외부 리페어 어드레스(SPPR_XA)를 비교할 수 있다. 비교 결과 동일한 경우, 상기 반도체 메모리 장치는 상기 노멀 퓨즈셋 래치부(322)에 저장된 불량 어드레스 정보를 초기화시킬 수 있다.
따라서, 상기 반도체 메모리 장치는 패키지 상태에서 발생한 불량 정보와 웨이퍼 상태에서 설정된 불량 어드레스 정보가 동일한 경우에도 상기 노멀 퓨즈셋 래치부(322)에 대응하는 리던던시 메모리 셀과 상기 PPR 퓨즈셋 래치부(323)에 대응하는 리던던시 메모리 셀이 동시에 억세스되지 않아 메모리 셀의 억세스 동작에 문제가 발생하지 않게 된다. 즉, 상기 반도체 메모리 장치의 노멀 동작시 다수의 리던던시 메모리 셀이 구동됨으로써 발생할 수 있는 오류를 방지함으로써 상기 반도체 메모리 장치의 신뢰성을 높일 수 있다.
한편, 상기 반도체 메모리 장치는 이전 SPPR 모드에 따라 상기 노멀 퓨즈셋 래치부의 불량 정보를 초기화시킨 이후, 동일 뱅크에 다음 SPPR 모드가 진입한 경우 다음 SPPR 모드에 해당하는 동작을 차단함으로써 반도체 메모리 장치의 노멀 동작 시 발생할 수 있는 오류를 방지할 수 있다.
도 4는 도 3에 도시된 선택 어드레스 전달부(310)와, 퓨즈셋부(320)와, 비교부(330)와, 경로 제어부(340) 및 리페어 어드레스 전달부(350)의 상세 회로도이다. 상기 경로 제어부(340)는 제1경로 제어부(341) 및 제2경로 제어부(342)를 포함할 수 있다.
도 4를 참조하면, 상기 선택 어드레스 전달부(310)는 다수의 노멀 래치 어드레스 선택신호(ST_ADD1_NM<1:N>)와 다수의 반전된 상기 제1제어신호(RS_CTRL1<1:N>)를 각각 수신받는 오어 게이트(411,412,413)와, 상기 SPPR 래치 어드레스 선택신호(ST_ADD2) 및 반전된 상기 제2제어신호(RS_CTRL2)를 수신받는 오어 게이트(414)를 포함할 수 있다.
상기 퓨즈셋 부(320)는 제1 내지 제N노멀 퓨즈셋 부(421-423) 및 PPR 퓨즈셋 부(424)를 포함할 수 있다. 도시되지 않았으나, 상기 제1 내지 제N노멀 퓨즈셋 부(421-423)는 초기화 부(321) 및 노멀 퓨즈셋 래치부(322)를 각각 포함할 수 있고, 상기 PPR 퓨즈셋 부(424)는 PPR 퓨즈셋 래치부(323)를 포함할 수 있다.
상기 비교부(330)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 제1 내지 제N노멀 퓨즈셋 부(421-423)로부터 각각 출력된 노멀 래치 어드레스(LT_ADD1~LT_ADDN)를 수신받아 비교하기 위한 다수의 XOR 게이트(XOR)를 포함할 수 있다. 상기 다수의 XOR 게이트(XOR)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 노멀 래치 어드레스(LT_ADD1~LT_ADDN)를 비교하여 다수의 매치 신호(MATCH<1>~MATCH<N>)를 출력할 수 있다.
상기 제1경로 제어부(341)는 상기 다수의 매치신호(MATCH<1>~MATCH<N>) 및 상기 SPPR 활성화신호(SPPR_EN)를 각각 수신받는 다수의 난드 게이트(441-443)를 포함할 수 있다. 상기 다수의 난드 게이트(441-443)는 상기 다수의 매치신호(MATCH<1>~MATCH<N>) 및 상기 SPPR 활성화신호(SPPR_EN)를 조합하여 다수의 상기 제1제어신호(RS_CTRL1<1>~RS_CTRL<N>)를 출력할 수 있다.
상기 제2경로 제어부(342)는 상기 SPPR 활성화신호(SPPR_EN) 및 상기 접지전압 레벨의 신호(VSS_SIG)을 수신받는 난드 게이트(444)를 포함할 수 있다. 상기 난드 게이트(444)는 상기 SPPR 활성화신호(SPPR_EN) 및 상기 접지전압 레벨의 신호(VSS_SIG)에 따라 '하이' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)를 출력할 수 있다.
상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 다수의 상기 제1제어신호(RS_CTRL1<1>~RS_CTRL1<N>)를 수신받는 다수의 앤드 게이트(451-453)를 포함할 수 있다. 상기 리페어 어드레스 전달부(350)는 상기 외부 리페어 어드레스(SPPR_XA) 및 상기 제2제어신호(RS_CTRL2)를 수신받는 앤드 게이트(454)로 구성될 수 있다.
다음으로 동작에 대해 설명하기로 한다.
예컨대, 상기 외부 리페어 어드레스(SPPR_XA)와 상기 퓨즈셋 부(320) 중 상기 제2노멀 퓨즈셋 부(422)로부터 출력된 제2노멀 래치 어드레스(LT_ADD2)가 동일하다고 가정하여 설명하기로 한다.
상기 SPPR 모드에 진입하게 되면, 상기 반도체 메모리 장치의 내부에서 상기 SPPR 활성화신호(SPPR_EN)가 활성화되고, 상기 액티브 커맨드가 인가됨에 따라 상기 외부 리페어 어드레스(SPPR_XA)가 상기 비교부(330)로 인가될 수 있다. 상기 비교부(330)는 상기 제2노멀 퓨즈셋 부(422)로부터 출력된 상기 제2노멀 래치 어드레스(LT_ADD2)와 상기 리페어 어드레스(SPPR_XA)를 비교할 수 있다.
상기 비교부(330)는 상기 XOR 게이트(XOR)로부터 비교 결과, '하이' 레벨을 갖는 상기 제2매치신호(MATCH<2>)를 출력할 수 있다. 상기 제1경로 제어부(341)의 상기 제2난드 게이트(442)는 '하이' 레벨을 갖는 상기 제2매치신호(MATCH<2>) 및 상기 SPPR 활성화신호(SPPR_EN)에 응답하여 '로우' 레벨을 갖는 상기 제1제어신호(RS_CTRL1<2>)를 생성할 수 있다. 상기 제2경로 제어부(342)의 상기 난드 게이트(444)는 상기 접지전압 레벨의 신호(VSS_SIG) 및 상기 SPPR 활성화신호(SPPR_EN)에 응답하여 '하이' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)를 생성할 수 있다.
상기 제2오어 게이트(412)는 '로우' 레벨의 상기 제1제어신호(RS_CTRL1<2>)가 반전된 신호 및 '로우' 레벨의 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM2)에 응답하여 '하이' 레벨의 상기 제1선택신호(ST_SIG1<2>)를 출력할 수 있다. '하이' 레벨의 상기 제1선택신호(ST_SIG1<2>)를 수신받은 상기 제2노멀 퓨즈셋 부(422)는 초기화 동작을 수행하기 위한 초기화 동작신호(미도시)를 생성하여 래치된 불량 어드레스 정보를 초기화시킬 수 있다. 상기 리페어 어드레스 전달부(350)의 제2앤드 게이트(452)는 '로우' 레벨의 제1제어신호(RS_CTRL1<2>)에 응답하여 '로우' 레벨인 제1리페어 정보신호(RA_SIG1<2>)를 출력할 수 있다.
이후, 라이트 커맨드가 상기 반도체 메모리 장치로 인가되면 상기 퓨즈셋 설정신호(FS_SET) 및 상기 PPR 퓨즈셋 부(424)에 대응하는 상기 선택 어드레스(ST_ADDSPPR)가 '하이' 레벨로 활성화될 수 있다. 또한, 상기 제1내지 제N 노멀 퓨즈셋 부(421-423)에 각각 대응하는 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM1-ST_ADD1_NMN)는 '로우' 레벨로 활성화될 수 있다.
상기 선택 어드레스 전달부(310)의 상기 오어 게이트(414)는 '하이' 레벨을 갖는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2) 및 '하이' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)에 응답하여 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2)를 상기 PPR 퓨즈셋 부(424)로 출력할 수 있다. 또한, 상기 외부 리페어 어드레스(SPPR_XA)가 상기 리페어 어드레스 전달부(350)의 상기 앤드 게이트(454)로 인가될 수 있다. 상기 앤드 게이트(454)는 '하이' 레벨인 상기 제2제어신호(RS_CTRL2) 및 상기 외부 리페어 어드레스(SPPR_XA)에 응답하여 '하이' 레벨인 제2리페어 정보신호(RA_SIG2)를 출력할 수 있다. 상기 PPR 퓨즈셋 부(424)는 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2), 상기 제2리페어 정보신호(RA_SIG2) 및 상기 퓨즈셋 설정신호(FS_SET)를 수신받을 수 있다. 상기 PPR 퓨즈셋 부(424)는 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 제2리페어 정보신호(RA_SIG2)를 래치할 수 있다.
반면에, 상기 외부 리페어 어드레스(SPPR_XA)와 상기 제2노멀 퓨즈셋 부(422)로부터 출력된 상기 제2노멀 래치 어드레스(LT_ADD2)가 동일하지 않다고 가정하여 설명하기로 한다.
상기 SPPR 모드에 진입하게 되면, 상기 반도체 메모리 장치의 내부에서 상기 SPPR 활성화신호(SPPR_EN)가 활성화되고, 상기 액티브 커맨드가 인가됨에 따라 상기 외부 리페어 어드레스(SPPR_XA)가 상기 비교부(330)로 인가될 수 있다. 상기 비교부(330)는 상기 제2노멀 퓨즈셋 부(422)로부터 출력된 상기 제2노멀 래치 어드레스(LT_ADD2)와 상기 리페어 어드레스(SPPR_XA)를 비교할 수 있다.
상기 비교부(330)는 상기 XOR 게이트(XOR)로부터 비교 결과, '로우' 레벨을 갖는 상기 제2매치신호(MATCH2)를 출력할 수 있다. 상기 제1경로 제어부(341)의 상기 제2난드 게이트(442)는 '로우' 레벨을 갖는 상기 제2매치신호(MATCH2) 및 상기 SPPR 활성화신호(SPPR_EN)에 응답하여 '하이' 레벨을 갖는 상기 제1제어신호(RS_CTRL1<2>)를 생성할 수 있다. 상기 제2경로 제어부(342)의 상기 난드 게이트(444)는 상기 접지전압 레벨의 신호(VSS_SIG) 및 상기 SPPR 활성화신호(SPPR_EN)에 응답하여 '하이' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)를 생성할 수 있다.
상기 제2오어 게이트(412)는 '하이' 레벨의 상기 제1제어신호(RS_CTRL1<2>) 및 '로우' 레벨의 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM2)에 응답하여 '로우' 레벨을 갖는 상기 제1선택신호(ST_SIG1<2>)를 출력할 수 있다. '로우' 레벨의 상기 제1선택신호(ST_SIG1<2>)는 상기 제2노멀 퓨즈셋 부(422)로 전달될 수 있다. 상기 리페어 어드레스 전달부(350)의 상기 앤드 게이트(452)는 '하이' 레벨의 제1제어신호(RS_CTRL1<2>) 및 '하이' 레벨의 상기 외부 리페어 어드레스(SPPR_XA)에 응답하여 '하이' 레벨을 갖는 상기 제1리페어 정보신호(RA_SIG1<2>)를 상기 제2노멀 퓨즈셋 부(422)로 전달할 수 있다.
이후, 라이트 커맨드가 상기 반도체 메모리 장치로 인가되면 상기 퓨즈셋 설정신호(FS_SET) 및 상기 PPR 퓨즈셋 부(424)에 대응하는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2)가 '하이' 레벨로 활성화될 수 있다. 또한, 상기 노멀 래치 어드레스 선택신호(ST_ADD1_NM1-ST_ADD1_NMN)는 '로우' 레벨로 활성화될 수 있다.
상기 선택 어드레스 전달부(310)의 상기 오어 게이트(414)는 '하이' 레벨을 갖는 상기 SPPR 래치 어드레스 선택신호(ST_ADD2) 및 '하이' 레벨을 갖는 상기 제2제어신호(RS_CTRL2)에 응답하여 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2)를 상기 PPR 퓨즈셋 부(424)로 출력할 수 있다. 또한, 상기 SPPR 모드 진입시 인가된 상기 외부 리페어 어드레스(SPPR_XA)가 상기 리페어 어드레스 전달부(350)의 상기 앤드 게이트(454)로 인가될 수 있다. 상기 앤드 게이트(454)는 '하이' 레벨인 상기 제2제어신호(RS_CTRL2) 및 상기 외부 리페어 어드레스(SPPR_XA)에 응답하여 '하이' 레벨인 제2리페어 정보신호(RA_SIG2)를 출력할 수 있다. 상기 PPR 퓨즈셋 부(424)는 '하이' 레벨을 갖는 상기 제2선택신호(ST_SIG2) 및 상기 제2리페어 정보신호(RA_SIG2)와 상기 퓨즈셋 설정신호(FS_SET)를 수신받을 수 있다. 상기 PPR 퓨즈셋 부(424)는 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 제2리페어 정보신호(RA_SIG2)를 래치할 수 있다.
도 5는 도 3에 도시된 설정신호 생성부(360)의 상세 회로도이다.
도 5를 참조하면, 상기 설정신호 생성부(360)는 제1내지 제4앤드 게이트(511-514)와, 제1내지 제4플립-플롭(FF1-FF4)와, 출력부(520) 및 지연부(530)를 포함할 수 있다.
상기 설정신호 생성부(360)는 상기 외부 리페어 어드레스 중 뱅크에 관한 정보인 제1 내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 및 상기 SPPR 설정신호(SPPR_SET)를 수신받을 수 있다. 상기 제1 내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)는 SPPR 모드 진입시에 인가된 상기 외부 리페어 어드레스(SPPR_XA)에 대응하는 메모리 셀을 포함하는 뱅크의 어드레스 정보일 수 있다.
상기 제1내지 제4앤드 게이트(511-514)는 상기 제1 내지 제4외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 및 업데이트 신호(UP_SIG)를 각각 수신받을 수 있다.
상기 제1내지 제4플립-플롭(FF1-FF4)은 리셋 단(RST)으로부터 각각 리셋 신호(RSTB)를 수신받아 초기화될 수 있다. 상기 제1내지 제4플립-플롭(FF1-FF4)은 접지 전압을 갖는 신호(VSS_SIG) 및 상기 제1내지 제4앤드 게이트(511-514)로부터 출력된 신호를 수신받을 수 있다. 상기 제1내지 제4플립-플롭(FF1-FF4)은 초기 동작시 상기 제1내지 제4앤드 게이트(511-514)로부터 출력된 신호와 관계없이 '로우' 레벨의 신호를 출력할 수 있다. 출력된 이후 상기 제1내지 제4플립-플롭(FF1-FF4)은 상기 제1내지 제4앤드 게이트(511-514)로부터 출력된 신호에 해당하는 레벨 값을 저장할 수 있다.
상기 출력부(520)는 4개의 난드 게이트(521-524) 및 3개의 앤드 게이트(525-527)를 포함할 수 있다. 상기 난드 게이트(521-524)는 상기 제1내지 제4플립-플롭(FF1-FF4)으로부터 출력된 신호 및 상기 제1 내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)를 수신받을 수 있다. 상기 난드 게이트(521-524)로부터 출력된 신호들은 각각 앤드 게이트(525,526)로 수신될 수 있다. 상기 앤드 게이트(525,526)로부터 출력된 신호와 상기 SPPR 설정신호(SPPR_SET)가 상기 앤드 게이트(527)로 수신되며, 신호의 조합에 따라 퓨즈셋 설정신호(FS_SET)를 출력할 수 있다.
상기 지연부(530)는 상기 퓨즈셋 설정신호(FS_SET)를 수신받아 지연시켜 상기 업데이트 신호(UP_SIG)를 출력할 수 있다.
다음으로 동작에 대해 설명하고자 한다.
상기 SPPR 모드에 진입한 후 상기 제1 내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 중 불량 어드레스를 포함한 뱅크에 대응하는 어드레스가 활성화될 수 있다. 이후, 라이트 커맨드에 의해 상기 반도체 메모리 장치 내부에서 상기 SPPR 설정신호(SPPR_SET)가 활성화될 수 있다.
초기 동작 시, 상기 제1내지 제4플립-플롭(FF1-FF4)은 상기 리셋 신호(RSTB)에 응답하여 초기화될 수 있다. 상기 제1내지 제4 플립-플롭(FF1-FF4)은 상기 접지 전압 레벨의 신호(VSS_SIG)에 응답하여 '로우' 레벨을 갖는 신호를 각각 출력할 수 있다. 상기 출력부(520)의 상기 난드 게이트(521-524)는 상기 제1내지 제4플립-플롭(FF1-FF4)에서 출력된 '로우' 레벨의 신호를 수신받아 상기 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)와 관계없이 '하이' 레벨의 신호를 출력할 수 있다. 상기 앤드 게이트(525-526)는 상기 난드 게이트(521-524)로부터 출력된 '하이' 레벨의 신호에 따라 '하이' 레벨의 신호를 출력할 수 있다. 상기 앤드 게이트(527)는 활성화된 상기 SPPR 설정신호(SPPR_SET) 및 상기 앤드 게이트(525,526)로부터 출력된 '하이' 레벨의 신호에 따라 '하이'레벨을 갖는 상기 퓨즈셋 설정신호(FS_SET)를 출력할 수 있다. 상기 퓨즈셋 설정신호(FS_SET)에 응답하여 상기 SPPR 모드시 인가된 상기 외부 리페어 어드레스(SPPR_XA)를 상기 PPR 퓨즈셋 래치부(323)에 저장하는 동작을 수행할 수 있다.
또한, 출력된 상기 퓨즈셋 설정신호(FS_SET)는 상기 지연부(530)로 수신될 수 있다. 상기 지연부(530)는 상기 퓨즈셋 설정신호(FS_SET)를 지연시켜 '하이' 레벨을 갖는 상기 업데이트 신호(UP_SIG)를 출력할 수 있다.
상기 앤드 게이트(511-514)는 상기 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 및 '하이' 레벨의 상기 업데이트 신호(UP_SIG)를 각각 논리 조합하여 상기 제1내지 제4플립-플롭(FF1-FF4)로 출력할 수 있다.
예컨대, 상기 앤드 게이트(511-514)는 상기 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 중 활성화된 어드레스와 '하이' 레벨의 상기 업데이트 신호(UP_SIG)에 응답하여 '하이' 레벨을 갖는 신호를 상기 제1내지 제4플립-플롭(FF1-FF4) 중 대응되는 플립-플롭으로 출력할 수 있다.
반면에, 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4) 중 비활성화된 어드레스는 '하이' 레벨의 상기 업데이트 신호(UP_SIG)와 관계없이 '로우' 레벨을 갖는 신호를 상기 제1내지 제4플립-플롭(FF1-FF4) 중 대응되는 플립-플롭으로 출력할 수 있다. 상기 제1내지 제4플립-플롭(FF1-FF4)은 상기 앤드 게이트(511-514)로부터 출력된 '하이' 또는 '로우' 레벨의 신호를 저장할 수 있다.
이후, 상기 반도체 메모리 장치가 SPPR 모드에 다시 진입하는 경우에 상기 설정신호 생성부(360)는 활성화된 상기 SPPR 설정신호(SPPR_SET)와 새로운 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)를 수신받을 수 있다.
상기 난드 게이트(521-524)는 새로운 제1내지 제4 외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)와 상기 제1내지 제4 플립-플롭(FF1-FF4)으로부터 출력된 이전 SPPR모드에 해당하는 제1내지 제4외부 리페어 어드레스를 수신받을 수 있다. 상기 난드 게이트(521-524)는 새로운 제1내지 제4외부 리페어 어드레스(SPPR_BA1~SPPR_BA4)와 이전 SPPR 모드에 해당하는 어드레스가 동일한 경우 '로우' 레벨의 신호를 출력할 수 있다.
따라서, 상기 앤드 게이트(525-527)은 상기 난드 게이트(521-524)로부터 출력된 '로우' 레벨의 신호에 따라 상기 퓨즈셋 설정신호(FS_SET)를 '로우' 레벨로 비활성화시킬 수 있다. 즉, 상기 출력부(520)는 이전 SPPR 모드 시에 뱅크 정보와 현재 SPPR 모드시에 인가된 뱅크 정보가 동일한 경우, 상기 SPPR 설정신호(SPPR_SET)가 활성화되어 있음에도 불구하고 상기 퓨즈셋 설정신호(FS_SET)를 비활성화시킬 수 있다. 결국, 상기 반도체 메모리 장치는 외부로부터 인가된 불량 어드레스 정보를 PPR 퓨즈셋 부에 저장하는 SPPR 동작을 수행할 수 없다.
따라서 본 발명의 실시예에 따른 상기 반도체 메모리 장치는 동일 뱅크 내에 SPPR 모드가 2번 이상 진입한 경우, 다음 SPPR 모드에 해당하는 동작을 차단함으로써 반도체 메모리 장치의 노멀 동작 시 발생할 수 있는 오류를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
310:선택 어드레스 전달부 320:퓨즈셋 부
321:초기화부 322:노멀 퓨즈셋 래치부
323:PPR 퓨즈셋 래치부 330:비교부
340:경로 제어부 341:제1경로 제어부
342:제2경로 제어부 350:리페어 어드레스 전달부
360:설정신호 생성부

Claims (26)

  1. 제1모드에서 제1리페어 어드레스를 저장하기 위한 제1퓨즈셋부;
    제2모드에서 제2리페어 어드레스를 저장하기 위한 제2퓨즈셋부;및
    상기 제2모드 진입시 외부로부터 인가된 입력 어드레스와 상기 제1퓨즈셋부에 저장된 제1리페어 어드레스를 비교하기 위한 비교부
    를 포함하며,
    상기 제1퓨즈셋부는 상기 비교부의 비교 결과 상기 제1리페어 어드레스 및 상기 입력 어드레스가 동일한 경우에 상기 제1퓨즈셋부의 초기화 동작을 수행하며, 상기 제2퓨즈셋부는 상기 제2모드에 진입하여 소정 구간 이후 활성화된 퓨즈셋 설정신호에 응답하여 상기 입력 어드레스를 상기 제2리페어 어드레스로서 저장하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제1모드시 활성화되는 제1퓨즈셋 선택신호 및 상기 제2모드시 활성화되는 제2퓨즈셋 선택신호와 상기 입력 어드레스를 상기 제1 및 제2퓨즈셋부로 각각 전달하되, 상기 비교 결과에 응답하여 상기 제1퓨즈셋 선택신호를 예정된 레벨로 출력하는 어드레스 전달부;및
    상기 어드레스 전달부의 전달 경로를 제어하기 위한 경로 제어부
    를 더 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 제1퓨즈셋부는,
    예정된 레벨을 갖는 상기 제1퓨즈셋 선택신호에 응답하여 상기 초기화 동작을 수행하기 위한 초기화부
    를 포함하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 경로 제어부는,
    상기 제2모드 진입시 생성되는 SPPR 활성화신호 및 상기 비교 결과에 응답하여 상기 어드레스 전달부의 전달 경로 중 상기 제1퓨즈셋부에 대응하는 전달 경로를 제어하기 위한 제1경로 제어부;및
    상기 SPPR 활성화신호 및 접지전압 레벨을 갖는 신호에 응답하여 상기 어드레스 전달부의 전달 경로 중 상기 제2퓨즈셋부에 대응하는 전달 경로를 제어하기 위한 제2경로 제어부
    를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 어드레스 전달부는,
    상기 제1 및 제2경로 제어부로부터 출력된 제1 및 제2제어신호에 응답하여 상기 제1 및 제2퓨즈셋 선택신호를 상기 제1 및 제2퓨즈셋부로 전달하기 위한 선택 어드레스 전달부;및
    상기 제1 및 제2제어신호에 응답하여 상기 입력 어드레스를 상기 제1 및 제2퓨즈셋부로 전달하기 위한 리페어 어드레스 전달부
    를 포함하는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 제2경로 제어부는 상기 접지전압 레벨을 갖는 신호에 응답하여 예정된 레벨로 고정된 상기 제2제어신호를 출력하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 선택 어드레스 전달부는 상기 제2제어신호에 응답하여 상기 제2퓨즈셋 선택신호를 상기 제2퓨즈셋부로 전달하며,
    상기 리페어 어드레스 전달부는 상기 제2제어신호에 응답하여 상기 입력 어드레스를 상기 제2퓨즈셋부로 전달하는 반도체 메모리 장치.
  8. 제5항에 있어서,
    상기 선택 어드레스 전달부는 상기 제1제어신호가 비활성화된 경우에 상기 제1퓨즈셋 선택신호를 상기 제1퓨즈셋부로 전달하며, 상기 제1제어신호가 활성화된 경우에 상기 제1퓨즈셋 선택신호를 예정된 레벨로 출력하여 상기 제1퓨즈셋 선택신호의 전달이 차단되는 반도체 메모리 장치.
  9. 제5항에 있어서,
    상기 리페어 어드레스 전달부는 상기 제1제어신호가 비활성화된 경우에 상기 입력 어드레스를 상기 제1퓨즈셋부로 전달하며, 상기 제1제어신호가 활성화된 경우에 상기 입력 어드레스의 전달이 차단되는 반도체 메모리 장치.
  10. 제1항에 있어서,
    상기 제2모드에 진입하여 소정 구간 이후 활성화된 SPPR 설정신호 및 상기 입력 어드레스에 기초하여 상기 퓨즈셋 설정신호를 생성하기 위한 설정신호 생성부
    를 더 포함하는 반도체 메모리 장치.
  11. 제10항에 있어서,
    상기 설정신호 생성부는,
    예정된 레벨을 저장하여 최초 구동시에는 상기 예정된 레벨을 출력하는 저장부;
    상기 저장부로부터 출력된 신호, 상기 입력 어드레스 중 뱅크 정보에 관한 뱅크 어드레스 및 상기 SPPR 설정신호에 응답하여 상기 퓨즈셋 설정신호를 출력하기 위한 출력부;및
    상기 퓨즈셋 설정신호를 소정구간 지연시켜 업데이트 신호를 생성하기 위한 지연부
    를 포함하며,
    상기 저장부는 상기 업데이트 신호가 활성화된 이후에 상기 뱅크 어드레스를 저장하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    최초 구동시 상기 저장부로부터 출력된 신호 및 상기 SPPR 설정신호에 응답하여 상기 퓨즈셋 설정신호가 활성화되며, 상기 퓨즈셋 설정신호가 활성화된 이후에 상기 저장부에 저장된 상기 뱅크 정보와 동일한 어드레스가 인가되는 경우 상기 퓨즈셋 설정신호가 비활성화되는 반도체 메모리 장치.
  13. 제1항에 있어서,
    상기 제1모드는 패키징 이전에 수행되는 리페어 동작모드이며, 상기 제2모드는 패키징 이후에 수행되는 리페어 동작모드인 반도체 메모리 장치.
  14. 제1모드에서 제1리페어 어드레스를 저장하기 위한 제1퓨즈셋부;
    제2모드에서 제2리페어 어드레스를 저장하기 위한 제2퓨즈셋부;및
    상기 제2모드 진입시 외부로부터 액티브 커맨드 및 입력 어드레스를 수신받아 상기 제1리페어 어드레스와 상기 입력 어드레스를 비교하기 위한 비교부를 포함하며,
    상기 제1퓨즈셋부는 상기 비교부의 비교 결과 상기 제1리페어 어드레스와 상기 입력 어드레스가 동일한 경우에 상기 제1퓨즈셋부의 초기화 동작을 수행하기 위한 초기화부를 포함하는 반도체 메모리 장치.
  15. 제14항에 있어서,
    상기 제2퓨즈셋부는 상기 액티브 커맨드가 인가된 이후 라이트 커맨드에 응답하여 활성화된 퓨즈셋 설정신호에 따라 상기 입력 어드레스를 상기 제2리페어 어드레스로서 저장하는 반도체 메모리 장치.
  16. 제14항에 있어서,
    상기 제1모드시 활성화되는 제1퓨즈셋 선택신호 및 상기 제2모드시 활성화되는 제2퓨즈셋 선택신호와 상기 입력 어드레스를 상기 제1 및 제2퓨즈셋부로 각각 전달하되, 상기 비교부의 비교 결과에 응답하여 상기 제1퓨즈셋 선택신호를 예정된 레벨로 출력하는 어드레스 전달부;및
    상기 어드레스 전달부의 전달 경로를 제어하기 위한 경로 제어부
    를 더 포함하는 반도체 메모리 장치.
  17. 제16항에 있어서,
    상기 초기화부는,
    예정된 레벨을 갖는 상기 제1퓨즈셋 선택신호에 응답하여 구동되는 반도체 메모리 장치.
  18. 제16항에 있어서,
    상기 경로 제어부는,
    상기 액티브 커맨드에 응답하여 생성된 SPPR 활성화신호 및 상기 비교 결과에 응답하여 상기 어드레스 전달부의 전달 경로 중 상기 제1퓨즈셋부에 대응하는 전달 경로를 제어하기 위한 제1경로 제어부;및
    상기 SPPR 활성화신호 및 접지전압 레벨을 갖는 신호에 응답하여 상기 어드레스 전달부의 전달 경로 중 상기 제2퓨즈셋부에 대응하는 전달 경로를 제어하기 위한 제2경로 제어부
    를 포함하는 반도체 메모리 장치.
  19. 제18항에 있어서,
    상기 어드레스 전달부는,
    상기 제1 및 제2경로 제어부로부터 출력된 제1 및 제2제어신호에 응답하여 상기 제1 및 제2퓨즈셋 선택신호를 상기 제1 및 제2퓨즈셋부로 전달하기 위한 선택 어드레스 전달부;및
    상기 제1 및 제2제어신호에 응답하여 상기 입력 어드레스를 상기 제1 및 제2퓨즈셋부로 전달하기 위한 리페어 어드레스 전달부
    를 포함하는 반도체 메모리 장치.
  20. 제19항에 있어서,
    상기 제2경로 제어부는 상기 접지전압 레벨을 갖는 신호에 응답하여 예정된 레벨로 고정된 상기 제2제어신호를 출력하는 반도체 메모리 장치.
  21. 제20항에 있어서,
    상기 선택 어드레스 전달부는 상기 제2제어신호에 응답하여 상기 제2퓨즈셋 선택신호를 상기 제2퓨즈셋부로 전달하며,
    상기 리페어 어드레스 전달부는 상기 제2제어신호에 응답하여 상기 입력 어드레스를 상기 제2퓨즈셋부로 전달하는 반도체 메모리 장치.
  22. 제15항에 있어서,
    상기 라이트 커맨드에 응답하여 생성되는 SPPR 설정신호 및 상기 입력 어드레스에 기초하여 상기 퓨즈셋 설정신호를 생성하기 위한 설정신호 생성부
    를 더 포함하는 반도체 메모리 장치.
  23. 제14항에 있어서,
    상기 제1모드는 패키징 이전에 수행되는 리페어 동작모드이며, 상기 제2모드는 패키징 이후에 수행되는 리페어 동작모드인 반도체 메모리 장치.
  24. 패키징 이전에 수행된 리페어 동작을 통해 제1리페어 어드레스를 저장하는 제1퓨즈셋부 및 상기 패키징 이후에 수행된 리페어 동작을 통해 제2리페어 어드레스를 저장하는 제2퓨즈셋부를 포함하는 반도체 메모리 장치의 동작방법에 있어서,
    상기 패키징 이후 SPPR 모드 진입시 외부로부터 인가된 입력 어드레스 및 상기 제1퓨즈셋부에 저장된 상기 제1리페어 어드레스를 비교하는 단계;
    상기 비교하는 단계의 비교 결과, 상기 입력 어드레스 및 상기 제1리페어 어드레스가 동일한 경우 상기 제1퓨즈셋부를 초기화하는 단계;및
    상기 SPPR 모드 진입하여 소정 구간 이후 활성화되는 퓨즈셋 설정신호에 응답하여 상기 입력 어드레스를 상기 제2퓨즈셋부에 저장하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  25. 제24항에 있어서,
    상기 제2퓨즈셋부에 저장하는 단계는,
    상기 SPPR 모드 진입하여 소정 구간 이후에 SPPR 설정신호를 생성하는 단계;
    상기 SPPR 설정신호가 활성화된 경우 상기 퓨즈셋 설정신호를 활성화시키는 단계;
    상기 퓨즈셋 설정신호를 지연시켜 상기 입력 어드레스 중 뱅크 정보에 관한 뱅크 어드레스를 저장하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작방법.
  26. 제25항에 있어서,
    상기 SPPR 모드 탈출 후 다음 SPPR 모드에 진입하는 경우 상기 저장된 뱅크 어드레스와 동일한 뱅크 어드레스가 인가되면 상기 퓨즈셋 설정신호를 비활성화시키는 단계
    를 더 포함하는 반도체 메모리 장치의 동작방법.
KR1020150029057A 2015-03-02 2015-03-02 반도체 메모리 장치 KR20160106319A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150029057A KR20160106319A (ko) 2015-03-02 2015-03-02 반도체 메모리 장치
US14/798,243 US9418762B1 (en) 2015-03-02 2015-07-13 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150029057A KR20160106319A (ko) 2015-03-02 2015-03-02 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160106319A true KR20160106319A (ko) 2016-09-12

Family

ID=56610806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150029057A KR20160106319A (ko) 2015-03-02 2015-03-02 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9418762B1 (ko)
KR (1) KR20160106319A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020074B1 (en) 2017-01-12 2018-07-10 SK Hynix Inc. Nonvolatile storage circuit and semiconductor memory device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR20180070779A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법
KR20180102904A (ko) * 2017-03-08 2018-09-18 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 장치
KR102378819B1 (ko) * 2018-02-20 2022-03-25 삼성전자주식회사 메모리 장치
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US10811119B1 (en) * 2019-06-21 2020-10-20 Nanya Technology Corporation Post package repair method and post package repair device
KR102674032B1 (ko) 2019-12-26 2024-06-12 삼성전자주식회사 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11069426B1 (en) * 2020-02-20 2021-07-20 Micron Technology, Inc. Memory device with a row repair mechanism and methods for operating the same
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US20230395184A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Post package repair management

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949908B2 (en) 2006-10-11 2011-05-24 Marvell Israel (M.I.S.L) Ltd. Memory repair system and method
KR101097445B1 (ko) 2010-01-29 2011-12-23 주식회사 하이닉스반도체 반도체 메모리 장치
KR20130032505A (ko) * 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체 시스템
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR20150040481A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR102160598B1 (ko) * 2014-08-05 2020-09-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
KR20160042221A (ko) * 2014-10-07 2016-04-19 에스케이하이닉스 주식회사 리페어 회로 및 이를 이용한 반도체 장치
KR102253011B1 (ko) * 2014-12-08 2021-05-17 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020074B1 (en) 2017-01-12 2018-07-10 SK Hynix Inc. Nonvolatile storage circuit and semiconductor memory device including the same

Also Published As

Publication number Publication date
US20160260504A1 (en) 2016-09-08
US9418762B1 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
KR20160106319A (ko) 반도체 메모리 장치
US9514849B2 (en) Semiconductor memory device including controller and fuse circuits for performing repair operation
US11037652B2 (en) Controller to detect malfunctioning address of memory device
US6967881B2 (en) Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US11309057B2 (en) Apparatuses and methods for post-package repair protection
US20130166944A1 (en) Semiconductor memory device and operation method thereof
US20100295605A1 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
US11264113B2 (en) Memory system and operating method thereof
US20180308563A1 (en) Memory device including repair circuit and operation method thereof
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
US6288958B1 (en) Semiconductor storage device and burn-in test method
US20130294183A1 (en) Electrical fuse rupture circuit
KR20160122484A (ko) 반도체 장치
KR20110078740A (ko) 반도체 메모리 장치
US8913414B2 (en) Semiconductor apparatus and semiconductor system for outputting internal information according to various mode and method for outputting internal information thereof
US8248872B2 (en) Semiconductor memory device and test method thereof
US11626179B2 (en) Electronic device for executing test
KR20160074914A (ko) 리던던시 회로를 포함하는 반도체 메모리 장치
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
US8717834B2 (en) Programming circuit using antifuse
KR101877938B1 (ko) 반도체 메모리 장치
KR20080099622A (ko) 리던던시 회로
US9384851B2 (en) Semiconductor devices and semiconductor systems including the same
JPS63117399A (ja) メモリ集積回路