CN104112467B - 存储装置及包括其的存储系统和存储装置的操作方法 - Google Patents

存储装置及包括其的存储系统和存储装置的操作方法 Download PDF

Info

Publication number
CN104112467B
CN104112467B CN201310729013.8A CN201310729013A CN104112467B CN 104112467 B CN104112467 B CN 104112467B CN 201310729013 A CN201310729013 A CN 201310729013A CN 104112467 B CN104112467 B CN 104112467B
Authority
CN
China
Prior art keywords
storage
storage device
information
storage element
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310729013.8A
Other languages
English (en)
Other versions
CN104112467A (zh
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104112467A publication Critical patent/CN104112467A/zh
Application granted granted Critical
Publication of CN104112467B publication Critical patent/CN104112467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

一种存储装置包括：存储器单元阵列，具有多个存储器单元；储存单元，适用于储存与存储器单元阵列中的失效存储器单元相对应的失效地址；可用储存容量判断单元，适用于产生指示储存单元中的可用储存容量的可用容量信息；以及输出电路，适用于输出可用容量信息。

Description

存储装置及包括其的存储系统和存储装置的操作方法
相关申请的交叉引用
本申请要求2013年4月17日提交的韩国专利申请第10-2013-0042204号的优先权，该申请的全文以引用的方式并入本文中。
技术领域
本发明的示例性实施例涉及集成电路设计，更具体而言，涉及用于集成电路的封装后修复。
背景技术
图1是说明现有的执行修复操作的存储装置的方框图。
参见图1，存储装置包括存储器单元阵列110、行电路120、列电路130、行熔丝电路140和行比较单元150。
存储器单元阵列110包括多个存储器单元，行电路120激活由行地址R_ADD选择的行（或字线），列电路130访问（例如，读取或写入）由行地址C_ADD选择的列（或位线）的数据。行熔丝电路140储存与存储器单元阵列110内的缺陷存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD。行比较单元150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储装置外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD相同时，行比较单元150控制行电路120以访问冗余行（或冗余字线），而不访问由行地址R_ADD选定的行。即，利用冗余行（或冗余字线）来替代与储存在行熔丝电路140中的修复行地址REPAIR_R_ADD相对应的行（或字线）。
作为参考，在图1中，“ACT”表示激活命令，“PRE”表示预充电命令，“RD”表示读取命令，“WT”表示写入命令，“DQs”表示数据或数据焊盘。
通常，在熔丝电路140中主要使用激光熔丝。激光熔丝根据熔丝是否被切断而储存逻辑高数据或逻辑低数据。激光熔丝可在晶片状态下被编程，而在晶片安装于封装中之后熔丝不可被编程。此外，因为线间距上的限制，不可在小的区域中设计激光熔丝。
为了克服这些问题，如美国专利第6,904,751号、美国专利第6,777,757号、美国专利第6,667,902号、美国专利第7,173,851号和美国专利第7,269,047号中所披露，存储装置中包括诸如电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、磁阻随机存取存储器（MRAM）、自旋转移力矩磁性随机存取存储器（STT-MRAM）、电阻随机存取存储器（ReRAM）、相变随机存取存储器（PCRAM）这样的储存单元中的一种。将包括例如失效地址的修复信息储存在所述储存单元中。
图2是说明现有的包括用于储存修复信息的储存单元的存储装置的方框图。
参见图2，可看到从图1中所示的存储装置去除了熔丝电路140，并增加了储存单元210和寄存器单元220。
利用储存单元210来替代行熔丝电路140。这里，储存与存储器单元阵列110中的缺陷存储器单元相对应的行地址作为修复行地址。储存单元210可包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM、STT-MRAM、ReRAM或PCRAM。
寄存器单元220接收并储存修复信息、例如被编程在储存单元210中的失效地址。储存在寄存器单元220中的修复信息用于修复操作。寄存器单元220可包括锁存器电路，且仅在供应电力时可储存修复信息。用于将修复信息从储存单元210传送至寄存器单元220的操作被称作启动操作。
由于储存单元210以阵列形式配置，因此要花费一些时间来请求在内部储存的数据。因为请求可能不被执行的数据要花费一些时间，所以可能不能立即使用储存在储存单元210中的数据来执行修复操作。因此，在执行启动操作以将储存在储存单元210中的修复信息传送至寄存器单元220并储存该修复信息之后，使用储存在寄存器单元220中的数据来执行修复操作。
当利用储存单元210和寄存器单元220来替代包括激光熔丝的熔丝电路140时，可以修复在封装状态中发现的额外缺陷。另一方面，近年来，已经开始研究用于在制造存储装置之后（例如，在销售产品之后）访问储存单元210的技术，以及用于修复在制造存储装置之后产生的缺陷的技术。
发明内容
各种实施例针对一种用于产生和使用可用容量信息的技术，所述可用容量信息表示存储装置和集成电路中包括的储存单元内的可用储存容量的量。
在一个实施例中，一种存储装置可包括：存储器单元阵列，具有多个存储器单元；储存单元，适用于储存与存储器单元阵列中的失效存储器单元相对应的失效地址；可用储存容量判断单元，适用于产生指示储存单元中的可用储存容量的可用容量信息；以及输出电路，适用于输出可用容量信息。
在一个实施例中，一种存储装置可包括：存储器单元阵列，具有多个存储器单元；储存单元，适用于储存与存储器单元阵列内的失效存储器单元相对应的失效地址；可用储存容量判断单元，适用于产生指示在储存单元中占用的储存容量的占用量信息；以及控制单元，适用于控制储存单元，以在储存单元的利用占用量信息而判断出的可用位置处编程从外部输入的额外失效地址。
在一个实施例中，一种存储系统可包括：存储装置，具有储存数据的存储器单元阵列，以及储存与存储器单元阵列内的失效存储器单元相对应的失效地址的储存单元，并且存储装置适用于输出指示储存单元中可用的储存容量的可用容量信息；以及存储器控制器，适用于基于可用容量信息而将额外失效地址传送至存储装置，以及控制存储装置使得将额外失效地址编程在储存单元中。
在一个实施例中，一种集成电路可包括：电熔丝阵列，具有多个熔丝集合，其中每个熔丝集合适用于储存表示相对应熔丝集合的编程有效性的相应编程有效性信息，以及集成电路的操作所需的启动数据；以及可用容量判断单元，适用于在启动操作执行时通过对被激活的编程有效性信息计数而产生表示电熔丝阵列内的可用储存容量的量的可用容量信息。
在一个实施例中，一种具有储存失效地址的可编程储存单元的存储装置的操作方法，操作方法可包括：产生用于可编程储存单元的可用容量信息；将可用容量信息传送至存储器控制器；在存储器控制器的控制下进入封装后修复模式；从存储器控制器接收额外失效地址；暂时储存额外失效地址；将暂时储存的额外失效地址编程在可编程储存单元中；以及在存储器控制器的控制下退出封装后修复模式。
附图说明
图1是说明现有的执行修复操作的存储装置的方框图。
图2是说明现有的包括用于储存修复信息的储存单元的存储装置的方框图。
图3是说明根据本发明的实施例的存储装置的方框图。
图4是说明图3中所示的可用储存容量判断单元的详图。
图5是说明图4中所示的可用容量信息发生器的详图。
图6是说明根据本发明的另一实施例的存储系统的方框图。
图7是说明图6中所示的存储系统的操作的流程图。
具体实施方式
下面将参照附图详细地描述本发明的实施例，使得本领域技术人员可以容易地实现本发明的技术主旨和本质。在本发明的说明书中，可能省略了与本发明的主旨无关的已知配置。在本公开中，附图标记直接对应于本发明的各个附图和实施中的相似编号部分。此外，只要未在句中特意指出，单数形式可包括多数形式。
图3是说明根据本发明的实施例的存储装置300的方框图。
参见图3，存储装置300可包括命令输入单元301、地址输入单元302、数据输入单元303、数据输出单元304、输出电路305、命令译码器310、控制单元320、储存单元330、可用储存容量判断单元340、以及存储器核心350。
命令输入单元301接收从存储装置300外部（例如，从存储器控制器）输入的命令信号CMDs。命令信号CMDs可包括芯片选择信号CS、激活信号ACT、行地址选通信号RAS、列地址选通信号CAS、以及写入使能信号WE。
地址输入单元302接收从存储装置300外部输入的、配置成多比特的地址信号ADDs。地址信号ADDs不仅可包括表示行地址和列地址的正常地址，而且还包括存储体组地址和存储体地址。行地址和列地址可经由相同的焊盘输入，存储装置将与行地址选通信号RAS同步输入的地址识别为行地址，且存储装置300将与列地址选通信号CAS同步输入的地址识别为列地址。
数据输入单元303接收从存储装置300外部输入的多比特数据DQs，数据输出单元304将数据输出至存储装置300外部。举例而言，经由数据输入单元303来输入要写入在存储装置300上的数据，以及经由数据输出单元304来输出在存储装置300中读取的数据。
命令译码器310通过将经由命令输入单元301输入的命令信号译码来产生命令信号。命令信号可包括激活命令ACT、预充电命令PRE、读取命令RD和写入命令WT。这些命令（ACT、PRE、RD和WT）传送至存储器核心350。另一方面，命令译码器310可通过将经由命令输入单元301输入的命令信号CMDs与经由地址输入单元302输入的地址信号ADDs中的一些进行组合来执行各种设定操作和模式进入操作，且因此可经由这些操作进入可修复模式（也被称作封装后修复模式，是指可在制造存储器之后执行修复）。当在进入可修复模式后与命令信号CMDs组合地输入激活命令时，命令译码器310激活修复激活命令F_ACT，而不激活激活命令ACT。当与命令信号CMDs组合地输入写入命令时，命令译码器310激活修复写入命令F_WT而不激活写入命令WT。即，在正常模式下（非封装后修复模式的模式），命令译码器310通过将命令信号CMDs译码来产生用于控制存储器核心350的命令ACT、PRE、RD和WT。当进入可修复模式时，命令译码器310通过将命令信号CMDs译码来产生要传送至控制单元320的命令信号F_ACT和F_WT。
存储器核心350可包括图2中所示的存储器单元阵列110、行电路120、列电路130、行比较单元150、以及寄存器单元220。存储器核心350根据命令译码器310的指令来执行从存储器单元阵列110读取数据/将数据写入至存储器单元阵列110的操作。利用从储存单元330传送至寄存器单元220的修复信息（或启动数据）BOOTUP_DATA来替换（或修复）存储器单元阵列110内部的缺陷。
储存单元330储存失效地址，所述失效地址指示存储器单元阵列110中的缺陷的位置。储存单元330包括多个储存集合，例如，多个熔丝集合。当执行将储存单元330的数据传送至寄存器单元220的启动操作时，反复地执行读取储存在储存单元330中的数据的读取操作。每当执行一次读取操作时，可读取一个储存集合中的数据。每个储存集合储存使用信息（或有效性信息）EN以及相应的储存集合的失效地址A<0:N>。使用信息指示相应的储存集合是否被占用（或编程）。储存在储存单元330中的信息形式可如表1中所示。
[表1]
参见表1，储存单元330中总共有31个储存集合。因此，在启动操作中，必须将读取操作执行31次，以将储存在储存单元330中的所有信息传送至寄存器单元220。有效性信息EN指示储存在相应储存集合中的失效地址A<0:N>是否有效。即，当有效性信息EN为“1”时，储存在相应储存集合中的失效地址A<0:N>有效。当有效性信息EN为“0”时，储存在相应储存集合中的失效地址无效。在表1中，总共31个储存集合中的第1至第29储存集合指示占用的储存集合。即，储存在第1至第29储存集合中的失效地址指示存储器单元阵列中的缺陷存储器单元的地址。在表1中，第30和第31储存集合指示可用的储存集合。即，第30和第31储存集合可被额外地编程具有额外的失效地址。
可用储存容量判断单元340产生指示在储存单元330中被占用的（或编程的）储存容量的占用量信息XF<0:4>，以及指示在储存单元330中可用的（或未编程的）储存容量的可用容量信息XFR<0:1>。在将启动数据BOOTUP_DATA从储存单元330传送至存储器核心350的寄存器单元220的启动操作中，可用储存容量判断单元340产生占用量信息XF<0:4>和可用容量信息XFR<0:1>。当储存单元330中储存表1中的信息时，在启动操作中读取操作从第1储存集合至第31储存集合顺序地执行。通过在启动操作中对从储存单元330读取的启动数据BOOTUP_DATA中的被激活（例如，具有值“1”）的有效性信息EN的数目计数，可用储存容量判断单元340可产生指示储存单元330中被占用的储存集合的数目（多少储存集合）的占用量信息XF<0:4>，以及可产生指示储存单元330中可用的（或未编程的）储存集合的数目的可用容量信息XFR<0:1>。
控制单元320控制储存单元330，使得将从存储装置300外部输入的失效地址（为指示存储器单元阵列110中的缺陷位置的地址）记录在储存单元330上。当通知从存储装置外部输入失效地址的修复激活命令F_ACT被激活时，控制单元320锁存经由地址输入单元302输入的地址。由控制单元320锁存的地址是要记录在储存单元330上的失效地址。当用以将从存储装置外部输入的失效地址编程的修复写入命令F_WT被激活时，控制单元320控制储存单元330，使得将在修复激活命令F_ACT激活时锁存的地址编程在储存单元330中。当从修复写入命令F_WT激活的时间起已经过写入潜伏时间WL（WL（写入潜伏时间）=CWL（Cas写入潜伏时间）+AL（累加潜伏时间）+PL（奇偶校验潜伏时间））时，控制单元320确认多比特数据DQs（例如，DQs=DQ0至DQ15）中的第0数据（DQ0）是否维持“低”电平。当第0数据DQ0维持“低”电平时，控制单元320控制储存单元330，使得执行将储存单元330中锁存的地址编程的操作。然而，当第0数据DQ0处于“高”电平时，控制单元320控制储存单元330，使得不将锁存的地址编程。控制单元320还判断地址被编程在储存单元330中的位置。这里，使用占用量信息XF<0:4>。举例而言，当占用量信息XF<0:4>表示28时，其是指储存集合已占用至储存单元330的31个储存集合中的第28储存集合。因此，控制单元320控制储存单元330，使得在第29储存集合中编程地址。
输出电路305将在可用储存容量判断单元340中产生的可用容量信息XFR<0:1>输出至存储装置300的外部。在本发明的实施例中，描述了经由被配置为仅输出可用容量信息XFR<0:1>的单独焊盘而将可用容量信息XFR<0:1>输出至存储装置300外部的实例。然而，可经由与被配置为输出来自存储装置300的数据的焊盘相同的焊盘而将可用容量信息XFR<0:1>输出至存储装置的外部。即，可经由数据输出单元304输出可用容量信息XFR<0:1>。
图4是说明图3中所示的可用储存容量判断单元340的详图。
参见图4，可用储存容量判断单元340可包括计数器410和可用容量信息发生器420。
计数器410接收从储存单元330输出的启动数据BOOTUP_DATA中的有效性信息EN，以及通过对有多少有效性信息EN被激活来计数而产生占用量信息XF<0:4>。最后，占用量信息XF<0:4>变成二进制码，所述二进制码指示储存单元330中提供的多个储存集合中的使用信息En具有值“1”的储存集合的数目。
利用由计数器410产生的占用量信息XF<0:4>，可用容量信息发生器420产生指示储存单元330中可用的储存集合的数目的可用容量信息XFR<0:1>。当除去储存单元330中的储存集合总数目中的已占用的储存集合的数目时，获得可用容量信息XFR<0:1>。因此，可用容量信息发生器420可使用占用量信息XF<0:4>而产生可用容量信息XFR<0:1>。
图5是说明图4中所示的可用容量信息发生器420的详图。
参见图5，可用容量信息发生器420可包括与非（NAND）门511、513和514以及反相器512。
当占用量信息XF<0:4>为31（1,1,1,1,1），即，占用了所有31个储存集合时，可用容量信息发生器420产生（0,0）作为可用容量信息XFR<0:1>。当占用量信息XF<0:4>为30（1,1,1,1,0）时，可用容量信息发生器420产生（0,1）作为可用容量信息XFR<0:1>。当占用量信息XF<0:4>为29（1,1,1,0,1）时，可用容量信息发生器420产生（1,0）作为可用容量信息XFR<0:1>。当占用量信息XF<0:4>等于或小于28（1,1,1,0,0）时，可用容量信息发生器420产生（1,1）作为可用容量信息XFR<0:1>。即，可用容量信息XFR<0:1>指示在储存单元330中额外可编程的储存集合的数目为0、1、2或3，或更多。
图6是说明根据本发明的另一实施例的存储系统的方框图。
参见图6，存储系统包括存储器控制器600和存储装置300。
存储器控制器600控制存储装置300的一般操作。存储器控制器600的主要作用是使存储装置300执行写入操作和读取操作。存储器控制器600在写入操作中将地址信号ADDs和数据DQs连同写入命令CMDs（由信号的组合来传送）一起传送至存储装置300，以及将数据储存在存储装置300的存储器单元阵列110中指定的位置处。存储器控制器600在读取操作中将地址信号ADDs连同读取命令CMDs（由信号的组合来传送）一起传送至存储装置300，以及请求储存在存储装置300的存储器单元阵列110中指定的位置处的数据。
存储器控制器600控制存储装置300，使得可修复存储装置300的存储器单元阵列110中的缺陷单元，以及将失效地址编程在储存单元330中。将参考图7描述用于修复存储装置300的操作的相关细节。
图7是说明在图6中所示的存储系统的操作期间与存储装置300的修复相关的操作的实例的流程图。
参见图7，首先，初始化存储装置300、执行启动、以及产生占用量信息XF<0:4>和可用容量信息XFR<0:1>（S710）。将电力供应至存储装置300，以及在存储装置300中同时执行各种初始化操作。同时执行存储装置300的初始化操作以及用于将启动数据BOOTUP_DATA（例如，失效地址）从存储装置300中的储存单元330传送至寄存器单元220的启动操作。通过顺序地执行读取储存单元330中的储存集合的操作而执行启动操作。可用储存容量判断单元340根据对储存集合中的有效性信息EN具有值“1”的储存集合的数目计数的方法而产生占用量信息XF<0:4>。接着，可用储存容量判断单元340使用占用量信息XF<0:4>而产生可用容量信息XFR<0:1>。
将存储装置300中产生的可用容量信息XFR<0:1>从存储装置300传送至存储器控制器600（S720）。使用传送至存储器控制器600的可用容量信息XFR<0:1>来判断是否执行后续修复相关操作（S730）。当储存单元330中没有可用容量并且XFR<0:1>=（0,0）时，不可再执行修复操作。因此，不执行后续修复相关操作（S730至S780）。相反地，当有可用容量并且XFR<0:1>≠（0,0）时，执行修复相关操作（S740至S790）。
为了修复存储装置300，存储器控制器600控制存储装置300以进入可修复模式（也被称作封装后修复模式）（S740）。由存储器控制器600施加至存储装置300的地址信号ADDs与命令信号CMDs的组合可引起可修复模式。
存储器控制器600利用地址信号ADDs将指示存储装置300的存储器单元阵列110中的缺陷单元位置的失效地址传送至存储装置300。接着，将通知利用地址信号ADDs传送了失效地址的命令施加至存储装置300（S750）。当存储装置300进入可修复模式时，存储器控制器600可通过将与指示存储装置300中的激活命令的那些命令信号CMDs相同的命令信号CMDs进行组合来将命令施加至存储装置300。
存储装置300的命令译码器310基于存储器控制器600的控制（S750）来激活修复激活命令F_ACT。基于修复激活命令F_ACT，控制单元320锁存从存储器控制器600传送的地址信号ADDs（S760）。这里，暂时储存的地址信号直接变成要储存在储存单元330中的失效地址。
存储器控制器600将用以编程额外失效地址的命令传送至存储装置300（S770）。当存储装置300进入可修复模式时，存储器控制器600可通过将与指示写入命令的那些命令信号CMDs相同的命令信号CMDs进行组合而将命令施加至存储装置300。
存储装置300的命令译码器310基于存储器控制器600的控制（S770）来激活修复写入命令F_WT。在从修复写入命令F_WT激活的时间起经过写入潜伏时间WL的时间之后，控制单元320确认第0数据焊盘DQ0的逻辑值是否为“0”。当第0数据焊盘DQ0的逻辑值为“0”时，控制单元320将暂时储存的失效地址编程在储存单元330中。当第0数据焊盘DQ0的逻辑值为“1”时，控制单元320不将额外的失效地址编程在储存单元330中（S780）。这里，控制单元320确认第0数据焊盘DQ0的逻辑值的原因是为了在存储器控制器600控制多个存储装置时从多个存储装置中识别要由存储器控制器600控制的存储装置。当在步骤S780将暂时储存的额外失效地址编程在储存单元330中时，利用传送至控制单元320的占用量信息XF<0:4>来判断储存单元330中的储存集合中的要被编程额外失效地址的储存集合。
由于完成了在储存单元330中编程额外失效地址的修复操作，因此存储器控制器600控制存储装置300使得存储装置300退出可修复模式（S790）。存储装置300可通过将由存储器控制器600施加至存储装置300的地址信号ADDs与命令信号CMDs适当地组合而退出可修复模式。当再次初始化存储装置300时，经由启动操作将储存单元330中新编程的额外失效地址从储存单元330传送至寄存器单元220，因此修复（或替换）缺陷单元。
根据本发明的实施例，将储存单元330中可用的和剩余的储存集合的数目从存储装置300传送至存储器控制器600。因此，存储器控制器600可容易地了解可在存储装置300中额外执行多少修复。此外，可通过将施加至存储装置300的地址信号ADDs与命令信号CMDs进行组合而在任何时间执行存储装置300中的修复。因此，可以获得如下优点：存储装置的使用者可修复在制造存储装置300之后发现的缺陷。
在上述实施例中，已描述存储装置300的储存单元330中仅存在31个储存集合的实例。储存单元330中的储存集合的数目当然可为数百至数万。已描述了假设失效行地址储存在储存单元330中且利用失效行地址来执行行修复以修复行的实例。然而，也可实现利用失效列地址来修复列的实施例。已描述了激活命令用于在进入可修复模式之后锁存失效地址且写入命令用于将锁存的失效地址编程的实例。然而，用于执行这些操作的命令可以是其它命令。
在上述实施例中，指示了可用储存集合的数目为0、1、2或3，或更多。然而，即使当可用储存集合的数目高于3时，也可根据电路设计来指示可用储存集合的准确数目。
根据本发明的实施例，可容易地了解储存单元中可用的剩余容量并储存修复信息。因此，可以了解还可执行多少修复。此外，可以获得如下优点：易于指定可在储存单元中储存额外修复信息的位置。
尽管已经出于说明性的目的描述了各种实施例，但是对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种存储装置，包括：
存储器单元阵列，所述存储器单元阵列具有多个存储器单元；
储存单元，适用于储存与所述存储器单元阵列中的失效存储器单元相对应的失效地址；
可用储存容量判断单元，适用于产生指示所述储存单元中的可用储存容量的可用容量信息；以及
输出电路，适用于输出所述可用容量信息。
2.如技术方案1所述的存储装置，其中，所述储存单元包括多个储存集合，每个储存集合储存相应的有效性信息和相应的失效地址。
3.如技术方案2所述的存储装置，其中，在所述存储装置的初始操作中执行用于将储存在所述储存单元中的全部相应的失效地址传送至寄存器单元的启动操作。
4.如技术方案3所述的存储装置，其中，当执行所述启动操作时，所述可用储存容量判断单元判断被激活的有效性信息的数目，以及基于所述被激活的有效性信息的数目来产生所述可用容量信息。
5.如技术方案1所述的存储装置，其中，所述储存单元包括电熔丝阵列、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器、自旋转移磁性随机存取存储器、电阻式随机存取存储器、相变随机存取存储器中的任何一种。
6.一种存储装置，包括：
存储器单元阵列，所述存储器单元阵列具有多个存储器单元；
储存单元，适用于储存与所述存储器单元阵列内的失效存储器单元相对应的失效地址；
可用储存容量判断单元，适用于产生指示在所述储存单元中占用的储存容量的占用量信息；以及
控制单元，适用于控制所述储存单元，以在所述储存单元的利用所述占用量信息而判断出的可用位置处储存从外部输入的额外失效地址。
7.如技术方案6所述的存储装置，其中，所述可用储存容量判断单元产生指示所述储存单元中可用的储存容量的可用容量信息。
8.如技术方案7所述的存储装置，还包括适用于输出所述可用容量信息的输出电路。
9.如技术方案8所述的存储装置，其中，所述储存单元包括多个储存集合，每个储存集合储存相应的有效性信息和相应的失效地址。
10.如技术方案9所述的存储装置，其中，在所述存储装置的初始操作中执行用于将储存在所述储存单元中的全部相应的失效地址传送至寄存器单元的启动操作。
11.如技术方案10所述的存储装置，其中，所述可用储存容量判断单元包括：
计数器，适用于在所述启动操作执行时对被激活的有效性信息的数目计数以及产生所述占用量信息；以及
可用容量信息发生器，适用于利用所述占用量信息来产生所述可用容量信息。
12.如技术方案6所述的存储装置，其中，所述储存单元包括电熔丝阵列、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器、自旋转移磁性随机存取存储器、电阻式随机存取存储器、相变随机存取存储器中的任何一种。
13.一种存储系统，包括：
存储装置，所述存储装置具有储存数据的存储器单元阵列，以及储存与所述存储器单元阵列内的失效存储器单元相对应的失效地址的储存单元，并且所述存储装置适用于输出指示所述储存单元中可用的储存容量的可用容量信息；以及
存储器控制器，适用于基于所述可用容量信息而将额外失效地址传送至所述存储装置，以及控制所述存储装置使得将所述额外失效地址储存在所述储存单元中。
14.如技术方案13所述的存储系统，其中，用于操作所述存储系统的方法包括：
产生用于所述存储装置中的所述储存单元的所述可用容量信息；
将所述可用容量信息从所述存储装置传送至所述存储器控制器；
将所述额外失效地址从所述存储器控制器传送至所述存储装置；以及
根据从所述存储器控制器至所述存储装置的命令而使所述存储装置将传送的所述额外失效地址储存在所述储存单元中。
15.如技术方案14所述的存储系统，其中，当所述可用容量信息指示所述储存单元中存在可用容量时，执行所述额外失效地址的传送。
16.如技术方案14所述的存储系统，其中，通过将储存在所述储存单元中的有效信息的数目计数来执行所述可用容量信息的产生。

Claims (13)

1.一种存储装置，包括：
存储器单元阵列，所述存储器单元阵列具有多个存储器单元；
储存单元，适用于储存与所述存储器单元阵列中的失效存储器单元相对应的失效地址；
可用储存容量判断单元，适用于产生指示所述储存单元中的可用储存容量的可用容量信息；
输出电路，适用于输出所述可用容量信息；以及
命令解码器，适用于在正常模式中，通过将输入至所述存储装置的命令信号解码来产生激活命令、预充电命令、读取命令和写入命令，以及在修复模式中，产生用于指示额外失效地址被输入至所述存储装置的修复激活命令和将所述额外失效地址写入到所述储存单元的修复写入命令，
其中，所述额外失效地址响应于所述修复激活命令而被暂时储存在所述存储装置中，以及暂时储存的额外失效地址响应于所述修复写入命令而被编程到所述储存单元。
2.如权利要求1所述的存储装置，其中，所述储存单元包括多个储存集合，每个储存集合储存相应的有效性信息和相应的失效地址，以及
其中，所述可用储存容量判断单元包括：
计数器，适用于对被激活的有效性信息的数目计数，并且产生占用量信息；以及
可用容量信息发生器，适用于通过从所述储存单元中的所述储存集合的总数目减去所述占用量信息来产生所述可用容量信息。
3.如权利要求2所述的存储装置，其中，在所述存储装置的初始操作中执行用于将储存在所述储存单元中的全部相应的失效地址传送至寄存器单元的启动操作。
4.如权利要求3所述的存储装置，其中，当所述启动操作被执行时，所述计数器对被激活的有效性信息的数目计数。
5.如权利要求1所述的存储装置，其中，所述储存单元包括电熔丝阵列、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器、自旋转移磁性随机存取存储器、电阻式随机存取存储器、相变随机存取存储器中的任何一种。
6.一种存储装置，包括：
存储器单元阵列，所述存储器单元阵列具有多个存储器单元；
储存单元，适用于储存与所述存储器单元阵列内的失效存储器单元相对应的失效地址；
可用储存容量判断单元，适用于产生指示在所述储存单元中占用的储存容量的占用量信息；
控制单元，适用于控制所述储存单元，以在所述储存单元的利用所述占用量信息而判断出的可用位置处储存从外部输入的额外失效地址；以及
命令解码器，适用于在正常模式中，通过将输入至所述存储装置的命令信号解码来产生激活命令、预充电命令、读取命令和写入命令，以及在修复模式中，产生用于指示额外失效地址被输入至所述存储装置的修复激活命令和将所述额外失效地址写入到所述储存单元的修复写入命令，
其中，所述额外失效地址响应于所述修复激活命令而被暂时储存在所述控制单元中，以及暂时储存的额外地址响应于所述修复写入命令而被编程到所述储存单元。
7.如权利要求6所述的存储装置，其中，所述可用储存容量判断单元产生指示所述储存单元中可用的储存容量的可用容量信息。
8.如权利要求7所述的存储装置，所述存储装置还包括适用于输出所述可用容量信息的输出电路。
9.如权利要求8所述的存储装置，其中，所述储存单元包括多个储存集合，每个储存集合储存相应的有效性信息和相应的失效地址。
10.如权利要求9所述的存储装置，其中，在所述存储装置的初始操作中执行用于将储存在所述储存单元中的全部相应的失效地址传送至寄存器单元的启动操作。
11.如权利要求10所述的存储装置，其中，所述可用储存容量判断单元包括：
计数器，适用于在所述启动操作执行时对被激活的有效性信息的数目计数以及产生所述占用量信息；以及
可用容量信息发生器，适用于利用所述占用量信息来产生所述可用容量信息。
12.如权利要求6所述的存储装置，其中，所述储存单元包括电熔丝阵列、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器、自旋转移磁性随机存取存储器、电阻式随机存取存储器、相变随机存取存储器中的任何一种。
13.一种存储系统，包括：
存储装置，所述存储装置具有储存数据的存储器单元阵列，以及储存与所述存储器单元阵列内的失效存储器单元相对应的失效地址的储存单元，并且所述存储装置适用于输出指示所述储存单元中可用的储存容量的可用容量信息；以及
存储器控制器，适用于基于所述可用容量信息而将额外失效地址传送至所述存储装置，以及控制所述存储装置使得将所述额外失效地址储存在所述储存单元中，
其中，用于操作所述存储系统的方法包括：
初始化所述存储装置，并且产生指示所述存储装置的储存单元的剩余储存容量的可用容量信息；
将所述可用容量信息从所述存储装置传送至所述存储器控制器；
判断是否基于所述可用容量信息执行了修复操作；
当确定执行了所述修复操作时，通过所述存储器控制器来控制所述存储装置进入修复模式；
将额外失效地址和修复激活命令从所述存储器控制器传送至所述存储器装置；
响应于所述修复激活命令来暂时储存所述额外失效地址；
将修复写入命令从所述存储器控制器传送至所述存储装置；
响应于所述修复写入命令来将暂时储存的额外地址编程到所述储存单元；以及
通过存储器控制器来控制所述存储装置退出所述修复模式。
CN201310729013.8A 2013-04-17 2013-12-25 存储装置及包括其的存储系统和存储装置的操作方法 Active CN104112467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130042204A KR20140124547A (ko) 2013-04-17 2013-04-17 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2013-0042204 2013-04-17

Publications (2)

Publication Number Publication Date
CN104112467A CN104112467A (zh) 2014-10-22
CN104112467B true CN104112467B (zh) 2018-03-13

Family

ID=51709222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310729013.8A Active CN104112467B (zh) 2013-04-17 2013-12-25 存储装置及包括其的存储系统和存储装置的操作方法

Country Status (4)

Country Link
US (1) US9576629B2 (zh)
KR (1) KR20140124547A (zh)
CN (1) CN104112467B (zh)
TW (1) TWI606450B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040481A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20160119541A (ko) * 2015-04-06 2016-10-14 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
TWI550625B (zh) * 2015-05-26 2016-09-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR102528558B1 (ko) * 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법
CN108399937B (zh) * 2017-02-06 2021-06-04 晶豪科技股份有限公司 存储器自动修复电路
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN113721831A (zh) * 2020-05-25 2021-11-30 瑞昱半导体股份有限公司 存储器装置
CN112667445B (zh) * 2021-01-12 2022-05-03 长鑫存储技术有限公司 封装后的内存修复方法及装置、存储介质、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425341A (zh) * 2007-10-29 2009-05-06 尔必达存储器株式会社 包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法
CN101641679A (zh) * 2007-02-07 2010-02-03 美光科技公司 用于系统管理的多级单元选择的多程序

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
KR100585786B1 (ko) 2004-11-25 2006-06-07 엘지전자 주식회사 카메라 기능을 구비한 이동통신 단말기의 촬영 상태 관리방법
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
WO2008018446A1 (fr) * 2006-08-08 2008-02-14 Panasonic Corporation Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès, et système de mémoire non-volatile
KR20080090664A (ko) 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US8447922B2 (en) * 2009-07-16 2013-05-21 Panasonic Corporation Memory controller, nonvolatile storage device, accessing device, and nonvolatile storage system
JP5612514B2 (ja) * 2010-03-24 2014-10-22 パナソニック株式会社 不揮発性メモリコントローラ及び不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101641679A (zh) * 2007-02-07 2010-02-03 美光科技公司 用于系统管理的多级单元选择的多程序
CN101425341A (zh) * 2007-10-29 2009-05-06 尔必达存储器株式会社 包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法

Also Published As

Publication number Publication date
TW201442033A (zh) 2014-11-01
TWI606450B (zh) 2017-11-21
US9576629B2 (en) 2017-02-21
KR20140124547A (ko) 2014-10-27
CN104112467A (zh) 2014-10-22
US20140317338A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
CN104112467B (zh) 存储装置及包括其的存储系统和存储装置的操作方法
CN104517643B (zh) 存储器件、以及存储器件和存储系统的操作方法
CN1905070B (zh) 能够存储多比特数据和单比特数据的闪存设备
CN105474319B (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN106033684B (zh) 存储器件和包括存储器件的存储系统
CN105006250B (zh) 半导体器件、半导体存储器件和存储系统
CN106941011A (zh) 半导体系统
CN105427893B (zh) 存储器件及包括存储器件的存储系统
CN104103320B (zh) 存储器件以及存储器件和存储系统的操作方法
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
CN106683707A (zh) 半导体器件
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
CN110176270A (zh) 存储器装置
CN107240420A (zh) 数据存储装置及其操作方法
CN107919160A (zh) 测试单元阵列的方法及执行其的半导体器件
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
CN107239408A (zh) 非易失性存储器模块及其操作方法
CN110176261A (zh) 存储装置及其操作方法
CN108628757A (zh) 非易失性存储器设备和包括其的存储系统
CN110299178A (zh) 存储装置及用于操作存储装置的方法
CN107239368A (zh) 非易失性存储器模块及其操作方法
CN104733042B (zh) 半导体器件
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
CN104282343B (zh) 半导体系统及其修复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant