CN104282343B - 半导体系统及其修复方法 - Google Patents
半导体系统及其修复方法 Download PDFInfo
- Publication number
- CN104282343B CN104282343B CN201310632443.8A CN201310632443A CN104282343B CN 104282343 B CN104282343 B CN 104282343B CN 201310632443 A CN201310632443 A CN 201310632443A CN 104282343 B CN104282343 B CN 104282343B
- Authority
- CN
- China
- Prior art keywords
- repair
- remaining
- semiconductor system
- repair information
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title abstract description 26
- 230000008439 repair process Effects 0.000 claims abstract description 95
- 230000004044 response Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000010365 information processing Effects 0.000 claims 3
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000006854 communication Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种可以改善半导体系统的修复能力的半导体系统及其修复方法。所述半导体系统包括：半导体电路，被配置成响应于外部命令而输出剩余修复信息，并且执行修复操作；以及主机，被配置成基于剩余修复信息来确定可用修复的数目，并且基于可用修复的数目向半导体电路提供外部命令。
Description
相关申请的交叉引用
本申请要求于2013年7月8日向韩国知识产权局提交的申请号为10-2013-0079576的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种半导体电路，且更具体而言，涉及一种半导体系统及其修复方法。
背景技术
在对包括具有数据存储区的半导体存储器的半导体电路进行制造或封装时，数据存储区的存储器单元会发生故障。
即使半导体电路可以包括利用冗余存储器单元来替换故障的存储器单元的修复电路，在完成封装后也难以修复故障的存储器单元。
发明内容
本文描述了一种改善修复能力的半导体系统及其修复方法。
在本发明的一个实施例中，一种半导体系统包括：半导体电路，被配置成响应于外部命令而输出剩余修复信息，并且执行修复操作；以及主机，被配置成基于剩余修复信息来确定可用修复的数目，并且基于可用修复的数目向所述半导体电路提供外部命令。
在本发明的一个实施例中，一种用于修复包括半导体电路和主机的半导体系统的方法包括以下步骤：通过半导体电路产生剩余修复信息，所述剩余修复信息定义了可用修复的数目；通过主机从半导体电路接收剩余修复信息；以及基于剩余修复信息通过主机来控制半导体电路的修复操作。
在本发明的一个实施例中，一种用于修复包括半导体电路和主机的半导体系统的方法包括以下步骤：通过半导体电路产生剩余修复信息，所述剩余修复信息定义了可用修复的数目；每当半导体电路中的存储器单元需要被修复时，通过主机从半导体电路接收剩余修复信息；以及基于剩余修复信息通过主机来控制半导体电路的修复操作。
附图说明
结合附图来描述本发明的特征、方面和实施例，其中：
图1是根据一个实施例的半导体系统100的框图；
图2是说明图1所示的半导体电路300的配置的框图；以及
图3是用于描述根据一个实施例的半导体系统100的修复方法的流程图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而，本发明可以采用不同形式来实施，而不应解释为限制于本文所陈列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域的技术人员充分地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。
图1是根据一个实施例的半导体系统100的框图。
如图1所示，根据一个实施例的半导体系统100可以包括主机200和半导体电路300。
半导体电路300可以被配置成响应于外部命令CMD、行地址R_ADD和列地址C_ADD而输出剩余修复信息RRC，并且执行修复操作。在一个实施例中，半导体电路300响应于外部命令CMD而在修复模式中时执行修复操作。
剩余修复信息RRC可以包括关于在半导体电路300中的可用修复的数目的信息。
半导体电路300可以通过接口块301来接收外部命令CMD、行地址R_ADD和列地址C_ADD，并且输出剩余修复信息RRC。
接口块301可以包括一个或多个焊盘。剩余修复信息RRC可以通过焊盘之中的数据输入/输出焊盘DQ来输出。
主机200可以被配置成基于剩余修复信息RRC来确定半导体电路300中的可用修复的数目，并且基于可用修复的数目来提供用于修复操作的外部命令CMD。
外部命令CMD可以利用指示半导体电路300的一些命令的组合来定义各种命令。各种命令可以包括用于进入修复模式的命令、输出剩余修复信息RRC的命令、修复编程的命令、激活（ACT）的命令、预充电（PRE）的命令、写入（WT）的命令、读取（RD）的命令等。
半导体电路300响应于指示半导体电路300进入修复模式的外部命令（CMD）而进入修复模式。当处于修复模式时，如果半导体电路300接收读取命令RD，则半导体电路300可以响应于接收读取命令RD而输出剩余修复信息RRC。另外，当处于修复模式时，接收的写入命令WT可以是指示半导体电路300应执行修复编程的命令。
为了利用剩余修复信息RRC，每当主机200需要剩余修复信息RRC时，主机200可以从半导体电路300接收剩余修复信息RRC而不存储剩余修复信息RRC。
另一方面，主机200可以接收剩余修复信息RRC，并将剩余修复信息RRC存储在存储区（未示出）中。主机200可以被配置成保持与每个剩余修复信息RRC相关的值，诸如计数值。在这种情况下，主机200可以被配置成每当执行修复操作时，通过将与剩余修复信息RRC相关的计数值减去1，来保持剩余修复信息RRC的值与存储在半导体电路300中的值同步。
主机200可以向半导体电路300提供行地址R_ADD和列地址C_ADD。
主机200可以通过接口块201来输出外部命令CMD、行地址R_ADD和列地址C_ADD，并接收剩余修复信息RRC。
接口块201可以包括一个或多个焊盘。剩余修复信息RRC可以通过焊盘中的数据输入/输出焊盘DQ来接收。
图2是说明图1所示的半导体电路300的配置的框图。
如图2所示，半导体电路300可以包括修复块400、存储块500、剩余修复信息处理块600和模式寄存器（MRS）700。
模式寄存器700可以被配置成响应于外部命令CMD而产生修复使能信号PPREN。
存储块500可以被配置成响应于内部命令和外部地址而执行写入或读取操作。内部命令是外部命令CMD（即激活命令ACT、预充电命令PRE、写入命令WT和读取命令RD）的译码版本。在一个实施例中，存储块500被配置成响应于外部命令CMD和外部地址而执行写入/读取操作。外部地址是行地址R_ADD和列地址C_ADD。
修复块400可以被配置成基于修复信息R_DATA来执行修复编程，并且修复块400可以被配置成在修复模式下判断外部地址（例如，行地址R_ADD）是否等于修复信息R_DATA。
修复模式可以包括用于在半导体系统的封装完成之后修复故障的存储器单元的后封装修复（post package repair，PPR）模式。
修复块400可以包括：修复信息存储单元410、寄存器单元420、比较单元430和修复编程控制单元440。
修复信息存储单元410可以被配置成存储修复信息R_DATA，并且响应于时钟信号RCLK而输出存储的修复信息R_DATA。
修复信息R_DATA可以包括一个或多个修复地址。
修复信息存储单元410可以被配置成具有非易失性存储器以存储修复信息R_DATA。修复信息存储单元410可以被配置成具有一个或多个电熔丝。
寄存器单元420可以被配置成暂时存储修复信息R_DATA，并且响应于时钟信号RCLK而输出修复信息R_DATA。
比较单元430可以被配置成向存储块500提供外部地址（例如，行地址R_ADD）和修复信息R_DATA之间的比较结果。
根据由比较单元430执行的比较结果，可以在存储块500中选择与行地址R_ADD相对应的字线、或者替换行地址R_ADD的冗余字线。
例如，如果行地址R_ADD不等于修复信息R_DATA中的修复地址，则可以在存储块500中选择与行地址R_ADD相对应的字线。
如果行地址R_ADD等于修复信息R_DATA中的修复地址，则可以在存储块500中选择替换行地址R_ADD的冗余字线。
修复编程控制单元440可以被配置成响应于修复使能信号PPREN和写入命令WT而对修复信息存储单元410中的修复信息R_DATA进行编程。
如果修复信息存储单元410被配置成具有一个或多个电熔丝，则修复编程控制单元440可以被配置成通过电熔丝的断裂来对修复信息R_DATA进行编程。所述断裂可以通过施加高电压来引起。
在修复模式中，如果修复使能信号PPREN是激活状态，则修复编程控制单元440响应于写入命令WT而对与故障的存储器单元相对应的修复信息R_DATA的地址进行编程。
剩余修复信息处理块600可以被配置成对修复信息R_DATA中的多个可用修复地址中的可用修复地址的数目进行检测并计数，其中修复地址包括未被编程的存储器单元的地址。剩余修复信息处理块600还可以被配置成将可用修复地址的数目存储为剩余修复信息RRC。
剩余修复信息处理块600可以被配置成响应于修复使能信号PPREN和读取命令RD而将存储的剩余修复信息RRC输出至接口块301。
在修复使能信号PPREN是激活状态的修复模式中，剩余修复信息处理块600响应于读取命令RD而通过接口块301将存储的剩余修复信息RRC输出至主机200。
剩余修复信息处理块600可以包括：可用地址检测单元610、计数器锁存单元620和多路复用单元630。
可用地址检测单元610可以被配置成检测修复信息R_DATA中的可用修复地址，其中所述修复信息R_DATA包括未被编程的修复地址。可用地址检测单元610还可以被配置成响应于时钟信号RCLK而产生检测信号P_USABLE。
在修复信息R_DATA中，具有逻辑高值的修复地址可以被定义为已用修复地址，即被编程的修复地址。具有逻辑低值的修复地址可以被定义为可用修复地址，即未被编程的修复地址。
在检测到具有逻辑低值的修复地址时，可用地址检测单元610可以产生检测信号P_USABLE。
检测信号P_USABLE可以是脉冲类型。
计数器锁存单元620可以被配置成对检测信号P_USABLE进行计数、锁存，并且作为剩余修复信息RRC输出。
多路复用单元630可以被配置成响应于修复使能信号PPREN和读取命令RD而将剩余修复信息RRC输出至接口块301。
在修复模式下，如果修复使能信号PPREN是激活状态，则多路复用单元630可以响应于读取命令RD而通过接口块301的数据输入/输出焊盘DQ将剩余修复信息RRC输出至主机200。
在正常模式下，如果修复使能信号PPREN是未激活状态，则多路复用单元630可以响应于读取命令RD而通过接口块301将来自存储块500的数据输出至主机200。
图3是描述用于修复根据一个实施例的半导体系统100的方法的流程图。
结合图1至图3来描述根据一个实施例的半导体系统100的修复方法。
半导体电路300可以在封装之前通过测试处理来执行修复操作。
主机200不具有关于半导体电路300是否可以执行额外修复操作的信息。
因此，在步骤S110中，在初始化处理（例如，启动处理）中，半导体电路300对多个修复地址中的可用修复地址的数目进行计数，并且将可用修复地址的数目存储为剩余修复信息RRC。
在步骤S120中，主机200通过将用于进入修复模式的命令传送至半导体电路300来将半导体电路300置于修复模式中，并且主机200将激活命令输出至半导体电路300。
在步骤S130中，主机200将用于输出剩余修复信息RRC的命令（即，读取命令RD）输出至半导体电路300。在半导体电路300处于修复模式中时，如果外部命令定义为读取命令RD，则半导体电路300将剩余修复信息RRC输出至主机200。在一个实施例中，半导体电路300在从接收读取命令RD的时刻起经过预设的延迟时间之后输出剩余修复信息RRC。
主机200可以从剩余修复信息RRC中检索出关于半导体电路300还可以额外地执行多少次修复操作的信息。
在完成封装之后，主机200可以通过与半导体电路300的数据通信过程、或者其他的测试过程来检测半导体电路300的存储块500中的存储器单元的故障。
在步骤S140中，主机200将用于修复编程的命令（即，写入命令WT）、行地址R_ADD和列地址C_ADD输出至半导体电路300，因为主机200具有来自剩余修复信息RRC的关于半导体电路300可以执行多少次修复操作的信息。
因而，半导体电路300对与故障的存储器单元相对应的修复信息R_DATA进行编程。
在步骤S150中，主机200通过输出预充电命令PRE来结束修复模式。
在结合图3描述的修复处理之后，主机200可以检测半导体电路300的存储块500中的存储器单元的额外故障。
每当检测出存储块500中的存储器单元的额外故障，可以重复修复处理。
如上所述，每当主机200需要剩余修复信息RRC，主机200可以从半导体电路300接收剩余修复信息RRC，以用作剩余修复信息RRC。主机200不必存储剩余修复信息RRC。
如果主机200接收剩余修复信息RRC而不存储剩余修复信息RRC，则可以重复结合图3描述的修复处理作为额外修复处理。
还如上所述，主机200可以接收剩余修复信息RRC并将其存储在存储区（未示出）中，以用作剩余修复信息。在这种情况下，主机200可以被配置成：每当执行修复操作时，通过将剩余修复信息RRC的计数值减去1，来保持剩余修复信息RRC的值与存储在半导体电路300中的剩余修复信息RRC的值同步。
如果主机200接收剩余修复信息RRC并将其存储在存储区中，则在除了初始修复处理之外的其他修复处理中，例如在根据后封装修复（PPR）模式的修复处理中，可以跳过读取剩余修复信息RRC的步骤S130。
尽管以上已经描述了某些实施例，但对于本领域技术人员应理解的是，描述的实施例仅仅是实例。因此，不应基于所描述的实施例来限定本文描述的系统和方法。确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的系统和方法。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体系统，包括：
半导体电路，所述半导体电路被配置成响应于外部命令而输出剩余修复信息，并且执行修复操作；以及
主机，所述主机被配置成基于所述剩余修复信息来确定可用修复的数目，并且基于所述可用修复的数目向所述半导体电路提供所述外部命令。
技术方案2.根据技术方案1所述的半导体系统，其中，所述半导体电路响应于外部命令而在修复模式中执行所述修复操作。
技术方案3.根据技术方案1所述的半导体系统，其中，所述半导体电路响应于外部命令而在后封装修复PPR模式中执行修复操作。
技术方案4.根据技术方案1所述的半导体系统，其中，所述半导体电路对多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
技术方案5.根据技术方案1所述的半导体系统，其中，所述半导体电路在启动处理中，对多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
技术方案6.根据技术方案1所述的半导体系统，其中，所述半导体电路在所述外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
技术方案7.根据技术方案1所述的半导体系统，其中，所述半导体电路在修复模式中，在所述外部命令定义为读取命令时，将所述剩余修复信息输出至所述主机。
技术方案8.根据技术方案1所述的半导体系统，其中，所述半导体电路被配置成通过数据输入/输出焊盘DQ来输出所述剩余修复信息。
技术方案9.根据技术方案1所述的半导体系统，其中，所述主机将所述剩余修复信息存储在存储区中，以用作所述剩余修复信息。
技术方案10.根据技术方案1所述的半导体系统，其中，所述主机被配置成每当执行修复操作时，通过将所述剩余修复信息的计数值减少，来保持所述剩余修复信息的值与存储在所述半导体电路中的所述剩余修复信息的值同步。
技术方案11.根据技术方案1所述的半导体系统，其中，所述半导体电路包括：
存储块，所述存储块被配置成响应于所述外部命令和外部地址而执行写入/读取操作；
修复块，所述修复块被配置成在修复模式中基于修复信息来执行修复编程，并且判断外部地址是否等于所述修复信息；以及
剩余修复信息处理块，所述剩余修复信息处理块被配置成对所述修复信息中包括的多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
技术方案12.根据技术方案11所述的半导体系统，其中，所述半导体电路还包括模式寄存器，所述模式寄存器被配置成响应于所述外部命令而产生修复使能信号。
技术方案13.根据技术方案11所述的半导体系统，其中，所述剩余修复信息处理块被配置成在所述修复模式中，当所述外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
技术方案14.根据技术方案11所述的半导体系统，其中，所述修复块包括：
修复信息存储单元，所述修复信息存储单元被配置成存储所述修复信息，并且输出存储的所述修复信息；
比较单元，所述比较单元被配置成向所述存储块提供所述外部地址和所述修复信息之间的比较结果；以及
修复编程控制单元，所述修复编程控制单元被配置成在所述修复模式中，当所述外部命令定义为写入命令时对所述修复信息进行编程。
技术方案15.根据技术方案14所述的半导体系统，其中，所述修复信息存储单元包括非易失性存储器以存储所述修复信息。
技术方案16.根据技术方案15所述的半导体系统，其中，所述修复编程控制单元被配置成通过所述非易失性存储器的断裂来对所述修复信息进行编程。
技术方案17.根据技术方案11所述的半导体系统，其中，所述剩余修复信息处理块包括：
可用地址检测单元，所述可用地址检测单元被配置成检测所述修复信息中的可用修复地址，并且产生检测信号；
计数器锁存单元，所述计数器锁存单元被配置成对所述检测信号进行计数、锁存，并且将所述检测信号输出为所述剩余修复信息；以及
多路复用单元，所述多路复用单元被配置成在修复模式中，当外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
技术方案18.根据技术方案17所述的半导体系统，其中，所述多路复用单元被配置成在正常模式中，当所述外部命令定义为所述读取命令时，将数据从所述存储块输出至所述主机。
Claims (18)
1.一种半导体系统，包括：
主机，所述主机被配置成基于剩余修复信息而输出用于修复操作的外部命令；以及
半导体电路，所述半导体电路被配置成响应于外部命令而向所述主机提供剩余修复信息，以及执行修复操作，
其中，所述剩余修复信息是指对应于故障的存储器单元的可用修复地址的数目，所述可用修复地址是指未被编程的修复地址。
2.根据权利要求1所述的半导体系统，其中，所述半导体电路响应于外部命令而在修复模式中执行所述修复操作。
3.根据权利要求1所述的半导体系统，其中，所述半导体电路响应于外部命令而在后封装修复PPR模式中执行修复操作。
4.根据权利要求1所述的半导体系统，其中，所述半导体电路对多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
5.根据权利要求1所述的半导体系统，其中，所述半导体电路在启动处理中，对多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
6.根据权利要求1所述的半导体系统，其中，所述半导体电路在所述外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
7.根据权利要求1所述的半导体系统，其中，所述半导体电路在修复模式中，在所述外部命令定义为读取命令时，将所述剩余修复信息输出至所述主机。
8.根据权利要求1所述的半导体系统，其中，所述半导体电路被配置成通过数据输入/输出焊盘DQ来输出所述剩余修复信息。
9.根据权利要求1所述的半导体系统，其中，所述主机将所述剩余修复信息存储在存储区中，以用作所述剩余修复信息。
10.根据权利要求1所述的半导体系统，其中，所述主机被配置成每当执行修复操作时，通过将所述剩余修复信息的计数值减少，来保持所述剩余修复信息的值与存储在所述半导体电路中的所述剩余修复信息的值同步。
11.根据权利要求1所述的半导体系统，其中，所述半导体电路包括：
存储块，所述存储块被配置成响应于所述外部命令和外部地址而执行写入/读取操作；
修复块，所述修复块被配置成在修复模式中基于修复信息来执行修复编程，并且判断外部地址是否等于所述修复信息；以及
剩余修复信息处理块，所述剩余修复信息处理块被配置成对所述修复信息中包括的多个修复地址中的可用修复地址的数目进行计数，并且将所述可用修复地址的数目存储为所述剩余修复信息。
12.根据权利要求11所述的半导体系统，其中，所述半导体电路还包括模式寄存器，所述模式寄存器被配置成响应于所述外部命令而产生修复使能信号。
13.根据权利要求11所述的半导体系统，其中，所述剩余修复信息处理块被配置成在所述修复模式中，当所述外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
14.根据权利要求11所述的半导体系统，其中，所述修复块包括：
修复信息存储单元，所述修复信息存储单元被配置成存储所述修复信息，并且输出存储的所述修复信息；
比较单元，所述比较单元被配置成向所述存储块提供所述外部地址和所述修复信息之间的比较结果；以及
修复编程控制单元，所述修复编程控制单元被配置成在所述修复模式中，当所述外部命令定义为写入命令时对所述修复信息进行编程。
15.根据权利要求14所述的半导体系统，其中，所述修复信息存储单元包括非易失性存储器以存储所述修复信息。
16.根据权利要求15所述的半导体系统，其中，所述修复编程控制单元被配置成通过所述非易失性存储器的断裂来对所述修复信息进行编程。
17.根据权利要求11所述的半导体系统，其中，所述剩余修复信息处理块包括：
可用地址检测单元，所述可用地址检测单元被配置成检测所述修复信息中的可用修复地址，并且产生检测信号；
计数器锁存单元，所述计数器锁存单元被配置成对所述检测信号进行计数、锁存，并且将所述检测信号输出为所述剩余修复信息；以及
多路复用单元，所述多路复用单元被配置成在修复模式中，当外部命令定义为读取命令时将所述剩余修复信息输出至所述主机。
18.根据权利要求17所述的半导体系统，其中，所述多路复用单元被配置成在正常模式中，当所述外部命令定义为所述读取命令时，将数据从所述存储块输出至所述主机。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0079576 | 2013-07-08 | ||
| KR1020130079576A KR20150006167A (ko) | 2013-07-08 | 2013-07-08 | 반도체 시스템 및 그 리페어 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282343A CN104282343A (zh) | 2015-01-14 |
| CN104282343B true CN104282343B (zh) | 2019-03-08 |
Family
ID=52132726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310632443.8A Active CN104282343B (zh) | 2013-07-08 | 2013-12-02 | 半导体系统及其修复方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9064605B2 (zh) |
| KR (1) | KR20150006167A (zh) |
| CN (1) | CN104282343B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102412610B1 (ko) * | 2015-12-24 | 2022-06-23 | 삼성전자주식회사 | 포스트 패키지 리페어 동작을 수행하는 메모리 장치 |
| WO2017131700A1 (en) * | 2016-01-28 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Row repair of corrected memory address |
| KR102468865B1 (ko) | 2016-06-15 | 2022-11-21 | 에스케이하이닉스 주식회사 | 럽처 제어 장치 및 이를 포함하는 반도체 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307341A (zh) * | 2000-01-28 | 2001-08-08 | 三星电子株式会社 | 集成电路半导体器件及其内建存储器自修复电路和方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000268596A (ja) * | 1999-03-12 | 2000-09-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6181614B1 (en) * | 1999-11-12 | 2001-01-30 | International Business Machines Corporation | Dynamic repair of redundant memory array |
| US6363008B1 (en) * | 2000-02-17 | 2002-03-26 | Multi Level Memory Technology | Multi-bit-cell non-volatile memory with maximized data capacity |
| JP2002109899A (ja) * | 2000-07-26 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを備える半導体集積回路装置 |
| KR100400307B1 (ko) * | 2001-05-09 | 2003-10-01 | 주식회사 하이닉스반도체 | 로오 리페어회로를 가진 반도체 메모리 장치 |
| KR100505702B1 (ko) * | 2003-08-20 | 2005-08-02 | 삼성전자주식회사 | 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법 |
| JP2005116106A (ja) * | 2003-10-09 | 2005-04-28 | Elpida Memory Inc | 半導体記憶装置とその製造方法 |
| KR100689706B1 (ko) * | 2004-11-01 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치의 리던던시 회로 및 리페어 방법 |
| US7359261B1 (en) * | 2005-05-23 | 2008-04-15 | Marvell International Ltd. | Memory repair system and method |
| KR100897285B1 (ko) * | 2006-10-02 | 2009-05-14 | 삼성전자주식회사 | 멀티칩 및 그것의 리페어 방법 |
| JPWO2008107996A1 (ja) | 2007-03-08 | 2010-06-10 | 株式会社アドバンテスト | 試験装置 |
| JP2009043328A (ja) * | 2007-08-08 | 2009-02-26 | Toshiba Corp | 半導体集積回路 |
| KR100913971B1 (ko) * | 2007-11-30 | 2009-08-26 | 주식회사 하이닉스반도체 | 안티퓨즈 리페어 제어 회로 및 그를 갖는 디램을 포함하는반도체 장치 |
| JP2010244596A (ja) * | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 集積回路 |
| KR101906409B1 (ko) | 2011-09-06 | 2018-12-07 | 삼성전자주식회사 | 메모리 시스템 |
-
2013
- 2013-07-08 KR KR1020130079576A patent/KR20150006167A/ko not_active Ceased
- 2013-09-06 US US14/019,705 patent/US9064605B2/en active Active
- 2013-12-02 CN CN201310632443.8A patent/CN104282343B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307341A (zh) * | 2000-01-28 | 2001-08-08 | 三星电子株式会社 | 集成电路半导体器件及其内建存储器自修复电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150009770A1 (en) | 2015-01-08 |
| US9064605B2 (en) | 2015-06-23 |
| KR20150006167A (ko) | 2015-01-16 |
| CN104282343A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102237146B (zh) | 半导体存储装置的修复电路和修复方法 | |
| JP5127737B2 (ja) | 半導体装置 | |
| US20090063916A1 (en) | Method for self-test and self-repair in a multi-chip package environment | |
| US20080263392A1 (en) | JTAG controlled self-repair after packaging | |
| US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
| US8913451B2 (en) | Memory device and test method thereof | |
| CN106356101B (zh) | 半导体器件和包括其的半导体系统 | |
| KR20080090664A (ko) | 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법 | |
| US8867288B2 (en) | Memory device and test method thereof | |
| KR20160014976A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| CN104835537B (zh) | Soc芯片自适应启动方法及装置 | |
| US10013305B2 (en) | Semiconductor devices and methods relating to the repairing of the same | |
| CN101409110A (zh) | 修补缺陷存储晶胞的存储模块及其修补方法 | |
| KR20150002004A (ko) | 비휘발성 메모리 및 이를 포함하는 반도체 장치 | |
| US9847142B2 (en) | Semiconductor apparatus and repair method thereof | |
| CN104282343B (zh) | 半导体系统及其修复方法 | |
| US20160254043A1 (en) | Semiconductor memory device and method of operating the same | |
| US20090125762A1 (en) | Apparatus for repairing and/or testing a memory device | |
| US9576680B1 (en) | Semiconductor devices | |
| US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
| JP7330825B2 (ja) | 半導体装置 | |
| KR102103415B1 (ko) | 반도체 장치, 메모리 장치 및 이를 포함하는 시스템 | |
| US10198201B2 (en) | Semiconductor apparatus, memory system and repair method thereof | |
| KR102179568B1 (ko) | 반도체장치 및 반도체시스템 | |
| US6430096B1 (en) | Method for testing a memory device with redundancy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |