KR20150006167A - 반도체 시스템 및 그 리페어 방법 - Google Patents

반도체 시스템 및 그 리페어 방법 Download PDF

Info

Publication number
KR20150006167A
KR20150006167A KR1020130079576A KR20130079576A KR20150006167A KR 20150006167 A KR20150006167 A KR 20150006167A KR 1020130079576 A KR1020130079576 A KR 1020130079576A KR 20130079576 A KR20130079576 A KR 20130079576A KR 20150006167 A KR20150006167 A KR 20150006167A
Authority
KR
South Korea
Prior art keywords
repair
semiconductor circuit
remaining
repair information
host
Prior art date
Application number
KR1020130079576A
Other languages
English (en)
Inventor
윤현수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130079576A priority Critical patent/KR20150006167A/ko
Priority to US14/019,705 priority patent/US9064605B2/en
Priority to CN201310632443.8A priority patent/CN104282343B/zh
Publication of KR20150006167A publication Critical patent/KR20150006167A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 외부 커맨드에 응답하여 잔여 리페어 정보 출력 및 리페어 동작을 수행하도록 구성된 반도체 회로; 및 상기 잔여 리페어 정보에 따라 상기 반도체 회로의 잔여 리페어 가능 횟수를 판단하고, 상기 잔여 리페어 가능 횟수에 맞는 리페어 동작을 위한 상기 외부 커맨드를 제공하도록 구성된 호스트를 포함한다.

Description

반도체 시스템 및 그 리페어 방법{SEMICONDUCTOR SYSTEM AND REPAIR MEMTHOD OF THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 시스템 및 그 리페어 방법에 관한 것이다.
반도체 회로 예를 들어, 반도체 메모리와 같이 데이터 저장 영역을 구비한 반도체 회로는 제조 공정 또는 패키징 과정 등에서 단위 데이터 저장 영역 예를 들어, 메모리 셀의 불량이 발생할 수 있다.
따라서 반도체 회로는 불량이 발생한 메모리 셀을 여분의 메모리 셀로 대체하는 리페어 동작을 수행하기 위한 리페어 회로를 포함할 수 있다.
그러나 반도체 회로는 패키징이 완료된 이후에는 불량이 발생한 메모리 셀의 구제가 용이하지 않다.
본 발명의 실시예는 구제 효율을 향상시킬 수 있도록 한 반도체 시스템 및 그 리페어 방법을 제공한다.
본 발명의 실시예는 외부 커맨드에 응답하여 잔여 리페어 정보 출력 및 리페어 동작을 수행하도록 구성된 반도체 회로; 및 상기 잔여 리페어 정보에 따라 상기 반도체 회로의 잔여 리페어 가능 횟수를 판단하고, 상기 잔여 리페어 가능 횟수에 맞는 리페어 동작을 위한 상기 외부 커맨드를 제공하도록 구성된 호스트를 포함할 수 있다.
본 발명의 실시예는 반도체 회로 및 호스트를 포함하는 반도체 시스템의 리페어 방법으로서, 상기 반도체 회로가 잔여 리페어 가능 횟수를 정의하는 잔여 리페어 정보를 생성하는 단계; 상기 호스트가 상기 잔여 리페어 정보를 상기 반도체 회로로부터 제공받는 단계; 및 상기 호스트가 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로의 리페어 동작을 제어하는 단계를 포함할 수 있다.
본 실시예는 반도체 회로 및 호스트를 포함하는 반도체 시스템의 리페어 방법으로서, 상기 반도체 회로가 잔여 리페어 가능 횟수를 정의하는 잔여 리페어 정보를 생성하는 단계; 상기 반도체 회로의 리페어가 필요할 때마다, 상기 호스트가 상기 잔여 리페어 정보를 상기 반도체 회로로부터 제공받는 단계; 및 상기 호스트가 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로의 리페어 동작을 제어하는 단계를 포함할 수 있다.
본 기술은 패키징 이후에도 최대한의 메모리 셀 구제가 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(100)의 블록도,
도 2는 도 1의 반도체 회로(300)의 내부 구성을 나타낸 블록도,
도 3은 본 발명의 실시예에 따른 반도체 시스템(100)의 리페어 방법을 나타낸 순서도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 시스템(100)은 호스트(200) 및 반도체 회로(300)를 포함할 수 있다.
반도체 회로(300)는 외부 커맨드(CMD), 로우 어드레스(R_ADD) 및 컬럼 어드레스(C_ADD)에 응답하여 잔여 리페어 정보(RRC) 출력 및 리페어 동작을 수행하도록 구성될 수 있다.
이때 잔여 리페어 정보(RRC)는 반도체 회로(300)의 잔여 리페어 가능 횟수를 정의할 수 있다.
반도체 회로(300)는 인터페이스 블록(301)를 통해 외부 커맨드(CMD), 로우 어드레스(R_ADD) 및 컬럼 어드레스(C_ADD) 수신 및 잔여 리페어 정보(RRC) 출력을 수행할 수 있다.
이때 인터페이스 블록(301)은 복수의 패드를 포함할 수 있다. 또한 잔여 리페어 정보(RRC) 출력은 복수의 패드 중에서 데이터 입출력 패드(DQ)를 통해 이루어질 수 있다.
호스트(200)는 수신된 잔여 리페어 정보(RRC)에 따라 반도체 회로(300)의 잔여 리페어 가능 횟수를 판단하고, 잔여 리페어 가능 횟수에 맞는 리페어 동작을 위한 외부 커맨드(CMD)를 제공하도록 구성될 수 있다.
외부 커맨드(CMD)는 그 조합에 따라 다양한 명령들 즉, 리페어 모드 진입 명령, 잔여 리페어 정보 출력 명령, 리페어 프로그램 명령, 액티브 명령(ACT), 프리차지 명령(PRE), 라이트 명령(WT) 및 리드 명령(RD)을 정의할 수 있다.
리페어 모드 진입 명령에 따라 리페어 모드로 진입한 상태에서 리드 명령(RD)은 잔여 리페어 정보 출력 명령이 될 수 있고, 라이트 명령(WT)은 리페어 프로그램 명령이 될 수 있다.
호스트(200)는 잔여 리페어 정보(RRC)를 수신하여 메모리 영역(도시 생략)에 저장하여 사용하거나, 메모리 영역에 저장하지 않고 필요할 때마다 반도체 회로(300)의 잔여 리페어 정보(RRC)를 수신하여 사용할 수 있다.
이때 호스트(200)는 잔여 리페어 정보(RRC)를 수신하여 메모리 영역(도시 생략)에 저장하여 사용하는 경우, 추가적인 리페어를 진행할 때마다 잔여 리페어 정보(RRC)의 카운트 값을 하나씩 차감함으로써 잔여 리페어 정보(RRC)를 반도체 회로(300)에 저장된 값과 동일한 값으로 갱신하도록 구성될 수 있다.
호스트(200)는 로우 어드레스(R_ADD) 및 컬럼 어드레스(C_ADD)를 반도체 회로(300)에 제공할 수 있다.
호스트(200)는 인터페이스 블록(201)를 통해 로우 어드레스(R_ADD), 컬럼 어드레스(C_ADD) 및 외부 커맨드(CMD) 출력 및 잔여 리페어 정보(RRC) 수신을 수행할 수 있다.
이때 인터페이스 블록(201)은 복수의 패드를 포함할 수 있다. 또한 잔여 리페어 정보(RRC) 수신은 복수의 패드 중에서 데이터 입출력 패드(DQ)를 통해 이루어질 수 있다.
도 2에 도시된 바와 같이, 반도체 회로(300)는 리페어 블록(400), 메모리 블록(500), 잔여 리페어 정보 처리 블록(600) 및 모드 레지스터(MRS)(700)를 포함할 수 있다.
모드 레지스터(700)는 커맨드(CMD)에 응답하여 리페어 인에이블 신호(PPREN)를 생성하도록 구성될 수 있다.
메모리 블록(500)은 외부 커맨드(CMD)를 디코딩한 내부 커맨드들 즉, 액티브 명령(ACT), 프리차지 명령(PRE), 라이트 명령(WT) 및 리드 명령(RD)과 외부 어드레스들 즉, 로우 어드레스(R_ADD) 및 컬럼 어드레스(C_ADD)에 응답하여 데이터 라이트/리드 동작을 수행하도록 구성될 수 있다.
리페어 블록(400)은 리페어 모드에서 리페어 정보(R_DATA)에 대한 리페어 프로그램을 수행하고, 외부 입력 어드레스(예를 들어, 로우 어드레스 R_ADD)가 리페어 정보(R_DATA)와 일치하는지 여부를 판단하도록 구성될 수 있다.
이때 리페어 모드는 반도체 회로(300)를 패키징(Packaging)한 이후에도 불량이 발생한 메모리 셀을 구제하기 위한 포스트 패키지 리페어(PPR: Post Package Repair) 모드를 포함할 수 있다.
리페어 블록(400)은 리페어 정보 저장부(410), 레지스터(420), 비교부(430) 및 리페어 프로그램 제어부(440)를 포함할 수 있다.
리페어 정보 저장부(410)는 리페어 정보(R_DATA)를 저장하고, 저장된 리페어 정보(R_DATA)를 클럭 신호(RCLK)에 응답하여 출력하도록 구성될 수 있다.
이때 리페어 정보(R_DATA)는 하나 또는 그 이상의 리페어 어드레스를 포함할 수 있다.
리페어 정보 저장부(410)는 비휘발성 메모리로 구성할 수 있으며, 비휘발성 메모리로서 복수의 전자 퓨즈를 사용할 수 있다.
레지스터(420)는 클럭 신호(RCLK)에 응답하여 리페어 정보(R_DATA)를 임시 저장 및 출력하도록 구성될 수 있다.
비교부(430)는 로우 어드레스(R_ADD)와 리페어 정보(R_DATA)를 비교한 결과를 메모리 블록(500)에 제공하도록 구성될 수 있다.
비교부(430)의 출력에 따라 로우 어드레스(R_ADD)에 해당하는 메모리 블록(500)의 워드라인 또는 로우 어드레스(R_ADD)를 대체할 메모리 블록(500)의 여분의 워드라인이 선택될 수 있다.
이때 로우 어드레스(R_ADD)가 리페어 정보(R_DATA)에 포함된 리페어 어드레스와 일치하지 않으면 로우 어드레스(R_ADD)에 해당하는 메모리 블록(500)의 워드라인이 선택될 수 있다.
한편, 로우 어드레스(R_ADD)가 리페어 정보(R_DATA)에 포함된 리페어 어드레스와 일치하면 로우 어드레스(R_ADD)를 대체할 메모리 블록(500)의 여분의 워드라인이 선택될 수 있다.
리페어 프로그램 제어부(440)는 리페어 인에이블 신호(PPREN) 및 라이트 명령(WT)에 응답하여 리페어 정보 저장부(410)의 리페어 정보(R_DATA)를 프로그램하도록 구성될 수 있다.
이때 리페어 프로그램 제어부(440)는 리페어 정보(R_DATA)를 저장하는 복수의 전자 퓨즈를 고전압 인가 등의 방법으로 럽쳐(Rupture)하여 프로그램할 수 있다.
리페어 프로그램 제어부(440)는 리페어 모드로 진입한 상태에서 즉, 리페어 인에이블 신호(PPREN)가 활성화된 상태에서 라이트 명령(WT)이 입력되면, 불량이 발생한 메모리 셀에 해당하는 리페어 정보(R_DATA)의 리페어 어드레스를 프로그램한다.
잔여 리페어 정보 처리 블록(600)은 클럭 신호(RCLK)에 응답하여 리페어 정보(R_DATA) 중에서 사용 가능한 리페어 어드레스 즉, 프로그램되지 않은 리페어 어드레스를 감지하고 카운트하여 잔여 리페어 정보(RRC)로서 저장하도록 구성될 수 있다.
잔여 리페어 정보 처리 블록(600)은 저장된 잔여 리페어 정보(RRC)를 리페어 인에이블 신호(PPREN) 및 리드 명령(RD)에 응답하여 인터페이스 블록(301)으로 출력하도록 구성될 수 있다.
잔여 리페어 정보 처리 블록(600)은 리페어 모드로 진입한 상태에서 즉, 리페어 인에이블 신호(PPREN)가 활성화된 상태에서 리드 명령(RD)이 입력되면 저장된 잔여 리페어 정보(RRC)를 인터페이스 블록(301)을 통해 호스트(200)로 전송한다.
잔여 리페어 정보 처리 블록(600)은 사용 가능 어드레스 감지부(610), 카운터 래치부(620) 및 다중화부(630)를 포함할 수 있다.
사용 가능 어드레스 감지부(610)는 클럭 신호(RCLK)에 응답하여 리페어 정보(R_DATA) 중에서 사용 가능한 즉, 프로그램되지 않은 리페어 어드레스를 감지하여 감지 신호(P_USABLE)를 생성하도록 구성될 수 있다.
이때 리페어 정보(R_DATA) 중에서 로직 하이의 값을 가지는 리페어 어드레스는 이미 사용된 즉, 프로그램된 것이고, 로직 로우의 값을 가지는 리페어 어드레스는 사용되지 않은 즉, 프로그램되지 않은 것을 정의할 수 있다.
따라서 사용 가능 어드레스 감지부(610)는 로직 로우의 값을 가지는 리페어 어드레스가 감지되면 감지 신호(P_USABEL)를 생성할 수 있다.
이때 감지 신호(P_USABEL)는 펄스 형태가 될 수 있다.
카운터 래치부(620)는 감지 신호(P_USABEL)를 카운트 및 래치하여 잔여 리페어 정보(RRC)로서 출력하도록 구성될 수 있다.
다중화부(630)는 잔여 리페어 정보(RRC)를 리페어 인에이블 신호(PPREN) 및 리드 명령(RD)에 응답하여 인터페이스 블록(301)으로 출력하도록 구성될 수 있다.
다중화부(630)는 리페어 인에이블 신호(PPREN)가 활성화된 경우 즉, 리페어 모드로 진입한 상태의 경우, 리드 명령(RD)이 입력되면 잔여 리페어 정보(RRC)를 인터페이스 블록(301)의 패드(DQ)를 통해 출력할 수 있다.
다중화부(630)는 리페어 인에이블 신호(PPREN)가 비 활성화된 경우 즉, 노멀 모드의 경우, 리드 명령(RD)이 입력되면 메모리 블록(500)에서 출력된 데이터를 인터페이스 블록(301)으로 출력할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 시스템(100)의 리페어 동작을 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.
먼저, 반도체 회로(300)는 패키징 이전에 테스트 과정을 통해 리페어 과정이 이루어질 수 있다.
그러나 호스트(200)는 패키징 이후의 반도체 회로(300)가 리페어를 추가적으로 수행할 수 있는지 여부는 알 수 없다.
따라서 반도체 회로(300)는 초기화 과정 예를 들어, 부트 업(Boot-up) 과정에서 사용 가능한 리페어 어드레스의 수를 카운트하여 잔여 리페어 정보(RRC)로서 저장한다(S110).
호스트(200)는 리페어 모드 진입 명령을 이용하여 반도체 회로(300)를 리페어 모드로 진입시킨 후, 반도체 회로(300)에 액티브 명령(ACT)을 전송한다(S120).
호스트(200)는 반도체 회로(300)에 잔여 리페어 정보 출력 명령 즉, 리드 명령(RD)을 전송하고, 그에 따라 반도체 회로(300)는 리드 명령(RD) 입력 시점부터 정해진 레이턴시 이후에 잔여 리페어 정보(RRC)를 호스트(200)로 전송한다(S130).
호스트(200)는 잔여 리페어 정보(RRC)를 통해 반도체 회로(300)가 몇 번의 리페어를 더 수행할 수 있는지 알 수 있다.
또한 호스트(200)는 패키징 이후의 반도체 회로(300)와의 데이터 전송 과정 또는 별도의 테스트 과정을 통해 반도체 회로(300)의 메모리 블록(500)에 오류가 발생하였음을 알 수 있다.
호스트(200)는 잔여 리페어 정보(RRC)를 통해 반도체 회로(300)가 몇 번의 리페어를 더 수행할 수 있는지 알고 있으므로 반도체 회로(300)에 리페어 프로그램 명령 즉, 라이트 명령(WT)을 전송한다(S140).
따라서 반도체 회로(300)는 오류 발생에 해당하는 리페어 정보(R_DATA)를 프로그램한다.
이후, 호스트(200)는 프리차지 명령(PRE)을 반도체 회로(300)에 전송함으로써 리페어 모드를 종료한다(S150).
또한 도 3을 참조하여 설명한 리페어 동작 이후의 추가적인 리페어 동작은 다음과 같이 이루어질 수 있다.
반도체 회로(300)는 상술한 리페어 이후의 동작 과정에서 메모리 블록(500)에 추가적인 오류가 발생할 수 있으며, 호스트(200)는 이를 검출할 수 있다.
이와 같이, 추가적인 오류 발생 시마다 리페어 동작이 추가적으로 이루어질 수 있다.
기 서술한 바와 같이, 호스트(200)는 잔여 리페어 정보(RRC)를 수신하여 메모리 영역(도시 생략)에 저장하여 사용하거나, 잔여 리페어 정보(RRC)를 자신의 메모리 영역에 저장하지 않고 필요할 때마다 반도체 회로(300)에서 읽어 들여 사용할 수 있다.
먼저, 호스트(200)가 잔여 리페어 정보(RRC)를 수신하여 메모리 영역(도시 생략)에 저장하여 사용하는 경우에는, 추가적인 리페어를 진행할 때마다 잔여 리페어 정보(RRC)의 카운트 값을 하나씩 차감함으로써 잔여 리페어 정보(RRC)를 반도체 회로(300)에 저장된 값과 동일한 값으로 갱신할 수 있다.
따라서 최초의 리페어 동작(예를 들어, PPR 모드에 따른 리페어 동작)을 제외한 추가적인 리페어 동작에서는 도 3의 잔여 리페어 정보(RRC) 리드 과정을 생략할 수 있다.
한편, 호스트(200)가 잔여 리페어 정보(RRC)를 자신의 메모리 영역에 저장하지 않고 필요할 때마다 반도체 회로(300)에서 읽어 들여 사용하는 경우에는, 추가적인 리페어를 진행할 때마다 상술한 도 3의 과정을 반복할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (29)

  1. 외부 커맨드에 응답하여 잔여 리페어 정보 출력 및 리페어 동작을 수행하도록 구성된 반도체 회로; 및
    상기 잔여 리페어 정보에 따라 상기 반도체 회로의 잔여 리페어 가능 횟수를 판단하고, 상기 잔여 리페어 가능 횟수에 맞는 리페어 동작을 위한 상기 외부 커맨드를 제공하도록 구성된 호스트를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서,
    상기 반도체 회로는
    상기 외부 커맨드에 응답하여 리페어 모드로 진입하여 상기 리페어 동작을 수행하도록 구성되는 반도체 시스템.
  3. 제 1 항에 있어서,
    상기 반도체 회로는
    상기 외부 커맨드에 응답하여 포스트 패키지 리페어(PPR: Post Package Repair) 모드로 진입하여 상기 리페어 동작을 수행하도록 구성되는 반도체 시스템.
  4. 제 1 항에 있어서,
    상기 반도체 회로는
    복수의 리페어 어드레스 중에서 사용 가능한 리페어 어드레스의 수를 카운트하여 상기 잔여 리페어 정보로서 저장하도록 구성되는 반도체 시스템.
  5. 제 1 항에 있어서,
    상기 반도체 회로는
    부트 업(Boot-up) 과정에서 복수의 리페어 어드레스 중에서 사용 가능한 리페어 어드레스의 수를 카운트하여 상기 잔여 리페어 정보로서 저장하도록 구성되는 반도체 시스템.
  6. 제 1 항에 있어서,
    상기 반도체 회로는
    상기 외부 커맨드가 리드 명령을 정의하는 경우, 상기 잔여 리페어 정보를 상기 호스트로 전송하도록 구성되는 반도체 시스템.
  7. 제 1 항에 있어서,
    상기 반도체 회로는
    리페어 모드로 진입한 상태에서, 상기 외부 커맨드가 리드 명령을 정의하는 경우, 상기 잔여 리페어 정보를 상기 호스트로 전송하도록 구성되는 반도체 시스템.
  8. 제 1 항에 있어서,
    상기 반도체 회로는
    상기 잔여 리페어 정보를 데이터 입출력 패드(DQ)를 통해 출력하도록 구성되는 반도체 시스템.
  9. 제 1 항에 있어서,
    상기 호스트는
    상기 잔여 리페어 정보를 자신의 메모리 영역에 저장하여 사용하도록 구성되는 반도체 시스템.
  10. 제 1 항에 있어서,
    상기 호스트는
    리페어 동작을 진행할 때마다 상기 잔여 리페어 정보의 카운트 값을 하나씩 차감함으로써 상기 잔여 리페어 정보를 상기 반도체 회로에 저장된 값과 동일한 값으로 갱신하도록 구성되는 반도체 시스템.
  11. 제 1 항에 있어서,
    상기 반도체 회로는
    상기 외부 커맨드와 외부 어드레스에 응답하여 데이터 라이트/리드 동작을 수행하도록 구성된 메모리 블록,
    리페어 모드에서 리페어 정보에 따른 리페어 프로그램을 수행하고, 외부 입력 어드레스가 상기 리페어 정보와 일치하는지 여부를 판단하도록 구성되는 리페어 블록, 및
    상기 리페어 정보에 포함된 복수의 리페어 어드레스 중에서 사용 가능한 리페어 어드레스의 수를 카운트하여 상기 잔여 리페어 정보로서 저장하도록 구성되는 잔여 리페어 정보 처리 블록을 포함하는 반도체 시스템.
  12. 제 11 항에 있어서,
    상기 반도체 회로는
    상기 외부 명령에 응답하여 상기 반도체 회로를 상기 리페어 모드로 진입시키기 위한 모드 레지스터를 더 포함하는 반도체 시스템.
  13. 제 11 항에 있어서,
    상기 잔여 리페어 정보 처리 블록은
    상기 리페어 모드에서 상기 외부 커맨드가 리드 명령을 정의하는 경우, 상기 잔여 리페어 정보를 상기 호스트에 제공하도록 구성되는 반도체 시스템.
  14. 제 11 항에 있어서,
    상기 리페어 블록은
    상기 리페어 정보를 저장하고, 저장된 상기 리페어 정보를 출력하도록 구성되는 리페어 정보 저장부,
    상기 외부 어드레스와 상기 리페어 정보를 비교한 결과를 상기 메모리 블록에 제공하도록 구성되는 비교부, 및
    상기 리페어 모드에서 상기 외부 커맨드가 라이트 명령을 정의하면 상기 리페어 정보를 프로그램하도록 구성되는 리페어 프로그램 제어부를 포함하는 반도체 시스템.
  15. 제 14 항에 있어서,
    상기 리페어 정보 저장부는
    상기 리페어 정보를 저장하기 위한 비 휘발성 메모리를 포함하는 반도체 시스템.
  16. 제 15 항에 있어서,
    상기 리페어 프로그램 제어부는
    상기 비 휘발성 메모리를 럽쳐(Rupture)함으로써 상기 리페어 정보에 대한 프로그램을 수행하도록 구성되는 반도체 시스템.
  17. 제 11 항에 있어서,
    상기 잔여 리페어 정보 처리 블록은
    상기 리페어 정보 중에서 프로그램되지 않은 리페어 어드레스를 감지하여 감지 신호를 생성하도록 구성되는 사용 가능 어드레스 감지부,
    상기 감지 신호를 카운트 및 래치하여 상기 잔여 리페어 정보로서 출력하도록 구성되는 카운터 래치부, 및
    상기 리페어 모드에서 상기 외부 커맨드가 리드 명령을 정의하는 경우, 상기 잔여 리페어 정보를 상기 호스트에 제공하도록 구성되는 다중화부를 포함하는 반도체 시스템.
  18. 제 17 항에 있어서,
    상기 다중화부는
    노멀 모드에서 상기 외부 커맨드가 상기 리드 명령을 정의하는 경우, 상기 메모리 블록에서 출력된 데이터를 상기 호스트에 제공하도록 구성되는 반도체 시스템.
  19. 반도체 회로 및 호스트를 포함하는 반도체 시스템의 리페어 방법으로서,
    상기 반도체 회로가 잔여 리페어 가능 횟수를 정의하는 잔여 리페어 정보를 생성하는 단계;
    상기 호스트가 상기 잔여 리페어 정보를 상기 반도체 회로로부터 제공받는 단계; 및
    상기 호스트가 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로의 리페어 동작을 제어하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  20. 제 19 항에 있어서,
    상기 생성하는 단계는
    상기 반도체 회로가 사용 가능한 리페어 어드레스의 수를 카운트하여 상기 잔여 리페어 정보로서 생성하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  21. 제 19 항에 있어서,
    상기 제공받는 단계는
    상기 호스트가 상기 반도체 회로에 잔여 리페어 정보 출력 명령을 전송하는 단계, 및
    상기 반도체 회로가 상기 잔여 리페어 정보 출력 명령에 응답하여 상기 잔여 리페어 정보를 상기 호스트에 제공하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  22. 제 19 항에 있어서,
    상기 제공받는 단계는
    상기 호스트가 상기 반도체 회로를 리페어 모드로 진입시키는 단계,
    상기 호스트가 상기 반도체 회로에 리드 명령을 전송하는 단계, 및
    상기 반도체 회로가 상기 리드 명령에 응답하여 상기 잔여 리페어 정보를 상기 호스트에 제공하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  23. 제 19 항에 있어서,
    상기 제어하는 단계는
    상기 호스트가 상기 잔여 리페어 정보를 자신의 메모리 영역에 저장하는 단계, 및
    상기 반도체 회로의 리페어가 필요할 때마다 상기 호스트가 상기 자신의 메모리 영역에 저장된 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로에 리페어 프로그램 명령을 전송하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  24. 제 23 항에 있어서,
    상기 리페어 프로그램 명령을 전송하는 단계는
    상기 호스트가 상기 리페어 프로그램 명령을 전송할 때마다 상기 잔여 리페어 정보의 카운트 값을 차감함으로써 상기 잔여 리페어 정보를 상기 반도체 회로에 저장된 값과 동일한 값으로 갱신시키는 단계를 포함하는 반도체 시스템의 리페어 방법.
  25. 반도체 회로 및 호스트를 포함하는 반도체 시스템의 리페어 방법으로서,
    상기 반도체 회로가 잔여 리페어 가능 횟수를 정의하는 잔여 리페어 정보를 생성하는 단계;
    상기 반도체 회로의 리페어가 필요할 때마다, 상기 호스트가 상기 잔여 리페어 정보를 상기 반도체 회로로부터 제공받는 단계; 및
    상기 호스트가 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로의 리페어 동작을 제어하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  26. 제 25 항에 있어서,
    상기 생성하는 단계는
    상기 반도체 회로가 사용 가능한 리페어 어드레스의 수를 카운트하여 상기 잔여 리페어 정보로서 생성하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  27. 제 25 항에 있어서,
    상기 제공받는 단계는
    상기 호스트가 상기 반도체 회로에 잔여 리페어 정보 출력 명령을 전송하는 단계, 및
    상기 반도체 회로가 상기 잔여 리페어 정보 출력 명령에 응답하여 상기 잔여 리페어 정보를 상기 호스트에 제공하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  28. 제 25 항에 있어서,
    상기 제공받는 단계는
    상기 호스트가 상기 반도체 회로를 리페어 모드로 진입시키는 단계,
    상기 호스트가 상기 반도체 회로에 리드 명령을 전송하는 단계, 및
    상기 반도체 회로가 상기 리드 명령에 응답하여 상기 잔여 리페어 정보를 상기 호스트에 제공하는 단계를 포함하는 반도체 시스템의 리페어 방법.
  29. 제 25 항에 있어서,
    상기 제어하는 단계는
    상기 호스트가 상기 반도체 회로로부터 제공 받은 상기 잔여 리페어 정보에 맞도록 상기 반도체 회로에 리페어 프로그램 명령을 전송하는 단계를 포함하는 반도체 시스템의 리페어 방법.
KR1020130079576A 2013-07-08 2013-07-08 반도체 시스템 및 그 리페어 방법 KR20150006167A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130079576A KR20150006167A (ko) 2013-07-08 2013-07-08 반도체 시스템 및 그 리페어 방법
US14/019,705 US9064605B2 (en) 2013-07-08 2013-09-06 Semiconductor system and method for reparing the same
CN201310632443.8A CN104282343B (zh) 2013-07-08 2013-12-02 半导体系统及其修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130079576A KR20150006167A (ko) 2013-07-08 2013-07-08 반도체 시스템 및 그 리페어 방법

Publications (1)

Publication Number Publication Date
KR20150006167A true KR20150006167A (ko) 2015-01-16

Family

ID=52132726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130079576A KR20150006167A (ko) 2013-07-08 2013-07-08 반도체 시스템 및 그 리페어 방법

Country Status (3)

Country Link
US (1) US9064605B2 (ko)
KR (1) KR20150006167A (ko)
CN (1) CN104282343B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076476A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131700A1 (en) * 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Row repair of corrected memory address
KR102468865B1 (ko) 2016-06-15 2022-11-21 에스케이하이닉스 주식회사 럽처 제어 장치 및 이를 포함하는 반도체 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268596A (ja) * 1999-03-12 2000-09-29 Mitsubishi Electric Corp 半導体記憶装置
US6181614B1 (en) * 1999-11-12 2001-01-30 International Business Machines Corporation Dynamic repair of redundant memory array
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
US6363008B1 (en) * 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
KR100400307B1 (ko) * 2001-05-09 2003-10-01 주식회사 하이닉스반도체 로오 리페어회로를 가진 반도체 메모리 장치
KR100505702B1 (ko) * 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
JP2005116106A (ja) * 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100689706B1 (ko) * 2004-11-01 2007-03-08 삼성전자주식회사 반도체 메모리 장치의 리던던시 회로 및 리페어 방법
US7359261B1 (en) * 2005-05-23 2008-04-15 Marvell International Ltd. Memory repair system and method
KR100897285B1 (ko) * 2006-10-02 2009-05-14 삼성전자주식회사 멀티칩 및 그것의 리페어 방법
CN101627445A (zh) 2007-03-08 2010-01-13 爱德万测试株式会社 测试装置
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路
KR100913971B1 (ko) * 2007-11-30 2009-08-26 주식회사 하이닉스반도체 안티퓨즈 리페어 제어 회로 및 그를 갖는 디램을 포함하는반도체 장치
JP2010244596A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 集積回路
KR101906409B1 (ko) 2011-09-06 2018-12-07 삼성전자주식회사 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076476A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치

Also Published As

Publication number Publication date
CN104282343B (zh) 2019-03-08
CN104282343A (zh) 2015-01-14
US20150009770A1 (en) 2015-01-08
US9064605B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
KR102461038B1 (ko) 메모리 디바이스들의 소프트 포스트 패키지 리페어
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
JP5127737B2 (ja) 半導体装置
US8913451B2 (en) Memory device and test method thereof
KR20130122260A (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US9396079B2 (en) Semiconductor memory device and semiconductor system including the same
US9672939B2 (en) Memory devices, testing systems and methods
US8867288B2 (en) Memory device and test method thereof
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20180038339A (ko) 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치
KR102468865B1 (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
US9607718B2 (en) Semiconductor memory device and test operation method thereof
US20160254043A1 (en) Semiconductor memory device and method of operating the same
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
US9330793B2 (en) Memory device
US11626186B2 (en) Apparatus performing repair operation
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
US10553303B2 (en) Semiconductor device and operating method thereof
US8549371B1 (en) Semiconductor memory device
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application