KR20130072017A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20130072017A
KR20130072017A KR1020110139555A KR20110139555A KR20130072017A KR 20130072017 A KR20130072017 A KR 20130072017A KR 1020110139555 A KR1020110139555 A KR 1020110139555A KR 20110139555 A KR20110139555 A KR 20110139555A KR 20130072017 A KR20130072017 A KR 20130072017A
Authority
KR
South Korea
Prior art keywords
memory cell
cell array
repair
redundancy
repair target
Prior art date
Application number
KR1020110139555A
Other languages
English (en)
Inventor
이우영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139555A priority Critical patent/KR20130072017A/ko
Publication of KR20130072017A publication Critical patent/KR20130072017A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Abstract

리페어 동작을 수행하는 반도체 메모리 장치에 관한 것으로, 데이터를 저장하기 위한 노말 메모리 셀 어레이, 상기 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제1 리던던시 메모리 셀 어레이, 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제2 리던던시 메모리 셀 어레이, 및 테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 정보를 저장하기 위한 정보 저장부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 리페어 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 1 개라도 불량이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위한 목적으로 구비되는 회로이다. 보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다. 따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
한편, 반도체 메모리 장치는 리페어 동작을 수행하기 위하여 리던던시 메모리 셀 뿐만 아니라 이외에 다른 회로 구성을 필요로 하며, 그중 하나가 리페어 퓨즈 회로이다. 리페어 퓨즈 회로는 리페어 대상 메모리 셀에 대응하는 어드레스(이하, '리페어 대상 어드레스'라 칭함)를 저장하기 위한 것으로, 리페어 퓨즈 회로에 구비되는 퓨즈에 리페어 대상 어드레스를 프로그래밍한다. 반도체 장치는 이렇게 프로그래밍 된 리페어 대상 어드레스를 이용하여 리페어 동작을 수행한다.
도 1 은 기존의 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(110, 120)와, 리페어 퓨즈부(130), 및 어드레스 디코딩부(140)를 구비한다.
메모리 셀 어레이(110, 120)는 데이터를 저장하기 위한 메모리 셀이 배열되어 있으며, 노말 메모리 셀 어레이(110)와 리던던시 메모리 셀 어레이(120)로 구분된다. 여기서, 노말 메모리 셀 어레이(110)는 어드레스(ADD)로 액세스 되는 일반적인 메모리 셀을 의미하며, 리던던시 메모리 셀(120)은 노말 메모리 셀 어레이(110)의 리페어 대상 메모리 셀 대신에 액세스 되는 추가적인 메모리 셀을 의미한다.
리페어 퓨즈부(130)는 노말 메모리 셀 어레이(110)의 리페어 대상 메모리 셀에 대응하는 어드레스, 즉 리페어 대상 어드레스를 프로그래밍한다. 리페어 퓨즈부(130) 내에는 리페어 대상 어드레스 각각을 프로그래밍하기 위한 다수의 퓨즈를 구비하고 있으며, 퓨즈에 프로그래밍된 리페어 대상 어드레스와 읽기/쓰기 동작시 입력되는 어드레스(ADD)를 비교하여 리페어 정보(INF_RF)를 출력한다. 여기서, 프로그래밍이란 예정된 데이터를 퓨즈에 저장하기 위한 일련의 동작을 의미한다. 참고로, 리페어 퓨즈부(130)는 레이터 컷팅 방식을 사용하는데 레이저 컷팅 방식은 레이저 빔을 이용하여 저장될 데이터에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식으로, 반도체 메모리 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 실시한다.
다음으로, 어드레스 디코딩부(140)는 외부에서 입력되는 어드레스(ADD)를 디코딩하여 셀 선택 신호(SEL_NOR, SEL_RFC)를 생성하기 위한 것으로, 어드레스 디코딩부(140)는 리페어 퓨즈부(130)에서 생성되는 리페어 정보(INF_RF)에 응답하여 어드레스(ADD)에 대응하는 노말 셀 선택 신호(SEL_NOR) 또는 리던던시 셀 선택 신호(SEL_RFC)를 활성화시킨다.
이하, 반도체 메모리 장치의 간단한 액세스 동작을 살펴보도록 한다.
우선, 읽기/쓰기 동작시 노말 메모리 셀 어레이(110) 중 정상적인 메모리 셀에 대응하는 어드레스(ADD)가 입력되는 경우, 어드레스 디코딩부(130)는 외부에서 입력되는 이 어드레스(ADD)를 디코딩하여 노말 셀 선택 신호(SEL_NOR)를 활성화시킨다. 따라서, 노말 메모리 셀 어레이(110)의 정상적인 메모리 셀은 이 노말 셀 선택 신호(SEL_NOR)에 응답하여 액세스 된다. 이때, 리페어 퓨즈부(130)는 프로그래밍된 리페어 대상 어드레스와 입력된 어드레스(ADD)를 비교하여 현재 입력된 어드레스(ADD)가 리페어 대상 어드레스와 다르다는 리페어 정보(INF_RF)를 생성하고, 어드레스 디코딩부(140)는 이 리페어 정보(INF_RF)에 응답하여 노말 셀 선택 신호(SEL_NOR)를 활성화시킨다.
다음으로, 읽기/쓰기 동작시 노말 메모리 셀 어레이(110) 중 리페어 대상 메모리 셀에 대응하는 어드레스(ADD)가 입력되는 경우, 리페어 퓨즈부(130)는 프로그래밍된 리페어 대상 어드레스와 입력된 어드레스(ADD)를 비교하여 현재 입력된 어드레스(ADD)가 리페어 대상 어드레스라는 리페어 정보(INF_RF)를 생성한다. 어드레스 디코딩부(140)는 이 리페어 정보(INF_RF)에 응답하여 노말 셀 선택 신호(SEL_NOR)가 아닌 리던던시 셀 선택 신호(SEL_RFC)를 활성화시킨다.
기존의 반도체 메모리 장치는 노말 메모리 셀 어레이(110)의 리페어 대상 메모리 셀에 대하여 리던던시 메모리 셀 어레이(120)를 이용하여 리페어 동작을 수행한다. 여기서, 노말 메모리 셀 어레이(110)에 발생하는 불량의 경우 웨이퍼 상태에서 검출이 이루어지는데, 프로그래밍 동작 역시 웨이퍼 상태에서 이루어진다. 즉, 기존 반도체 메모리 장치는 웨이퍼 상태에서 노말 메모리 셀 어레이(110)의 불량을 검출하고 이후 노말 동작시 리페어 동작이 가능하다. 하지만, 기존의 반도체 메모리 장치의 경우 리던던시 메모리 셀 어레이(120)와 관련된 리페어 동작 이후 발생하는 불량에 대한 대비책이 없다.
본 발명의 실시예는 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 리던던시 메모리 셀 어레이를 구비하고, 이 리던던시 메모리 셀 어레이의 리페어 동작을 수행하는 반도체 메모리 장치를 제공한다.
또한, 메모리 셀 어레이에서 검출된 불량에 따라 테스트 동작 여부를 결정하는 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 데이터를 저장하기 위한 노말 메모리 셀 어레이; 상기 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제1 리던던시 메모리 셀 어레이; 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제2 리던던시 메모리 셀 어레이; 및 테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 정보를 저장하기 위한 정보 저장부를 구비한다.
바람직하게, 상기 테스트 동작 모드는 상기 정보 저장부의 출력 신호에 응답하여 테스트 종료 여부가 결정되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 데이터를 저장하기 위한 노말 메모리 셀 어레이; 상기 노말 메모리 셀 어레이의 리페어 대상 어드레스를 프로그래밍하기 위한 제1 리페어 퓨즈부; 상기 제1 리페어 퓨즈부의 리페어 대상 어드레스에 응답하여 상기 노말 메모리 셀의 리페어 대상 메모리 셀을 리페어하기 위한 제1 리던던시 메모리 셀 어레이; 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 어드레스를 프로그래밍하기 위한 제2 리페어 퓨즈부; 상기 제2 리페어 퓨즈부의 리페어 대상 어드레스에 응답하여 상기 제1 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제2 리던던시 메모리 셀 어레이; 및 테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 정보를 저장하기 위한 정보 저장부를 구비한다.
바람직하게, 상기 제2 리페어 퓨즈부는 이-퓨즈를 구비하는 것을 특징으로 한다.
바람직하게, 상기 테스트 동작 모드는 상기 정보 저장부의 출력 신호에 응답하여 테스트 종료 여부가 결정되는 것을 특징으로 한다.
바람직하게, 상기 제2 리페어 퓨즈부는 외부에서 입력되는 어드레스와 자신에 프로그랭된 리페어 대상 어드레스를 비교하여 제2 리페어 정보를 생성하는 것을 특징으로 한다.
바람직하게, 상기 제1 리페어 퓨즈부는 외부에서 입력되는 어드레스와 자신에 프로그래밍된 리페어 대상 어드레스를 비교하여 제1 리페어 정보를 생성하는 것을 특징으로 한다.
바람직하게, 상기 어드레스에 상기 제1 및 제2 리페어 정보를 반영하여 해당 메모리 셀 어레이의 해당 메모리 셀을 선택하기 위한 선택 신호를 생성하는 어드레스 디코딩부를 더 구비한다.
바람직하게, 상기 정보 저장부는 상기 테스트 동작 모드시 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 어드레스를 검출하여 상기 제2 리페어 퓨즈부로 전달하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 노말 동작 모드시 외부에서 인가되는 어드레스에 응답하여 노말 메모리 셀 어레이를 액세스하고, 상기 어드레스에 응답하여 상기 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 제1 리던던시 메모리 셀 어레이로 리페어하는 단계; 테스트 동작 모드시 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 리페어 대상 어드레스를 프로그래밍하는 단계; 및 상기 노말 동작 모드시 상기 리페어 대상 어드레스를 프로그래밍하는 단계의 출력 신호에 응답하여 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 제2 리던던시 메모리 셀 어레이로 리페어하는 단계를 포함한다.
바람직하게, 상기 리페어 대상 어드레스를 프로그래밍하는 단계 이후, 상기 노말 동작 모드시 상기 노말 메모리 셀 어레이와 상기 제1 및 제2 리던던시 메모리 셀 어레이는 상기 어드레스에 응답하여 액세스 대상이 되는 것을 특징으로 한다.
바람직하게, 상기 리페어 대상 어드레스를 프로그래밍하는 단계는 이-퓨즈의 프로그래밍 동작을 포함하는 것을 특징으로 한다.
바람직하게, 상기 테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 검출하는 단계를 더 포함한다.
바람직하게, 상기 테스트 동작 모드시 상기 제2 리페어 대상 메모리 셀을 검출하는 단계의 출력 신호에 응답하여 테스트 종료 여부가 결정되는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노말 메모리 셀 어레이를 리페어하기 위한 리던던시 메모리 셀 어레이를 구비하고, 이 리던던시 메모리 셀 어레이를 리페어하기 위한 리던던시 메모리 셀 어레이를 추가적으로 구비하여, 메모리 셀 어레이에 대한 리페어 동작을 수행한다.
또한, 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이에서 검출된 불량에 따라 테스트 동작 여부를 결정하는 것이 가능하다.
리던던시 메모리 셀의 리페어 동작을 수햄함으로써, 반도체 메모리 장치의 신뢰성을 높여 줄 수 있는 효과를 얻을 수 있다.
또한, 메모리 셀 어레이에서 검출된 불량에 따라 테스트 동작 여부를 결정하여 테스트 시간을 최소화함으로써, 반도체 메모리 장치의 생산 비용을 절감하고 경쟁력을 상승시키는 효과를 얻을 수 있다.
도 1 은 기존의 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(210, 220, 230)와, 제1 및 제2 리페어 퓨즈부(240, 250)와, 어드레스 디코딩부(260), 및 불량 정보 저장부(270)를 구비한다.
메모리 셀 어레이(210, 220, 230)는 데이터를 저장하기 위한 메모리 셀이 배열되어 있으며, 노말 메모리 셀 어레이(210)와, 제1 리던던시 메모리 셀 어레이(220), 및 제2 리던던시 메모리 셀 어레이(230)로 구분된다. 여기서, 노말 메모리 셀 어레이(210)는 어드레스(ADD)로 액세스 되는 일반적인 메모리 셀을 의미하고, 제1 리던던시 메모리 셀 어레이(220)는 노말 메모리 셀 어레이(210)에 발생하는 리페어 대상 메모리 셀 대신에 액세스 되는 추가적인 메모리 셀을 의미한다. 그리고, 제2 리던던시 메모리 셀 어레이(230)는 제1 리던던시 메모리 셀 어레이(220)에 발생하는 리페어 대상 메모리 셀 대신에 액세스 되는 추가적인 메모리 셀을 의미한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노말 메모리 셀 어레이(210)에 불량이 검출되는 경우 제1 리던던시 메모리 셀 어레이(220)로 리페어 동작을 수행하고, 노말 메모리 셀 어레이(210)의 리페어 대상 메모리 셀에 대응하여 리페어된 제1 리던던시 메모리 셀 어레이(220)의 메모리 셀에 불량이 검출되는 경우 제2 리던던시 메모리 셀 어레이(230)로 리페어 동작을 수행하는 것이 가능하다. 따라서, 노말 동작 모드시 노말 메모리 셀 어레이(210)와 제1 리던던시 메모리 셀 어레이(220) 뿐만 아니고, 제2 리던던시 메모리 셀 어레이(230)는 어드레스(ADD)에 의한 액세스 대상이 된다.
한편, 제1 리페어 퓨즈부(240)는 노말 메모리 셀 어레이(210)의 리페어 대상 어드레스를 프로그래밍하고, 제2 리페어 퓨즈부(250)는 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스를 프로그래밍하기 위한 것으로, 제1 및 제2 리페어 퓨즈부(240, 250) 각각에는 해당 리페어 대상 어드레스 각각을 프로그래밍하기 위한 다수의 퓨즈를 구비한다. 여기서, 제1 리페어 퓨즈부(240)는 자신의 퓨즈에 프로그래밍된 리페어 대상 어드레스와 읽기/쓰기 동작시 입력되는 어드레스(ADD)를 비교하여 제1 리페어 정보(INF_RF1)를 출력하고, 제2 리페어 퓨즈부(250)는 자신의 퓨즈에 프로그래밍된 리페어 대상 어드레스와 읽기/쓰기 동작시 입력되는 어드레스(ADD)를 비교하여 제2 리페어 정보(INF_RF2)를 출력한다.
한편, 일반적으로 퓨즈는 두 가지로 구분되는데 레이저 컷팅 방식으로 프로그래밍 동작을 수행하는 일반 퓨즈와 전기 컷팅 방식으로 프로그래밍 동작을 수행하는 이-퓨즈(e-fuse)로 구분된다. 위에서 설명하였듯이, 일반 퓨즈의 경우 웨이퍼 상태에서 프로그래밍 동작이 이루어지고. 이에 반하여 이-퓨즈의 경우 패키지(package) 상태에서 프로그래밍 동작이 이루어진다. 본 발명의 실시예에 따른 제1 리페어 퓨즈부(240)는 일반 퓨즈로 구성되며, 제2 리페어 퓨즈부(250)는 이-퓨즈로 구성된다. 이후 설명하겠지만, 제2 리페어 퓨즈부(250)는 불량 정보 저장부(270)에서 출력되는 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)가 프로그래밍 된다.
어드레스 디코딩부(260)는 외부에서 입력되는 어드레스(ADD)를 디코딩하여 셀 선택 신호(SEL_NOR, SEL_RFC1, SEL_RFC2)를 생성하기 위한 것으로, 어드레스 디코딩부(260)는 제1 및 제2 리페어 퓨즈부(240, 250)에서 생성되는 제1 및 제2 리페어 정보(INF_RF1, INF_RF2)에 응답하여 어드레스(ADD)에 대응하는 노말 셀 선택 신호(SEL_NOR) 또는 제1 리던던시 셀 선택 신호(SEL_RDC1) 또는 제2 리던던시 셀 선택 신호(SEL_RDC2)을 활성화시킨다.
다음으로, 불량 정보 저장부(270)는 테스트 동작 모드시 메모리 셀 어레이(210, 220, 230)의 리페어 대상 메모리 셀에 대한 정보를 저장하기 위한 것으로, 제1 리던던시 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)와 제1 불량 검출 정보(INF_F1), 및 제2 리던던시 셀 어레이(220)의 제2 불량 검출 정보(INF_F2)를 생성한다. 여기서, 제1 불량 검출 정보(INF_F1)는 제1 리던던시 메모리 셀 어레이(220)에 불량이 검출되었다는 정보를 가지고 있으며, 제2 불량 검출 정보(INF_F2)는 제2 리던던시 메모리 셀 어레이(230)에 불량이 검출되었다는 정보를 가지고 있다. 위에서 설명한 제2 리페어 퓨즈부(250)는 불량 정보 저장부(270)에서 생성되는 제1 불량 검출 정보(INF_F1)에 응답하여 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)를 프로그래밍 한다.
이하, 반도체 메모리 장치의 간단한 액세스 동작을 살펴보도록 한다.
우선, 노말 동작 모드인 읽기/쓰기 동작시 노말 메모리 셀 어레이(210) 중 정상적인 메모리 셀에 대응하는 어드레스(ADD)가 입력되는 경우, 어드레스 디코딩부(260)는 외부에서 입력되는 이 어드레스(ADD)를 디코딩하여 노말 셀 선택 신호(SEL_NOR)를 활성화시킨다. 따라서, 노말 메모리 셀 어레이(210)의 정상적인 메모리 셀은 이 노말 셀 선택 신호(SEL_NOR)에 응답하여 액세스 된다. 이때, 제1 리페어 퓨즈부(240)는 프로그래밍된 리페어 대상 어드레스와 입력된 어드레스(ADD)를 비교하여 현재 입력된 어드레스(ADD)가 리페어 대상 어드레스와 다르다는 제1 리페어 정보(INF_RF1)를 생성하고, 어드레스 디코딩부(260)는 이 제1 리페어 정보(INF_RF)에 응답하여 노말 셀 선택 신호(SEL_NOR)를 활성화시킨다.
다음으로, 읽기/쓰기 동작시 노말 메모리 셀 어레이(210) 중 리페어 대상 메모리 셀에 대응하는 어드레스(ADD)가 입력되는 경우, 제1 리페어 퓨즈부(240)는 프로그래밍된 리페어 대상 어드레스와 입력된 어드레스(ADD)를 비교하여 현재 입력된 어드레스(ADD)가 리페어 대상 어드레스라는 제1 리페어 정보(INF_RF1)를 생성한다. 어드레스 디코딩부(260)는 이 제1 리페어 정보(INF_RF1)에 응답하여 노말 셀 선택 신호(SEL_NOR)가 아닌 제1 리던던시 셀 선택 신호(SEL_RFC1)를 활성화시킨다.
한편, 본 발명의 실시예에 따른 반도체 메모리 장치는 테스트 동작 모드시 메모리 셀 어레이(210, 220, 230)의 리페어 대상 메모리 셀에 대한 정보를 검출하고 이를 불량 정보 저장부(270)에 저장한다. 그리고, 이렇게 저장된 불량 정보를 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)와, 제1 및 제2 불량 검출 정보(INF_F1, INF_F2)로 출력한다. 즉, 불량 정보 저장부(270)는 노말 메모리 셀 어레이(210)와, 제1 및 제2 리던던시 메모리 셀 어레이(220, 230) 각각의 리페어 대상 어드레스를 검출하여, 제1 리던던시 메모리 셀 어레이(220)의 제1 불량 검출 정보(INF_F1)와 리페어 대상 어드레스(ADD_F1)를 출력하고, 제2 리던던시 메모리 셀 어레이(230)의 제2 불량 검출 정보(INF_F2)를 출력한다. 제2 리페어 퓨즈부(250)는 제1 불량 검출 정보(INF_F1)에 응답하여 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)를 프로그래밍 한다.
한편, 읽기/쓰기 동작시 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 메모리 셀에 대응하는 어드레스(ADD)가 입력되는 경우, 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)에 대응하여 제2 리페어 퓨즈부(250)에 프로그래밍된 리페어 대상 어드레스와 입력된 어드레스(ADD)를 비교하여 현재 입력된 어드레스(ADD)가 제1 리던던시 메모리 셀 어레이(220)의 리페어 대상 어드레스(ADD_F1)라는 제2 리페어 정보(INF_FR2)를 생성한다. 어드레스 디코딩부(260)는 이 제2 리페어 정보(INF_RF2)에 응답하여 노말 셀 선택 신호(SEL_NOR)와 제1 리던던시 셀 선택 신호(SEL_RDC1)가 아닌 제2 리던던시 셀 선택 신호(SEL_RDC2)를 활성화시킨다.
한편, 본 발명의 실시예에 따른 불량 정보 저장부(270)는 제2 불량 검출 정보(INF_F2)를 생성하여 외부로 출력하는 것이 가능하며, 테스트 수행자는 이 제2 불량 검출 정보(INF_F2)에 응답하여 테스트 동작 모드를 종료시키는 것이 가능하다. 여기서, 제2 불량 검출 정보(INF_F2)는 제2 리던던시 메모리 셀 어레이(230)의 리페어 대상 메모리 셀에 대한 정보를 가지고 있는데, 제2 리던던시 메모리 셀 어레이(230)에 리페어 대상 메모리 셀이 발생했다는 것은 테스트 동작 중인 반도체 메모리 장치가 더 이상 정상 동작할 수 없음을 의미한다. 따라서, 테스트 수행자는 제2 불량 검출 정보(INF_F2)에 응답하여 테스트 동작을 종료하고, 이러한 종료 동작으로 인하여 이후 불필요한 테스트 동작을 더 이상 수행하지 않아도 된다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 노말 메모리 셀 어레이(210)를 리페어하기 위한 제1 리던던시 메모리 셀 어레이(220)를 구비하고, 이 제1 리던던시 메모리 셀 어레이(220)를 리페어하기 위한 제2 리던던시 메모리 셀 어레이를 추가적으로 구비하여, 메모리 셀 어레이에 대한 리페어 동작을 수행하는 것이 가능하다. 즉, 제1 리던던시 메모리 셀 어레이(220)에 대한 리페어 동작이 가능하며, 이는 반도체 메모리 장치의 신뢰성을 높여준다. 또한, 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이에서 검출된 불량에 따라 테스트 동작 여부를 결정하는 것이 가능하기 때문에, 테스트 동작 시간을 최소화하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : 노말 메모리 셀 어레이
220 : 제1 리던던시 메모리 셀 어레이
230 : 제2 리던던시 메모리 셀 어레이
240 : 제1 리페어 퓨즈부
250 : 제2 리페어 퓨즈부
260 : 어드레스 디코딩부
270 : 불량 정보 저장부

Claims (5)

  1. 데이터를 저장하기 위한 노말 메모리 셀 어레이;
    상기 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제1 리던던시 메모리 셀 어레이;
    상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제2 리던던시 메모리 셀 어레이; 및
    테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 정보를 저장하기 위한 정보 저장부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 테스트 동작 모드는 상기 정보 저장부의 출력 신호에 응답하여 테스트 종료 여부가 결정되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 데이터를 저장하기 위한 노말 메모리 셀 어레이;
    상기 노말 메모리 셀 어레이의 리페어 대상 어드레스를 프로그래밍하기 위한 제1 리페어 퓨즈부;
    상기 제1 리페어 퓨즈부의 리페어 대상 어드레스에 응답하여 상기 노말 메모리 셀의 리페어 대상 메모리 셀을 리페어하기 위한 제1 리던던시 메모리 셀 어레이;
    상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 어드레스를 프로그래밍하기 위한 제2 리페어 퓨즈부;
    상기 제2 리페어 퓨즈부의 리페어 대상 어드레스에 응답하여 상기 제1 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 리페어하기 위한 제2 리던던시 메모리 셀 어레이; 및
    테스트 동작 모드시 상기 제2 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 정보를 저장하기 위한 정보 저장부
    를 구비하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 제2 리페어 퓨즈부는 이-퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 노말 동작 모드시 외부에서 인가되는 어드레스에 응답하여 노말 메모리 셀 어레이를 액세스하고, 상기 어드레스에 응답하여 상기 노말 메모리 셀 어레이의 리페어 대상 메모리 셀을 제1 리던던시 메모리 셀 어레이로 리페어하는 단계;
    테스트 동작 모드시 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀에 대응하는 리페어 대상 어드레스를 프로그래밍하는 단계; 및
    상기 노말 동작 모드시 상기 리페어 대상 어드레스를 프로그래밍하는 단계의 출력 신호에 응답하여 상기 제1 리던던시 메모리 셀 어레이의 리페어 대상 메모리 셀을 제2 리던던시 메모리 셀 어레이로 리페어하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
KR1020110139555A 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법 KR20130072017A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139555A KR20130072017A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139555A KR20130072017A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20130072017A true KR20130072017A (ko) 2013-07-01

Family

ID=48986871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139555A KR20130072017A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20130072017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141484A (ko) * 2015-06-01 2016-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141484A (ko) * 2015-06-01 2016-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법

Similar Documents

Publication Publication Date Title
TWI584294B (zh) 記憶體裝置之軟包裝後修復
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US8996956B2 (en) Semiconductor device including ECC circuit
US9293227B1 (en) Semiconductor memory apparatus and semiconductor integrated circuit apparatus
US8913451B2 (en) Memory device and test method thereof
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20150018106A (ko) 리페어 회로를 포함한 반도체 메모리 장치
US8730743B2 (en) Repair method and integrated circuit using the same
US8867288B2 (en) Memory device and test method thereof
US9847142B2 (en) Semiconductor apparatus and repair method thereof
KR20070082815A (ko) 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법
US9607718B2 (en) Semiconductor memory device and test operation method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
US9064605B2 (en) Semiconductor system and method for reparing the same
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2003100094A (ja) 半導体記憶装置
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20140081345A (ko) 반도체 메모리 장치
US10553303B2 (en) Semiconductor device and operating method thereof
JP2012108973A (ja) 半導体装置及びその制御方法
KR20070101910A (ko) 반도체 메모리 장치
KR20030058256A (ko) 플래시 메모리 소자 및 그의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application