KR20140017075A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20140017075A
KR20140017075A KR1020120083169A KR20120083169A KR20140017075A KR 20140017075 A KR20140017075 A KR 20140017075A KR 1020120083169 A KR1020120083169 A KR 1020120083169A KR 20120083169 A KR20120083169 A KR 20120083169A KR 20140017075 A KR20140017075 A KR 20140017075A
Authority
KR
South Korea
Prior art keywords
address
fuse
operation mode
repair
test
Prior art date
Application number
KR1020120083169A
Other languages
English (en)
Inventor
이정준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120083169A priority Critical patent/KR20140017075A/ko
Publication of KR20140017075A publication Critical patent/KR20140017075A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

불량 메모리 셀에 대한 리페어 동작을 수행하는데 있어서 사용되는 리페어 퓨즈 회로를 구비하는 반도체 메모리 장치에 관한 것으로, 노말 동작 모드에서 퓨즈 인에이블 신호를 생성하며, 테스트 동작 모드에서 상기 퓨즈 인에이블 신호를 활성화하는 인에이블 퓨즈부, 상기 테스트 동작 모드에서 입력 어드레스를 제어하여 고정된 어드레스로 출력하기 위한 어드레스 제어부, 리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 각각 포함하고, 상기 노말 동작 모드에서 상기 퓨즈 인에이블 신호에 응답하여 상기 리페어 대상 어드레스와 입력 어드레스를 비교하고, 상기 테스트 동작 모드에서 상기 다수의 퓨즈의 상태와 상기 고정된 어드레스를 비교하여 비교 결과 신호를 생성하기 위한 다수의 퓨즈 세트, 및 상기 비교 결과 신호에 응답하여 테스트 정보를 생성하기 위한 테스트 정보 생성부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 불량 메모리 셀에 대한 리페어 동작을 수행하는데 있어서 사용되는 리페어 퓨즈 회로를 구비하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 1 개라도 불량이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위한 목적으로 구비되는 회로이다. 보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다. 따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
한편, 반도체 메모리 장치는 리페어 동작을 수행하기 위하여 리던던시 메모리 셀 이외에 다른 회로 구성을 필요로 하며 그중 하나가 리페어 퓨즈 회로이다. 리페어 퓨즈 회로는 리페어 대상 메모리 셀에 대응하는 어드레스(이하, '리페어 대상 어드레스'라 칭함)를 저장하기 위한 것으로 다수의 퓨즈로 구성되며, 다수의 퓨즈에는 리페어 대상 어드레스가 프로그래밍 된다. 반도체 메모리 장치는 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스를 이용하여 불량 메모리 셀에 대한 리페어 동작을 수행한다.
여기서, 프로그래밍이란 예정된 데이터를 퓨즈에 저장하기 위한 일련의 동작을 의미한다. 일반적으로 프로그래밍하는 방식에는 대표적으로 레이저 컷팅 방식과 전기 컷팅 방식이 있다. 레이저 컷팅 방식은 레이저 빔을 이용하여 저장될 데이터에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이고, 전기 컷팅 방식은 저장될 데이터에 따라 퓨즈에 과전류를 인가하여 이를 녹임으로써 단선하는 방식이다. 참고로, 레이저 컷팅 방식은 전기 컷팅 방식보다 간단한 방식으로 실시할 수 있는 장점이 있으나, 반도체 메모리 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 실시되어야하는 단점을 가진다.
도 1 은 일반적인 리페어 퓨즈 회로를 설명하기 위한 블록도이다.
도 1 을 참조하면, 리페어 퓨즈 회로는 다수의 퓨즈 세트(110)를 구비한다. 설명의 편의를 위하여 다수의 퓨즈 세트(110)가 16 개의 제1 내지 제16 퓨즈 세트로 구성되는 경우를 일례로 한다.
이하, 테스트 동작 모드에서의 회로 동작을 간단히 살펴보기로 한다.
제1 내지 제16 퓨즈 세트 각각은 테스트 동작 모드에서 활성화되는 테스트 신호(TRYFSEND)에 응답하여 인에이블 되고, 인에이블 된 제1 내지 제16 퓨즈 세트 각각은 입력 어드레스(BXTI<1:12>)에 응답하여 테스트 동작을 수행한다. 여기서, 입력 어드레스(BXTI<1:12>)는 외부에서 입력되는 신호로써, 노말 동작 모드에서는 메모리 셀을 액세스하기 위한 신호이고 테스트 동작 모드에서는 '0' 에서 부터 카운팅되는 신호이다. 테스트 동작 모드에서 사용되는 입력 어드레스(BXTI<1:12>)에 대한 설명은 도 2 에서 보다 자세히 알아보기로 한다.
도 2 는 도 1 의 다수의 퓨즈 세트를 설명하기 위한 블록도로써, 제1 내지 제16 퓨즈 세트 중 하나의 퓨즈 세트를 대표로 도시하였다.
도 2 를 참조하면, 퓨즈 세트는 인에이블 퓨즈부(210)와, 어드레스 퓨즈부(220), 및 리페어 정보 생성부(230)를 구비한다.
인에이블 퓨즈부(210)는 어드레스 퓨즈부(220)의 인에이블 동작을 제어하기 위한 것으로, 인에이블 퓨즈부(210)에 구비되는 퓨즈에는 어드레스 퓨즈부(220)의 인에이블 여부에 대응하는 정보가 프로그래밍 된다. 즉, 어드레스 퓨즈부(220)에 리페어 대상 어드레스가 프로그래밍 되는 경우 인에이블 퓨즈부(210)의 퓨즈 역시 프로그래밍 된다.
그래서, 인에이블 퓨즈부(210)는 노말 동작 모드에서 파워 업 신호(PWRUPB)에 응답하여 퓨즈에 프로그래밍 된 정보에 따라 퓨즈 인에이블 신호(FET)를 활성화한다. 그리고, 인에이블 퓨즈부(210)는 테스트 동작 모드에서 테스트 신호(TRYFSEND)에 응답하여 퓨즈 인에이블 신호(FET)를 활성화한다.
어드레스 퓨즈부(220)는 리페어 대상 어드레스와 입력 어드레스(BXTI<1:12>)를 비교하기 위한 것으로, 어드레스 퓨즈부(220)에 구비되는 퓨즈에는 리페어 대상 어드레스가 프로그래밍 된다. 그래서, 어드레스 퓨즈부(220)는 노말 동작 모드에서 프로그래밍 된 리페어 대상 어드레스와 입력 어드레스(BXTI<1:12>)를 퓨즈 인에이블 신호(FET)에 응답하여 비교하고 그 결과를 비교 결과 신호(HIT<1:12>)로 출력한다. 그리고, 어드레스 퓨즈부(220)는 테스트 동작 모드에서 '0' 에서 부터 카운팅되는 입력 어드레스(BXTI<1:12>)와 퓨즈의 상태를 비교하고 그 결과를 비교 결과 신호(HIT<1:12>)로 출력한다. 테스트 동작 모드에서의 입력 어드레스(BXTI<1:12>)는 일반적으로 반도체 메모리 장치 내부 카운터를 이용하여 생성하거나, 외부 테스트 장비로부터 공급받는다.
리페어 정보 생성부(230)는 비교 결과 신호(HIT<1:12>)에 응답하여 리페어 정보(HITB)를 생성한다. 노말 동작 모드에서의 비교 결과 신호(HIT<1:12>)는 리페어 대상 어드레스와 입력 어드레스(BXTI<1:12>)가 서로 동일한지 동일하지 않은지에 대한 정보를 가지며, 이 비교 결과 신호(HIT<1:12>)에 응답하여 생성되는 리페어 정보(HITB)는 현재 입력되는 입력 어드레스(BXTI<1:12>)에 대하여 리페어 동작을 수행하는지 수행하지 않는지에 대한 정보를 가진다. 그래서, 반도체 메모리 장치는 이 리페어 정보(HITB)에 응답하여 리페어 동작의 활성화 여부를 결정한다.
한편, 퓨즈 회로는 여러 가지 환경적인 요인에 따라 불량이 발생할 수 있다. 다시 말하면, 어드레스 퓨즈부(220)에 구비되는 퓨즈 역시 불량이 발생할 수 있으며, 이러한 불량은 리페어 대상 어드레스를 퓨즈에 프로그래밍하기 이전에 테스트 동작 모드를 통해 검출하는 것이 일반적이다.
이하, 도 2 의 다수의 퓨즈 세트의 테스트 동작 모드에 대하여 간단히 살펴보기로 한다.
우선, 인에이블 퓨즈부(210)는 테스트 동작 모드에서 활성화되는 테스트 신호(TRYFSEND)에 응답하여 인에이블 퓨즈부(210)에 구비되는 퓨즈의 컷팅 여부와 상관없이 퓨즈 인에이블 신호(FET)를 활성화한다. 어드레스 퓨즈부(220)는 이 퓨즈 인에이블 신호(FET)에 응답하여 인에이블 되며, 어드레스 퓨즈부(220)는 '0' 에서 부터 카운팅되는 입력 어드레스(BXTI<1:12>)에 따라 비교 결과 신호(HIT<1:12>)를 출력한다.
위에서 언급하였듯이, 테스트 동작 모드는 어드레스 퓨즈부(220)에 구비되는 퓨즈에 리페어 대상 어드레스가 프로그래밍되기 이전에 이루어진다. 즉, 테스트 동작 모드에서는 어드레스 퓨즈부(220)에 구비되는 모든 퓨즈가 컷팅되어 있지 않다. 그래서, 어드레스 퓨즈부(220)에 구비되는 모든 퓨즈가 정상적으로 연결되어 있다면 리페어 정보 생성부(230)에서 생성되는 리페어 정보(HITB) 역시 모든 입력 어드레스(BXTI<1:12>)에 대응하여 활성화되지 않으며, 어드레스 퓨즈부(220)에 구비되는 퓨즈 중 일부 퓨즈에 불량이 발생하였다면 리페어 정보(HITB)는 특정 입력 어드레스(BXTI<1:12>)에 응답하여 활성화된다.
다시 말하면, 어드레스 퓨즈부(220)에 구비되는 퓨즈가 원치 않은 불량으로 인하여 컷팅 되어 있는 경우 어드레스 퓨즈부(220)는 마치 리페어 대상 어드레스에 따라 퓨즈를 컷팅한 것과 같은 상태가 된다. 이하, 설명의 편의를 위하여 이와 같이 불량에 의하여 어드레스 퓨즈부(220)에 저장되는 어드레스를 '불량 퓨즈 어드레스'라 칭하기로 한다.
어드레스 퓨즈부(220)는 이 불량 퓨즈 어드레스에 대응하는 입력 어드레스(BXTI<1:12>)에 응답하여 비교 결과 신호(HIT<1:12>)를 생성하고, 리페어 정보 생성부(230)는 이 비교 결과 신호(HIT<1:12>)에 응답하여 리페어 정보(HITB)를 활성화한다. 따라서, 테스트 수행자는 이렇게 활성화되는 리페어 정보(HITB)에 응답하여 어드레스 퓨즈부(220)에 구비되는 퓨즈의 불량 여부를 검출하는 것이 가능하다.
한편, 요즈음 반도체 메모리 장치는 가격 경쟁력을 높이기 위하여 여러 가지 방안들이 모색되어 지고 있으며, 그 중 대표적인 것이 테스트 동작 모드에서 소모되는 시간을 단축하는 것이다.
본 발명의 실시예는 퓨즈 불량을 테스트하는데 소모되는 시간을 줄여줄 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 노말 동작 모드에서 퓨즈 인에이블 신호를 생성하며, 테스트 동작 모드에서 상기 퓨즈 인에이블 신호를 활성화하는 인에이블 퓨즈부; 상기 테스트 동작 모드에서 입력 어드레스를 제어하여 고정된 어드레스로 출력하기 위한 어드레스 제어부; 리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 각각 포함하고, 상기 노말 동작 모드에서 상기 퓨즈 인에이블 신호에 응답하여 상기 리페어 대상 어드레스와 입력 어드레스를 비교하고, 상기 테스트 동작 모드에서 상기 다수의 퓨즈의 상태와 상기 고정된 어드레스를 비교하여 비교 결과 신호를 생성하기 위한 다수의 퓨즈 세트; 및 상기 비교 결과 신호에 응답하여 테스트 정보를 생성하기 위한 테스트 정보 생성부를 구비할 수 있다.
바람직하게, 상기 노말 동작 모드시 상기 비교 결과 신호에 응답하여 리페어 정보를 생성하기 위한 리페어 정보 생성부를 더 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 포함하는 반도체 메모리 장치의 동작 방법에 있어서, 노말 동작 모드시 외부에서 입력되는 입력 어드레스와 상기 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스를 비교하여 리페어 동작을 수행하는 단계; 및 테스트 동작 모드시 상기 입력 어드레스 대신에 고정된 어드레스와 상기 다수의 퓨즈의 상태를 비교하여 퓨즈 불량을 검출하는 단계를 포함할 수 있다.
바람직하게, 상기 퓨즈 불량을 검출하는 단계는, 상기 다수의 퓨즈가 연결되어 있는 경우 제1 논리 레벨 값을 출력하고, 상기 다수의 퓨즈가 불량인 경우 제2 논리 레벨 값을 출력하는 단계; 및 상기 제1 및 제2 논리 레벨 값을 분석하여 상기 퓨즈의 불량 여부를 출력하는 단계를 포함한다.
본 발명의 실시예는 퓨즈 불량을 테스트하는데 소모되는 시간을 최소화하는 것이 가능하다.
테스트 동작 모드에서 소모되는 시간을 최소화하여 반도체 메모리 장치의 가격 경쟁력을 높여 줄 수 있는 효과를 얻을 수 있다.
도 1 은 일반적인 리페어 퓨즈 회로를 설명하기 위한 블록도이다.
도 2 는 도 1 의 다수의 퓨즈 세트를 설명하기 위한 블록도이다.
도 3 은 본 발명의 실시예에 따른 퓨즈 세트를 설명하기 위한 블록도이다.
도 4 는 도 3 의 인에이블 퓨즈부(310)를 설명하기 위한 회로도이다.
도 5 는 도 3 의 어드레스 퓨즈부(320)를 설명하기 위한 회로도이다.
도 6 은 도 3 의 어드레스 제어부(330)의 실시예를 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3 은 본 발명의 실시예에 따른 퓨즈 세트를 설명하기 위한 블록도로써, 다수의 퓨즈 세트 중 하나의 퓨즈 세트를 대표로 도시하였다.
도 3 을 참조하면, 퓨즈 세트는 인에이블 퓨즈부(310)와, 어드레스 퓨즈부(320)와, 어드레스 제어부(330)와, 리페어 정보 생성부(340), 및 테스트 정보 생성부(350)를 구비한다.
인에이블 퓨즈부(310)는 어드레스 퓨즈부(320)의 인에이블 동작을 제어하기 위한 것으로, 인에이블 퓨즈부(310)에 구비되는 퓨즈에는 어드레스 퓨즈부(320)의 인에이블 여부에 대응하는 정보가 프로그래밍 된다. 그래서, 인에이블 퓨즈부(310)는 노말 동작 모드에서 파워 업 신호(PWRUPB)에 응답하여 퓨즈에 프로그래밍 된 정보에 따라 퓨즈 인에이블 신호(FET)를 활성화한다. 그리고, 인에이블 퓨즈부(310)는 테스트 동작 모드에서 테스트 신호(TRYFSEND)에 응답하여 퓨즈 인에이블 신호(FET)를 활성화한다.
어드레스 퓨즈부(320)는 리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 포함한다. 그리고, 노말 동작 모드에서 퓨즈에 프로그래밍 된 리페어 대상 어드레스와 입력 어드레스(BXTI<1:12>)를 퓨즈 인에이블 신호(FET)에 응답하여 비교하여 비교 결과 신호(HIT<1:12>)를 생성하고, 테스트 동작 모드에서 다수의 퓨즈의 상태와 고정된 어드레스를 비교하여 비교 결과 신호(HIT<1:12>)를 생성한다. 여기서, 퓨즈의 상태와 비교되는 고정된 어드레스에 대한 설명은 아래에서 보다 자세히 설명하기로 한다.
어드레스 제어부(330)는 테스트 동작 모드에서 입력 어드레스(BXTI<1:12>)를 제어하여 고정 어드레스로 출력하기 위한 것으로, 노말 동작 모드에서 어드레스 제어부(330)의 출력 어드레스(OUT<1:12>)는 입력 어드레스(BXTI<1:12>)가 되고, 테스트 동작 모드에서 출력 어드레스(OUT<1:12>)는 특정 논리 레벨 값으로 고정된다. 본 명세서에서는 이를 '고정된 어드레스'라고 칭한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 테스트 동작 모드에서 카운팅되는 입력 어드레스(BXTI<1:12>)가 아닌 고정된 어드레스를 사용한다. 다시 말하면, 테스트 동작 모드에서 다수의 퓨즈 세트 각각은 입력 어드레스(BXTI<1:12>)를 추가적으로 입력받지 않아도 되며, 이는 곧 테스트 동작 모드에서 사용하는 테스트 핀의 개수를 줄여줄 수 있음을 의미한다.
한편, 리페어 정보 생성부(340)는 비교 결과 신호(HIT<1:12>)에 응답하여 리페어 정보(HITB)를 생성한다. 노말 동작 모드에서의 비교 결과 신호(HIT<1:12>)는 리페어 대상 어드레스와 입력 어드레스(BXTI<1:12>)가 서로 동일한지 동일하지 않은지에 대한 정보를 가지며, 이 비교 결과 신호(HIT<1:12>)에 응답하여 생성되는 리페어 정보(HITB)는 현재 입력되는 입력 어드레스(BXTI<1:12>)에 대하여 리페어 동작을 수행하는지 수행하지 않는지에 대한 정보를 가진다. 그래서, 반도체 메모리 장치는 이 리페어 정보(HITB)에 응답하여 리페어 동작의 활성화 여부를 결정한다.
테스트 정보 생성부(350)는 테스트 신호(TRYFSEND)에 응답하여 인에이블 되며, 테스트 동작 모드에서 출력되는 비교 결과 신호(HIT<1:12>)에 응답하여 테스트 정보(INF_TM)를 생성한다. 테스트 동작 모드에서의 비교 결과 신호(HIT<1:12>)는 퓨즈의 상태에 대응하는 정보를 가지며, 테스트 정보(INF_TM)는 퓨즈 불량 여부에 대한 정보를 가진다.
이하, 도 3 의 다수의 퓨즈 세트의 테스트 동작 모드를 간단히 살펴보기로 한다. 참고로, 노말 동작 모드에서는 어드레스 제어부(330)가 입력 어드레스(BXTI<1:12>)를 어드레스 퓨즈부(320)로 출력하기 때문에, 기존과 동일한 회로 동작을 수행한다. 따라서, 노말 동작 모드에 대한 동작 설명은 생략하기로 한다.
우선, 인에이블 퓨즈부(310)는 테스트 동작 모드에서 활성화되는 테스트 신호(TRYFSEND)에 응답하여 인에이블 퓨즈부(310)에 구비되는 퓨즈의 컷팅 여부와 상관없이 퓨즈 인에이블 신호(FET)를 활성화한다. 어드레스 퓨즈부(320)는 이 퓨즈 인에이블 신호(FET)에 응답하여 인에이블된다.
한편, 어드레스 제어부(330)는 테스트 신호(TRYFSEND)에 응답하여 입력 어드레스(BXTI<1:12>)를 제어하고, 이에 따라 어드레스 제어부(330)의 출력 어드레스(OUT<1:12>)는 특정 어드레스로 고정된 신호가 된다. 어드레스 퓨즈부(320)는 이 고정된 어드레스와 퓨즈 상태를 비교하여 비교 결과 신호(HIT<1:12>)를 출력한다. 이어서, 테스트 정보 생성부(350)는 이 비교 결과 신호(HIT<1:12>)를 입력받아 테스트 정보(INF_TM)를 생성한다. 테스트 수행자는 테스트 정보(INF_TM)에 따라 퓨즈의 불량 여부를 검출하는 것이 가능하다.
도 4 는 도 3 의 인에이블 퓨즈부(310)를 설명하기 위한 회로도이다.
도 4 를 참조하면, 인에이블 퓨즈부(310)는 파워 업 신호(PWRUPB)가 논리'하이'인 구간에서 초기화되고, 파워 업 신호(PWRUPB)가 논리'로우'인 구간에서 인에이블 퓨즈(F_EN)의 컷팅 여부에 따라 퓨즈 인에이블 신호(FET)의 논리 레벨 값을 결정하여 출력한다. 테스트 동작 모드에서는 인에이블 퓨즈(F_EN)의 컷팅 여부와 상관없이 테스트 신호(TRYFSEND)에 응답하여 퓨즈 인에이블 신호(FET)는 논리'하이'로 활성화된다.
도 5 는 도 3 의 어드레스 퓨즈부(320)를 설명하기 위한 회로도이다. 참고로, 어드레스 퓨즈부(320)는 출력 어드레스(OUT<1:12>)를 입력받아 비교 결과 신호(HIT<1:12>)를 생성하는데, 도 5 에서는 출력 어드레스(OUT<1:12>)중 'OUT<1>' 출력 어드레스를 입력받아 'HIT<1>' 비교 결과 신호를 생성하는 회로를 대표로 도시하였다.
도 5 를 참조하면, 어드레스 퓨즈부(320)는 파워 업 신호(PWRUPB)가 논리'하이'인 구간에서 초기화되고, 파워 업 신호(PWRUPB)가 논리'로우'인 구간에서 어드레스 퓨즈(F_ADD)의 컷팅 여부와 'OUT<1>' 출력 어드레스에 응답하여 'HIT<1>' 비교 결과 신호를 생성한다. 테스트 동작 모드에서는 어드레스 퓨즈(F_ADD)가 정상적으로 연결되어 있는 경우 제1 전달 게이트(TG1)가 턴 온(turn on) 되어 있으므로, 예정된 논리 레벨 값으로 고정된 'OUT<1>' 출력 어드레스를 'HIT<1>' 비교 결과 신호로 출력한다. 이와 반대로, 어드레스 퓨즈(F_ADD)가 불량으로 인하여 컷팅 되어 있는 경우 제2 전달 게이트(TG2)가 턴 온 되어 있으므로, 그에 대응하는 'HIT<1>' 비교 결과 신호를 출력한다.
도 6 은 도 3 의 어드레스 제어부(330)의 실시예를 설명하기 위한 블록도이다. 어드레스 제어부(330)는 입력 어드레스(BXTI<1:12>)를 입력받아 출력 어드레스(OUT<1:12>)를 생성하는데, 도 6 에서는 출력 어드레스(OUT1:12>) 중 'BXTI<1>' 입력 어드레스를 입력받아 'OUT<1>' 출력 어드레스를 생성하는 회로를 대표로 도시하였다.
도 6 을 참조하면, 어드레스 제어부(330)는 테스트 신호(TRYFSEND)에 응답하여 'BXTI<1>' 입력 어드레스를 'OUT<1>' 출력 어드레스로 출력하거나 고정된 어드레스를 출력하는 다중화부(610)를 구비한다. 여기서, 고정된 어드레스는 논리 '하이'(1) 또는 논리 '로우'(0)가 될 수 있다.
다시 도 5 및 도 6 을 참조하여 테스트 동작 모드를 보충하여 설명하기로 한다. 설명의 편의를 위하여, 테스트 동작 모드에서 고정된 어드레스로 논리 '하이'(1)를 사용한다고 가정하기로 한다. 즉, 테스트 동작 모드에서 'OUT<1>' 출력 어드레스로 논리 '하이'(1)가 출력된다.
우선, 어드레스 퓨즈(F_ADD)가 정상적으로 연결되어 있는 경우를 살펴보기로 한다.
이 경우 제1 전달 게이트(TG1)가 턴 온 되어 있기 때문에 논리 '하이'(1)의 'OUT<1>' 출력 어드레스가 'HIT<1>' 비교 결과 신호로 출력된다. 즉, 어드레스 퓨즈(F_ADD)가 정상적으로 연결되어 있는 경우 'HIT<1>' 비교 결과 신호는 논리 '하이'(1)가 되며, 이와 같은 회로 동작 상황은 모든 어드레스 퓨즈에 적용된다. 따라서, 테스트 정보 생성부(350)는 논리 '하이'(1)의 비교 결과 신호(HIT<1:12>)를 검출하기만 하면 된다.
다음으로, 어드레스 퓨즈(F_ADD)가 불량으로 인하여 컷팅되어 있는 경우를 살펴보기로 한다.
이 경우 제2 전달 게이트(TG2)가 턴 온 되어 있기 때문에 논리 '하이'(1)의 'OUT<1>' 출력 어드레스는 반전되어 'HIT<1>' 비교 결과 신호로 출력된다. 즉, 어드레스 퓨즈(F_ADD)가 불량으로 인하여 컷팅되어 있는 경우 'HIT<1>' 비교 결과 신호는 논리 '로우'(0)가 되며, 이와 같은 회로 동작 상황은 모든 어드레스 퓨즈에 w적용된다. 따라서, 테스트 정보 생성부(350)는 논리 '로우'(0)의 비교 결과 신호(HIT<1:12>)를 검출하기만 하면 된다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 노말 동작 모드에서 사용하는 입력 어드레스(BXTI<1:12>)를 사용하지 않고, 고정된 어드레스를 사용하여 어드레스 퓨즈의 상태를 즉각적으로 검출한다. 따라서, 본 발명의 실시예에 따른 반도체 메모리 장치는 테스트 동작 모드에서 소모되는 시간을 최소화할 수 있으며, 이를 통해 반도체 메모리 장치의 가격 경쟁력을 높여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
또한, 전술한 실시예에서는 리페어 정보 생성부(340)와 테스트 정보 생성부(350)를 별도로 구성하는 경우를 일례로 하였지만, 본 발명의 실시예에 따른 반도체 메모리 장치는 리페어 정보 생성부(340)와 테스트 정보 생성부(350)의 회로 구성을 동일하게 하여 노말 동작 모드와 테스트 동작 모드시 공용으로 사용하는 것도 가능할 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
310 : 인에이블 퓨즈부 320 : 어드레스 퓨즈부
330 : 어드레스 제어부 340 : 리페어 정보 생성부
350 : 테스트 정보 생성부

Claims (5)

  1. 노말 동작 모드에서 퓨즈 인에이블 신호를 생성하며, 테스트 동작 모드에서 상기 퓨즈 인에이블 신호를 활성화하는 인에이블 퓨즈부;
    상기 테스트 동작 모드에서 입력 어드레스를 제어하여 고정된 어드레스로 출력하기 위한 어드레스 제어부;
    리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 각각 포함하고, 상기 노말 동작 모드에서 상기 퓨즈 인에이블 신호에 응답하여 상기 리페어 대상 어드레스와 입력 어드레스를 비교하고, 상기 테스트 동작 모드에서 상기 다수의 퓨즈의 상태와 상기 고정된 어드레스를 비교하여 비교 결과 신호를 생성하기 위한 다수의 퓨즈 세트; 및
    상기 비교 결과 신호에 응답하여 테스트 정보를 생성하기 위한 테스트 정보 생성부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 노말 동작 모드시 상기 비교 결과 신호에 응답하여 리페어 정보를 생성하기 위한 리페어 정보 생성부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 어드레스 제어부는 상기 테스트 동작 모드에서 상기 고정된 어드레스를 출력하고, 상기 노말 동작 모드에서 상기 엽력 어드레슬 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 리페어 대상 어드레스를 프로그래밍하기 위한 다수의 퓨즈를 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
    노말 동작 모드시 외부에서 입력되는 입력 어드레스와 상기 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스를 비교하여 리페어 동작을 수행하는 단계; 및
    테스트 동작 모드시 상기 입력 어드레스 대신에 고정된 어드레스와 상기 다수의 퓨즈의 상태를 비교하여 퓨즈 불량을 검출하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 퓨즈 불량을 검출하는 단계는,
    상기 다수의 퓨즈가 연결되어 있는 경우 제1 논리 레벨 값을 출력하고, 상기 다수의 퓨즈가 불량인 경우 제2 논리 레벨 값을 출력하는 단계; 및
    상기 제1 및 제2 논리 레벨 값을 분석하여 상기 퓨즈의 불량 여부를 출력하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
KR1020120083169A 2012-07-30 2012-07-30 반도체 메모리 장치 및 그 동작 방법 KR20140017075A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120083169A KR20140017075A (ko) 2012-07-30 2012-07-30 반도체 메모리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083169A KR20140017075A (ko) 2012-07-30 2012-07-30 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20140017075A true KR20140017075A (ko) 2014-02-11

Family

ID=50265776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083169A KR20140017075A (ko) 2012-07-30 2012-07-30 반도체 메모리 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20140017075A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378841B2 (en) 2014-06-27 2016-06-28 SK Hynix Inc. Semiconductor fuses and methods of operating the same
KR20160141484A (ko) * 2015-06-01 2016-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378841B2 (en) 2014-06-27 2016-06-28 SK Hynix Inc. Semiconductor fuses and methods of operating the same
KR20160141484A (ko) * 2015-06-01 2016-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
TWI584294B (zh) 記憶體裝置之軟包裝後修復
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
US8913451B2 (en) Memory device and test method thereof
KR20160120006A (ko) 반도체 메모리 장치
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US9472308B1 (en) Semiconductor memory device and test method thereof
US8730743B2 (en) Repair method and integrated circuit using the same
KR20070023876A (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
US8867288B2 (en) Memory device and test method thereof
US20140169059A1 (en) Fuse repair device
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
US11954338B2 (en) Shared components in fuse match logic
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
US9607718B2 (en) Semiconductor memory device and test operation method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
US9165686B2 (en) Test mediation device, system for testing memory device and method for testing memory device
US8325546B2 (en) Method and system for processing a repair address in a semiconductor memory apparatus
KR20090088260A (ko) 리던던시 테스트 회로를 구비하는 반도체 메모리 장치
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
KR101877938B1 (ko) 반도체 메모리 장치
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20070101910A (ko) 반도체 메모리 장치
JP2013089261A (ja) 半導体記憶装置及びそのテスト方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination