TWI584294B - 記憶體裝置之軟包裝後修復 - Google Patents

記憶體裝置之軟包裝後修復 Download PDF

Info

Publication number
TWI584294B
TWI584294B TW104111150A TW104111150A TWI584294B TW I584294 B TWI584294 B TW I584294B TW 104111150 A TW104111150 A TW 104111150A TW 104111150 A TW104111150 A TW 104111150A TW I584294 B TWI584294 B TW I584294B
Authority
TW
Taiwan
Prior art keywords
memory
memory device
address data
defective
address
Prior art date
Application number
TW104111150A
Other languages
English (en)
Other versions
TW201603035A (zh
Inventor
亞隆Ｒ 威爾森
傑佛瑞 萊特
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201603035A publication Critical patent/TW201603035A/zh
Application granted granted Critical
Publication of TWI584294B publication Critical patent/TWI584294B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Containers And Packaging Bodies Having A Special Means To Remove Contents (AREA)

Description

記憶體裝置之軟包裝後修復
本發明係關於記憶體裝置，且更特定而言係關於一記憶體裝置之包裝後修復。
記憶體裝置(諸如動態隨機存取記憶體(DRAM)、靜態RAM(SRAM)、快閃記憶體或諸如此類)之記憶體胞元可經歷導致錯誤及/或故障之缺陷。在某些情形中，在已包裝記憶體裝置(例如，一記憶體晶片)之後，記憶體胞元可被識別為有缺陷(下文中「有缺陷記憶體胞元」)，諸如在其中記憶體胞元在包裝程序之前無缺陷之情形中。包裝之實例包含但不限於藉由環氧樹脂、陶瓷包裝、金屬/玻璃包裝及諸如此類進行囊封。在已包裝一記憶體裝置之後，記憶體裝置可經測試以識別有缺陷記憶體胞元。映射(例如，指派)至有缺陷記憶體胞元之位址可重新映射(例如，重新指派)至功能記憶體胞元(例如，未識別為有缺陷之記憶體胞元)使得記憶體裝置仍可有效。
非揮發性記憶體(例如，可程式化元件，諸如熔絲或抗熔絲)可經程式化以儲存對應於映射至有缺陷記憶體胞元之一或多個位址之資料。一可程式化元件群組之一項實例係一列抗熔絲。一抗熔絲在其初始狀態中具有一高電阻。當跨越抗熔絲施加一相對高電壓時，一抗熔絲可永久地形成一導電路徑。一抗熔絲可具有類似於一電容器之結構之一結構，亦即，由一介電層分離之兩個導電端子。為形成一導電路 徑，跨越該等端子施加一相對高電壓，從而擊穿所插置介電層並在抗熔絲端子之間形成一導電鏈路。形成穿過一抗熔絲之一導電路徑稱為「熔斷一抗熔絲」。
特定協定存在以執行包裝後修復。包裝後修復可涉及熔斷抗熔絲。可在一抗熔絲程式化時間(其大約為200毫秒(ms))內執行熔斷一抗熔絲。在某些應用中，此一延遲可不合需要地影響一記憶體之效能。
因此，存在改良包裝後修復之一需要。
100‧‧‧記憶體裝置
110‧‧‧控制邏輯電路
112‧‧‧儲存元件
114‧‧‧匹配邏輯電路
116‧‧‧列啟用電路
118‧‧‧列解碼器
120‧‧‧記憶體陣列/陣列
122‧‧‧資料列/有缺陷資料列
124‧‧‧冗餘列
126‧‧‧可程式化元件庫
310‧‧‧「及」閘
312‧‧‧第一脈衝電路/脈衝電路
314‧‧‧第二脈衝電路/脈衝電路
315a‧‧‧第一記憶體元件群組
315b‧‧‧第二記憶體元件群組
316‧‧‧第一「反及」閘
318‧‧‧第二「反及」閘
320‧‧‧「互斥或」電路
322‧‧‧「及」閘
410‧‧‧位址解碼器
412‧‧‧「或」閘
414‧‧‧反相器
416‧‧‧「及」閘
418‧‧‧「及」閘
422‧‧‧反相器
424‧‧‧「或」閘
428‧‧‧「及」閘
429‧‧‧「及」閘
430‧‧‧「及」閘
Address_Lat‧‧‧位址/待存取位址
SPPR‧‧‧軟包裝後修復信號
SPPR Address_Lat‧‧‧位址資料
RSTF‧‧‧低態有效重設信號
SPPREn‧‧‧軟包裝後修復啟用信號/軟包裝後修復信號啟用信號
依據對特定實施例之詳細說明且依據隨附圖式，將較好地理解該等實施例，此意指圖解說明且並非限制該等實施例。
圖1係圖解說明根據一實施例之經組態以重新映射包裝後之記憶體位址之一記憶體裝置之一記憶體庫之一示意性方塊圖。
圖2係根據一實施例之執行一包裝後修復之一說明性程序之一流程圖。
圖3係根據一實施例的圖1之記憶體裝置之一部分之一示意圖。
圖4係根據一實施例的圖1之記憶體裝置100之一列解碼器之一示意圖。
對特定實施例之以下詳細說明呈現對本發明之具體實施例之各種說明。然而，本發明可以如申請專利範圍所定義及所涵蓋之眾多不同方式體現。在此說明中，參考圖式，其中相似元件符號可指示相同或功能上類似之元件。
在已包裝一記憶體裝置之後，通常僅可透過包裝之節點(例如，觸點、接針等)存取，此可使得對記憶體裝置之修復比包裝之前難。另外，在已將記憶體裝置包裝且組裝至諸如一雙直列記憶體模組(DIMM)、快閃記憶卡、智慧型電話、平板電腦或諸如此類之一較大 單元中之後，可識別(例如，偵測)一些有缺陷記憶體胞元。期望能夠在包裝之後修復記憶體裝置，諸如能夠改良總體良率且減小成本。
某些現有記憶體裝置包含可用以替換有缺陷記憶體胞元群組(例如，列)之記憶體胞元群組(例如，列)。在一個此種裝置中，對應於一有缺陷記憶體胞元群組之位址資料(下文中「有缺陷位址資料」)可儲存於諸如抗熔絲或熔絲之可程式化元件中。該等可程式化元件可用以將有缺陷記憶體胞元群組之位址重新映射至有功能之另一記憶體胞元群組(例如，一「冗餘」記憶體胞元群組)。可回應於一啟動命令而鎖存對應於一待存取位址之位址資料。該裝置可接著藉由比較經鎖存位址資料與有缺陷位址資料而檢查經鎖存位址資料是否匹配有缺陷位址資料。舉例而言，一列解碼器可致使一選定記憶體胞元列被啟動以存取與經鎖存位址資料相關聯之資料。當經鎖存位址資料匹配由可程式化元件儲存之有缺陷位址資料時，該選定列可為一冗餘記憶體胞元列。
包裝後修復操作可涉及熔斷抗熔絲及/或熔斷熔絲。在當前技術中，熔斷一抗熔絲可花費大約200ms。此一延遲可能不合意地影響一記憶體之效能，此乃因在當前技術中其他記憶體操作可執行大約數十奈秒(ns)(例如，約15ns或約20ns)。用於執行本文中所揭示之包裝後修復之方法及設備可執行包裝後修復操作達與其他記憶體操作類似之一時間量。因此，一包裝後修復操作之一延遲可大約為另一記憶體操作之一延遲。
本文中所論述之包裝後修復可與現有包裝後修復協定相容。例如，本文中所論述之包裝後修復可藉助用於預先包裝及/或包裝後修復之現有可程式化元件庫來實施，諸如抗熔絲庫及/或熔絲庫。有缺陷冗餘記憶體胞元可根據本文中所論述之原理及優點來修復。本文中所提供之包裝後修復之方法及電路可應用於多種多樣之記憶體裝置， 諸如DRAM、SRAM及NAND快閃記憶體。另外，本文中所論述之包裝後修復之電路實施方案可消耗一相對小區域。
軟包裝後修復特徵可修復包裝後之有缺陷記憶體胞元。軟包裝後修復可指一非持續包裝後修復方法。在軟包裝後修復中，在包裝記憶體裝置之後，可將有缺陷位址資料儲存於記憶體裝置之揮發性記憶體中。舉例而言，有缺陷位址資料可對應於被識別為有包裝後缺陷之一記憶體胞元群組。在某些情形中，被識別為有包裝後缺陷之記憶體胞元群組可為先前已將一位址重新映射至的一冗餘記憶體胞元群組。在此等情形中，其他有缺陷位址資料可已儲存於諸如抗熔絲之可程式化元件中，以使得與其他有缺陷位址資料相關聯之記憶體胞元不被存取。舉例而言，有缺陷位址資料可作為一記憶體裝置之一開啟電源順序之部分而被儲存。有缺陷位址資料可儲存於揮發性記憶體中直至記憶體裝置被關閉電源為止。包括諸如鎖存器、暫存器及/或正反器之揮發性記憶體之一儲存元件可儲存有缺陷位址資料且一解碼器可將有缺陷位址映射至另一記憶體胞元群組。其他記憶體胞元群組可為專用於軟包裝後修復之一冗餘記憶體胞元群組(例如，一冗餘記憶體胞元行或列)。例如，有缺陷位址可重複地映射至其他記憶體胞元群組。
軟包裝後修復可由記憶體裝置外部之一控制器控制。該控制器可對應於一記憶體控制器、測試裝備或諸如此類。該控制器可藉由將信號提供至其中以一揮發性方式儲存有缺陷位址資料之經包裝記憶體裝置的節點來修復一經包裝記憶體裝置。舉例而言，該控制器可將信號提供於一經包裝DRAM裝置之預先存在的啟動節點、資料寫入節點、資料節點及/或類似節點。在特定實施例中，該控制器可將有缺陷位址資料冗餘地儲存於非揮發性記憶體中，該非揮發性記憶體係儲存於經修復以供未來檢索之經包裝記憶體裝置外側。根據一實施例，一設備可包含一第一記憶體裝置及一第二記憶體裝置，且控制器可經 組態以自第二記憶體裝置之非揮發性記憶體檢索有缺陷位址資料，且將所檢索有缺陷位址資料提供至第一記憶體裝置。第一及第二記憶體裝置可包含於一經包裝單元中，諸如一雙直列記憶體模組或一記憶卡。
在一實施例中，軟包裝後修復可藉由將先前已重新映射至一有缺陷冗餘記憶體胞元群組之一有缺陷位址重新映射來修復一記憶體裝置。舉例而言，已將一位址重新映射至之一冗餘記憶體胞元群組本身可變得有包裝後缺陷。在一項此實施例中，有缺陷位址可重新映射至一不同冗餘記憶體胞元群組。
可執行軟包裝後修復之一記憶體裝置可包含一包裝中之記憶體胞元、經組態以回應於進入一軟包裝後修復模式而儲存有缺陷位址資料之揮發性記憶體、一匹配邏輯電路及一解碼器。該匹配邏輯電路可產生一匹配信號，該匹配信號指示對應於該等記憶體胞元之一待存取位址之位址資料是否匹配經儲存於揮發性記憶體中之有缺陷位址資料。該解碼器可回應於該匹配信號指示對應於該待存取位址之該位址資料匹配經儲存於該揮發性記憶體中之該有缺陷位址資料而選擇存取該等記憶體胞元之一第一群組而非該等記憶體胞元之一第二群組。該等記憶體胞元之該第二群組可對應於與經儲存於該設備之非揮發性記憶體中之其他有缺陷位址資料相關聯之一替換位址。
在此文件而言，舉例來說，一經共同耦合記憶體胞元群組可對應於一記憶體胞元「列」(其有時稱作一「記憶體之列」)。或者，經共同耦合記憶體胞元群組可對應於一「行」記憶體胞元。舉例而言，修復一記憶體列可指，將先前指派至一有缺陷記憶體列之位址重新指派至另一記憶體列。舉例而言，「程式化」、「啟用」及「停用」一冗餘列可意指「程式化」、「啟用」或「停用」一冗餘記憶體胞元群組。以一隨後「F」告終之一邏輯信號名稱可表示一低態有效信號。 然而，將瞭解，此文件之各種實施例可包含替代高態有效及/或低態有效邏輯信號或邏輯上等效之電路。
圖1係圖解說明根據一實施例之經組態以執行軟包裝後修復之一記憶體裝置100之一記憶體庫之一示意性方塊圖。所圖解說明記憶體裝置100包含一控制邏輯電路110、一儲存元件112、一匹配邏輯電路114、一列啟用電路116、一列解碼器118、包括資料列122及冗餘列124之一記憶體陣列120以及一可程式化元件庫126。記憶體裝置100可包含一模式暫存器，且可回應於經儲存於模式暫存器中之一值之一改變而進入一軟包裝後修復模式。記憶體裝置100可包含比圖1中所圖解說明多或少之元件。
控制邏輯電路110可接收一軟包裝後修復信號SPPR及一啟動信號Activate作為輸入且產生一脈衝信號Pulse及一軟包裝後修復脈衝SPPR Pulse。此等脈衝信號兩者皆可經確證使得諸如鎖存器、暫存器、SRAM或諸如此類之揮發性記憶體元件有充足量之時間來擷取資料。在已擷取資料之後，接著控制邏輯電路110可對此等脈衝信號撤銷確證。軟包裝後修復信號SPPR可經確證以進入一軟包裝後修復操作模式。當記憶體裝置100在軟包裝後修復模式中操作時，可在將有缺陷位址資料提供至記憶體裝置100時確證啟動信號Activate。當記憶體裝置100在軟包裝後修復模式中操作時，控制邏輯電路110可回應於啟動信號Activate被確證而確證軟包裝後修復脈衝SPPR Pulse。當記憶體裝置100在除了軟包裝後修復模式以外之一操作模式中操作時，控制邏輯電路110可回應於啟動信號Activate被確證而確證脈衝信號Pulse。
儲存元件112可接收位址資料Address[N：0]且將位址資料Address[N：0]儲存於揮發性記憶體元件中。儲存元件112可包括用以儲存位址資料Address[N：0]之任何適合揮發性記憶體元件。儲存元件112 可包含一第一記憶體元件群組及一第二記憶體元件群組。此等記憶體元件群組可在邏輯上彼此分離。在某些例項中，此等記憶體元件群組亦可在實體上彼此分離。第一記憶體元件群組可儲存有缺陷位址資料。當確證軟包裝後修復脈衝信號SPPR Pulse時，可將位址資料Address[N：0]儲存於第一記憶體元件群組中作為有缺陷位址資料。第二記憶體元件群組可儲存對應於記憶體陣列120之一位址之位址資料以供存取(例如，讀取或程式化)之。當確證脈衝信號Pulse時，可將位址資料Address[N：0]儲存於第二記憶體元件群組中。
匹配邏輯電路114可比較來自第一記憶體元件群組之位址資料SPPR Addr_Lat[N：0]與來自第二記憶體元件群組之位址資料Addr_Lat[N：0]。匹配邏輯電路114可回應於(例如，至少部分基於)該比較而產生軟包裝後修復匹配信號SPPR Match。軟包裝後修復匹配信號SPPR Match可經確證以指示，待存取於記憶體陣列120中之位址匹配儲存於儲存元件112中之一有缺陷位址。當待存取位址不匹配儲存於儲存元件中之一有缺陷位址時，可對軟包裝後修復匹配信號SPPR Match撤銷確證。匹配邏輯電路亦可回應於一重設信號Reset而對軟包裝後修復匹配信號SPPR Match撤銷確證。
列啟用電路116可包含經組態以控制啟動記憶體陣列120之一列之電路。列啟用電路116可接收啟動信號Activate且將一列啟用信號Row Enable提供至列解碼器118。在確證啟動信號Activate之後，列啟用電路116可提供啟用列解碼器118之一延遲。此可使得列解碼器118能夠在準備好位址資料及匹配信號時選擇記憶體陣列120之一列以提供記憶體陣列120之一選定列位址，該選定列位址可為重新映射至冗餘列124中之一冗餘列之一位址以修復資料列122之一有缺陷資料列或冗餘列124中之一有缺陷冗餘列。
列解碼器118可對待存取位址進行解碼以選擇記憶體陣列120中 之待存取位址映射至的一記憶體胞元列。當已知待存取位址不具有缺陷時，選定列可為資料列122中之一資料列。舉例而言，當確證列啟用信號Row Enable且待存取位址不匹配儲存於儲存元件112或可程式化元件庫126中之一有缺陷位址時，可確證一主要列信號Prime Row以啟動資料列122中之映射至待存取位址之一列作為選定列。列解碼器118可防止一有缺陷列回應於來自匹配邏輯電路114之軟包裝後修復匹配信號SPPR Match及/或來自可程式化元件庫126之一冗餘匹配信號Redundant Match而被啟動。
當待存取位址匹配儲存於儲存元件112中之一有缺陷位址及/或儲存於可程式化元件庫126中之一有缺陷位址時，列解碼器可對待存取位址進行解碼以選擇冗餘列124之一冗餘列。一冗餘列信號Redundant Row可經確證以啟動冗餘列124中之映射至待存取位址之一列作為選定列。回應於軟包裝後修復匹配信號SPPR Match被確證，可啟動冗餘列124中之一不同列而非若已確證冗餘匹配信號Redundant Match則原本將被啟動之冗餘列124之中一列。
舉例而言，回應於冗餘匹配信號Redundant Match被確證，列解碼器118可將由可程式化元件庫126提供之冗餘列位址資料冗餘區段[M：0]解碼為對應於待存取位址，以選擇冗餘列124中之最初已將一有缺陷位址重新映射至的一冗餘列。回應於軟包裝後修復匹配信號SPPR Match指示待存取位址匹配儲存於儲存元件112中之一有缺陷位址，列解碼器118可替代地選擇冗餘列124之一不同冗餘列，諸如在其中最初已將有缺陷位址重新映射至的冗餘列稍後已被識別為有缺陷之一情形中。對應地，將有缺陷位址資料儲存於儲存元件112中可用以防止冗餘列124中之一有缺陷列被選擇。
記憶體陣列120可包含揮發性非或揮發性記憶體胞元。可在記憶體陣列120中實施之記憶體胞元之某些實例包含DRAM胞元、SRAM胞 元、快閃記憶體胞元，諸如NAND快閃記憶體胞元、相位改變記憶體胞元及諸如此類。如所圖解說明，記憶體陣列120包含資料列122及冗餘列124。冗餘列124可用以替換有缺陷資料列122或一有缺陷冗餘列。
可程式化元件庫126可使用可程式化元件將有缺陷位址資料儲存於陣列120中。可程式化元件庫126可比較對應於一待存取位址Address_Lat[N：0]之位址資料與由可程式化元件儲存之有缺陷位址資料以判定待存取位址是否對應於陣列120之一有缺陷位址。可程式化元件庫126可產生指示待存取位址是否匹配陣列120之一有缺陷位址之一冗餘匹配信號。可程式化元件庫126可提供用以選擇冗餘列124中之已將有缺陷位址重新映射至的一列之冗餘位址資料冗餘區段[3：0]。
圖1圖解說明一記憶體裝置100之一個庫。在特定實施例中，圖1中所圖解說明之一些或所有電路可複製於記憶體裝置100之兩個或兩個以上庫中。因此，參考圖1所闡述之軟包裝後修復可為一按庫解決方案。在一項實施例中，記憶體裝置100之多個庫可同時執行軟包裝後修復。另一選擇係或另外，記憶體裝置100之兩個或兩個以上庫可依序執行軟包裝後修復。
圖2係根據一實施例之軟包裝後修復之一說明性程序200之一流程圖。舉例而言，程序200可由圖1之記憶體裝置100來實施。程序200之特徵之任何組合可以儲存於一非暫時性電腦可讀儲存裝置中之程式碼來體現。當被執行時，該非暫時性電腦可讀儲存裝置可致使程序200中之某些或所有程序被執行。將理解，本文中所論述之方法中之任一者可包含更多或更少之操作且可視需要以任何次序執行該等操作。
程序200可執行軟包裝後修復。在一項實施例中，作為一記憶體裝置之一開啟電源順序的部分及/或回應於自包裝外側之一裝置(諸如 自一記憶體控制器或自測試裝備)所接收之一指令而執行程序200。在方塊202處，可進入軟包裝後修復模式。可回應於在諸如記憶體裝置100之一記憶體裝置之一包裝之一外部可存取節點處接收到一軟包裝後修復命令而進入軟包裝後修復模式。在進入軟包裝後修復模式之前，可執行其他包裝後修復模式之操作。
在軟包裝後修復模式中操作時，於方塊204處可接收一啟動命令。啟動命令可緊接著一預先充電。可藉助啟動命令來提供有缺陷位址資料。有缺陷位址當前可能映射至一「規則」記憶體胞元群組或可能已重新映射至一冗餘記憶體胞元群組。在方塊206處，可將有缺陷位址資料儲存於一儲存元件之揮發性記憶體中，諸如一鎖存器或一暫存器。在軟包裝後修復模式期間，可將一個以上有缺陷位址儲存於儲存元件中，使得記憶體陣列之多個有缺陷部分可藉由軟包裝後修復來修復。在將有缺陷位址資料儲存於儲存元件中之後，可在方塊208處退出軟包裝後修復模式。
在記憶體裝置之操作期間，可回應於在記憶體裝置之包裝之一或多個外部可存取節點處接收到輸入而執行記憶體存取操作。記憶體存取操作可包含讀取操作及/或程式化操作。作為記憶體存取操作之部分，可接收一啟動命令。在方塊210處可與一待存取位址一起接收啟動命令。在方塊210處亦可將對應於待存取位址之位址資料儲存於一儲存元件之揮發性記憶體中。
在方塊212處可比較待存取位址與有缺陷位址(例如，多個有缺陷位址)，以判定是否存在一軟包裝後修復匹配。當待存取位址匹配經儲存於儲存元件中之一有缺陷位址時，則存在一軟包裝後修復匹配。 在方塊214處可將有缺陷位址重新映射至記憶體陣列之一功能記憶體胞元群組。一解碼器可執行此重新映射。解碼器亦可更動與先前經儲存於非揮發性記憶體中之其他有缺陷位址資料相關聯之一替換位址， 其中該替換位址對應於先前映射至待存取位址之一不同記憶體胞元群組(例如，現在有缺陷)。可將替換位址映射至儲存其他有缺陷位址資料之非揮發性記憶體之一位置。例如，可由一解碼器基於儲存其他有缺陷位址資料之非揮發性記憶體的位置而產生替換位址資料。另一選擇係，可將替換位址儲存於非揮發性記憶體中。接著在方塊210處可繼續該程序。
另一方面，當方塊212處之待存取位址不匹配經儲存於儲存元件中之一有缺陷位址時，不存在一軟包裝後修復匹配。在彼情形中，在方塊216處，可由一解碼器對待存取位址進行解碼。解碼器可選擇存取映射至該位址之記憶體陣列之一記憶體胞元群組。記憶體陣列之選定記憶體胞元群組可為記憶體陣列之一規則記憶體胞元群組或一冗餘記憶體胞元群組。接著在方塊210處可繼續該程序。
圖3係根據一實施例的圖1之記憶體裝置100之一部分之一示意圖。圖3中所圖解說明之記憶體裝置100之該部分包含控制邏輯電路110、儲存元件112及匹配邏輯電路114。
控制邏輯電路110可使用一「及」閘310或任何等效電路來執行軟包裝後修復信號SPPR與啟動信號Activate之一邏輯「及」。一第一脈衝電路312可自「及」閘310之輸出產生軟包裝後修復脈衝SPPR Pulse使得有缺陷位址資料可由儲存元件112擷取，諸如參考圖2之程序200之方塊206所闡述。一第二脈衝電路314可自啟動信號Activate產生脈衝信號Pulse使得對應於一待存取位址之位址資料可由儲存元件112擷取。舉例而言，可如結合圖2之程序200之方塊210所闡述而儲存待存取位址。可由一邏輯閘來實施脈衝電路312及314，諸如一「反及」閘或一「非或」閘及緩衝器，諸如一或多個反相器。緩衝器可延遲一信號使得邏輯閘回應於被延遲之信號被確證而產生一脈衝信號。脈衝電路312及314可產生用於儲存元件112之脈衝使得在準備好儲存 位址資料時由儲存元件112儲存位址資料Address<13：0>。
儲存元件112可包含第一記憶體元件群組315a及第二記憶體元件群組315b。此等記憶體元件可為鎖存器，諸如所圖解說明之D類型之鎖存器或其他適合揮發性記憶體元件。儘管在圖3中第一記憶體元件群組315a及第二記憶體元件群組315b各自經組態以儲存資料之14位元，但此等記憶體元件可經組態以儲存任何適合量之資料。由第一記憶體元件群組315a及第二記憶體元件群組315b儲存之位址資料可提供至匹配邏輯電路114。
匹配邏輯電路114可比較位址資料。舉例而言，匹配邏輯電路114可對儲存於第一記憶體元件群組315a中之資料之每一位元及儲存於第二記憶體元件群組315b中之資料之對應位元之補數執行一「互斥或」邏輯功能。「互斥或」電路320可產生指示儲存於第一記憶體元件群組315a及第二記憶體元件群組315b中之所有位元是否匹配之一輸出。匹配邏輯電路114之一鎖存器可產生一軟包裝後修復啟用信號SPPREn。
如所圖解說明，可將第一記憶體元件群組315a之時脈輸入及一低態有效重設信號RSTF提供至產生軟包裝後修復啟用信號SPPREn之一S R「反及」鎖存器之輸入。可由一第一「反及」閘316及一第二「反及」閘318實施S R「反及」鎖存器。此鎖存器可在於除了重設模式以外之一模式操作時回應於軟包裝後修復脈衝SPPR Pulse被確證而確證軟包裝後修復啟用信號SPPREn。另一方面，此鎖存器可在於重設模式中操作時回應於軟包裝後修復脈衝SPPR Pulse不被確證而對軟包裝後修復啟用信號SPPREn撤銷確證。
當「互斥或」電路320指示有缺陷位址資料之所有位元與對應於待存取位址之位址資料之對應位元匹配且確證了軟包裝後修復信號啟用信號SPPREn時，可確證軟包裝後修復匹配信號SPPR Match。一 「及」閘322或任何其他適合電路可用以執行「互斥或」電路320之輸出及軟包裝後修復啟用信號SPPREn之一邏輯「及」功能。
圖4係根據一實施例的圖1之記憶體裝置100之一列解碼器118之一示意圖。列解碼器118可包含經組態以對如由儲存元件112提供之對應於待存取位址Address_Lat<13：0>之位址資料進行解碼之一位址解碼器410。資料列122之一主要列可在位址解碼器410將待存取位址Address_Lat<13：0>映射至該主要列時被選擇，確證列啟用信號Row Enable，且不呈現一冗餘匹配及一軟包裝後修復匹配中任一者。可針對資料列122中之每一列提供一「及」閘416。「及」閘416可執行對應於資料列122之選定列之位址解碼器410之一輸出、列啟用信號Row Enable及指示待存取位址有缺陷之一信號之一邏輯「及」。指示待存取位址有缺陷之信號可由冗餘匹配信號Redundant Match及軟包裝後修復匹配信號SPPR Match之一「非或」邏輯功能產生。如所圖解說明，「非或」邏輯功能由一「或」閘412及一反相器414實施。
當已知待存取位址有缺陷時，列解碼器118可選擇冗餘列124中之一冗餘列。當儲存於儲存元件112中之有缺陷位址資料或儲存於可程式化元件庫126中之有缺陷位址資料指示待存取位址有缺陷時，列解碼器118可自冗餘列124選擇一列。當存在一冗餘匹配或一SPPR匹配且列啟用信號Row Enable信號被確證時，一冗餘列信號可選擇冗餘列124中之一列。「或」閘412及「及」閘418可實施此邏輯功能。
可對冗餘位址資料冗餘區段<3：0>進行解碼以選擇將選擇冗餘列124中哪一列。替代地，列解碼器118亦可將一有缺陷位址映射至冗餘列124中之一不同者。此等功能可藉助任何適合解碼器邏輯而實施。如所圖解說明，解碼器邏輯420包含「或」閘424以及「及」閘426、428及429。「及」閘426、428及429可防止一列在存在一SPPR匹配時被選擇。因此，解碼器邏輯420可更動對應於儲存於非揮發性記憶體 中之其他有缺陷位址資料之一替換位址。當針對一特定存取位址實施一種以上類型之修復解決方案時，此可將一較高優先級指派至一軟包裝後修復解決方案。一反相器422經提供以產生SPPR匹配信號之補數。另一方面，當存在一SPPR匹配時，「或」閘424可選擇冗餘列124中之一特定列(亦即，圖4之實施例中之冗餘列[0])。因此，當藉由軟包裝後修復來校正記憶體陣列120之一有缺陷列時，可選擇特定冗餘列。特定冗餘列可替換最初映射至儲存於儲存元件112中之有缺陷位址之一資料列122。特定冗餘列亦可替換原本將映射至儲存於儲存元件112中之有缺陷位址之冗餘列124中之另一列。
解碼器邏輯420之輸出可與指示一有缺陷記憶體列之一信號組合。舉例而言，如所圖解說明，一「及」閘430可針對冗餘列124中之每一者執行「及」閘418之輸出及解碼器邏輯420之一各別輸出RSEC<3：0>之一邏輯「及」。
在圖4之實施例中，圖1之記憶體陣列120之冗餘列124包含4個冗餘列。可根據其他實施例而實施任何適合數目個冗餘列。此外，解碼器邏輯420可經修改以選擇冗餘列124中之兩個或兩個以上特定列以使用兩個或兩個以上冗餘列來達成軟包裝後修復。
上文所闡述之原理及優點可應用於包含半導體裝置或組件之各種設備。此等設備之實例可包含但不限於消費性電子產品、電子電路、電子電路組件、消費性電子產品之部件、電子測試裝備等。此等設備之實例亦可包含記憶體晶片、記憶體模組(諸如雙直列記憶體模組)、光學網路或其他通信網路之接收器電路及磁碟驅動器電路。消費性電子產品可包含但不限於一行動電話、一智慧型電話、一電話、一電視機、一電腦監視器、一電腦、一手持式電腦、一平板電腦、一個人數位助理(PDA)、一微波爐、一電冰箱、一立體聲系統、一卡式記錄器或播放器、一DVD播放器、一CD播放器、一VCR、一MP3播 放器、一收音機、一攝錄影機、一相機、一數位相機、一可攜式記憶體晶片、一清洗機、一乾燥機、一清洗機/乾燥機、一影印機、一傳真機、一掃描器、一多功能周邊裝置、一手錶、一時鐘等。此外，設備可包含未完成產品。
儘管已就特定實施例而言闡述了本發明，但熟習此項技術者所明瞭之其他實施例(包含不提供本文中所陳述之所有特徵及優點之實施例)亦在本發明之範疇內。此外，上文所闡述之各種實施例可經組合以提供進一步實施例。另外，在一項實施例之內容脈絡中所展示之特定特徵亦可併入至其他實施例中。因此，本發明之範疇僅藉由參考隨附申請專利範圍而定義。
100‧‧‧記憶體裝置
110‧‧‧控制邏輯電路
112‧‧‧儲存元件
114‧‧‧匹配邏輯電路
116‧‧‧列啟用電路
118‧‧‧列解碼器
120‧‧‧記憶體陣列/陣列
122‧‧‧資料列/有缺陷資料列
124‧‧‧冗餘列
126‧‧‧可程式化元件庫
Address_Lat‧‧‧位址/待存取位址
SPPR‧‧‧軟包裝後修復信號
SPPR Address_Lat‧‧‧位址資料

Claims (25)

  1. 一種記憶體設備，其包括：一記憶體胞元陣列，其在一包裝中；揮發性記憶體，其經組態以回應於進入一軟包裝後修復模式而儲存有缺陷位址資料；非揮發性記憶體，其經組態以儲存其他缺陷位址資料；一匹配邏輯電路，其經組態以產生一匹配信號，該匹配信號指示對應於該記憶體胞元陣列之一待存取位址之位址資料是否匹配經儲存於該揮發性記憶體中之該有缺陷位址資料；及一解碼器，其經組態以回應於該匹配信號指示對應於該待存取位址之該位址資料匹配經儲存於該揮發性記憶體中之該有缺陷位址資料而選擇存取該記憶體胞元陣列之一第一記憶體胞元部分而非該記憶體胞元陣列之一第二記憶體胞元部分，其中該第二記憶體胞元部分對應於與經儲存於該非揮發性記憶體中之該其他有缺陷位址資料相關聯之針對該記憶體胞元陣列之該待存取位址的一替換位址。
  2. 如請求項1之記憶體設備，其中該解碼器經組態以回應於下列而選擇存取該第二記憶體胞元部分：該匹配信號指示對應於該待存取位址之該位址資料不匹配經儲存於該揮發性記憶體中之該有缺陷位址資料；及另一匹配信號指示對應於該待存取位址之該位址資料匹配經儲存於該非揮發性記憶體中之該其他有缺陷位址資料。
  3. 如請求項1之記憶體設備，其中該解碼器進一步經組態以回應於該匹配信號指示對應於該待存取位址之該位址資料匹配經儲存於該揮發性記憶體中之該有缺陷位址資料而防止該第二記憶體 胞元部分被選擇。
  4. 如請求項1之記憶體設備，其中該記憶體設備包括一模式暫存器，其中該記憶體設備經組態以回應於經儲存於該模式暫存器中之一值之一改變而進入該軟包裝後修復模式。
  5. 如請求項1之記憶體設備，其中該記憶體設備包括複數個記憶體庫，其中該複數個記憶體庫中之一記憶體庫包含該等記憶體胞元、該揮發性記憶體、該匹配邏輯電路及該解碼器。
  6. 如請求項5之記憶體設備，其中該設備經組態以逐一庫地執行軟包裝後修復。
  7. 如請求項1之記憶體設備，其中該揮發性記憶體經組態以在進入該軟包裝後修復模式之後，回應於接收到一啟動命令而儲存該有缺陷位址資料。
  8. 如請求項1之記憶體設備，進一步包括經組態以回應於進入該軟包裝後修復模式且接收到一啟動信號而確證一脈衝信號之一控制邏輯電路，其中該揮發性記憶體經組態以回應於該脈衝信號被確證而儲存該有缺陷位址資料。
  9. 如請求項1之記憶體設備，其中該等記憶體胞元係包含於一動態隨機存取記憶體裝置或一靜態隨機存取記憶體裝置中之至少一者中。
  10. 如請求項1之記憶體設備，進一步包括在該包裝外部且與該包裝之節點通信之一控制器，其中該控制器經組態以致使進入該軟包裝後修復模式。
  11. 如請求項10之記憶體設備，其中該記憶體設備包括複數個記憶體裝置，該複數個記憶體裝置包括一第一記憶體裝置及一第二記憶體裝置，其中該第一記憶體裝置包括該等記憶體胞元及該揮發性記憶體，且其中該控制器經組態以自該第二記憶體裝置 之非揮發性記憶體檢索該有缺陷位址資料，且將該有缺陷位址資料提供至該第一記憶體裝置。
  12. 如請求項11之記憶體設備，其中該記憶體設備包括一經包裝單元，該經包裝單元包括該複數個記憶體裝置，其中該經包裝單元包括一雙直列記憶體模組或一記憶卡中之至少一者。
  13. 如請求項1之記憶體設備，其中該非揮發性記憶體包括一熔絲或一抗熔絲中之至少一者。
  14. 如請求項1之記憶體設備，其中該第一記憶體胞元部分及該第二記憶體胞元部分之每一者包括該記憶體胞元陣列之冗餘記憶體胞元。
  15. 如請求項1之記憶體設備，其中該解碼器經組態以回應於該匹配信號指示該位址資料匹配儲存於該揮發性記憶體中之該缺陷位址資料，而更動儲存於該非揮發性記憶體中之任何替換位址。
  16. 一種用於一經包裝記憶體裝置之包裝後修復之電子實施方法，該方法包括：將有缺陷位址資料儲存於該經包裝記憶體裝置之揮發性記憶體中，該有缺陷位址資料對應於映射至該記憶體裝置之一有缺陷記憶體胞元部分之一位址；回應於該有缺陷位址資料與所接收位址資料之一比較而產生一匹配信號；及回應於該匹配信號指示該有缺陷位址資料與該所接收位址資料匹配，將該所接收位址資料重新映射至該記憶體裝置之一第一記憶體胞元部分而非該記憶體裝置之一第二記憶體胞元部分，其中該第二記憶體胞元群組對應於與經儲存於關聯於該記憶體裝置之非揮發性記憶體中之其他有缺陷位址資料相關聯之 一替換位址。
  17. 如請求項16之方法，進一步包括在一包裝後修復操作中，將該其他有缺陷位址資料儲存於該非揮發性記憶體中。
  18. 如請求項16之方法，其中在包裝該經包裝記憶體裝置之前，將該其他有缺陷位址資料儲存於該非揮發性記憶體中。
  19. 如請求項16之方法，進一步包括自與該經包裝記憶體裝置分離之一第二記憶體裝置檢索該其他有缺陷資料。
  20. 如請求項16之方法，其中重新映射包括將該位址重新映射至該經包裝記憶體裝置之一特定冗餘記憶體胞元列。
  21. 如請求項16之方法，進一步包括回應於將該經包裝記憶體裝置開啟電源而將該有缺陷位址資料儲存於該揮發性記憶體中。
  22. 一種記憶體裝置，其包括：一記憶體陣列，其在一包裝中；揮發性記憶體，其在該包裝中，該揮發性記憶體經組態以回應於進入一軟包裝後修復模式且接收到一啟動命令而儲存在該包裝之一外部可存取節點處所接收之有缺陷位址資料；及一解碼器，其在該包裝中，該解碼器經組態以回應於所接收位址資料匹配經儲存於該揮發性記憶體中之該有缺陷位址資料而選擇該記憶體陣列之一冗餘記憶體胞元群組。
  23. 如請求項22之記憶體裝置，其中該解碼器進一步經組態以回應於該所接收位址資料匹配經儲存於該揮發性記憶體中之該有缺陷位址資料而防止該記憶體陣列之另一冗餘記憶體胞元群組被選擇。
  24. 如請求項22之記憶體裝置，進一步包括可程式化元件，其中該解碼器進一步經組態以：若該所接收位址資料不匹配經儲存於該揮發性記憶體中之該有缺陷位址資料，則回應於經儲存於該 等可程式化元件中之資料而將該所接收位址映射至該記憶體陣列之另一冗餘記憶體胞元群組。
  25. 如請求項24之記憶體裝置，其中該等可程式化元件包括抗熔絲。
TW104111150A 2014-04-07 2015-04-07 記憶體裝置之軟包裝後修復 TWI584294B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/246,589 US9343184B2 (en) 2014-04-07 2014-04-07 Soft post package repair of memory devices

Publications (2)

Publication Number Publication Date
TW201603035A TW201603035A (zh) 2016-01-16
TWI584294B true TWI584294B (zh) 2017-05-21

Family

ID=54210338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111150A TWI584294B (zh) 2014-04-07 2015-04-07 記憶體裝置之軟包裝後修復

Country Status (6)

Country Link
US (4) US9343184B2 (zh)
EP (2) EP3129987B1 (zh)
KR (4) KR102318237B1 (zh)
CN (2) CN106133842B (zh)
TW (1) TWI584294B (zh)
WO (2) WO2015156905A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786793B (zh) * 2021-05-24 2022-12-11 美商谷歌有限責任公司 用於修補啟動唯讀記憶體之方法、電腦可讀儲存媒體及電子設備

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US10127998B2 (en) * 2013-09-26 2018-11-13 Nxp Usa, Inc. Memory having one time programmable (OTP) elements and a method of programming the memory
US9213491B2 (en) 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
WO2015183245A1 (en) 2014-05-27 2015-12-03 Hewlett-Packard Development Company, L.P. Validation of a repair to a selected row of data
KR102204390B1 (ko) * 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
US9741403B2 (en) 2014-11-12 2017-08-22 Micron Technology, Inc. Apparatuses and methods to perform post package trim
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
US10546649B2 (en) * 2015-08-18 2020-01-28 Hewlett Packard Enterprise Development Lp Post package repair for mapping to a memory failure pattern
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US20170308447A1 (en) * 2016-04-26 2017-10-26 Quanta Computer Inc. Methods and systems for analyzing record and usage in post package repair
KR102650154B1 (ko) * 2016-12-08 2024-03-22 삼성전자주식회사 가상 페일 생성기를 포함하는 메모리 장치 및 그것의 메모리 셀 리페어 방법
US10269444B2 (en) * 2016-12-21 2019-04-23 Sandisk Technologies Llc Memory with bit line short circuit detection and masking of groups of bad bit lines
CN108399937B (zh) * 2017-02-06 2021-06-04 晶豪科技股份有限公司 存储器自动修复电路
CN108735268B (zh) * 2017-04-19 2024-01-30 恩智浦美国有限公司 非易失性存储器修复电路
US20190019568A1 (en) * 2017-07-12 2019-01-17 Nanya Technology Corporation Fuse-blowing system and method for operating the same
US10726939B2 (en) * 2017-09-27 2020-07-28 SK Hynix Inc. Memory devices having spare column remap storages
US20190108896A1 (en) * 2017-10-05 2019-04-11 Dell Products L.P. Systems and methods for providing post-package repair visibility to a host for memory reliability, availability, and serviceability
US10403390B1 (en) 2018-04-09 2019-09-03 Micron Technology, Inc. Post-packaging repair of redundant rows
US10839934B2 (en) * 2018-05-30 2020-11-17 Arm Limited Redundancy circuitry for memory application
KR102623234B1 (ko) * 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
CN109436606B (zh) * 2018-09-29 2023-05-12 天津一诺塑料制品有限公司 一种液流自平衡试剂桶
CN109273031B (zh) * 2018-10-09 2021-07-27 珠海格力电器股份有限公司 一种flash译码电路和flash译码方法
US10909011B2 (en) * 2018-10-16 2021-02-02 Micron Technology, Inc. Intelligent post-packaging repair
US10825544B2 (en) * 2019-01-03 2020-11-03 Micron Technology, Inc. Configurable post-package repair
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US10984884B2 (en) * 2019-04-18 2021-04-20 Micron Technology, Inc. Configurable associated repair addresses and circuitry for a memory device
US10770164B1 (en) 2019-05-02 2020-09-08 International Business Machines Corporation Soft post package repair function validation
US11868220B2 (en) * 2019-06-19 2024-01-09 Micron Technology, Inc. Efficient power scheme for redundancy
US11532358B2 (en) * 2019-08-28 2022-12-20 Micron Technology, Inc. Memory with automatic background precondition upon powerup
US11139045B2 (en) * 2019-11-22 2021-10-05 Micron Technology, Inc. Memory device with a memory repair mechanism and methods for operating the same
US11232849B2 (en) * 2019-12-03 2022-01-25 Micron Technology, Inc. Memory device with a repair match mechanism and methods for operating the same
US11989106B2 (en) * 2019-12-11 2024-05-21 Intel Corporation Inline buffer for in-memory post package repair (PPR)
KR102674032B1 (ko) 2019-12-26 2024-06-12 삼성전자주식회사 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11710531B2 (en) * 2019-12-30 2023-07-25 Micron Technology, Inc. Memory redundancy repair
US11307785B2 (en) * 2020-02-26 2022-04-19 Dell Products L.P. System and method for determining available post-package repair resources
CN113821364A (zh) 2020-06-20 2021-12-21 华为技术有限公司 内存故障的处理方法、装置、设备及存储介质
KR20210157862A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210157748A (ko) * 2020-06-22 2021-12-29 삼성전자주식회사 반도체 메모리 모듈 리페어 방법 및 이를 위한 전자 장치
US11798649B2 (en) 2020-09-11 2023-10-24 Changxin Memory Technologies, Inc. Defect repair circuit and defect repair method
EP4036917B1 (en) * 2020-09-15 2023-05-24 Changxin Memory Technologies, Inc. Memory device, testing method therefor and usage method therefor, and memory system
EP4030436B1 (en) 2020-10-20 2024-05-29 Changxin Memory Technologies, Inc. Repair circuit and memory
US11417411B2 (en) 2020-11-04 2022-08-16 Micron Technology, Inc. Systems and methods for power savings in row repaired memory
US11557369B2 (en) * 2021-04-02 2023-01-17 Micron Technology, Inc. Systems and methods to reduce the impact of short bits in phase change memory arrays
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US11915775B2 (en) * 2021-09-29 2024-02-27 Micron Technology, Inc. Apparatuses and methods for bad row mode
US11804281B2 (en) * 2021-10-12 2023-10-31 Micron Technology, Inc. Apparatuses systems and methods for automatic soft post package repair
CN117273408A (zh) * 2023-11-23 2023-12-22 万链指数(青岛)信息科技有限公司 基于大数据技术及企业运营管控的全景数字运营管理平台

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210697A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体記憶装置
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
US6078534A (en) * 1997-09-25 2000-06-20 Siemens Aktiengesellschaft Semiconductor memory having redundancy circuit
US6367030B1 (en) * 1997-10-09 2002-04-02 Matsushita Electric Industrial Co., Ltd. Address conversion circuit and address conversion system with redundancy decision circuitry
US20130083612A1 (en) * 2011-09-30 2013-04-04 Samsung Electronics Co., Ltd. Memory device including repair circuit and repair method thereof
US20130235644A1 (en) * 2012-03-11 2013-09-12 Shine C. Chung System and method of in-system repairs or configurations for memories

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886323A (en) 1974-02-27 1975-05-27 Gte Automatic Electric Lab Inc Method and apparatus for testing communications switching system space divided equipment supervisory devices
KR920005798A (ko) 1990-04-18 1992-04-03 미타 가쓰시게 반도체 집적회로
US5764878A (en) 1996-02-07 1998-06-09 Lsi Logic Corporation Built-in self repair system for embedded memories
JP3450625B2 (ja) 1997-02-10 2003-09-29 東芝マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置とその動作方法
US5910921A (en) 1997-04-22 1999-06-08 Micron Technology, Inc. Self-test of a memory device
US5974564A (en) 1997-07-31 1999-10-26 Micron Electronics, Inc. Method for remapping defective memory bit sets to non-defective memory bit sets
US6085334A (en) 1998-04-17 2000-07-04 Motorola, Inc. Method and apparatus for testing an integrated memory device
US6910152B2 (en) * 1998-08-28 2005-06-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6472897B1 (en) 2000-01-24 2002-10-29 Micro International Limited Circuit and method for trimming integrated circuits
JP4723714B2 (ja) 2000-10-04 2011-07-13 株式会社東芝 半導体集積回路装置およびその検査方法
US20020133769A1 (en) 2001-03-15 2002-09-19 Cowles Timothy B. Circuit and method for test and repair
US6621284B2 (en) 2001-08-09 2003-09-16 Advanced Analogic Technologies, Inc. Post-package trimming of analog integrated circuits
KR100462877B1 (ko) * 2002-02-04 2004-12-17 삼성전자주식회사 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
JP3866588B2 (ja) 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
JP2004103165A (ja) * 2002-09-11 2004-04-02 Toshiba Corp 半導体装置及びその救済方法
IL153940A0 (en) * 2003-01-14 2003-07-31 Mickey Shraiber A food dispenser
JP4254334B2 (ja) 2003-05-01 2009-04-15 ソニー株式会社 半導体記憶装置およびそのセルフリペア方法
US6945014B1 (en) * 2003-05-09 2005-09-20 Mark Quann Air-tight coffee storage container
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US7074452B2 (en) * 2003-06-21 2006-07-11 Gary Lebowitz Method and apparatus for individual frozen beverage mold and dispenser
KR100505702B1 (ko) 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US20050080581A1 (en) 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
US7536611B2 (en) 2003-11-03 2009-05-19 Lst Corporation Hard BISR scheme allowing field repair and usage of reliability controller
US7295480B2 (en) 2003-12-18 2007-11-13 Agere Systems Inc Semiconductor memory repair methodology using quasi-non-volatile memory
US7350119B1 (en) 2004-06-02 2008-03-25 Advanced Micro Devices, Inc. Compressed encoding for repair
US7116590B2 (en) 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
US7437626B2 (en) 2005-02-11 2008-10-14 International Business Machines Corporation Efficient method of test and soft repair of SRAM with redundancy
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법
KR20080090664A (ko) 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US7684266B2 (en) 2007-04-11 2010-03-23 Micron Technology, Inc. Serial system for blowing antifuses
US20080270854A1 (en) 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
US7515469B1 (en) * 2007-09-27 2009-04-07 Atmel Corporation Column redundancy RAM for dynamic bit replacement in FLASH memory
WO2009124320A1 (en) * 2008-04-05 2009-10-08 Fusion Multisystems, Inc. Apparatus, system, and method for bad block remapping
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US8079499B2 (en) * 2008-06-25 2011-12-20 Juteau W David Dispensing jar for viscous food product
KR101535460B1 (ko) * 2008-08-25 2015-07-10 삼성전자주식회사 배드 블록 리맵핑 기능을 갖는 불휘발성 메모리 장치 및 그배드 블록 리맵핑 방법
US7881134B2 (en) * 2008-11-17 2011-02-01 Micron Technology, Inc. Replacing defective columns of memory cells in response to external addresses
KR101586325B1 (ko) 2009-11-09 2016-02-03 삼성전자주식회사 트림 회로 및 이를 포함하는 반도체 메모리 장치
US20110127299A1 (en) * 2009-12-01 2011-06-02 Daniel Jeffery Calkins Dispenser for spreadable food
JP5295991B2 (ja) * 2010-02-15 2013-09-18 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法
KR101196968B1 (ko) * 2010-04-13 2012-11-05 에스케이하이닉스 주식회사 불휘발성 메모리 소자
US8817882B2 (en) 2010-07-30 2014-08-26 Qualcomm Incorporated Coding blocks of data using a generalized form of golomb codes
US8887012B2 (en) 2010-08-24 2014-11-11 Advanced Micro Devices, Inc. Method and apparatus for saving and restoring soft repair data
JP5649888B2 (ja) * 2010-09-17 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8645583B2 (en) 2010-09-23 2014-02-04 Intersil Americas Inc. Zero pin serial interface
JP2012083243A (ja) 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びそのテスト方法
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8570681B2 (en) 2011-01-19 2013-10-29 Marvell World Trade Ltd. Dual channel HDD systems and methods
JP5647026B2 (ja) * 2011-02-02 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR20120118538A (ko) 2011-04-19 2012-10-29 삼성전자주식회사 멀티 칩 패키지, 이의 제조 방법, 및 멀티 칩 패키지를 포함하는 메모리 시스템
KR20130098039A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 패키징 후에 발생되는 특성 결함을 구제하는 반도체 장치
US8874979B2 (en) * 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
KR20140099689A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 불휘발성 메모리 셀 어레이를 포함하는 반도체 메모리 장치
US9202595B2 (en) 2013-11-12 2015-12-01 Micron Technology, Inc. Post package repair of memory devices
US9213491B2 (en) * 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
US9741403B2 (en) 2014-11-12 2017-08-22 Micron Technology, Inc. Apparatuses and methods to perform post package trim
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210697A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体記憶装置
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
US6078534A (en) * 1997-09-25 2000-06-20 Siemens Aktiengesellschaft Semiconductor memory having redundancy circuit
US6367030B1 (en) * 1997-10-09 2002-04-02 Matsushita Electric Industrial Co., Ltd. Address conversion circuit and address conversion system with redundancy decision circuitry
US20130083612A1 (en) * 2011-09-30 2013-04-04 Samsung Electronics Co., Ltd. Memory device including repair circuit and repair method thereof
US20130235644A1 (en) * 2012-03-11 2013-09-12 Shine C. Chung System and method of in-system repairs or configurations for memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786793B (zh) * 2021-05-24 2022-12-11 美商谷歌有限責任公司 用於修補啟動唯讀記憶體之方法、電腦可讀儲存媒體及電子設備

Also Published As

Publication number Publication date
TW201603035A (zh) 2016-01-16
CN110400584A (zh) 2019-11-01
KR20190027953A (ko) 2019-03-15
CN106133842A (zh) 2016-11-16
KR102461038B1 (ko) 2022-11-01
US9922729B2 (en) 2018-03-20
EP3129987A1 (en) 2017-02-15
WO2015156905A1 (en) 2015-10-15
US9558851B2 (en) 2017-01-31
KR102174183B1 (ko) 2020-11-05
KR20210131443A (ko) 2021-11-02
CN106133842B (zh) 2019-07-26
US20150287480A1 (en) 2015-10-08
US20160232987A1 (en) 2016-08-11
US20180005710A1 (en) 2018-01-04
WO2015157180A1 (en) 2015-10-15
KR20160141825A (ko) 2016-12-09
EP3129987A4 (en) 2018-04-25
CN110400584B (zh) 2023-08-22
US20170098480A1 (en) 2017-04-06
EP3690885A1 (en) 2020-08-05
EP3129987B1 (en) 2019-11-13
KR20200128443A (ko) 2020-11-12
KR101957907B1 (ko) 2019-07-04
KR102318237B1 (ko) 2021-10-29
WO2015157180A9 (en) 2016-09-29
US9343184B2 (en) 2016-05-17
US9793008B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
TWI584294B (zh) 記憶體裝置之軟包裝後修復
US9570201B2 (en) Repair of memory devices using volatile and non-volatile memory
US9202595B2 (en) Post package repair of memory devices
US9287009B2 (en) Repair circuit and fuse circuit
US20110267908A1 (en) Repair circuit and repair method of semiconductor memory apparatus
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
US11232849B2 (en) Memory device with a repair match mechanism and methods for operating the same
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
JP2010146649A (ja) 半導体記憶装置
CN110010188B (zh) 存储器件及其操作方法
US9064605B2 (en) Semiconductor system and method for reparing the same
KR102070610B1 (ko) 퓨즈 프로그래밍 회로를 구비한 반도체 메모리 장치 및 그에 따른 퓨즈 프로그래밍 방법
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR20140081345A (ko) 반도체 메모리 장치
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2012108973A (ja) 半導体装置及びその制御方法