JPH02210697A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　　　　　　　　（第３．４図）発明が解決
しようとする課題 課題を解決するための手段 作用 本発明の一実施例　　　　（第１．２図）発明の効果 〔概要〕 半導体記憶装置に関し、 高集積度を確保しつつ、欠陥救済を行って歩留りを改善
することのできる半導体記憶装置を提供することを目的
とし、 予めデータが固定された第１の記憶部を有し、アドレス
信号に従って該固定されたデータを読み出す半導体記憶
装置において、書換可能でかつ不揮発性の第２の記憶部
と、前記第１の記憶部に欠陥セルがあるとき、その欠陥
セルを含む行又は列のアドレスを不良アドレスとして記
憶するアドレス記憶手段と、前記第１の記憶部の行又は
列のうち少なくとも一方に欠陥セルがあるとき、その救
済する方向を指定する情報を記憶する方向記憶手段と、
方向記憶手段に記憶された救済方向に基づいて前記アド
レス信号を、第２の記憶部で使用するデコーダ用アドレ
スと第１の記憶部における欠陥セルの救済を判断するた
めのアドレス“とに選択するアドレス選択手段と、前記
アドレス信号のうちアドレス選択手段により選択された
部分が第１の記憶部の欠陥セルを示す不良アドレスに一
致すると、切換指令信号を出力する指令手段と、通常は
前記固定されたデータを選択する一方、指令手段から切
換指令信号が出力されると第２の記憶部からのデータを
選択して選択データを出力するデータ出力手段と、を設
るように構成する。

〔産業上の利用分野〕

本発明は、半導体記憶装置に係り、詳しくは、メモリセ
ルについて冗長構成を採用している半導体記憶装置に関
する。

フォトマスクを使用し、製造段階で写真製版によってデ
ータを固定するマスクＲＯＭは、例えば文字フォント用
ＲＯＭのように同一データのＲＯＭを多量に作ったりす
るのに適し、しかも、セル構造が簡単で微細化できる特
徴から、近年、デザインルールの縮小と、チップサイズ
の増加が行われ、−段と集積度が高められる傾向にある
。

反面、高集積化は欠陥セルを出現させる度合を高め、そ
の結果、歩留りの低下を招いて製品単価を上昇させると
いった問題を抱えている。

〔従来の技術〕

従来、欠陥セルが出現した場合に、予め用意しておいた
予備のメモリセル（いわゆる冗長メモリセル）と置換す
る欠陥救済技術は、既に、ＤＲＡＭ、ＳＲＡＭまたはＥ
ＦＲＯＭなどで一般的に行われているところであり、第
３図はその技術が適用された、例えばＤＲＡＭの構成例
である。第３図において、１は行アドレスバッファ、２
は列アドレスバッファ、３は行側の不良アドレスを記憶
するアドレス行記憶セル、４は列側の不良アドレスを記
憶する不良アドレス列記憶セル、５は行側の外部アドレ
スを不良アドレスと比較するアドレス比較回路、６は列
側の外部アドレスを不良アドレスと比較するアドレス比
較回路、７はＤＲＡＭメモリセル、８は行デコーダ、９
は列デコーダ、１０は行方向冗長セル、１１は列方向冗
長セル、１２は書込み／続出しアンプ、１３は入出カバ
ソファである。また、図中ＢＬはビット線、ＷＬはワー
ド線を示す。

外部アドレスは行アドレスバッファｌおよび列アドレス
バッファ２に入力され、アドレス比較回路５．６におい
て予め不良アドレス行記憶セル３および不良アドレス列
記憶セル４に記憶されていた冗長アドレスとそれぞれ比
較され、一致するとアドレス比較回路５．６からそれぞ
れ行デコーダ８および列デコーダ９に当該冗長アドレス
が出力され、行方向冗長セル１０又は列方向冗長セル１
１がデコードされてＤＲＡＭメモリセルフに代えてこれ
らが選択される。これにより、行方向冗長セル１０また
は列方向冗長セル１１のデータが書込み／続出しアンプ
１２から入出カバソファ１３を介して読み出され、ある
いは行方向冗長セル１０又は列方向冗長セル１１にデー
タが書き込まれる。すなわち、−部分又は一部分のメモ
リセルの置換が行われ、欠陥セルを救済して歩留りの改
善が行われる。

ところで、このような欠陥救済技術を直接にマスクＲＯ
Ｍに適用することができない、マスクＲＯＭでは、製造
段階でのデータ固定を行うため、欠陥セルが見つかった
後では、冗長セルへのデータの固定が事実上困難なため
である。この対策として、冗長セルを例えばＦＲＯＭ構
成としたものが考えられ、このようにすれば、欠陥セル
に書き込むべきデータをＦＲＯＭ構成の冗長セルに自在
に書き込むことができる。

ただし、冗長セルを単にＦＲＯＭ構成とするのみでは、
歩留りを改善できる反面、次のような理由から集積度が
低下してしまうという不具合がある。

すなわち、マスクＲＯＭとＦＲＯＭとのセル面積比は一
般におよそｌ：３０で、ＰＲＯＭ側がきわめて大面積で
ある。したがって、ワード線やピント線を共用してマス
クＲＯＭとＦＲＯＭを混載すると、集積度はＦＲＯＭの
セル面積で決められてしまい、結局、マスクＲＯＭの特
徴を生かすことができず集積度が低下してしまう。

そのため、本発明の出願人はかかる不具合を解消する半
導体記憶装置を先に出願しており、第４図のように示さ
れる。同図において、符号１〜４で表される回路は前記
第３図と同様の構成であり、また、２０は正規のメモリ
セル、２１は行デコーダ、２２は列デコーダである。不
良アドレス行記憶セル３および不良アドレス列記憶セル
４の側方には使用冗長指定セル２３．２４がそれぞれ配
置されており、例えば使用冗長指定セル２３はメモリセ
ル２０の行側救済を行うときには行側救済指定をアドレ
ス比較回路２５に指令するとともに、同時に使用冗長指
定セル２４に対して列側救済の禁止を指令する。したが
って、このときは行側救済のみが行われる。

一方、使用冗長指定セル２４はメモリセル２０の列側救
済を行うときには列側救済指定をアドレス比較回路２６
に指令するとともに、同じく使用冗長指定セル２３に対
して行側救済の禁止を指令する。アドレス比較回路２５
．２６の出力は行列選択回路２７に入力され、行列選択
回路２７は不良救済を行う場合の行又は列を選択し、そ
の選択命令を冗長行デコーダ２８、アドレス切換回路２
９およびデータ切換回路３０に出力する。アドレス切換
回路２９は行列選択回路２７からの選択命令に基づいて
不良救済を行う場合の行又は列のアドレスを切り換えて
冗長列デコーダ３１に出力し、この冗長列デコーダ３１
および冗長行デコーダ２８によって冗長セル３２がデコ
ードされる。冗長セル３２としては、例えば８行ＸＡＫ
列のＦＲＯＭからなるメモリセルが用いられ、冗長セル
３２のデータは書込み／続出しアンプ３３を介して読み
出され、あるいは冗長セル３２にデータが書き込まれる
。

一方、メモリセル２０のデータは行デコーダ２１および
列デコーダ２２によってデコーダされ、センスアンプ３
４を介して読み出されてデータ切換回路３０に送られる
。データ切換回路３０は行列選択回路２７からの選択命
令に基づきメモリセル２０又は冗長セル３２からのデー
タを択一的に切り換えて人出力バッファ３５から外部に
出力したり、あるいは入出力バッファ３５を介して外部
からのデータを冗長セル３２に取り込むための切り換え
を行う。

このように、冗長セル３２をＦＲＯＭで構成し、かつ冗
長セル３２を正規のメモリセル２０と分離しデコーダ部
分も分けることで、マスクＲＯＭについても冗長構成に
よる不良救済を行っている。

〔発明が解決しようとする課題〕

しかしながら、このような先願に係る半導体記憶装置に
あっては、メモリセル２０の行側敦済時には不良アドレ
ス行記憶セル３に行側不良アドレスを予め記憶し、かつ
使用冗長指定セル２３によって行側救済指定の指令をア
ドレス比較回路２５に出力するとともに、さらに使用冗
長指定セル２４に対して列側救済の禁止を指令するとい
う構成となっており、これは列側救済時についても全く
同様であるため、行側と列側の救済につきそれぞれ役割
の固定された部分が存在し、チップ面積の使用状況とい
う点からみると、無駄が多く専有面積が増大して集積度
が低下するという問題点があった。

そこで本発明は、高集積度を確保しつつ、欠陥救済を行
って歩留りを改善することのできる半導体記憶装置を提
供することを目的としている。

〔課題を解決するための手段〕

本発明による半導体記憶装置は上記目的達成のため、予
めデータが固定された第１の記憶部を有し、アドレス信
号に従って該固定されたデータを読み出す半導体記憶装
置において、書換可能でかつ不揮発性の第２の記憶部と
、前記第１の記憶部に欠陥セルがあるとき、その欠陥セ
ルを含む行又は列のアドレスを不良アドレスとして記憶
するアドレス記憶手段と、前記第１の記憶部の行又は列
のうち少なくとも一方に欠陥セルがあるとき、その救済
する方向を指定する情報を記憶する方向記憶手段と、方
向記憶手段に記憶された救済方向に基づいて前記アドレ
ス信号を、第２の記憶部で使用するデコーダ用アドレス
と第１の記憶部における欠陥セルの救済を判断するため
のアドレスとに選択するアドレス選択手段と、前記アド
レス信号のうちアドレス選択手段により選択された部分
が第１の記憶部の欠陥セルを示す不良アドレスに一致す
ると、切換指令信号を出力する指令手段と、通常は前記
固定されたデータを選択する一方、指令手段から切換指
令信号が出力されると第２の記憶部からのデータを選択
して選択データを出力するデータ出力手段と、を設けて
いる。

〔作用〕

本発明では、第１の記憶部に欠陥セルがあるとき、その
欠陥セルを含む行又は列のアドレスが不良アドレスとし
て記憶されるとともに、欠陥セルの救済方向（行又は列
の方向）が予め記憶される。

そして、アドレス信号が不良アドレスを含むものである
とき、アドレス選択手段により第２の記憶部で使用する
デコード用アドレスと第１の記憶部に対応する不良アド
レスとが選択され、データ出力手段により第２の記憶部
からのデータが選択されて外部に出力される。

したがって、行又は列の何れの側の救済であっても不良
アドレス記憶手段やアドレス比較回路は１つでよく、救
済に必要な部分の構成が簡略化し、チップ面積が低減し
て集積度が高められる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係る半導体記憶装置の一実施例を
示す図である。第１図は半導体記憶装置の構成図であり
、本実施例の説明に当り、第４図に示した先願例と同一
構成部分には同一符号を付して重複説明を省略する。

第１図において、行アドレスバッファｌ、列アドレスバ
ッファ２、メモリセル２０、行デコーダ２１゜列デコー
ダ２２およびセンスアンプ３４は第１の記憶部４１を構
成し、冗長行デコーダ２８、冗長列デコーダ３１、冗長
セル３２および書込み／続出しアンプ３３は第２の記憶
部４２を構成している。

ここで、本実施例が第４図の回路と異なるのは、不良救
済を行う部分として行および列の双方のそれぞれに分け
た回路が存在するのではなく、全体としてアドレス切換
回路４３、救済方向記憶セル４４、不良アドレス記憶セ
ル４５およびアドレス比較回路４６が設けられ、これら
によって不良救済の制御が行われる点である。

不良アドレス記憶セル（アドレス記憶手段に相当）４５
は第１の記憶部４１におけるメモリセル２０に欠陥セル
があるとき、その欠陥セルを含む行又は列のアドレスを
不良アドレスとして記憶し、救済方向記憶セル（方向記
憶手段に相当）４４はメモリセル２０の行又は列に欠陥
セルがあるとき、その救済する方向を指定する情報を記
憶する。アドレス切換回路（アドレス選択手段に相当）
４３には行アドレスバッファ１および列アドレスバッフ
ァ２を介して外部アドレス（アドレス信号）が入力され
、アドレス切換回路４３はアドレス信号が不良アドレス
を含むものであるとき、救済方向記憶セル４４に記憶さ
れた救済方向を指定する情報に基づいて第２の記憶部４
２で使用するデコード用アドレスと第１の記憶部４１に
おける欠陥セルの救済を判断するためのアドレスとを選
択、抽出する。

アドレス比較回路（指令手段に相当）４６は外部アドレ
スのうちアドレス切換回路４３で選択された部分を不良
アドレス記憶セル４５に予め記憶された不良アドレスと
比較し、両者が一致すると切換指令信号をデータ切換回
路３０に出力する。データ切換回路（データ出力手段に
相当）３０は通常の場合固定されたデータであるメモリ
セル２０からのデータを選択して人出力バッファ３５か
ら出力する一方、アドレス比較回路４６から比較指令信
号が出力されると冗長セル３２からのデータを選択して
外部に出力する。

次に、外部アドレスを行アドレスバッファ１および列ア
ドレスバッファ２で受けた後、アドレス比較回路４６か
ら切換指令信号が出力されるまでの信号処理を含む部分
の具体的回路は、第２図のように示される。第２図にお
いて、ＡＯＯ〜Ａ１９は外部アドレスであり、そのうち
例えばＡＯＯ〜ＡＩＯは行アドレス、Ａｌｌ〜Ａ１９は
列アドレスで、これらは行アドレスバッファ１および列
アドレス切換回路２をそれぞれ介してアドレス切換回路
４３に入力される。第２図ではアドレス切換回路４３の
うち外部アドレスと不良アドレスを比較する部分を示し
ており、図中、５１ａ〜５１ｉは切換回路で、これらは
アドレス切換回路４３に対応する。−例として、比較回
路５１ａは外部アドレスＡＯＯ１Ａ１２をそれぞれＣＡ
ＯＯｌＣＢＯＯ（但し、ＣＡＯＯはワード線救済方向、
ＣＢＯＯはビット線救済方向を表す）と置き換え、救済
方向記憶セル４４からの救済方向指定情報に基づいてこ
れらのうちから何れか１つを選択し、これをｃｏと置く
。なお、他の切換回路５１ｂ〜５１ｉについてもアドレ
ス番号は異なるものの、機能は同様である。５２ａ〜５
２ｉは記憶セルで、これらは救済方向記憶セル４４に対
応し、それぞれアドレスのビット毎に不良アドレスを記
憶している。

また、５３ａ〜５３ｉは比較器、５４はアドレス−数構
出回路で、これらはアドレス比較回路４６に対応する。

なお、比較器５３ａ〜５３ｉは外部アドレスの各ビット
を不良アドレスの各ビットと比較し、アドレス−数構出
回路５４は行又は列について全てのビットが不良アドレ
スと一致したときに切換指令信号を出力する。−例とし
て記憶セル５２ａの不良アドレスと比較回路５１ａの選
択結果ＣＯとは比較器５３ａで比較され、一致したとき
一致を表す信号がアドレス−数構出回路５４に送られる
。このようにして、外部アドレスのうち行又は列の全て
のビットが他の比較器５３ｂ〜５３ｉで比較される。

以上の構成において、まず、フォトマスクを用いてマス
クＲＯＭである第１の記憶部４１にデータを固定し、そ
の後固定データを読み出して検査する。その結果、メモ
リセル２０内に欠陥セルが見つかると、この欠陥セルを
含む行又は列のアドレスを不良アドレスとして不良アド
レス記憶セル４５に設定するとともに、その救済方向を
指定する情報を救済方向記憶セル４４に記憶し、さらに
、欠陥セルを含む一行分のセルに書き込まれるデータと
同一のデータを書込み／続出しアンプ３３に与えて冗長
セル３２に書き込む。

そして、入力された外部アドレスは、まず行アドレスバ
ッファ１および列アドレスバッファ２を通してそれぞれ
行デコーダ２１および列デコーダ２２に出力されるとと
もに、アドレス切換回路４３により救済方向記憶セル４
４からの救済方向の情報に基づいて行又は列のアドレス
が選択され、この選択後のアドレスがアドレス比較回路
４６において不良アドレス記憶セル４５に設定された不
良アドレスと比較される。両アドレスが一致すると、冗
長セル３２のデータが冗長行デコーダ２８および冗長列
デコーダ３１によりデコードされた後、書込み／続出し
アンプ３３を介して読み出され、この読み出しデータは
データ切換回路３０によって選択され入出力バッファ３
５を介して外部に出力される。これにより、メモリセル
２０内の欠陥セルが冗長セル３２によって置換され、欠
陥の救済が行われる。

この場合、本実施例ではアドレス切換回路４３の後段に
不良アドレス記憶セル４５を置いているので、例えば行
側の救済を行うときは外部アドレスのうち行側の不良ア
ドレスの部分がアドレス切換回路４３により選択された
後にアドレス比較回路４６に入力され、不良アドレス記
憶セル４５からの不良アドレスと比較される。これは列
側の救済の場合も同様である。したがって、不良アドレ
スを記憶する回路やアドレスを比較する回路は１つでよ
く、救済に必要な部分の構成が簡略化する。その結果、
チップ面積が低減し、高集積度を確保しつつ、欠陥救済
を行って歩留りを改善することができる。

なお、上記実施例では第２の記憶部４２をＦＲＯＭ構成
としたが、これに限らず、例えばＥＦＲＯＭでもよ（、
要は書き換え可能で、かつ不揮発性のものであればよい
。

〔発明の効果〕

本発明によれば、不良アドレス記憶手段やアドレス比較
回路が１つでよく、欠陥セルの救済に必要な部分の構成
を簡略化することができ、チップ面積を低減することが
できる。その結果、高集積度を確保しつつ、欠陥救済を
行って歩留りを改善することができる。

【図面の簡単な説明】

第１．２図は本発明に係る半導体記憶装置の一実施例を
示す図であり、 第１図はその構成図、 第２図はその切換指令処理を行う部分の回路図、第３図
は冗長技術を採用した従来のＤＲＡＭの構成図、 第４図は冗長技術を採用した先願に係るマスクＲＯＭの
構成図である。 ｌ・・・・・・行アドレスバッファ、 ２・・・・・・列アドレスバッファ、 ２０・・・・・・メモリセル、 ２１・・・・・・行デコーダ、 ２２・・・・・・列デコーダ、 ２８・・・・・・冗長行デコーダ、 ３０・・・・・・データ切換回路（データ出力手段）、
３１・・・・・・冗長列デコーダ、 ３２・・・・・・冗長セル、 ３３・・・・・・書込み／続出しアンプ、３４・・・・
・・センスアンプ、 ３５・・・・・・入出力バッファ、 ４１・・・・・・第１の記憶部、 ４２・・・・・・第２の記憶部、 ４３・・・・・・アドレス切換回路（アドレス選択手段
）４４・・・・・・救済方向記憶セル（方向記憶手段）
、４５・・・・・・不良アドレス記憶セル（アドレス記
憶手段）、 ４６・・・・・・アドレス比較回路（指令手段）、５１
ａ〜５１ｉ・・・・・・比較回路、５２ａ〜５２ｉ・・
・・・・記憶セル、５３ａ〜５３ト・・・−・比較器、 ５４・・・・・・アドレス−数構出回路。 冗長技術を採用した従来のＤＲＡＭの構成図第３図

Claims (1)

1. 【特許請求の範囲】 予めデータが固定された第１の記憶部を有し、アドレス
   信号に従って該固定されたデータを読み出す半導体記憶
   装置において、 書換可能でかつ不揮発性の第２の記憶部と、前記第１の
   記憶部に欠陥セルがあるとき、その欠陥セルを含む行又
   は列のアドレスを不良アドレスとして記憶するアドレス
   記憶手段と、 前記第１の記憶部の行又は列のうち少なくとも一方に欠
   陥セルがあるとき、その救済する方向を指定する情報を
   記憶する方向記憶手段と、 方向記憶手段に記憶された救済方向に基づいて前記アド
   レス信号を、第２の記憶部で使用するデコーダ用アドレ
   スと第１の記憶部における欠陥セルの救済を判断するた
   めのアドレスとに選択するアドレス選択手段と、 前記アドレス信号のうちアドレス選択手段により選択さ
   れた部分が第１の記憶部の欠陥セルを示す不良アドレス
   に一致すると、切換指令信号を出力する指令手段と、 通常は前記固定されたデータを選択する一方、指令手段
   から切換指令信号が出力されると第２の記憶部からのデ
   ータを選択して選択データを出力するデータ出力手段と
   、 を設けたことを特徴とする半導体記憶装置。