JPS58203699A - 半導体固定メモリ装置 - Google Patents
半導体固定メモリ装置Info
- Publication number
- JPS58203699A JPS58203699A JP57086046A JP8604682A JPS58203699A JP S58203699 A JPS58203699 A JP S58203699A JP 57086046 A JP57086046 A JP 57086046A JP 8604682 A JP8604682 A JP 8604682A JP S58203699 A JPS58203699 A JP S58203699A
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- memory cell
- famos
- address decoder
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は冗長部をＭＬｌ、本体部に不良部分か存在す
るときには、その不良部分を冗長部で鉦き換えるように
した固定半導体メモリ装置に関するものである。
るときには、その不良部分を冗長部で鉦き換えるように
した固定半導体メモリ装置に関するものである。
ここで対家とする同定半導体メ七’） １ｉｉｋ（マ（
ＯＭ ）はフユースないし浴断方式のもので、仕米のＲ
ＯＭは冗長部も同一形式の素子で構成されており、ＲＯ
Ｍへのプログラミング（曹き込み）が終って、そのテス
トｈｔ＋ｉｉ＆で不良部分が発見されると、その不ｍ部
分を冗長部で置き換えることによつ−（、ＲＯＭの憬症
を完全に発揮するようにするのであるが、この冗長部へ
のプログラミックＶＣは、やはりフユーズの切断作業が
必散があり、この作業はレーザ装置によって行なわれる
。従って、この作業はもう一度つニーー・プロセスの工
柱−民］〜で行なわねは゛ならず、史Ｖζ、その作業の
結果Ｑま必ず正常な結果が得られるとは限らず、丹び同
様な！［程を繰返す処女がある場合すら存在する。
ＯＭ ）はフユースないし浴断方式のもので、仕米のＲ
ＯＭは冗長部も同一形式の素子で構成されており、ＲＯ
Ｍへのプログラミング（曹き込み）が終って、そのテス
トｈｔ＋ｉｉ＆で不良部分が発見されると、その不ｍ部
分を冗長部で置き換えることによつ−（、ＲＯＭの憬症
を完全に発揮するようにするのであるが、この冗長部へ
のプログラミックＶＣは、やはりフユーズの切断作業が
必散があり、この作業はレーザ装置によって行なわれる
。従って、この作業はもう一度つニーー・プロセスの工
柱−民］〜で行なわねは゛ならず、史Ｖζ、その作業の
結果Ｑま必ず正常な結果が得られるとは限らず、丹び同
様な！［程を繰返す処女がある場合すら存在する。
この完１９］は以上のような点に淋みてなされたもので
、ｉｎＯＭの冗長部をフローティングゲート・アバラン
シェ注入形〜４０８索子（Ｆ Ａ ＩＡＯ８）で構成Ｊ
ること（こよって、本体不良部とのＩｔ侠を容易に、し
かも１ｇ頼嵐高く行なうことのできるＲＯＭを提供する
ことを目的としている。
、ｉｎＯＭの冗長部をフローティングゲート・アバラン
シェ注入形〜４０８索子（Ｆ Ａ ＩＡＯ８）で構成Ｊ
ること（こよって、本体不良部とのＩｔ侠を容易に、し
かも１ｇ頼嵐高く行なうことのできるＲＯＭを提供する
ことを目的としている。
第１図にこの宛１力の一実施例を示す観念的構成Ｉｄ−
（’、（１）は３２キロピント、６４イ日ヒントなとの
大容菫のＲＯＭ本体部、（２）は本体部（１）本末のコ
ラムアドレスデコーダ部、（３）は本体部（１）本末の
ローアドレスデコーダ部、（４）はＦＡＭＯ８構造をも
つコラム対応の冗長メモリセル部、（５）はＦ’Ａ Ｍ
ＯＳ構造をもつロ一対応の冗長メモリセル部、（６）
はＦ １ＭＯ８構造をもつ冗長コラムアドレスデコーダ
部、（７Ｊ ＶｉＦＡＭＯ３構造をもつ冗長ローアドレ
スデコーダ部である。
（’、（１）は３２キロピント、６４イ日ヒントなとの
大容菫のＲＯＭ本体部、（２）は本体部（１）本末のコ
ラムアドレスデコーダ部、（３）は本体部（１）本末の
ローアドレスデコーダ部、（４）はＦＡＭＯ８構造をも
つコラム対応の冗長メモリセル部、（５）はＦ’Ａ Ｍ
ＯＳ構造をもつロ一対応の冗長メモリセル部、（６）
はＦ １ＭＯ８構造をもつ冗長コラムアドレスデコーダ
部、（７Ｊ ＶｉＦＡＭＯ３構造をもつ冗長ローアドレ
スデコーダ部である。
第２図はこの実施例ＲＯＭの本体部の不良部分を冗長部
で置換する手順を示すフロー図である０ヒ述のようＴＩ
ｃ１１成された大・容菫ＲＯＭはウェーハテストの段階
で、不良部分が検出されると、この不良部分が冗長部で
置換妊れるゐである。すなわち、ＲＯＭ本体部（１）が
良品である場合には、その′１−７ｔアセンブル場れ、
最終テストへ１わきれる。
で置換する手順を示すフロー図である０ヒ述のようＴＩ
ｃ１１成された大・容菫ＲＯＭはウェーハテストの段階
で、不良部分が検出されると、この不良部分が冗長部で
置換妊れるゐである。すなわち、ＲＯＭ本体部（１）が
良品である場合には、その′１−７ｔアセンブル場れ、
最終テストへ１わきれる。
しかし、ウェーハテストでＪＩＭ本体部のあるアドレス
が不良であると検出されると、当該アドレスが、ＦＡＭ
Ｏ８で形成された冗長アドレステコーダ部にプログラム
され、）ＡＭＯ８で形成きれた冗長メモリセルを選択す
ると同時に、不良となった本体部メモリセルの選択を禁
止する。そして、この不良となった本体部メモリセルへ
プログラムすべき正しい内容を選択きれた冗長メモリセ
ルにプログラムする。このようにして、置換の完了した
ＲＯＭは樹脂等でアセンブルされた後に、最終テストへ
まわされ、これに５合格したものは良品とされる０ 以上説明したように、この発明になるＲＯＭでは冗長部
を］ｉ’ＡＭＯ８で構成しており、本体部の不良メモリ
セルをこの冗長部のメモリセルで置換するようにしたの
で、その置換は純電気的に行なうことができ、従来のよ
うに、ウェーハプロセス工程へ戻してレーザ装置を用い
て行なう必要はなく、極めて容易に行なうことができ、
その置換作業も確実に信頼度高いものである。
が不良であると検出されると、当該アドレスが、ＦＡＭ
Ｏ８で形成された冗長アドレステコーダ部にプログラム
され、）ＡＭＯ８で形成きれた冗長メモリセルを選択す
ると同時に、不良となった本体部メモリセルの選択を禁
止する。そして、この不良となった本体部メモリセルへ
プログラムすべき正しい内容を選択きれた冗長メモリセ
ルにプログラムする。このようにして、置換の完了した
ＲＯＭは樹脂等でアセンブルされた後に、最終テストへ
まわされ、これに５合格したものは良品とされる０ 以上説明したように、この発明になるＲＯＭでは冗長部
を］ｉ’ＡＭＯ８で構成しており、本体部の不良メモリ
セルをこの冗長部のメモリセルで置換するようにしたの
で、その置換は純電気的に行なうことができ、従来のよ
うに、ウェーハプロセス工程へ戻してレーザ装置を用い
て行なう必要はなく、極めて容易に行なうことができ、
その置換作業も確実に信頼度高いものである。
第１図はこの発明の一実施例を示す概念的構成図、第２
図はこの実施例ＲＯＭの本体部の不良部分をノシ長部で
置換する手順を示すフロー図である。 図において、（１）はＲＯＭ本体ｔｍ、（２）は本体部
のコラムアドレスデコーダ部、（３）は本体部のローア
ドレスデコーダ部、（４）はコラム対応の冗長メモリセ
ル部、（５）ｉｌｌロ一対応の冗長メモリセル部、（６
）は冗長コラムアドレスデコーダ部、（７）は冗長ロー
アドレスデコーダ部である。 代理人 葛野信−（外１名） 第１図 第２１４
図はこの実施例ＲＯＭの本体部の不良部分をノシ長部で
置換する手順を示すフロー図である。 図において、（１）はＲＯＭ本体ｔｍ、（２）は本体部
のコラムアドレスデコーダ部、（３）は本体部のローア
ドレスデコーダ部、（４）はコラム対応の冗長メモリセ
ル部、（５）ｉｌｌロ一対応の冗長メモリセル部、（６
）は冗長コラムアドレスデコーダ部、（７）は冗長ロー
アドレスデコーダ部である。 代理人 葛野信−（外１名） 第１図 第２１４
Claims (1)
- （１） ンローテイングケート拳アノ（ランシエ注）
（形ＭＯ８（ＦＡＭＯ８）で構成された冗長メモリーし
／Ｌとこれに対応する冗長アドレスデコーダとを備え本
体部のメモリセルに不良部分があるときは当該不良部分
およびこの不良部分に対応するアドレスデコーダ部分を
上記冗長メモリセルおよびこれに対応する上記冗長アド
レスデコーダでそれぞれｔＩＩＬき換え得るようにした
ことを特徴とする半導体面にメそり装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086046A JPS58203699A (ja) | 1982-05-19 | 1982-05-19 | 半導体固定メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086046A JPS58203699A (ja) | 1982-05-19 | 1982-05-19 | 半導体固定メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58203699A true JPS58203699A (ja) | 1983-11-28 |
Family
ID=13875731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57086046A Pending JPS58203699A (ja) | 1982-05-19 | 1982-05-19 | 半導体固定メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58203699A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264599A (ja) * | 1985-05-16 | 1986-11-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02201800A (ja) * | 1989-01-31 | 1990-08-09 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210697A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210696A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
-
1982
- 1982-05-19 JP JP57086046A patent/JPS58203699A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264599A (ja) * | 1985-05-16 | 1986-11-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02201800A (ja) * | 1989-01-31 | 1990-08-09 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210697A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210696A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005031524B4 (de) | Redundanzprogrammierschaltung und Verfahren | |
| KR960016807B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| JP2777091B2 (ja) | 半導体メモリ装置のカラム冗長方法及びその回路 | |
| US7263027B2 (en) | Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features | |
| KR100505702B1 (ko) | 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법 | |
| JP3645296B2 (ja) | 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法 | |
| JP3799197B2 (ja) | 半導体記憶装置 | |
| JPS58203699A (ja) | 半導体固定メモリ装置 | |
| JPH0427639B2 (ja) | ||
| KR100865824B1 (ko) | 메모리 소자 및 리페어 방법 | |
| JP2003022693A (ja) | 半導体メモリ | |
| JPS62217498A (ja) | 半導体記憶装置 | |
| WO2004095471A1 (ja) | 半導体記憶装置 | |
| JPS59124098A (ja) | 半導体メモリの冗長デコ−ダ | |
| JPH06295594A (ja) | 半導体記憶装置 | |
| JP4387256B2 (ja) | 半導体記憶装置 | |
| KR930003163A (ko) | 리던던시 회로를 구비하는 반도체 메모리 장치 | |
| JP3241302B2 (ja) | 半導体記憶装置 | |
| JPS6240700A (ja) | 半導体メモリ | |
| JPH0660693A (ja) | 半導体記憶装置 | |
| KR940008212B1 (ko) | 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치 | |
| JP2004355744A (ja) | 半導体記憶装置 | |
| JPH0262800A (ja) | 半導体集積回路 | |
| JP2002216493A (ja) | 救済修正回路および半導体記憶装置 | |
| JP2629957B2 (ja) | 記憶装置 |