KR102468865B1 - 럽처 제어 장치 및 이를 포함하는 반도체 장치 - Google Patents

럽처 제어 장치 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102468865B1
KR102468865B1 KR1020160074490A KR20160074490A KR102468865B1 KR 102468865 B1 KR102468865 B1 KR 102468865B1 KR 1020160074490 A KR1020160074490 A KR 1020160074490A KR 20160074490 A KR20160074490 A KR 20160074490A KR 102468865 B1 KR102468865 B1 KR 102468865B1
Authority
KR
South Korea
Prior art keywords
rupture
signal
address
fuse
activated
Prior art date
Application number
KR1020160074490A
Other languages
English (en)
Other versions
KR20170141448A (ko
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160074490A priority Critical patent/KR102468865B1/ko
Priority to US15/255,569 priority patent/US9852814B1/en
Publication of KR20170141448A publication Critical patent/KR20170141448A/ko
Application granted granted Critical
Publication of KR102468865B1 publication Critical patent/KR102468865B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 럽처 제어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 퓨즈를 이용하여 리페어 동작을 수행하는 기술이다. 이러한 본 발명은 어드레스와 퓨즈 데이터를 비교하여 퓨즈의 럽처 여부를 나타내는 럽처 마스크신호를 출력하는 비교부, 제 1럽처 명령신호와 럽처 마스크신호 및 외부 어드레스에 대응하여 럽처 어드레스를 생성하되, 럽처 마스크신호의 활성화 여부에 따라 럽처 어드레스를 생성하는 어드레스 제어부, 및 럽처 인에이블신호의 활성화시 럽처 어드레스에 대응하여 럽처 동작이 수행되며, 리드 인에이블신호에 대응하여 퓨즈 데이터를 출력하는 퓨즈 어레이를 포함한다.

Description

럽처 제어 장치 및 이를 포함하는 반도체 장치{Rupture control device and semiconductor device including the same}
본 발명은 럽처 제어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 퓨즈를 이용하여 리페어 동작을 수행하는 기술이다.
디램(DRAM: Dynamic Random Access Memory)은 매트릭스 형태로 배열되는 복수개의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.
그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.
즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
현재 디램(DRAM)에서의 불량 셀(cell)에 대한 리페어(repair) 방법은 웨이퍼(wafer) 상태에서 리페어하는 방법과 패키징(package) 상태에서 리페어 하는 방법이 있다.
여기서, 웨이퍼 리페어 방법은 웨이퍼 레벨에서 테스트(test)를 수행한 후 불량 셀을 리던던시 셀(redundancy cell)로 교체하는 방법이다. 그리고, 패키징 리페어 방법은 패키징 상태에서 테스트를 진행한 후 패키징 상태에서 리던던시 셀로 불량 셀을 대체하는 방법이다.
본 발명은 타겟 퓨즈의 정보를 피드백 받아 럽처가 완료될 때까지 럽처 카운터의 동작을 고정시켜 불필요한 럽처의 횟수를 감소시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 럽처 제어 장치는, 어드레스와 퓨즈 데이터를 비교하여 퓨즈의 럽처 여부를 나타내는 럽처 마스크신호를 출력하는 비교부; 제 1럽처 명령신호와 럽처 마스크신호 및 외부 어드레스에 대응하여 럽처 어드레스를 생성하되, 럽처 마스크신호의 활성화 여부에 따라 럽처 어드레스를 생성하는 어드레스 제어부; 및 럽처 인에이블신호의 활성화시 럽처 어드레스에 대응하여 럽처 동작이 수행되며, 리드 인에이블신호에 대응하여 퓨즈 데이터를 출력하는 퓨즈 어레이를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 리드 인에이블신호에 대응하여 퓨즈 데이터를 출력하고, 퓨즈의 럽처 여부를 나타내는 럽처 마스크신호의 비활성화 구간에서 카운팅신호를 고정시켜 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 연속적으로 럽처 동작을 실행하는 럽처 제어 장치; 및 퓨즈 데이터에 대응하여 리페어 동작시 패일 된 어드레스에 대한 리던던시 동작이 수행되는 노말 셀 어레이를 포함하는 것을 특징으로 한다.
본 발명은 퓨즈의 럽처 동작에 소비되는 시간을 최소화할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 카운터 제어부에 관한 상세 구성도.
도 3 및 도 4는 본 발명의 실시예에 따른 럽처 제어 장치의 동작을 설명하기 위한 동작 타이밍도.
도 5는 본 발명의 실시예에 따른 반도체 장치를 포함하는 시스템 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 럽처 제어 장치(100)는, 어드레스 제어부(101), 리드 제어부(140), 비교부(150), 럽처 제어부(160), 퓨즈 어레이(170) 및 노말 셀 어레이(200)를 포함한다. 여기서, 어드레스 제어부(101)는 카운터 제어부(110), 럽처 카운터(120) 및 럽처 어드레스 생성부(130)를 포함한다.
럽처 제어 장치(100)는 리페어 동작시 퓨즈 어레이(170)의 럽처 동작을 제어한다. 이를 위해, 어드레스 제어부(101)는 제 1럽처 명령신호 RUP_CMD1와 럽처 마스크신호 RUP_MASK 및 외부 어드레스 ERADD에 대응하여 럽처 어드레스 RADD의 활성화 여부를 제어한다.
그리고, 카운터 제어부(110)는 제 1럽처 명령신호 RUP_CMD1와 럽처 마스크신호 RUP_MASK에 대응하여 카운터 제어신호 CCON를 출력한다. 그리고, 럽처 카운터(120)는 카운터 제어신호 CCON에 대응하여 카운팅 동작을 수행하여 카운팅신호 CNT를 출력한다.
예를 들어, 럽처 카운터(120)는 카운터 제어신호 CCON의 로직 레벨에 대응하여 카운팅 동작을 수행하여 카운팅신호 CNT를 활성화시켜 출력하거나 카운팅 동작을 중지하여 카운팅신호 CNT를 비활성화시켜 출력할 수 있다.
또한, 리드 제어부(140)는 제 1럽처 명령신호 RUP_CMD1에 대응하여 리드 동작을 제어하기 위한 리드 인에이블신호 RDEN를 출력한다. 여기서, 제 1럽처 명령신호 RUP_CMD1는 리드 동작시 활성화되는 명령신호이다. 그리고, 리드 인에이블신호 RDEN는 제 1럽처 명령신호 RUP_CMD1에 동기화되어 활성화된다. .
그리고, 비교부(150)는 럽처 동작을 수행할 대상이 되는 어드레스 ADD와 패일 비트 정보를 포함하는 퓨즈 데이터 FDATA를 비교하여 럽처 마스크신호 RUP_MASK를 출력한다.
여기서, 어드레스 ADD는 퓨즈 그룹의 위치 및 럽처 할 어드레스 비트를 포함하는 어드레스이다. 그리고, 럽처 마스크신호 RUP_MASK는 현재 럽처 하려고 하는 퓨즈 데이터 FDATA의 정보에 대응하여 해당 퓨즈가 브레이크 다운 됐는지를 알려주는 신호이다.
또한, 럽처 어드레스 생성부(130)는 카운팅신호 CNT에 대응하여 외부 어드레스 ERADD를 입력받아 럽처 어드레스 RADD를 생성한다. 여기서, 외부 어드레스 ERADD는 외부에서 입력되는 퓨즈셋의 어드레스 정보를 나타낸다. 그리고, 럽처 어드레스 RADD는 퓨즈 어레이(170)에서 실제 럽처 되어야 하는 어드레스를 나타낸다.
예를 들어, 럽처 어드레스 생성부(130)는 카운팅신호 CNT와 외부 어드레스 ERADD가 모두 활성화된 경우에만 럽처 어드레스 RADD를 활성화시킨다. 본 발명의 실시예에서는 외부 어드레스 ERADD가 하이 레벨로 활성화된 경우 럽처 동작이 실행되는 것을 일 예로 설명하기로 한다. 그리고, 본 발명의 실시예는 모든 외부 어드레스 ERADD가 순차적으로 활성화되어 모든 퓨즈를 럽처하는 경우를 가정한다.
그리고, 럽처 제어부(160)는 럽처 마스크신호 RUP_MASK와 제 2럽처 명령신호 RUP_CMD2에 대응하여 럽처 인에이블신호 RUPEN를 출력한다. 여기서, 제 2럽처 명령신호 RUP_CMD2는 럽처 동작시 퓨즈의 럽처 동작을 제어하기 위해 활성화되는 명령신호이다. 제 2럽처 명령신호 RUP_CMD2는 첫 번째 제 1럽처 명령신호 RUP_CMD1가 입력되고 일정 지연 시간 이후에 입력될 수 있다.
그리고, 럽처 인에이블신호 RUPEN는 리페어 동작시 퓨즈 어레이(170)의 퓨즈를 럽처 할 때 사용하는 신호이다. 이러한 럽처 인에이블신호 RUPEN는 제 2럽처 명령신호 RUP_CMD2와 럽처 마스크신호 RUP_MASK가 모두 활성화된 경우 활성화 상태가 된다.
그리고, 퓨즈 어레이(170)는 럽처 인에이블신호 RUPEN에 대응하여 럽처 어드레스 RADD에 대한 럽처 동작을 수행한다. 그리고, 퓨즈 어레이(170)는 리드 인에이블신호 RDEN에 대응하여 퓨즈 데이터 FDATA를 출력한다.
이러한 퓨즈 어레이(170)는 복수의 셀 C0~C5와, 복수의 센스앰프 SA0~SA5와, 복수의 래치부 L0~L5를 포함한다. 여기서, 복수의 셀 C0~C5는 하나의 퓨즈셋 단위로 설정될 수 있으며 퓨즈셋의 단위에 대응하여 복수의 센스앰프 SA0~SA5와, 복수의 래치부 L0~L5 및 럽처 어드레스 RADD의 개수가 설정될 수 있다.
본 발명의 실시예에서 복수의 셀 C0~C5과, 복수의 센스앰프 SA0~SA5와, 복수의 래치부 L0~L5 및 럽처 어드레스 RADD의 개수를 6개로 설명하였지만, 본 발명의 실시예는 이에 한정되는 것이 아니며 퓨즈셋의 개수에 따라 충분히 변경이 가능하다.
여기서, 복수의 셀 C0~C5는 럽처 인에이블신호 RUPEN에 대응하여 럽처 어드레스 RADD에 대한 럽처 동작을 수행한다. 여기서, 복수의 셀 C0~C5는 어레이 이-퓨즈(ARE; Array Rupture Electrical fuse)를 포함할 수 있다.
반도체 집적 회로 장치를 구성하는 각 소자의 사이즈가 미세화되고, 한 개의 반도체 칩 내에 포함되는 소자의 수가 거대화됨에 따라, 결함 밀도의 수준도 증대되고 있다. 이러한 결함 밀도의 증대는 반도체 장치의 수율을 저하시키는 직접적인 원인이 된다. 결함 밀도가 심하게 증가할 경우 반도체 소자가 형성되는 웨이퍼를 폐기처분하여야 한다.
이러한 결함 밀도를 낮추기 위해, 결함 셀을 여분의 셀로 교체하는 리던던시(redundancy) 회로가 제안되었다. 리던던시 회로(혹은 퓨즈 회로)는 반도체 메모리 장치의 경우, 로오(row)계 배선(예컨대, 워드 라인) 및 컬럼(column)계 배선(예컨대, 비트 라인) 각각에 대해 설치될 수 있다.
이러한 리던던시 회로는 결함 셀의 어드레스 정보를 저장하는 복수의 셀 C0~C5을 포함한다. 복수의 셀 C0~C5은 복수의 퓨즈 배선들을 포함하는 복수의 퓨즈셋들로 구성될 수 있다.
복수의 셀 C0~C5은 모든 패일 어드레스의 각 비트에 대한 정보를 저장하고 있는 메모리이다. 복수의 셀 C0~C5는 퓨즈 선택정보인 럽처 어드레스 RADD에 따라 해당하는 로오 라인을 선택하게 된다.
그리고, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍한다. 또한, 메모리의 패키지 상태에서 비트 패일의 구제 목적으로 셀프 리페어(repair or rupture)를 진행한다.
퓨즈 어레이(170)는 메모리의 테스트가 끝나면 메모리 셀의 불량정보를 받아 복수의 셀 C0~C5에서 각 비트에 해당하는 전기 퓨즈(Electrical Fuse)를 럽처(Rupture) 하여 패일 정보를 영구히 저장한다. 이때, 복수의 셀 C0~C5는 럽처 제어부(160)로부터 인가되는 럽처 인에이블신호 RUPEN에 대응하여 럽처 동작을 수행하게 된다.
퓨즈 어레이(170)는 럽처 인에이블신호 RUPEN의 활성화시 럽처(Rupture) 동작에 따라 결함 셀의 어드레스 정보를 저장한다. 반면에, 퓨즈 어레이(170)는 럽처 인에이블신호 RUPEN의 비활성화시 럽처(Rupture) 동작을 수행하지 않는다. 여기서, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍하는 전기 퓨즈(E-fuse)로 이루어질 수 있다.
그리고, 복수의 센스앰프 SA0~SA5는 복수의 셀 C0~C5에 저장된 데이터를 센싱 및 증폭한다. 그리고, 복수의 센스앰프 SA0~SA5는 리드 인에이블신호 RDEN에 대응하여 퓨즈 데이터 FDATA를 리드하여 노말 셀 어레이(200)에 출력한다. 그리고, 복수의 래치부 L0~L5는 복수의 셀 C0~C5의 럽처 동작시 입력되는 럽처 어드레스 RADD를 일정시간 동안 래치한다.
노말 셀 어레이(200)는 퓨즈 어레이(170)로부터 인가되는 퓨즈 데이터 FDATA에 대응하여 리페어 동작시 패일 된 어드레스에 대한 리던던시 동작이 수행된다.
도 2는 도 1의 카운터 제어부(110)에 관한 상세 구성도이다.
카운터 제어부(110)는 제 1럽처 명령신호 RUP_CMD1와 럽처 마스크신호 RUP_MASK가 모두 활성화된 경우 카운터 제어신호 CCON를 활성화시켜 출력한다. 이러한 카운터 제어부(110)는 제 1럽처 명령신호 RUP_CMD1와 럽처 마스크신호 RUP_MASK를 앤드 조합하여 카운터 제어신호 CCON를 출력하는 앤드게이트 AND1를 포함할 수 있다.
예를 들어, 카운터 제어부(110)는 제 1럽처 명령신호 RUP_CMD1와 럽처 마스크신호 RUP_MASK가 모두 하이 레벨로 인에이블되는 경우 카운터 제어신호 CCON를 하이 레벨로 출력할 수 있다.
즉, 카운터 제어부(110)는 럽처 동작시 제 1럽처 명령신호 RUP_CMD1가 활성화된 상태에서 럽처 마스크신호 RUP_MASK의 레벨에 대응하여 카운터 제어신호 CCON를 출력한다. 이러한 카운터 제어부(110)는 제 1럽처 명령신호 RUP_CMD1가 하이 레벨인 경우 럽처 마스크신호 RUP_MASK를 하이 레벨로 출력하고, 제 1럽처 명령신호 RUP_CMD1가 로우 레벨인 경우 럽처 마스크신호 RUP_MASK를 로우 레벨로 출력할 수 있다.
도 3 및 도 4는 본 발명의 실시예에 따른 럽처 제어 장치의 동작을 설명하기 위한 동작 타이밍도이다.
먼저, 도 3의 경우 1개의 퓨즈셋 정보를 한번에 입력받아 이를 순차적으로 럽처하게 된다. 이하에서는 일반적인 럽처 제어 장치의 동작을 개략적으로 설명하기로 한다. 예를 들어, 셀 C0, C2, C3, C5의 퓨즈는 한 번의 럽처로 브레이크 다운(break down)이 되어 럽처가 성공하게 되는 물리적 특성을 가질 수 있다. 반면에, 셀 C1의 퓨즈는 4회, 셀 C4의 퓨즈는 3회의 럽처를 수행해야 브레이크 다운이 발생하여 럽처가 성공하게 되는 물리적인 특성을 가질 수 있다.
이러한 경우, 셀 C0~C5의 퓨즈에 대해 순차적으로 럽처를 진행하게 된다. 처음 럽처 동작시 셀 C0~C5의 퓨즈에 대해 무조건 차례대로 럽처를 진행하는 경우 셀 C0, C2, C3, C5의 퓨즈는 럽처 되지만, 나머지 셀 C1, C4는 럽처되지 않는다.
이후에, 두 번째 럽처 동작 시에는 제 1럽처 명령신호 RUP_CMD1에 대응하여 처음 럽처 된 셀 C0, C2, C3, C5의 퓨즈에 대해 데이터를 리드한다. 그리고, 럽처 마스크신호 RUP MASK에 대응하여 어느 퓨즈가 브레이크 다운 되었는지를 확인한다. 그리고, 럽처가 완료된 퓨즈에 대해서는 럽처 마스크신호 RUP MASK에 의해 제 2럽처 명령신호 RUP_CMD2를 마스킹 하여 럽처 동작을 진행하지 않게 된다.
이와 같은 동작을 모든 6개의 퓨즈에 동일하게 계속 동작시도를 하게 되고, 셀 C1은 4번, 셀 C4는 3번을 거쳐 최종 5번째 럽처에서 모든 퓨즈가 브레이크 다운되어 럽처 동작이 종료된다. 모든 퓨즈를 럽처하기 위해서는 퓨즈 6개에 대해 동일한 럽처 동작을 수행해야 한다.
즉, 가장 좋지 않은 특성을 가진 셀 C1 퓨즈의 특성을 고려하여 다른 퓨즈에 대해서도 4번씩 모두 럽처를 시도하여야 모든 퓨즈를 브레이크 다운 할 수 있다. 만약, 6개 퓨즈에 대해 4번씩 럽처를 하는 경우 6 ×4 =24 회만큼의 럽처를 진행해야 한다.
이러한 경우 럽처 카운터(120)를 계속 동작시켜 럽처 어드레스 RADD<0>~RADD<5>를 순차적으로 럽처하게 된다. 위와 같이 일반적인 경우 럽처 횟수가 증가하여 럽처 시간이 오래 걸리게 된다.
도 4는 본 발명의 실시예에 따른 럽처 제어 장치의 동작을 설명하기 위한 동작 타이밍도이다.
럽처 동작시 제 1럽처 명령신호 RUP_CMD1가 활성화되면 리드 인에이블신호 RDEN가 활성화된다. 즉, 제 1럽처 명령신호 RUP_CMD1가 입력되면, 퓨즈 어레이(170)에서 럽처 하려고 하는 셀의 퓨즈 정보를 리드하기 위한 리드 인에이블신호 RDEN가 활성화된다. 그러면, 퓨즈 어레이(170)의 퓨즈 정보가 리드되어 퓨즈 데이터 FDATA가 출력된다.
이때, 해당하는 퓨즈에 대응하는 센스앰프(예를 들면, 센스앰프 SA0)의 데이터만 출력되고, 나머지 센스앰프(예를 들면, 센스앰프 SA1~SA5)의 데이터는 출력되지 않도록 할 수 있다. 이 퓨즈 데이터 FDATA를 판단하여 해달 셀이 럽처 되었는지의 여부를 판단할 수 있다.
이를 위해, 비교부(150)는 럽처 퓨즈를 선택하기 위한 어드레스 ADD와 퓨즈 데이터 FDATA를 비교하여 럽처 마스크신호 RUP_MASK를 출력한다. 예를 들어, 비교부(150)는 어드레스 ADD와 퓨즈 데이터 FDATA를 비교하여 두 값이 같으면 럽처 마스크신호 RUP_MASK를 활성화시킨다. 반면에, 비교부(150)는 어드레스 ADD와 퓨즈 데이터 FDATA를 비교하여 두 값이 다르면 럽처 마스크신호 RUP_MASK를 비활성화시킨다.
즉, 비교부(150)는 럽처 하려고 하는 해당 셀이 럽처가 되어있으면 해당 퓨즈를 럽처하지 않도록 하기 위해 럽처 마스크신호 RUP_MASK를 활성화시킨다. 반면에, 비교부(150)는 럽처 하려고 하는 해당 셀이 럽처가 되어있지 않으면 해당 퓨즈를 럽처하도록 제어하기 위해 럽처 마스크신호 RUP_MASK를 비활성화시킨다.
그리고, 럽처 마스크신호 RUP_MASK가 비활성화된 상태에서 실제 럽처 동작을 수행하도록 제어하는 신호가 제 2럽처 명령신호 RUP_CMD2이다. 만약, 럽처 마스크신호 RUP_MASK가 활성화되면 럽처 제어부(160)는 실제 럽처 동작을 인에이블 시키기 위한 럽처 인에이블신호 RUPEN를 비활성화시켜 럽처 동작이 실행되지 않도록 한다.
즉, 제 2럽처 명령신호 RUP_CMD2가 활성화되면 럽처 인에이블신호 RUPEN가 활성화되어 럽처 동작이 실행되어야 하지만, 럽처 마스크신호 RUP_MASK가 활성화되는 구간에서는 럽처 인에이블신호 RUPEN가 비활성화되어 럽처 동작이 실행되지 않는다.
제 2럽처 명령신호 RUP_CMD2가 활성화된 이후에 다시 제 1럽처 명령신호 RUP_CMD1가 입력되면 럽처 카운터(120)를 동작시켜 럽처 하려는 퓨즈를 다음 어드레스로 쉬프트시켜 럽처 어드레스 RADD를 변경시킨다. 이때, 본 발명의 실시예에 따른 카운터 제어부(110)는 럽처 마스크신호 RUP_MASK가 활성화되면 카운터 제어신호 CCON를 활성화시킨다.
이에 따라, 럽처 카운터(120)는 럽처 마스크신호 RUP_MASK의 활성화시 카운트 동작이 중지되어 카운트신호 CNT를 일정 레벨(예를 들어, 로직 하이 레벨)로 고정시킨다. 그러면, 럽처 어드레스 생성부(130)는 카운트신호 CNT에 대응하여 로오 어드레스 RADD를 변경하지 않게 된다.
예를 들어, 도 4의 타이밍에서와 같이 로오 어드레스 RADD<0>는 제 1럽처 명령신호 RUP_CMD1에 대응하여 활성화된다. 이후에, 제 2럽처 명령신호 RUP_CMD2가 활성화되었지만, 럽처 마스크신호 RUP_MASK가 활성화된 구간에서는 럽처 제어부(160)가 럽처 인에이블신호 RUPEN를 비활성화시키게 된다.
즉, 럽처 마스크신호 RUP_MASK가 활성화된 구간에서는 카운터 제어신호 CCON가 활성화되어 럽처 카운터 CNT의 출력이 고정된다. 이에 따라, 럽처 어드레스 생성부(130)는 카운트신호 CNT가 고정된 경우 럽처 어드레스 RADD를 다음 어드레스로 쉬프트하지 않는다.
이후에, 럽처 마스크신호 RUP_MASK가 비활성화되고 다음 제 1럽처 명령신호 RUP_CMD1가 입력되면 럽처 어드레스 생성부(130)는 다음 럽처 어드레스 RADD<1>를 활성화시키게 된다.
본 발명의 실시예는 럽처의 횟수를 줄이기 위해 무조건 럽처 카운터(120)를 동작시키는 것이 아니라, 카운터 제어부(110)가 럽처 여부에 대한 정보를 나타내는 럽처 마스크신호 RUP_MASK를 이용하여 럽처 카운터(120)의 동작을 제어한다.
즉, 카운터 제어부(110)는 럽처 마스크신호 RUP MASK가 활성화되어 퓨즈가 브레이크 다운이 되지 않았을 경우 럽처 카운터(120)의 카운팅 동작이 수행되지 않도록 한다.
이러한 카운터 제어부(110)는 럽처 마스크신호 RUP_MASK와 제 1럽처 명령신호 RUP_CMD1를 조합하여 럽처 마스크신호 RUP_MASK가 로우 레벨(퓨즈가 브레이크 다운 되지 않음)일 때 제 1럽처 명령신호 RUP_CMD1가 럽처 카운터(120)에 입력되지 않도록 마스킹한다.
카운터 제어부(110)는 외부에서 제 1럽처 명령신호 RUP_CMD1가 입력되어도 현재 럽처 하려는 퓨즈가 브레이크 다운 되어있지 않으면 럽처 마스크신호 RUP_MASK를 로우 레벨로 출력한다.
이에 따라, 럽처 카운터(120)가 카운팅 동작을 수행하지 않아 카운팅신호 CNT가 증가하지 않게 되어 동일한 럽처 어드레스 RADD에 대해 지속적으로 럽처를 시도하게 된다. 이러한 동작은 퓨즈의 브레이크 다운이 완료 될되어 럽처 마스크신호 RUP_MASK가 하이 레벨이 될 때까지 반복하게 된다.
예를 들면, 처음 럽처 동작이 시작되면 제 1럽처 명령신호 RUP_CMD1가 인가되고 리드 인에이블신호 RDEN가 활성화되어 럽처 하려는 퓨즈 정보를 리드하게 된다. 초기 동작시에는 모든 퓨즈가 브레이크 다운 되지 않은 상태이므로 모든 퓨즈에 대해 럽처 동작을 한다.
셀 C0의 퓨즈는 1 회만으로도 브레이크 다운이 되므로 처음 럽처 시 브레이크 다운이 된다. 하지만, 두 번째 제 1럽처 명령신호 RUP_CMD1가 입력되면 그 전에 럽처 마스크신호 RUP_MASK가 비활성화 상태였으므로 동일한 럽처 어드레스 RADD<0>에 대해서 다시 퓨즈의 브레이크 다운 상태를 리드하게 된다.
첫 번째 셀 C0의 퓨즈는 첫 번째 럽처 동작에서 이미 브레이크 다운 되었다. 그러므로, 럽처 마스크신호 RUP_MASK가 활성화되고, 럽처 인에이블신호 RUPEN가 로우 레벨이 되어 럽처 동작을 진행하지 않는다.
그 후 다시 제 1럽처 명령신호 RUP_CMD1가 입력되면 럽처 마스크신호 RUP_MASK가 비활성화되어 럽처 카운터(120)가 동작하게 된다. 이에 따라, 다음 럽처 어드레스 RADD<1>의 브레이크 다운 상태를 리드하여, 럽처 어드레스 RADD<1>에 대해서 럽처를 시도하게 된다.
럽처 어드레스 RADD<1>의 경우는 4 번의 럽처를 실행해야 퓨즈가 물리적으로 브레이크 다운 된다. 이에 따라, 럽처 어드레스 RADD<1>가 입력된 이후 5 번째 제 1럽처 명령신호 RUP_CMD1에 대응하여 퓨즈 정보를 리드하게 된다. 리드 인에이블신호 RDEN에 의해 셀 C1의 퓨즈가 브레이크 다운된 것을 확인한다. 그 다음 제 1럽처 명령신호 RUP_CMD1에서 다음 럽처 어드레스 RADD<2>가 입력된다. 이러한 동작을 마지막 럽처 어드레스 RADD<5> 까지 순차적으로 수행하게 된다.
본 발명의 실시예에서 럽처 동작시 각 퓨즈가 물리적으로 브레이크 다운 되기까지 몇 번의 럽처 동작을 수행해야 하는지에 대한 정보를 미리 확인해야 한다. 퓨즈의 럽처 횟수에 대한 정보는 셀 특성 테스트 실험을 통해 미리 확보할 수 있다.
본 발명의 실시예는 이런 과정을 통해 모든 럽처 어드레스 RADD<0:5>에 해당하는 퓨즈를 브레이크 다운 하기까지 총 17번의 럽처 동작만 수행하면 된다. 럽처 어드레스의 개수가 많을수록 모든 퓨즈에 대한 브레이크 다운 시간이 더욱 더 감소하게 된다.
도 5는 본 발명의 실시예에 따른 반도체 장치를 포함하는 시스템 구성도이다.
도 5에 도시된 바와 같이, 메모리 시스템은 반도체 장치(1000) 및 컨트롤러(1100)를 포함할 수 있다. 컨트롤러(1100)는 반도체 장치(1000)에 명령신호(CMD)와 어드레스(ADD)를 인가하는 것에 의해 반도체 장치(1000)의 동작을 제어한다. 그리고, 컨트롤러(1100)는 리드 및 라이트 동작시에 메모리(1000)와 데이터(DQ)를 주고 받는다.
또한, 컨트롤러(1100)는 명령신호들(CMD)을 전송함으로써 반도체 장치(1000)로 액티브 명령, 프리차지명령, 리프레시 명령, 셀프 리프레시 진입 커맨드, 셀프 리프레시 종료 커맨드, 럽처 명령 등을 입력할 수 있다.
또한, 컨트롤러(1100)는 액티브명령(ACT)을 전송하는 반도체 장치(1000)에서 셀 블록 및 액티브할 워드라인을 선택하거나 럽처 동작을 실행하기 위한 어드레스(ADD)를 전송할 수 있다. 컨트롤러(1100)는 반도체 장치(1000)에 주기적으로 리프레시 명령을 전송하고, 반도체 장치(1000)의 셀프 리프레시 모드를 제어하기 위해 셀프 리프레시 진입 커맨드, 셀프 리프레시 종료 커맨드를 전송할 수 있다. 또한, 컨트롤러(1100)는 반도체 장치(1000)에 리페어 동작시 럽처 동작을 제어하기 위한 럽처 명령신호를 전송할 수 있다.
여기서, 반도체 장치(1000)는 도 1, 2, 4의 설명에서 상술한 메모리일 수 있다. 반도체 장치(1000)는 하이 액티브 워드라인의 어드레스를 검출할 수 있다. 반도체 장치(1000)는 하이 액티브 워드라인의 어드레스를 검출하여 저장하고, 타겟 어드레스를 생성할 수 있다. 그리고, 반도체 장치(1000)는 노멀 리프레시 동작시 리프레시 동작을 소정의 횟수만큼 수행할 때마다 타겟 어드레스를 이용한 타겟 리프레시 동작을 수행할 수 있다.
또한, 반도체 장치(1000)는 셀프 리프레시 모드로 진입하면 컨트롤러(1100)로부터 리프레시명령(REF)을 입력받지 않아도 주기적으로 리프레시 동작을 수행할 수 있다.
그리고, 반도체 장치(1000)가 럽처 동작들을 수행하기 위한 구성 및 동작은 도 1, 2, 4의 설명에서 상술한 바와 동일하다. 메모리 시스템은 리페어 동작시 럽처 마스크신호 RUP_MASK가 비활성화되는 구간에서는 럽처 어드레스 RADD의 카운팅 동작을 실행하지 않도록 하여 럽처 횟수를 줄일 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 어드레스와 퓨즈 데이터를 비교하여 퓨즈의 럽처 여부를 나타내는 럽처 마스크신호를 출력하는 비교부;
    제 1럽처 명령신호와 상기 럽처 마스크신호 및 외부 어드레스에 대응하여 럽처 어드레스를 생성하되, 상기 럽처 마스크신호의 활성화 여부에 따라 럽처 어드레스를 생성하는 어드레스 제어부; 및
    럽처 인에이블신호의 활성화시 상기 럽처 어드레스에 대응하여 럽처 동작이 수행되며, 리드 인에이블신호에 대응하여 상기 퓨즈 데이터를 출력하는 퓨즈 어레이를 포함하고,
    상기 어드레스 제어부는
    상기 제 1럽처 명령신호와 상기 럽처 마스크신호에 대응하여 카운터 제어신호를 출력하되, 상기 럽처 마스크신호의 활성화 여부에 따라 상기 카운터 제어신호를 선택적으로 활성화시키는 카운터 제어부;
    상기 카운터 제어신호에 대응하여 카운팅신호를 출력하는 럽처 카운터; 및
    상기 카운팅신호에 대응하여 상기 럽처 어드레스를 생성하는 럽처 어드레스 생성부를 포함하는 것을 특징으로 하는 럽처 제어 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 1럽처 명령신호에 대응하여 상기 리드 인에이블신호를 생성하는 리드 제어부; 및
    상기 럽처 마스크신호와 제 2럽처 명령신호에 대응하여 상기 럽처 인에이블신호를 출력하는 럽처 제어부 더 포함하는 것을 특징으로 하는 럽처 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 럽처 제어부는
    상기 럽처 마스크신호가 활성화되면 상기 럽처 인에이블신호를 비활성화시키는 것을 특징으로 하는 럽처 제어 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 카운터 제어부는
    상기 제 1럽처 명령신호와 상기 럽처 마스크신호가 모두 활성화된 경우 상기 카운터 제어신호를 활성화시키는 것을 특징으로 하는 럽처 제어 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 카운터 제어신호가 비활성화되면 상기 럽처 카운터의 카운팅 동작이 중지되어 동일한 럽처 어드레스에 대해 연속적으로 럽처 동작이 실행되는 것을 특징으로 하는 럽처 제어 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 카운팅 신호가 비활성화된 경우 상기 럽처 마스크신호가 활성화되기 이전까지 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 럽처 동작이 실행되는 것을 특징으로 하는 럽처 제어 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 럽처 마스크신호의 비활성화 구간에서 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 럽처 동작이 실행된 이후에 다음 럽처 어드레스에 대해 럽처 동작이 실행되는 것을 특징으로 하는 럽처 제어 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 퓨즈 어레이는
    상기 럽처 인에이블신호의 활성화시 상기 럽처 어드레스에 대응하는 퓨즈의 럽처 동작이 실행되는 복수의 셀;
    상기 리드 인에이블신호의 활성화시 상기 퓨즈 데이터를 센싱하여 출력하는 복수의 센스앰프; 및
    상기 럽처 어드레스를 래치하는 복수의 래치부를 포함하는 것을 특징으로 하는 럽처 제어 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서, 상기 복수의 셀은
    어레이 이-퓨즈(ARE; Array Rupture Electrical fuse)를 포함하는 것을 특징으로 하는 럽처 제어 장치.
  11. 리드 인에이블신호에 대응하여 퓨즈 데이터를 출력하고, 퓨즈의 럽처 여부를 나타내는 럽처 마스크신호의 비활성화 구간에서 카운팅신호를 고정시켜 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 연속적으로 럽처 동작을 실행하는 럽처 제어 장치; 및
    상기 퓨즈 데이터에 대응하여 리페어 동작시 패일 된 어드레스에 대한 리던던시 동작이 수행되는 노말 셀 어레이를 포함하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 럽처 제어 장치는
    어드레스와 상기 퓨즈 데이터를 비교하여 상기 럽처 마스크신호를 출력하는 비교부;
    제 1럽처 명령신호와 상기 럽처 마스크신호 및 외부 어드레스에 대응하여 상기 럽처 어드레스를 생성하되, 상기 럽처 마스크신호의 활성화 여부에 따라 상기 럽처 어드레스를 생성하는 어드레스 제어부; 및
    럽처 인에이블신호의 활성화시 상기 럽처 어드레스에 대응하여 럽처 동작이 수행되며, 상기 리드 인에이블신호에 대응하여 상기 퓨즈 데이터를 출력하는 퓨즈 어레이를 포함하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 어드레스 제어부는
    상기 제 1럽처 명령신호와 상기 럽처 마스크신호에 대응하여 카운터 제어신호를 출력하되, 상기 럽처 마스크신호의 활성화 여부에 따라 상기 카운터 제어신호를 선택적으로 활성화시키는 카운터 제어부;
    상기 카운터 제어신호에 대응하여 상기 카운팅신호를 출력하는 럽처 카운터; 및
    상기 카운팅신호에 대응하여 럽처 어드레스를 생성하는 럽처 어드레스 생성부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 제 1럽처 명령신호에 대응하여 상기 리드 인에이블신호를 생성하는 리드 제어부; 및
    상기 럽처 마스크신호와 제 2럽처 명령신호에 대응하여 상기 럽처 인에이블신호를 출력하는 럽처 제어부 더 포함하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서, 상기 럽처 제어부는
    상기 럽처 마스크신호가 활성화되면 상기 럽처 인에이블신호를 비활성화시키는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 카운터 제어부는
    상기 제 1럽처 명령신호와 상기 럽처 마스크신호가 모두 활성화된 경우 상기 카운터 제어신호를 활성화시키는 것을 특징으로 하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 카운팅 신호가 비활성화된 경우 상기 럽처 마스크신호가 활성화되기 이전까지 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 럽처 동작이 실행되는 것을 특징으로 하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 럽처 마스크신호의 비활성화 구간에서 동일한 럽처 어드레스에 대해 기 설정된 횟수만큼 럽처 동작이 실행된 이후에 다음 럽처 어드레스에 대해 럽처 동작이 실행되는 것을 특징으로 하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 퓨즈 어레이는
    상기 럽처 인에이블신호의 활성화시 상기 럽처 어드레스에 대응하는 퓨즈의 럽처 동작이 실행되는 복수의 셀;
    상기 리드 인에이블신호의 활성화시 상기 퓨즈 데이터를 센싱하여 출력하는 복수의 센스앰프; 및
    상기 럽처 어드레스를 래치하는 복수의 래치부를 포함하는 것을 특징으로 하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서, 상기 복수의 셀은
    어레이 이-퓨즈(ARE; Array Rupture Electrical fuse)를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020160074490A 2016-06-15 2016-06-15 럽처 제어 장치 및 이를 포함하는 반도체 장치 KR102468865B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160074490A KR102468865B1 (ko) 2016-06-15 2016-06-15 럽처 제어 장치 및 이를 포함하는 반도체 장치
US15/255,569 US9852814B1 (en) 2016-06-15 2016-09-02 Rupture control device and semiconductor device to improve yield

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160074490A KR102468865B1 (ko) 2016-06-15 2016-06-15 럽처 제어 장치 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170141448A KR20170141448A (ko) 2017-12-26
KR102468865B1 true KR102468865B1 (ko) 2022-11-21

Family

ID=60659752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160074490A KR102468865B1 (ko) 2016-06-15 2016-06-15 럽처 제어 장치 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US9852814B1 (ko)
KR (1) KR102468865B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
JP6869315B2 (ja) * 2019-02-19 2021-05-12 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 電子ヒューズ回路及びその動作方法
KR20210080944A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 비휘발성 저장 회로를 포함하는 반도체 메모리 장치 및 그의 동작 방법
KR20240014950A (ko) * 2022-07-26 2024-02-02 삼성전자주식회사 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 장치의 컨트롤러

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673271A (en) * 1994-08-19 1997-09-30 Advantest Corporation High speed pattern generator
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR101869867B1 (ko) * 2011-12-23 2018-06-21 에스케이하이닉스 주식회사 반도체 장치
US9087613B2 (en) * 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
KR20130123933A (ko) * 2012-05-04 2013-11-13 에스케이하이닉스 주식회사 전기적 퓨즈 럽쳐 회로
KR101929945B1 (ko) * 2012-08-29 2018-12-18 에스케이하이닉스 주식회사 E-Fuse를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법
KR20140069726A (ko) * 2012-11-29 2014-06-10 에스케이하이닉스 주식회사 초기화회로
KR20150006167A (ko) 2013-07-08 2015-01-16 에스케이하이닉스 주식회사 반도체 시스템 및 그 리페어 방법
KR102117633B1 (ko) * 2013-09-12 2020-06-02 에스케이하이닉스 주식회사 셀프 리페어 장치
KR20160048584A (ko) * 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR20170141448A (ko) 2017-12-26
US9852814B1 (en) 2017-12-26
US20170365363A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
US10032503B2 (en) Semiconductor memory device performing refresh operation based on weak cell information stored in memory array region and operating method thereof
KR102468865B1 (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
KR102117633B1 (ko) 셀프 리페어 장치
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
US9401219B2 (en) Electronic fuse semiconductor device for selecting failed redundancy word lines
CN107103934B (zh) 半导体器件及其驱动方法
US8913451B2 (en) Memory device and test method thereof
JP2013182659A (ja) メモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法
KR20150018106A (ko) 리페어 회로를 포함한 반도체 메모리 장치
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US8867288B2 (en) Memory device and test method thereof
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US20210335446A1 (en) Apparatuses and methods for post-package repair protection
US20100157704A1 (en) Semiconductor memory device that can relief defective address
US20150294740A1 (en) Memory device and operation method thereof
US9508458B2 (en) Semiconductor memory device and operating method thereof
KR102547107B1 (ko) 메모리 장치 및 이를 포함하는 시스템
KR102103912B1 (ko) 반도체 메모리 장치
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US20160254043A1 (en) Semiconductor memory device and method of operating the same
JP2015046205A (ja) 半導体装置
KR20150072043A (ko) 반도체 장치
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
KR20150040479A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant