KR102103912B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR102103912B1
KR102103912B1 KR1020140027220A KR20140027220A KR102103912B1 KR 102103912 B1 KR102103912 B1 KR 102103912B1 KR 1020140027220 A KR1020140027220 A KR 1020140027220A KR 20140027220 A KR20140027220 A KR 20140027220A KR 102103912 B1 KR102103912 B1 KR 102103912B1
Authority
KR
South Korea
Prior art keywords
semiconductor memory
command signal
programming
command
activation control
Prior art date
Application number
KR1020140027220A
Other languages
English (en)
Other versions
KR20150105048A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140027220A priority Critical patent/KR102103912B1/ko
Priority to US14/491,754 priority patent/US9396809B2/en
Publication of KR20150105048A publication Critical patent/KR20150105048A/ko
Priority to US15/184,762 priority patent/US9779834B2/en
Application granted granted Critical
Publication of KR102103912B1 publication Critical patent/KR102103912B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs

Abstract

퓨즈 어레이 회로를 구비하는 반도체 메모리 장치에 관한 것으로, 활성화 제어 신호에 응답하여 입력 동작이 제어되며, 커멘드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부, 상기 커맨드 신호에 응답하여 예정된 데이터가 프로그래밍되는 퓨즈 어레이, 및 상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 활성화 제어 신호의 활성화 동작을 제어하기 위한 활성화 제어부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 퓨즈 어레이 회로를 구비하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 테스트를 통한 설정 값 등을 저장하기 위한 회로를 구비하고 있으며, 이러한 회로로 사용하는 것이 바로 퓨즈이다. 여기서, 퓨즈에 데이터를 저장하는 것을 프로그래밍이라 하며, 프로그래밍 동작은 대표적으로 물리적 방식과 전기적 방식으로 나뉜다.
우선, 물리적 방식은 레이저 빔을 이용하여 저장될 데이터에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이다. 이때 사용되는 퓨즈를 물리적 타입의 퓨즈(physical type fuse)라고 하며, 레이저 빔을 이용하여 퓨즈의 연결 상태를 끊어버리기 때문에 이를 레이저 블로잉 타입(laser blowing type)의 퓨즈라고도 한다. 이러한 물리적 타입의 퓨즈의 경우 반도체 메모리 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 프로그래밍 동작을 수행할 수 있으며, 그 이후 단계에서는 프로그래밍 동작을 수행할 수 없다는 단점을 가지고 있다.
다음으로, 전기적 방식은 저장될 데이터에 따라 퓨즈에 과전류를 인가하여 퓨즈의 연결 상태를 변화시키는 방식이다. 이때 사용되는 퓨즈를 전기적 타입의 퓨즈(electrical type fuse)라고 한다. 이러한 전기적 타입의 퓨즈는 오픈(open) 상태를 쇼트(short) 상태로 변화시키는 안티 타입 퓨즈(anti type fuse)와, 쇼트 상태를 오픈 상태로 변화시키는 블로잉 타입 퓨즈(blowing type fuse)로 나뉠 수 있다. 이러한 전기적 타입의 퓨즈의 경우 물리적 타입의 퓨즈와 달리 웨이퍼 이후 상태 즉, 패키지 상태에서도 프로그래밍 동작이 가능하다는 장점이 있기 때문에 요즈음 반도체 메모리 장치를 설계하는데 있어서 필수 구성 요소로 인정되고 있다.
한편, 반도체 메모리 장치는 보다 다양한 동작 수행하도록 요구되고 있으며 이에 따라 반도체 메모리 장치는 보다 많은 기능을 수행하도록 설계되고 있다. 반도체 메모리 장치의 기능 증가는 각 기능을 다양화하기 위한 퓨즈의 증가를 의미하며, 이렇게 많아진 퓨즈를 보다 효율적으로 관리하기 위한 기술들이 연구중이다.
퓨즈 어레이의 프로그래밍 동작을 안정적으로 수행할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 활성화 제어 신호에 응답하여 입력 동작이 제어되며, 커멘드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부; 상기 커맨드 신호에 응답하여 예정된 데이터가 프로그래밍되는 퓨즈 어레이; 및 상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 활성화 제어 신호의 활성화 동작을 제어하기 위한 활성화 제어부를 구비할 수 있다.
바람직하게, 상기 퓨즈 어레이는 예정된 데이터가 프로그래밍되며, 상기 커맨드 버퍼링부는 상기 예정된 데이터에 대응하는 프로그래밍 동작 구간에서 상기 예정된 데이터를 액세스하는 동작에 대응하는 커맨드 신호의 입력 동작이 제어되는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 노말 메모리 셀과 리던던시 메모리 셀을 구비하는 메모리 셀 어레이; 상기 노말 메모리 셀을 상기 리던던시 메모리 셀로 대체하는데 사용되는 리페어 대상 어드레스를 프로그래밍하기 위한 퓨즈 어레이; 상기 퓨즈 어레이의 프로그래밍 동작 구간에서 활성화 제어 신호를 생성하는 활성화 제어부; 및 상기 활성화 제어 신호에 응답하여 상기 리페어 대상 어드레스를 액세스하는 동작에 대응하는 커맨드 신호의 입력 동작을 제어하기 위한 커맨드 버퍼링부를 구비할 수 있다.
바람직하게, 상기 커맨드 버퍼링부의 출력 신호에 응답하여 상기 노말 메모리 셀과 상기 리던던시 메모리 셀 각각에 대한 액세스 동작을 제어하기 위한 제어부를 더 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템은, 프로그래밍 동작 구간에 예정된 데이터를 퓨즈 어레이에 프로그래밍하고, 프로그래밍된 데이터를 노말 동작시 액세스하여 사용하기 위한 반도체 메모리 장치; 및 상기 프로그래밍 동작 구간에 대응하는 정보를 제공받아 상기 프로그래밍 동작 구간과 이외 구간을 구분하여 서로 다른 타입의 커맨드 신호를 생성하기 위한 컨트롤러를 구비할 수 있다.
바람직하게, 상기 컨트롤러는 상기 이외 구간에서 상기 프로그래밍된 데이터를 액세스하는 동작에 대응하는 커맨드 신호를 생성하고, 상기 프로그래밍 동작 구간에서 상기 프로그래밍된 데이터를 액세스하는 동작과 무관한 커맨드 신호를 생성하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템은, 공통으로 연결된 공통 전송 라인을 통해 커맨드 신호를 전송하는 컨트롤러; 및 상기 공통 전송 라인으로부터 상기 커맨드 신호를 입력받아 상기 커맨드 신호에 대응하는 동작을 수행하고, 프로그래밍 동작 구간에 예정된 데이터를 각각 자신의 퓨즈 어레이에 프로그래밍하며 노말 동작시 프로그래밍된 데이터를 액세스하여 사용하기 위한 다수의 반도체 메모리 장치를 구비하며, 상기 다수의 반도체 메모리 장치 중 적어도 하나의 반도체 메모리 장치에 상기 프로그래밍 동작을 수행하는 경우 이외 다른 반도체 메모리 장치는 상기 프로그래밍 동작 이외 동작이 수행되며, 상기 프로그래밍 동작이 수행되는 반도체 메모리 장치는 상기 커맨드 신호의 입력 동작이 제한되는 것을 특징으로 할 수 있다.
바람직하게, 상기 다수의 반도체 메모리 장치 각각은, 활성화 제어 신호에 응답하여 입력 동작이 제어되며, 상기 커멘드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부; 상기 커맨드 신호에 응답하여 예정된 데이터가 프로그래밍되는 퓨즈 어레이; 및 상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 활성화 제어 신호의 활성화 동작을 제어하기 위한 활성화 제어부를 구비하는 것을 특징으로 할 수 있다.
바람직하게, 상기 다수의 반도체 메모리 장치는 하나의 모듈인 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이의 안정적인 프로그래밍 동작을 보장해주는 것이 가능하다.
퓨즈 어레이에 프로그래밍된 데이터의 신뢰성을 높일 수 있으며, 이 퓨즈 어레이를 이용하는 반도체 메모리 장치의 신뢰성 역시 높일 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 는 도 1 의 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 4 는 도 3 의 회로 동작을 설명하기 위한 타이밍도이다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 6 은 도 5 의 반도체 메모리 시스템의 회로 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 커맨드 버퍼링부(110)와, 커맨드 디코딩부(120)와, 리프레쉬 제어부(130)와, 메모리 셀 어레이(140)와, 퓨즈 어레이(150), 및 활성화 제어부(160)를 구비한다.
커맨드 버퍼링부(110)는 커맨드 신호(CMD)를 입력받아 버퍼링하기 위한 것으로, 이후 설명될 활성화 제어 신호(/CTR_EN)에 응답하여 입력 동작이 제어된다. 커맨드 디코딩부(120)는 커맨드 버퍼링부(110)의 출력 신호를 디코딩하여 내부 커맨드 신호를 생성한다. 내부 커맨드 신호는 액티브 동작이나 리드 동작, 라이트 동작을 위한 신호가 될 수 있으며, 여기서는 리프레쉬 동작을 위한 리프레쉬 신호(REF)와 프로그래밍 동작을 위한 프로그래밍 신호(PRG)를 일례로 하였다.
리프레쉬 제어부(130)는 리프레쉬 신호(REF)에 응답하여 리프레쉬 동작을 수행한다. 여기서, 리프레쉬 제어부(130)는 노말 동작시 입력되는 어드레스(EX_ADD)와 리페어 대상 어드레스(R_ADD)를 비교하여 해당하는 워드 라인(WL)을 활성화시켜줌으로써 리프레쉬 동작을 제어한다.
메모리 셀 어레이(140)는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 노말 메모리 셀 어레이와 리던던시 메모리 셀 어레이로 구분된다. 여기서, 노말 메모리 셀 어레이는 데이터가 저장되는 일반적인 메모리 셀들의 집합을 의미하며, 리던던시 메모리 셀 어레이는 노말 메모리 셀 어레이 중 리페어되어야 하는 메모리 셀 즉, 리페어 대상 메모리 셀을 대체하여 사용되는 메모리 셀들의 집합을 의미한다. 한편, 리프레쉬 제어부(130)에서 제어되는 워드 라인(WL)은 노말 메모리 셀 어레이 리던던시 메모리 셀 어레이 각각에 대응하여 연결되어 있으며, 따라서 리프레쉬 제어부(130)의 동작에 따라 메모리 셀 어레이(140)는 리프레쉬 동작이 수행된다.
퓨즈 어레이(150)는 프로그래밍 신호(PRG)에 응답하여 프로그래밍 동작을 수행한다. 이때, 퓨즈 어레이(150)에는 여러 가지 데이터 값이 프로그래밍 될 수 있으며, 예컨대 테스트를 통한 설정 값과 리페어 대상 메모리 셀의 어드레스 등이 프로그래밍 될 수 있다.
활성화 제어부(160)는 프로그래밍 신호(PRG)에 응답하여 활성화 제어 신호(/CTR_EN)를 생성한다. 여기서, 활성화 제어 신호(/CTR_EN)는 퓨즈 어레이(150)의 프로그래밍 동작 구간에 대응하는 정보 즉, 프로그래밍 구간 정보(INF_PRG)에 응답하여 활성화 폭이 조절된다.
우선, 활성화 제어 신호(/CTR_EN)가 없다고 가정하여 동작을 살펴보기로 한다. 즉, 커맨드 신호(CMD)가 활성화 제어부(160)의 제어 동작 없이 입력되는 경우이다.
퓨즈 어레이(150)에 리페어 대상 어드레스가 프로그래밍 중인 상황에서 리페어 대상 어드레스에 대응하는 리프레쉬 신호(REF)가 입력되면, 퓨즈 어레이(150)의 프로그래밍 동작이 완료되지 않은 상황이기 때문에, 원하는 리페어 대상 어드레스를 제대로 액세스하는 것이 불가능하다. 이는 원하는 리페어 대상 어드레스에 대한 리프레쉬 동작이 제대로 수행되지 않음을 의미한다.
하지만, 도 1 의 실시예에서는 활성화 제어 신호(/CTR_EN)가 리프레쉬 신호(REF)에 대응하는 커맨드 신호(CMD)의 입력 동작을 제어하기 때문에, 프로그래밍 동작 구간에서 리프레쉬 동작은 수행되지 않으며 위에서 설명한 문제점이 발생하지 않는다. 한편, 여기서는 프로그래밍 동작 구간에서 리프레쉬 동작에 대응하는 커맨드 신호(CMD)를 입력받지 않는 것을 일례로 하였지만, 퓨즈 어레이(150)에 프로그래밍 중인 데이터를 액세스하는 모든 동작에 대응하는 커맨드 신호(CMD)가 제어 대상이 될 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이(150)가 프로그래밍 동작을 수행하는 구간에서 활성화 제어 신호(/CTR_EN)를 생성하고, 이 활성화 제어 신호(/CTR_EN)에 응답하여 커맨드 버퍼링부(110)로 입력되는 커맨드 신호(CMD)를 막아주는 것이 가능하다.
도 2 는 도 1 의 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도로써, 커맨드 신호(CMD)와 프로그래밍 신호(PRG)와 활성화 제어 신호(/CTR_EN)와, 리프레쉬 신호(REF)가 도시되어 있다.
도 1 및 도 2 를 참조하면, 커맨드 신호(CMD)를 통해 프로그래밍 동작(P)이 입력되면, 프로그래밍 신호(PRG)가 활성화되고 퓨즈 어레이(150)는 프로그래밍 동작을 수행한다. 도 2 에서는 이 프로그래밍 동작 구간을 'tP' 로 정의하였으며, 활성화 제어 신호(/CTR_EN)는 'tP' 만큼의 활성화 폭을 가진다. 이 활성화 폭은 프로그래밍 구간 정보(INF_PRG, 도 1 참조)에 따라 조절 가능하다. 한편, 활성화 제어 신호(/CTR_EN)가 논리'로우'인 구간에서는 커맨드 버퍼링부(110)의 입력 동작이 활성화되고, 활성화 제어 신호(/CTR_EN)가 논리'하이'인 구간에서는 커맨드 버퍼링부(110)의 입력 동작이 비활성화된다. 따라서, 활성화 제어 신호(/CTR_EN)가 논리'하이'인 구간에서는 커맨드 신호(CMD)를 통해 리프레쉬 동작(R)이 입력되더라도 내부 커맨드 신호인 리프레쉬 신호(REF)는 활성화되지 않으며, 활성화 제어 신호(/CTR_EN)가 논리'로우'인 구간에서 리프레쉬 동작(R)에 응답하여 리프레쉬 신호(REF)가 활성화된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이(150)의 프로그래밍 구간 동안 커맨드 버퍼링부(110)의 활성화 동작을 제어해줌으로써, 프로그래밍 동작이 완료되지 않은 리페어 대상 어드레스에 대응하는 리프레쉬 동작이 수행되는 것을 막아주는 것이 가능하다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 3 을 참조하면, 반도체 메모리 시스템은 반도체 메모리 장치(310)와 컨트롤러(320)를 구비한다. 설명의 편의를 위하여, 반도체 메모리 장치(310)는 도 1 의 구성을 포함한다.
반도체 메모리 장치(310)은 퓨즈 어레이를 구비하고 있으며, 프로그래밍 동작 구간에서 예정된 데이터를 퓨즈 어레이에 프로그래밍한다. 이렇게 프로그램이된 데이터는 노말 동작시 액세스되어 여러 가지 동작을 수행하는데 사용된다. 이어서, 컨트롤러(320)는 반도체 메모리 장치(310)를 제어하기 위한 여러 가지 커맨드 신호(CMD)를 생성한다. 예컨대, 반도체 메모리 장치(310)는 컨트롤러(320)에서 생성되는 커맨드 신호(CMD)에 응답하여 라이트 동작, 리드 동작 등을 수행하는 것이 가능하며, 라이트 동작시 어드레스(ADD)에 대응하는 메모리 셀에 데이터(DAT)를 저장하고, 리드 동작시 어드레스(ADD)에 저장된 데이터를 출력하는 것이 가능하다. 한편, 컨트롤러(320)는 프로그래밍 구간 정보(INF_PRG)에 응답하여 두 가지 타입의 커맨드 신호(CMD)를 생성한다. 이에 대한 설명은 도 4 에서 살펴보기로 한다.
도 4 는 도 3 의 회로 동작을 설명하기 위한 타이밍도로써, 프로그래밍 구간 정보(INF_PRG)과 커맨드 신호(CMD)가 도시되어 있다.
도 3 및 도 4 를 참조하면, 프로그래밍 구간 정보(INF_PRG)는 반도체 메모리 장치(310)에 구비되는 퓨즈 어레이의 프로그래밍 동작 구간에 대응하는 신호이고, 커맨드 신호(CMD)는 컨트롤러(320)에서 생성되는 신호이다. 여기서, 커맨드 신호(CMD)는 'A' 타입과 'B' 타입으로 구분될 수 있다.
도면에서 볼 수 있듯이, 프로그래밍 구간 정보(INF_PRG)가 논리'하이'인 구간, 즉 퓨즈 어레이가 프로그래밍 동작을 수행하는 구간에서는 'A' 타입의 커맨드 신호(CMD)가 생성되고, 이외 구간에서는 'B' 타입의 커맨드 신호(CMD)가 생성된다. 여기서, 'A' 타입의 커맨드 신호(CMD)는 퓨즈 어레이에 프로그래밍된 데이터를 액세스하는 동작과 무관한 동작을 의미하고, 'B' 타입의 커맨드 신호(CMD)는 퓨즈 어레이에 프로그래밍된 데이터를 액세스하는 동작을 의미한다. 참고로, 'B' 타입의 커맨드 신호(CMD)는 액티브 동작이나 리드/라이트 동작 등이 될 수 있다.
다시 말하면, 컨트롤러(320)는 프로그래밍 구간 정보(INF_PRG)를 제공받아 프로그래밍 동작을 수행하는 구간에서는 퓨즈 어레이에 프로그래밍된 데이터를 액세스하지 않는 'A' 타입의 커맨드 신호(CMD)를 생성하고, 프로그래밍 동작을 수행하지 않는 구간에서는 퓨즈 어레이에 프로그래밍된 데이터를 액세스해도 되는 'B' 타입의 커맨드 신호(CMD)를 생성한다.
본 발명의 실시예에 따른 반도체 메모리 시스템은 프로그래밍 구간 정보(INF_PRG)에 따라 컨트롤러(320)에서 서로 다른 타입의 커맨드 신호(CMD)를 생성하는 것이 가능하다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 5 를 참조하면, 반도체 메모리 시스템은 컨트롤러(510)와 메모리 모듈(520)을 구비한다. 여기서, 메모리 모듈(520)은 예컨대, DIMM(dual in-line memory module)이 될 수 있다. 참고로, DIMM 과 같은 메모리 모듈은 커맨드 신호(CMD)를 공유할 뿐 아니라 어드레스(address)와 클럭(clock) 등을 공유할 수 있다.
컨트롤러(510)는 메모리 모듈(520)을 제어하기 위한 커맨드 신호(CMD)를 생성하며, 이렇게 생성되는 커맨드 신호(CMD)는 하나의 전송 라인(이하, '공통 전송 라인'이라 칭함)을 통해 메모리 모듈(520)에 제공된다.
메모리 모듈(520)은 다수의 반도체 메모리 장치를 구비하고 있으며, 다수의 반도체 메모리 장치는 하나의 전송 라인을 통해 커맨드 신호(CMD)를 입력받아, 이에 대응하는 동작을 수행한다. 한편, 다수의 반도체 메모리 장치는 해당 선택 신호(SEL)에 응답하여 선택적으로 활성화 동작이 가능하다. 여기서는 이러한 선택적인 활성화 동작이 선택 신호(SEL)에 따라 제어된다는 것을 일례로 하였으나, 도시되지 않은 DQS 나 DQ 등을 이용한 선택 동작도 가능할 것이다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여, 다수의 반도체 메모리 장치 각각은 도 1 과 같은 구성이고, 다수의 반도체 메모리 장치는 커맨드 신호(CMD)에 응답하여 프로그래밍 동작과 리프레쉬 동작을 수행한다고 가정하기로 한다. 그리고, 여기서 리프레쉬 동작은 반도체 메모리 장치에 구비되는 퓨즈 어레이에 프로그래밍된 데이터를 액세스하는 동작 중 하나라고 가정하기로 한다.
우선, 다수의 반도체 메모리 장치의 리프레쉬 동작을 살펴보기로 한다.
컨트롤러(510)는 리프레쉬 동작에 대응하는 커맨드 신호(CMD)를 생성한다. 이렇게 생성된 커맨드 신호(CMD)는 공통 전송 라인을 통해 다수의 반도체 메모리 장치로 전달되고, 다수의 반도체 메모리 장치는 이 커맨드 신호(CMD)에 응답하여 리프레쉬 동작을 수행한다.
다음으로, 다수의 반도체 메모리 장치의 프로그래밍 동작을 살펴보기로 한다.
다수의 반도체 메모리 장치 중 프로그래밍 동작 대상이 되는 반도체 메모리 장치가 있는 경우, 우선 선택 신호(SEL)에 의하여 해당 반도체 메모리 장치가 활성화되고, 다른 반도체 메모리 장치는 비활성화될 수 있다. 이후, 컨트롤러(510)는 프로그래밍 동작에 대응하는 커맨드 신호(CMD)를 생성하여 해당 반도체 메모리 장치로 전달하면, 해당 반도체 메모리 장치는 이 커맨드 신호(CMD)에 응답하여 프로그래밍 동작을 수행한다. 이때, 해당 반도체 메모리 장치는 이후 입력되는 커맨드 신호(CMD)의 입력 동작이 제한된다. 이는 프로그래밍 동작 중 커맨드 신호(CMD)가 입력되지 않음을 의미한다.
본 발명의 실시예에 따른 반도체 메모리 시스템은 다수의 반도체 메모리 장치 중 프로그래밍 동작 중인 반도체 메모리 장치의 입력 동작을 제한하는 것이 가능하다.
도 6 은 도 5 의 반도체 메모리 시스템의 회로 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여, 다수의 반도체 메모리 장치를 두 개로 가정하였으며, 두 개의 반도체 메모리 장치를 '#1', '#2'로 구분하기로 한다.
도 5 및 도 6 을 참조하면, 커맨드 신호(CMD)를 통해 #1 반도체 메모리 장치의 프로그래밍 동작(P)이 입력되면, #1 반도체 메모리 장치의 프로그래밍 신호(#1_PRG)가 활성화되고 프로그래밍 동작이 수행된다. 도 6 에서는 이 프로그래밍 동작 구간을 'tP' 로 정의하였으며, 활성화 제어 신호(/CTR_EN)는 'tP' 만큼의 활성화 폭을 가진다. 한편, 활성화 제어 신호(/CTR_EN)가 논리'하이'인 구간에서는 커맨드 신호(CMD)의 입력 동작이 제한되기 때문에 리프레쉬 동작(R)에 대응하는 커맨드 신호(CMD)가 입력되더라도 내부 커맨드 신호인 리프레쉬 신호(#1_REF)는 활성화되지 않는다.
하지만, 이외의 다른 반도체 메모리 장치인 #2 반도체 메모리 장치의 경우 프로그래밍 동작을 수행하지 않기 때문에 커맨드 신호(CMD)의 입력 동작이 제한되지 않는다. 따라서, #1 반도체 메모리 장치의 프로그래밍 동작 중 #2 반도체 메모리 장치는 프리레쉬 동작에 대응하는 커맨드 신호(CMD)에 응답하여 리프레쉬 동작을 수행한다.
본 발명의 실시예에 따른 반도체 메모리 시스템은 메모리 모듈(520)에 구비되는 다수의 반도체 메모리 장치가 프로그래밍 동작과 리프레쉬 동작이 동일한 시점에 수행되는 것이 가능하다. 특히, 프로그래밍 동작을 수행하는 반도체 메모리 장치의 경우 커맨드 신호(CMD)의 입력 동작을 제한함으로써, 프로그래밍된 데이터의 신뢰성을 높여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 커맨드 버퍼링부
120 : 커맨드 디코딩부
130 : 리프레쉬 제어부
140 : 메모리 셀 어레이
150 : 퓨즈 어레이
160 : 활성화 제어부

Claims (14)

  1. 활성화 제어 신호에 응답하여 입력 동작이 제어되며, 커맨드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부;
    상기 커맨드 신호에 응답하여 예정된 데이터가 프로그래밍되는 퓨즈 어레이; 및
    상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 활성화 제어 신호의 활성화 동작을 제어하기 위한 활성화 제어부
    를 구비하며,
    상기 퓨즈 어레이는 예정된 데이터가 프로그래밍되며,
    상기 커맨드 버퍼링부는 상기 예정된 데이터에 대응하는 프로그래밍 동작 구간에서 상기 예정된 데이터를 액세스하는 동작에 대응하는 커맨드 신호의 입력 동작이 제어되는 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 활성화 제어부는 상기 프로그래밍 동작 구간에 대응하는 구간 정보에 응답하여 상기 활성화 제어 신호의 활성화 폭을 조절하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 삭제
  4. 노말 메모리 셀과 리던던시 메모리 셀을 구비하는 메모리 셀 어레이;
    활성화 제어 신호에 응답하여 입력 동작이 제어되며, 커맨드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부;
    상기 커맨드 신호에 응답하여, 상기 노말 메모리 셀을 상기 리던던시 메모리 셀로 대체하는데 사용되는 리페어 대상 어드레스를 프로그래밍하기 위한 퓨즈 어레이; 및
    상기 퓨즈 어레이의 프로그래밍 동작 구간에서 활성화 제어 신호의 활성화 동작을 제어하는 활성화 제어부를 포함하며,
    상기 커맨드 버퍼링부는 상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 리페어 대상 어드레스를 액세스하는 동작에 대응하는 커맨드 신호의 입력 동작이 제어되는 반도체 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 커맨드 버퍼링부의 출력 신호에 응답하여 상기 노말 메모리 셀과 상기 리던던시 메모리 셀 각각에 대한 액세스 동작을 제어하기 위한 제어부를 더 구비하는 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제어부는 상기 노말 메모리 셀과 상기 리던던시 메모리 셀 각각에 대한 리프레쉬 동작을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 프로그래밍 동작 구간에 예정된 데이터를 퓨즈 어레이에 프로그래밍하고, 프로그래밍된 데이터를 노말 동작시 액세스하여 사용하기 위한 반도체 메모리 장치; 및
    상기 프로그래밍 동작 구간에 대응하는 정보를 제공받아 상기 프로그래밍 동작 구간과 이외 구간을 구분하여 서로 다른 타입의 커맨드 신호를 생성하기 위한 컨트롤러
    를 구비하며,
    상기 컨트롤러는, 상기 이외 구간에서 상기 프로그래밍된 데이터를 액세스하는 동작에 대응하는 커맨드 신호를 생성하고, 상기 프로그래밍 동작 구간에서 상기 프로그래밍된 데이터를 액세스하는 동작과 무관한 커맨드 신호를 생성하는 반도체 메모리 시스템.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 컨트롤러는 상기 이외 구간에서 리프레쉬 동작에 대응하는 커맨드 신호를 생성하는 것을 특징으로 하는 반도체 메모리 시스템.
  10. 공통으로 연결된 공통 전송 라인을 통해 커맨드 신호를 전송하는 컨트롤러; 및
    상기 공통 전송 라인으로부터 상기 커맨드 신호를 입력받아 상기 커맨드 신호에 대응하는 동작을 수행하고, 프로그래밍 동작 구간에 예정된 데이터를 각각 자신의 퓨즈 어레이에 프로그래밍하며 노말 동작시 프로그래밍된 데이터를 액세스하여 사용하기 위한 다수의 반도체 메모리 장치를 구비하며,
    상기 다수의 반도체 메모리 장치 중 적어도 하나의 반도체 메모리 장치에 상기 프로그래밍 동작을 수행하는 경우 이외 다른 반도체 메모리 장치는 상기 프로그래밍 동작 이외 동작이 수행되며, 상기 프로그래밍 동작이 수행되는 반도체 메모리 장치는 상기 커맨드 신호의 입력 동작이 제한되며,
    상기 이외 동작은 상기 프로그래밍 동작에 의하여 프로그래밍된 데이터를 액세스하는 동작을 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 다수의 반도체 메모리 장치 각각은,
    활성화 제어 신호에 응답하여 입력 동작이 제어되며, 상기 커맨드 신호를 입력받아 버퍼링하기 위한 커맨드 버퍼링부;
    상기 커맨드 신호에 응답하여 예정된 데이터가 프로그래밍되는 퓨즈 어레이; 및
    상기 퓨즈 어레이의 프로그래밍 동작 구간에서 상기 활성화 제어 신호의 활성화 동작을 제어하기 위한 활성화 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 활성화 제어부는 상기 프로그래밍 동작 구간에 대응하는 구간 정보에 응답하여 상기 활성화 제어 신호의 활성화 폭을 조절하는 것을 특징으로 하는 반도체 메모리 시스템.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 다수의 반도체 메모리 장치는 하나의 모듈인 것을 특징으로 하는 반도체 메모리 시스템.
KR1020140027220A 2014-03-07 2014-03-07 반도체 메모리 장치 KR102103912B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140027220A KR102103912B1 (ko) 2014-03-07 2014-03-07 반도체 메모리 장치
US14/491,754 US9396809B2 (en) 2014-03-07 2014-09-19 Semiconductor memory device and memory system including the same
US15/184,762 US9779834B2 (en) 2014-03-07 2016-06-16 Memory system for improving programming operation on fuse array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140027220A KR102103912B1 (ko) 2014-03-07 2014-03-07 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150105048A KR20150105048A (ko) 2015-09-16
KR102103912B1 true KR102103912B1 (ko) 2020-04-24

Family

ID=54018021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027220A KR102103912B1 (ko) 2014-03-07 2014-03-07 반도체 메모리 장치

Country Status (2)

Country Link
US (2) US9396809B2 (ko)
KR (1) KR102103912B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182308B2 (en) 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) * 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
US20130227344A1 (en) * 2012-02-29 2013-08-29 Kyo-Min Sohn Device and method for repairing memory cell and memory system including the device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583151B1 (ko) 1999-06-28 2006-05-24 주식회사 하이닉스반도체 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
TWI393145B (zh) * 2007-10-29 2013-04-11 Elpida Memory Inc 具有反熔絲電路之半導體裝置及將位址寫入至反熔絲電路的方法
KR20110045394A (ko) 2009-10-26 2011-05-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
US20130227344A1 (en) * 2012-02-29 2013-08-29 Kyo-Min Sohn Device and method for repairing memory cell and memory system including the device

Also Published As

Publication number Publication date
US20160293267A1 (en) 2016-10-06
US9779834B2 (en) 2017-10-03
KR20150105048A (ko) 2015-09-16
US20150255168A1 (en) 2015-09-10
US9396809B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
US9401219B2 (en) Electronic fuse semiconductor device for selecting failed redundancy word lines
US9362008B2 (en) Memory device using soft and hard repair operations and memory system including the same
US8897087B2 (en) Memory device and operating method of memory device and memory system
KR102161278B1 (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
CN107204197B (zh) 存储模块及其存储系统和操作方法
KR102103912B1 (ko) 반도체 메모리 장치
KR102468865B1 (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
US9251917B2 (en) Memory device and defective address repair methods thereof
US9257196B2 (en) Semiconductor devices including E-fuse arrays
KR20160074920A (ko) 메모리 장치
US8745454B2 (en) Semiconductor device having test mode and method of controlling the same
US20160254043A1 (en) Semiconductor memory device and method of operating the same
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
US9064605B2 (en) Semiconductor system and method for reparing the same
US8107302B2 (en) Semiconductor integrated circuit device for controlling a sense amplifier
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
US20160099075A1 (en) Fuse array circuit and semiconductor system including the same
US10109362B2 (en) Semiconductor device and method for operating the same
US9275712B1 (en) Semiconductor device and semiconductor system
KR20170118484A (ko) 리프레쉬 제어 장치
US20150221352A1 (en) Semiconductor devices including e-fuse arrays
KR100922880B1 (ko) 반도체 메모리소자의 오토프리차지 제어회로 및 방법
KR100892342B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right