CN101627445A - 测试装置 - Google Patents

测试装置 Download PDF

Info

Publication number
CN101627445A
CN101627445A CN200780052065A CN200780052065A CN101627445A CN 101627445 A CN101627445 A CN 101627445A CN 200780052065 A CN200780052065 A CN 200780052065A CN 200780052065 A CN200780052065 A CN 200780052065A CN 101627445 A CN101627445 A CN 101627445A
Authority
CN
China
Prior art keywords
bad
page
memory bank
block
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200780052065A
Other languages
English (en)
Inventor
土井优
佐藤新哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101627445A publication Critical patent/CN101627445A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种测试装置，包括：不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量；不良计数寄存器，针对每个存储器库，存储在测试对象区块内检测出的不良单元的数量；存储器读出部，自各存储器库中依次逐个地读出测试对象区块内的一部分页；检测部，根据将由存储器读出部从各页读出的数据与期待值进行比较所得的结果，检测出各页内的不良单元；不良计数部，使与含有被检测出不良单元的页的存储器库对应的不良计数寄存器的计数值增加相当于被检测出的不良单元的数量；以及写入部，与已完成测试对象区块内的各页不良检测的存储器库对应，将不良计数寄存器内所存储的不良单元的数量，写入与不良计数存储器中的该存储器库的该测试对象区块对应的存储区域内。

Description

测试装置
技术领域
本发明涉及一种测试装置。本发明尤其涉及一种对具有多个存储器库的被测试存储器进行测试的测试装置。
背景技术
近年来，闪存得到普及。闪存等半导体存储器具有存储器单元阵列，该存储器单元阵列中具有存储以1位为单位的数据的多个存储器单元。制造时难以使所有存储器单元都成为合格品，因此，存储器单元阵列中含有一部分不合格的存储器单元(不良单元)。因此，半导体存储器中预先设有与不良单元进行交换的冗长的存储器单元(冗长单元)，从而可提高优良品率。
将不良单元替换为冗长单元的处理被称作存储器修复处理(或者冗余处理)，是在半导体存储器的测试过程中进行的。在存储器修复处理中，首先，测试装置检测不良单元位于存储器单元阵列中的何处。然后，测试装置计算出决定该检测出的不良单元如何用冗长单元替换的修复解法。而且，测试装置将计算出的修复解法反馈到半导体存储器中。
而且，公知的有具有多个存储器单元阵列的多库型闪存。多库型闪存中包括分别与各存储器单元阵列对应的多个输入输出缓冲器，可同时对多个存储器单元阵列进行读出或者写入。因此，多库型的闪存可同时对多库的数据(亦即多页数据)进行写入以及读出。亦即，多库型闪存可使数据传送量较大，因此可高速地进行读出以及写入。
然而，测试装置对多库型闪存进行测试时，难以一边利用多库型的优势即多页的同时读出以及写入，一边针对每个库(bank)以及每个区块高速检测出不良单元的数量。
发明内容
因此，本发明的目的在于提供一种可解决上述问题的测试装置。该目的可通过权利要求范围中的独立权利要求所揭示的特征的组合来实现。而且，从属权利要求规定了本发明的更有利的具体实施例。
为了解决上述问题，本发明的第1形态提供一种测试装置，其对具有多个存储器库的被测试存储器进行测试，其包括：不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量：不良计数寄存器，针对每个存储器库，存储测试对象区块内检测出的不良单元的数量：存储器读出部，从各存储器库中依次逐个地读出测试对象区块内的一部分页；检测部，根据存储器读出部从各页读出的数据与期待值比较所得的结果，检测出各页内的不良单元；不良计数部，使与含有被检测出不良单元的页的存储器库对应的不良计数寄存器的计数值增加相当于被检测出的不良单元的数量；以及写入部，与已完成测试对象区块内的各页不良检测的存储器库对应，将不良计数寄存器内存储的不良单元的数量，写入与上述不良计数存储器中的该存储器库的该测试对象区块对应的存储区域内。
本发明的第2形态提供一种测试装置，其对具有多个存储器库的被测试存储器进行测试，其包括：不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量；存储器读出部，从各存储器库中依次逐个地读出一部分页；检测部，根据将存储器读出部从各页读出的数据与期待值进行比较所得的结果，来检测出各页内的不良单元；不良计数部，针对每页依次对检测出的不良单元的数量进行计数：以及更新部，针对每页依次进行更新，即，将与该页对应的存储器库以及区块中的、存储在不良计数存储器内的不良单元的数量，更新为按照由不良计数部计数所得的不良单元的数量增加后所得的值。
另外，上述发明的概要并未列举出本发明的所有必要特征，这些特征群的次组合也可以构成发明。
附图说明
图1表示本发明的实施形态中的测试装置10的结构与被测试存储器500。
图2表示被测试存储器500的结构的一个例子。
图3表示被测试存储器500的存储器库502的逻辑结构的一个例子以及图案产生器18的逻辑结构。
图4表示本发明的实施形态中的测试装置10的读出测试的动作流程。
图5表示当执行图4所示的流程时，本实施形态中的测试装置10的数据读出顺序。
图6表示本发明的实施形态的第1变形例中的测试装置10的结构与被测试存储器500。
图7表示被测试存储器500的存储器库502的逻辑结构的一个例子以及第1变形例中的图案产生器18的逻辑结构。
图8表示本发明的实施形态的第2变形例中的测试装置10的结构与被测试存储器500。
图9表示本发明的实施形态的第三变形例中的测试装置10的结构与被测试存储器500。
附图标记说明
10、测试装置
12、不良计数存储器
14、存储器读出部
16、不良单元数检测电路
18、图案产生器
20、不良计数寄存器
22、检测部
24、不良计数部
28、写入部
30、不良单元寄存器
32、比较器
34、位加法器
36、多路转换器
38、增加部
48、地址转换部
50、选择器
60、更新部
64、更新处理部
500、被测试存储器
502、存储器库
512、IO端子
514、控制端子
516、RY/BY端子
522、状态寄存器
524、地址寄存器
526、命令寄存器
528、输入输出控制电路
530、动作逻辑控制器
532、控制电路
540、存储器单元阵列
542、列地址解码器
544、行地址解码器
546、数据寄存器
548、放大器
具体实施方式
下面结合具体实施形态对本发明进行说明，但下面的实施形态并不限定权利要求范围中所述的发明，而且，实施形态中所说明的特征的所有组合未必都是解决发明的技术手段所必需的。
图1表示本实施形态中的测试装置10的结构与被测试存储器500。测试装置10对具有多个存储器库502的被测试存储器500进行测试。对于被测试存储器500的例子，可以是具有多个存储器库502的例如NAND型的闪存。更详细地说，测试装置10对每个存储器库502以及每个区块检测被测试存储器500中包含的不良单元的数量。检测出的每个区块的不良单元的数量，例如可应用在用于对各存储器库502进行存储器修复的修复解法的计算处理中。
测试装置10中包括不良计数存储器12、存储器读出部14、不良单元数检测电路16，以及图案产生器18。不良计数存储器12针对每个存储器库502以及每个区块，存储被测试存储器500中包含的不良单元的数量。
存储器读出部14，从各存储器库502中依次逐个地读出测试对象区块内的一部分页。存储器读出部14例如可对于各存储器库502的测试对象区块内所存储的数据，逐页依次地进行读出。图案产生器18输出由存储器读出部14读出的数据的期待值、被测试存储器500内的测试对象区块的地址以及对不良单元数检测电路16的控制信号。
不良单元数检测电路16，根据由存储器读出部14读出的测试对象区块的数据，来检测出该测试对象区块内包含的不良单元的数量，且将检测结果写入到不良计数存储器12中。不良单元数检测电路16包括不良计数寄存器20、检测部22、不良计数部24以及写入部28。
不良计数寄存器20针对每个存储器库502，存储测试对象区块内检测出的不良单元的数量。不良计数寄存器20例如可含有与多个存储器库502一一对应的多个不良单元寄存器30。多个不良单元寄存器30中存储相应的存储器库502内的测试对象区块中检测出的不良单元的数量。多个不良单元寄存器30例如可根据来自图案产生器18的控制信号等，在对测试对象区块内的不良单元进行检测之前(例如，在读出测试对象区块中的第1页之前)，将存储的不良单元的数量重设为初始值(例如0)。
检测部22根据存储器读出部14从各页读出的数据与期待值比较所得的结果，来检测出各页内的不良单元。检测部22例如可含有比较器32以及位加法器34。比较器32以位为单位，将存储器读出部14从各页读出的读出数据与图案产生器18产生的期待值进行比较。位加法器34将读出数据与期待值不一致的位(即不良位)在IO方向上进行相加。而且，位加法器34输出的加法运算结果作为该页内的不良单元的数量。
不良计数部24按照检测出的不良单元的数量，使与含有检测出不良单元的页的存储器库502对应的不良计数寄存器20的值增加。不良计数部24例如可含有多路转换器36，以及与多个存储器库502一一对应的多个增加部38。多路转换器36例如根据来自图案产生器18的控制信号等，选择与含有检测出有不良单元的页的存储器库502对应的增加部38。而且，多路转换器36将检测部22获得的页内的不良单元的检测结果输出到所选择的增加部38中。由多路转换器36所选择的增加部38，按照由检测部22检测出的该页内的不良单元的数量，使对应的不良单元寄存器30中所存储的值增加。
写入部28将对应于测试对象区块内的各页已完成不良检测的存储器库502而存储到不良计数寄存器20内的不良单元的数量，写入到与不良计数存储器12中的该存储器库502的该测试对象区块对应的存储区域内。写入部28中例如可包括地址转换部48以及选择器50。
地址转换部48输出如下地址：该地址用于指定不良计数存储器12中的、测试对象区块内的各页已完成不良检测的存储器库502的该测试对象区块对应的存储区域。地址转换部48例如可将由图案产生器18输出的被测试存储器500中的测试对象区块的地址，转换为不良计数存储器12中的相应的地址。选择器50选择出与测试对象区块内各页已完成不良检测的存储器库502对应的不良单元寄存器30。而且，选择器50将已选择的不良单元寄存器30中所存储的不良单元的数量，写入到由地址转换部48所指定的不良计数存储器12中的存储区域内。
图2表示被测试存储器500结构的一个例子。被测试存储器500中例如包括：多个存储器库502、状态寄存器522、地址寄存器524、命令寄存器526、输入输出控制电路528、动作逻辑控制器530以及控制电路532。
多个存储器库502分别包括：存储器单元阵列540、列地址解码器542、行地址解码器544、数据寄存器546以及放大器548。存储器单元阵列540是以1位为单位对数据进行存储的存储器单元的集合。列地址解码器542根据地址寄存器524中保存的地址，来指定存储器单元阵列540的列方向的地址。行地址解码器544根据地址寄存器524中保存的地址，指定存储器单元阵列540的行方向的地址。数据寄存器546以IO端子512的输入输出数据的单位(例如8位)，对应写入到存储器单元阵列540中的写入数据、以及从存储器单元阵列540读出的读出数据进行临时保存。
放大器548当接收到写入命令时，将数据寄存器546中保存的写入数据，写入到存储器单元阵列540内的列地址解码器542以及行地址解码器544所指定的记亿体单元中。另外，放大器548当接收到读出命令时，从存储器单元阵列540内的列地址解码器542以及行地址解码器544所指定的存储器单元中读出数据，且作为读出数据保存在数据寄存器546中。
状态寄存器522中保存用于表示该被测试存储器500的动作状态的状态信息。地址寄存器524中保存表示写入数据的写入目的地的地址、以及表示读出数据的读出地址。命令寄存器526中保存对该被测试存储器500进行动作指示的动作命令。
输入输出控制电路528当进行写入时，将经由IO端子512从外部输入的写入数据保存到存储器库502的数据寄存器546中。输入输出控制电路528当进行读出时，将从存储器库502的数据寄存器546中读出的读出数据经由IO端子512输出到外部。输入输出控制电路528将经由IO端子512从外部输入的地址保存到地址寄存器524中。输入输出控制电路528，将经由IO端子512从外部输入的动作命令保存到命令寄存器526中。输入输出控制电路528，将状态寄存器522中所保存的状态信息经由IO端子512输出到外部。
动作逻辑控制器530，将经由控制端子514从外部输入的各控制命令供给到输入输出控制电路528以及控制电路532中。控制电路532根据动作命令以及控制命令输出写入命令以及读出命令等，以此控制多个存储器库502的各个动作。另外，控制电路532将表示该被测试存储器500处于就绪状态或者繁忙状态的RY/BY信号，经由RY/BY端子516输出到外部。
如上所述的被测试存储器500，当进行读出时，从外部经由IO端子512被供给读取命令以及地址。而且，被测试存储器500以页为单位，将供给的地址上存储的数据经由IO端子512输出到外部。另外，当接收到表示读出同一个存储器库502内的两页上所记录的数据的读取命令时，被测试存储器500输出前一页的数据且经过预定的读出时间间隔(例如25μs左右)之后，输出下一页的数据。然而，当接收到表示读出不同的存储器库502内的两页中所记录的数据的读取命令时，被测试存储器500可在输出上一页数据且经过预定的读出时间间隔之前，输出下一页数据。
另外，被测试存储器500，当进行写入时，从外部经由IO端子512被供给写入命令、写入数据以及地址。而且，被测试存储器500以页为单位将写入数据写入到供给的地址上。另外，当接收到表示应将数据写入到同一个存储器库502内的两页的写入命令时，被测试存储器500在输入上一页数据且经过预定的写入间隔(例如100μs左右)之后，输入下一页数据。然而，当接收到表示应将数据写入到不同的存储器库502的两页的写命令时，被测试存储器500可在输入上一页的数据且在经过预定的写入间隔(例如100μs左右)之前，输入下一页数据。
图3表示被测试存储器500的存储器库502的逻辑结构以及图案产生器18的逻辑结构的一个例子。被测试存储器500具有的多个存储器库502，分别具有包含多个页的多个区块。
多个区块分别标有固有的区块编号。存储器库502例如可具有标有区块0～区块2047的区块编号的2048个区块。另外，多个存储器库502可具有标有同一区块编号的多个区块，也可具有标有互不相同的区块编号的多个区块，例如，第1存储器库502-1可以具有标有偶数区块编号的多个区块，而第2存储器库502-2可以具有附有奇数区块编号的多个区块。
页是数据写入及读出的单位。多个页分别标有表示区块内位置的页编号。多个区块例如可分别具有标有页0～页63的64个页。
而且，页分别包括多个列。所有页中的列数均相同。多个列分别标有特定的列编号。列编号在所有区块的所有页中是共通的。多个页例如可分别含有标有列0～列2047的2048个列。
一页内的一列中含有预定数量的位的存储单元。一列中包含的多个存储单元分别与多个IO端子512一一对应。一页内的一列例如可含有8个存储单元。
另外，被测试存储器500的存储器库502包括多个修复用区块以及多个修复用列。可使用修复用区块代替含有不良单元的区块。修复用区块与其他区块的结构大体相同，且可借助于存储器修复替换为任意一个区块。
可使用修复用列代替含有不良单元的列。修复用列的结构为含有所有区块的所有页上的同一位置的列所对应的存储器单元。修复用列由存储器修复，而针对所有区块的所有页一次性地替换为同一位置的一列。
在不良计数存储器12中，设有针对被测试存储器500所具有的每个存储器库502以及每个区块划分的多个存储区域。在不良计数存储器12的多个存储区域中，分别保存相应的存储器库502的相应区块中包含的不良单元的数量。因此，当该测试装置10已对被测试存储器500的所有区块完成测试时，不良计数存储器12针对每个存储器库502以及每个区块，存储不良单元的数量。
图4表示本实施形态中的测试装置10读出测试的动作流程。首先，测试装置10针对多个存储器库502，分别依次逐个地选择区块。测试装置10将分别针对多个存储器库502选择的区块作为测试对象区块，执行步骤S1002到步骤S1010的处理(S1001、S1011)。然后，不良计数寄存器20将针对每个存储器库502中所存储的不良单元的数量分别重设为初始值(例如0)(S1002)。
接着，测试装置10依次逐个地选择测试对象区块内的页，对于已选择的页，执行步骤S1004到步骤S1008的处理(S1003、S1009)。测试装置10例如还可从测试对象区块内的页0开始以升序逐个选择页。
接着，测试装置10依次逐个选择存储器库502，对于选择的存储器库502，执行步骤S1005以及步骤S1007的处理(S1004、S1008)。最初，存储器读出部14将选择的存储器库502中的、步骤S1001中选择的测试对象区块中的步骤S1003中选择的页上写入的数据读出(S1005)。然后，检测部22将在步骤S1005中读出的数据与期待值进行比较，且根据比较结果来检测出该页内的不良单元(S1006)。然后，不良计数部24按照检测部22检测出的不良单元的数量，使与不良计数寄存器20内选择的存储器库502对应的存储区域的值增加(S1007)。测试装置10当对所有存储器库502已执行完步骤S1005到步骤S1007的处理时，将处理转移到步骤S1009(S1008)。
测试装置10，当对各存储器库502的测试对象区块内的所有页已执行完步骤S1004到步骤S1008的处理时，将处理转移到步骤S1010。继而，写入部28将不良计数寄存器20中存储的多个存储器库502的不良单元的数量，分别写入到与不良计数存储器12中相应的存储器库502的测试对象区块对应的存储区域中(S1010)。接着，测试装置10，当针对所有区块已执行完以上步骤S1002到步骤S1010为止的处理时，则结束该读出测试(S1011)。
图5表示已执行图4所示的流程时本实施形态中的测试装置10的数据读出顺序。按照图4所示的流程读出数据，借此，测试装置10可针对每页切换存储器库502而读出数据。例如，当被测试存储器500包括第1存储器库502-1及第2存储器库502-2时，测试装置10可按照以下顺序自被测试存储器500中读出数据，上述顺序为：第1存储器库502-1的页0→第2存储器库502-2的页0→第1存储器库502-1的页1→第2存储器库502-2的页1→...第1存储器库502-1的页63→第2存储器库502-2的页63。这样，利用测试装置10，可自多个存储器库502中同时读出数据，因而，可缩短不良单元的检测时间。
另外，测试装置10中包括不良计数寄存器20，该不良计数寄存器20针对每个存储器库502的测试对象区块内检测出的不良单元的数量进行存储。例如，不良计数寄存器20包括：与第1存储器库502-1对应的第1不良单元寄存器30-1，以及与第2存储器库502-2对应的第2不良单元寄存器30-2。这样，利用测试装置10，即使从多个存储器库502中同时读出数据，也可对从多个存储器库502中检测出的不良单元进行个别存储。如上所述，利用测试装置10，可从多库型的被测试存储器500中，针对每个存储器库以及每个区块，高速检测出不良单元的数量。
另外，测试装置10也可取代在每页切换存储器库502后读出数据，以对一部分页的每页(多页的每个页)切换存储器库502且读出数据。更可以，当被测试存储器500为闪存时，测试装置10通过对每一页切换存储器库502且读出数据，进一步缩短检测时间。
图6表示本实施形态的第1变形例中的测试装置10的结构与被测试存储器500。图7表示被测试存储器500的存储器库502的逻辑结构的一个例子以及第1变形例中的图案产生器18的逻辑结构。本变形例中的测试装置10，与图1中的同一符号所示部件具有大致相同的结构以及功能，因此，以下仅对其不同点进行说明，而省略相关重复说明。
如图7所示，本变形例中的不良计数存储器12针对存储器库502中的每个IO端子512、每个存储器库502以及每个区块，存储不良单元的数量。另外，如图6所示，在本变形例中的测试装置10中，代替一个不良单元数检测电路16，而具有分别与被测试存储器500的IO端子512对应的多个不良单元数检测电路16。测试装置10例如亦可包括第1不良单元数检测电路16-1到第八不良单元数检测电路16-8。
多个不良单元数检测电路16分别具有的检测部22，存储器读出部14将从被测试存储器500读出的数据中，从相应的IO端子512中输出的1位长度的数据输入。检测部22将从相应的IO端子512中输出的1位长度的数据与应从相应的IO端子512中输出的期待值进行比较。而且，检测部22根据比较结果检测出各页内的不良单元。
另外，多个不良单元数检测电路16分别具有的写入部28，将对应于测试对象区块内的各页已完成不良检测的存储器库502存储到不良计数寄存器20中的不良单元的数量，写入到不良计数存储器12中的预定的存储区域中。此时，各写入部28将上述不良单元的数量写入到与相应的IO端子512对应的存储区域，且与该存储器库502的该测试对象区块对应的存储区域中。
利用如上所述的本变形例中的测试装置10，可针对每个IO端子512以及每个区块分别检测从多个存储器库502分别检测出的不良单元。因此，由本变形例中的测试装置10所计算出的每个区块的不良单元的数量，可应用于针对每个IO端子具有修复用区块的被测试存储器500，进行存储器修复的修复方法的计算。
图8表示本实施形态的第2变形例中的测试装置10的结构与被测试存储器500。本变形例中的测试装置10中，与图1中相同符号所示的部件具有大致相同的结构及功能，因此，以下只对其不同点进行说明，而省略相关重复说明。
在本变形例中的不良单元数检测电路16中，具有更新部60，来代替不良计数寄存器20以及写入部28。本变形例中的不良计数部24，针对每页依次对由检测部22检测出的不良单元的数量进行计数。
更新部60包括地址转换部48以及更新处理部64。更新处理部64针对每页，对该页所对应的存储器库502以及区块，将不良计数存储器12中所存储的不良单元的数量，依次更新为按照不良计数部24计数所得的不良单元的数量增加后所得的值。这样，利用测试装置10，使用不良计数存储器12内的存储区域，可对不良单元的数量进行计数。
另外，不良计数部24，例如也可以对与对不良单元数量进行计数的对象页对应的存储器库502以及区块，读出不良计数存储器12中所存储的不良单元的数量，且将读出的不良单元的数量作为初始值对不良单元的数量进行计数。此时，更新部60内的更新处理部64，将针对上述对象页计数而得的不良单元的数量回写到不良计数存储器12中。
另外，不良计数部24也可将初始值设为0来对上述对象页的不良单元的数量进行计数。此时，更新部60的更新处理部64，对与对象页对应的存储器库502以及区块，从不良计数存储器12中读出所存储的不良单元的数量，且加上不良计数部24计数而得的不良单元的数量，将其回写到不良计数存储器12中。
图9表示本实施形态的第三变形例中的测试装置10的结构与被测试存储器500。本变形例中的测试装置10，与图8中的相同符号所示的部件具有大致相同的结构以及功能，因此，以下对其不同点进行说明，而省略相关重复说明。
本变形例中的不良单元数检测电路16包括检测部22、第1不良计数部24-1、第2不良计数部24-2以及更新部60。第1不良计数部24-1以及第2不良计数部24-2，针对每页相互交替地对由检测部22检测出的不良单元的数量进行计数。
更新部60的更新处理部64，针对由第1不良计数部24-1已对不良单元的数量完成计数的页进行以下更新处理，即，对于与该页对应的存储器库502以及区块，将不良计数存储器12中所存储的不良单元的数量，更新为按照第1不良计数部24-1对该页计数而得的不良单元的数量增加后所得的值。另外，第2不良计数部24-2，与更新部60的更新处理部64对由第1不良计数部24-1计数的不良单元的数量进行的更新处理同时，对针对下一页检测出的不良单元的数量进行计数。
相同地，更新部60的更新处理部64，针对由第2不良计数部24-2已对不良单元的数量完成计数的页进行以下更新处理，即对与该页对应的存储器库502以及区块，将不良计数存储器12中所存储的不良单元的数量，更新为按照第2不良计数部24-2对该页进行计数而得的不良单元的数量增加后所得的值。另外，第1不良计数部24-1，与更新部60的更新处理部64对由第2不良计数部24-2计数的不良单元的数量进行的更新处理同时，对下一页检测出的不良单元的数量进行计数。
利用如上所述的本变形例中的不良单元数检测电路16，即便当更新部60的更新处理花费的时间大于等于预定时间时，也可从被测试存储器500中连续读出数据。这样，利用本变形例中的测试装置10，可从多库型被测试存储器500中，针对每个存储器库以及每个区块，高速检测不良单元的数量。
以上使用实施方式说明了本发明，但是本发明的技术范围没有限定在上述实施方式所述的范围。可对上述实施方式进行多种变更或者改良，这点对本领域技术人员而言是不言而喻的。从权利要求书的记载可知，进行这种变更或者改良的实施方式也包含在本发明的技术范围内。

Claims (5)

1.一种测试装置，对具有多个存储器库的被测试存储器进行测试，其包括：
不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量；
不良计数寄存器，针对每个存储器库，存储在测试对象区块内检测出的不良单元的数量；
存储器读出部，从各存储器库中依次逐个地读出测试对象区块内的一部分页；
检测部，根据将所述存储器读出部从各页读出的数据与期待值进行比较所得的结果，检测出各页内的不良单元；
不良计数部，使与含有被检测出不良单元的页的存储器库对应的所述不良计数寄存器的计数值增加相当于被检测出的不良单元的数量；以及
写入部，与已完成测试对象区块内的各页不良检测的存储器库对应，将所述不良计数寄存器内所存储的不良单元的数量，写入与所述不良计数存储器中的该存储器库的该测试对象区块对应的存储区域内。
2.一种测试装置，对具有多个存储器库的被测试存储器进行测试，其包括：
不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量；
存储器读出部，自各存储器库中依次逐个地读出一部分页；
检测部，根据将所述存储器读出部从各页读出的数据与期待值进行比较所得的结果，检测出各页内的不良单元；
不良计数部，针对每页依次对检测出的不良单元的数量进行计数；以及
更新部，针对每页依次进行更新，即，对于与该页对应的存储器库以及区块，将存储在所述不良计数存储器内的不良单元的数量更新为由所述不良计数部计数得到的不良单元的数量增加后所得的值。
3.根据权利要求2所述的测试装置，其中，
所述不良计数部，对于与对不良单元的数量进行计数的对象页对应的存储器库以及区块，读出存储在所述不良计数存储器内的不良单元的数量，且将读出的不良单元的数量作为初始值来对不良单元的数量进行计数，
所述更新部，将对对象页进行计数所得的不良单元的数量，在所述不良计数存储器中改写。
4.根据权利要求2所述的测试装置，其中，
所述不良计数部，设初始值为0来对对象页的不良单元的数量进行计数，
所述更新部，对与对象页对应的存储器库以及区块，从所述不良计数存储器中读出存储的不良单元的数量，且加上由所述不良计数部计数所得的不良单元的数量，回写到所述不良计数存储器中。
5.根据权利要求2所述的测试装置，其中，
包括第1所述不良计数部以及笫2所述不良计数部；
所述更新部，对已由所述第1不良计数部完成对不良单元的数量计数的页进行更新处理，即，对与该页对应的存储器库以及区块，将所述不良计数存储器中存储的不良单元的数量，更新为按照由所述第1不良计数部对该页计数而得的不良单元的数量增加后所得的值，
所述第2不良计数部，与所述更新部的所述更新处理并行，对下一页检测出的不良单元的数量进行计数。
CN200780052065A 2007-03-08 2007-03-08 测试装置 Pending CN101627445A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/054573 WO2008107996A1 (ja) 2007-03-08 2007-03-08 試験装置

Publications (1)

Publication Number Publication Date
CN101627445A true CN101627445A (zh) 2010-01-13

Family

ID=39737901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780052065A Pending CN101627445A (zh) 2007-03-08 2007-03-08 测试装置

Country Status (5)

Country Link
JP (1) JPWO2008107996A1 (zh)
KR (1) KR101015488B1 (zh)
CN (1) CN101627445A (zh)
TW (1) TWI361437B (zh)
WO (1) WO2008107996A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854411A (zh) * 2011-06-27 2013-01-02 爱德万测试株式会社 测试装置及测试方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063533A1 (ja) * 2007-11-14 2009-05-22 Advantest Corporation 試験装置
WO2010103567A1 (ja) * 2009-03-10 2010-09-16 株式会社アドバンテスト 試験装置および試験方法
TWI401691B (zh) * 2009-03-20 2013-07-11 Phison Electronics Corp 具快閃記憶體測試功能的控制器及其儲存系統與測試方法
KR20150006167A (ko) 2013-07-08 2015-01-16 에스케이하이닉스 주식회사 반도체 시스템 및 그 리페어 방법
KR101980689B1 (ko) 2017-02-14 2019-05-22 주식회사 투엔 배송 중개서비스를 위한 역경매 기반 배송비 산정 방법
CN108121628B (zh) * 2017-12-19 2021-01-05 珠海市君天电子科技有限公司 一种读写速度的测试方法、装置及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933615A (ja) * 1995-07-19 1997-02-07 Advantest Corp 半導体メモリ試験装置のメモリ不良解析装置
JPH11102598A (ja) * 1997-09-29 1999-04-13 Toshiba Corp メモリ不良救済解析装置
JP2001014890A (ja) 1999-06-30 2001-01-19 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4601119B2 (ja) * 2000-05-02 2010-12-22 株式会社アドバンテスト メモリ試験方法・メモリ試験装置
JP2003228997A (ja) * 2002-02-05 2003-08-15 Mitsubishi Electric Corp 半導体記憶装置
JP4119417B2 (ja) 2004-11-15 2008-07-16 株式会社アドバンテスト 試験装置及び試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854411A (zh) * 2011-06-27 2013-01-02 爱德万测试株式会社 测试装置及测试方法

Also Published As

Publication number Publication date
TWI361437B (en) 2012-04-01
KR20100004983A (ko) 2010-01-13
KR101015488B1 (ko) 2011-02-22
WO2008107996A1 (ja) 2008-09-12
TW200903506A (en) 2009-01-16
JPWO2008107996A1 (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
CN101246738B (zh) 具有备份电路的存储系统及编程方法
CN101627445A (zh) 测试装置
CN104051024B (zh) 用于内建错误更正的储存装置及其操作方法
CN101202106B (zh) 非易失性存储系统及其相应的编程方法
TWI590051B (zh) 資料儲存裝置及其資料維護方法
CN102456415B (zh) 半导体存储器件及其操作方法
US20180203774A1 (en) Identifying a failing group of memory cells in a multi-plane storage operation
CN101763904A (zh) 非易失性存储装置及其操作方法
CN103473146A (zh) 存储器控制方法、存储器控制器以及电子装置
CN102087878A (zh) 闪速存储器件及其编程方法
CN102290105A (zh) 具有多位存储器件的数据存储系统及其操作方法
KR20040101222A (ko) 섹터 포인터들을 활용하는 메모리 맵핑 장치
KR20080062174A (ko) 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
US20210295944A1 (en) Semiconductor memory devices and repair methods of the semiconductor memory devices
JPS593799A (ja) 稼動中に欠陥部を再配置できるメモリ・システム
CN101529518A (zh) 用于测试快闪存储器的方法、系统和计算机可读代码
CN104658612A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN109426441A (zh) 数据储存装置以及其操作方法
CN101908376A (zh) 非挥发性存储装置及其控制方法
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
CN106708422B (zh) 数据储存装置及其数据维护方法
US6629190B2 (en) Non-redundant nonvolatile memory and method for sequentially accessing the nonvolatile memory using shift registers to selectively bypass individual word lines
CN110442299B (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
JP3563362B2 (ja) 集積メモリのメモリセルの機能をテストする方法および集積メモリ
JP2019057340A (ja) メモリシステム及びメモリ制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100113