CN104835537B - Soc芯片自适应启动方法及装置 - Google Patents

Soc芯片自适应启动方法及装置 Download PDF

Info

Publication number
CN104835537B
CN104835537B CN201510241115.4A CN201510241115A CN104835537B CN 104835537 B CN104835537 B CN 104835537B CN 201510241115 A CN201510241115 A CN 201510241115A CN 104835537 B CN104835537 B CN 104835537B
Authority
CN
China
Prior art keywords
rom
boot
eeprom
efuse
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510241115.4A
Other languages
English (en)
Other versions
CN104835537A (zh
Inventor
廖裕民
叶院红
陈丽君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201510241115.4A priority Critical patent/CN104835537B/zh
Publication of CN104835537A publication Critical patent/CN104835537A/zh
Application granted granted Critical
Publication of CN104835537B publication Critical patent/CN104835537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种SOC芯片自适应启动方法及装置，方法是在每次开机之前对efuse电路进行遍历读操作,并将读数据送往比较判断单元将读数据和期望值进行比较,以判断efuse电路是否正常，并由EEPROM写控制器对EEPROM进行表示正常与否的标记写操作；所述EEPROM将比较结果送往BOOT_ROM映射单元和芯片外部作为筛选结果；如果efuse电路正常，BOOT_ROM映射单元将映射地址指向安全系统BOOT_ROM，如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，就此完成SOC芯片自适应启动过程。如此，efuse损坏后仍能作为非安全的芯片应用于对安全性能没有要求的产品中继续使用，节约成本。

Description

SOC芯片自适应启动方法及装置
技术领域
本发明涉及一种SOC芯片，特别涉及能针对SOC芯片eFuse是否失效的自适应启动方法及装置。
背景技术
在大型安全SOC芯片中,Efuse电路是一种非易失性的存储电路结构,由熔丝结构构成,通过熔丝可以在芯片上编程并存储信息，常常用于存储安全相关的内容，比如密钥、密码等信息，因此对于芯片的安全系统非常重要。但是由于工艺尺寸的突飞猛进，efuse作为一种较为脆弱的电路单元，常常成为整个芯片中良率较低的部分，因此在先进芯片中,常常由于efuse电路的缺陷率较高,造成整个芯片无法工作,造成芯片大量的废片出现，从而导致大量的浪费。
所以如果能有一种配合测试的电路设计方法,能将efuse有缺陷的芯片自动选出,并自动调节芯片的安全等级,使得原本只能作为废片的芯片,还能够作为低安全等级的芯片继续使用.，这将是非常有意义的工作。
发明内容
本发明要解决的技术问题之一，在于提供一种SOC芯片自适应启动方法，在测试出efuse损坏后,可以自动将芯片的BOOT启动切换为对efuse没有需求的非安全BOOT,从而使原来的废片可以作为非安全的芯片应用于对安全性能没有要求的产品中继续使用。
本发明要解决的技术问题之一是这样实现的：一种SOC芯片自适应启动方法，包括：
步骤S1、将SOC芯片的系统BOOT_ROM分为安全系统BOOT_ROM和非安全系统BOOT_ROM；所述安全系统BOOT_ROM中的代码都是经过加密的代码,需要efuse中的密钥才能解开加密后运行；所述非安全系统BOOT_ROM中的代码都是没有加密的代码,能直接运行；
步骤S2、每次开机之前通过读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
步骤S3、比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果比较不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
步骤S4、所述EEPROM写控制器根据所述比较结果对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记,如果efuse电路不正常则将EEPROM写入表示不正常的标记；
步骤S5、所述EEPROM将表示正常或不正常的标记送往BOOT_ROM映射单元和芯片外部作为筛选结果；
步骤S6、所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，就此完成SOC芯片自适应启动过程。
进一步的，所述SOC芯片自适应启动过程由CPU控制。
本发明要解决的技术问题之二，在于提供一种SOC芯片自适应启动装置，在测试出efuse损坏后,可以自动将芯片的BOOT启动切换为对efuse没有需求的非安全BOOT,从而使原来的废片可以作为非安全的芯片应用于对安全性能没有要求的产品中继续使用。
本发明要解决的技术问题之二是这样实现的：一种SOC芯片自适应启动装置，包括eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM、BOOT_ROM映射单元、安全系统BOOT_ROM以及非安全系统BOOT_ROM；所述eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM以及BOOT_ROM映射单元依次连接；所述BOOT_ROM映射单元分别连接所述安全系统BOOT_ROM以及非安全系统BOOT_ROM；其中，
每次开机之前，所述读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果比较不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
所述EEPROM写控制器根据所述表示正常或不正常的标记对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记,如果efuse电路不正常则将EEPROM写入表示不正常的标记；
所述EEPROM将比较结果送往BOOT_ROM映射单元和芯片外部作为筛选结果；
所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM。
进一步的，本发明还包括CPU，所述CPU连接所述BOOT_ROM映射单元，以控制SOC芯片自适应启动过程。
本发明具有如下优点：
1.相较于现有技术中efuse电路损坏就会造成整个芯片报废,本发明在测试出efuse损坏后,可以自动将芯片的BOOT启动切换为对efuse没有需求的非安全BOOT,从而是原来的废片可以作为非安全的芯片应用于对安全性能没有要求的产品中,比如一些纯娱乐类消费电子产品；
2.测试流程和方法简单易行,可以通过筛选结果引脚直观的看到efuse的测试结果并进行分类处理。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明方法的流程框图。
图2为本发明装置的结构框图。
具体实施方式
如图1所示，SOC芯片自适应启动方法，包括：
步骤S1、将SOC芯片的系统BOOT_ROM分为安全系统BOOT_ROM和非安全系统BOOT_ROM；所述安全系统BOOT_ROM中的代码都是经过加密的代码,需要efuse中的密钥才能解开加密后运行；所述非安全系统BOOT_ROM中的代码都是没有加密的代码,能直接运行；
步骤S2、每次开机之前通过读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
步骤S3、比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
步骤S4、所述EEPROM写控制器根据所述比较结果对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记，如写入“0”,如果efuse电路不正常则将EEPROM写入表示不正常的标记，如写入“1”；
步骤S5、所述EEPROM将表示正常或不正常的标记送往BOOT_ROM映射单元和芯片外部作为筛选结果；这样就可以通过筛选结果引脚直观的看到efuse的测试结果并进行分类处理；
步骤S6、所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，就此完成SOC芯片自适应启动过程。
所述SOC芯片自适应启动过程由CPU控制。
如图1和图2所示，为实现上述方法，本发明提出一种硬件的实现方式，即一种SOC芯片自适应启动装置，包括eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM、BOOT_ROM映射单元、安全系统BOOT_ROM以及非安全系统BOOT_ROM；所述eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM以及BOOT_ROM映射单元依次连接；所述BOOT_ROM映射单元分别连接所述安全系统BOOT_ROM以及非安全系统BOOT_ROM；其中，该处理装置运行时，按上述本发明方法进行，即：
每次开机之前，所述读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果比较不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
所述EEPROM写控制器根据所述比较结果对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记,如果efuse电路不正常则将EEPROM写入表示不正常的标记；
所述EEPROM将表示正常或不正常的标记送往BOOT_ROM映射单元和芯片外部作为筛选结果；
所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM。
本发明装置还包括CPU，所述CPU连接所述BOOT_ROM映射单元，以控制SOC芯片自适应启动过程。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (4)

1.一种SOC芯片自适应启动方法，其特征在于：包括
步骤S1、将SOC芯片的系统BOOT_ROM分为安全系统BOOT_ROM和非安全系统BOOT_ROM；所述安全系统BOOT_ROM中的代码都是经过加密的代码,需要efuse中的密钥才能解开加密后运行；所述非安全系统BOOT_ROM中的代码都是没有加密的代码,能直接运行；
步骤S2、每次开机之前通过读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
步骤S3、比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果比较不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
步骤S4、所述EEPROM写控制器根据所述比较结果对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记,如果efuse电路不正常则将EEPROM写入表示不正常的标记；
步骤S5、所述EEPROM将表示正常或不正常的标记送往BOOT_ROM映射单元和芯片外部作为筛选结果；
步骤S6、所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，就此完成SOC芯片自适应启动过程。
2.根据权利要求1所述的SOC芯片自适应启动方法，其特征在于：所述SOC芯片自适应启动过程由CPU控制。
3.一种SOC芯片自适应启动装置，其特征在于：包括eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM、BOOT_ROM映射单元、安全系统BOOT_ROM以及非安全系统BOOT_ROM；所述eFuse、读控制单元、比较判断单元、EEPROM写控制器、EEPROM以及BOOT_ROM映射单元依次连接；所述BOOT_ROM映射单元分别连接所述安全系统BOOT_ROM以及非安全系统BOOT_ROM；其中，
每次开机之前，所述读控制单元对efuse电路进行遍历读操作,并将读数据送往比较判断单元；
比较判断单元将读数据和期望值进行比较,如果读数据和期望值一致说明efuse电路正常，如果比较不一致说明efuse电路不正常，并将比较结果送往EEPROM写控制器；
所述EEPROM写控制器根据所述比较结果对EEPROM进行写操作,如果efuse电路正常则将EEPROM写入表示正常的标记,如果efuse电路不正常则将EEPROM写入表示不正常的标记；
所述EEPROM将表示正常或不正常的标记送往BOOT_ROM映射单元和芯片外部作为筛选结果；
所述BOOT_ROM映射单元负责根据EEPROM送来的表示正常或不正常的标记进行boot_rom地址的映射动作,如果efuse电路正常，则将映射地址指向安全系统BOOT_ROM,如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM。
4.根据权利要求3所述的SOC芯片自适应启动装置，其特征在于：还包括CPU，所述CPU连接所述BOOT_ROM映射单元，以控制SOC芯片自适应启动过程。
CN201510241115.4A 2015-05-13 2015-05-13 Soc芯片自适应启动方法及装置 Active CN104835537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510241115.4A CN104835537B (zh) 2015-05-13 2015-05-13 Soc芯片自适应启动方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510241115.4A CN104835537B (zh) 2015-05-13 2015-05-13 Soc芯片自适应启动方法及装置

Publications (2)

Publication Number Publication Date
CN104835537A CN104835537A (zh) 2015-08-12
CN104835537B true CN104835537B (zh) 2017-12-19

Family

ID=53813363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510241115.4A Active CN104835537B (zh) 2015-05-13 2015-05-13 Soc芯片自适应启动方法及装置

Country Status (1)

Country Link
CN (1) CN104835537B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107451432A (zh) * 2016-05-30 2017-12-08 深圳市中兴微电子技术有限公司 一种启动程序检查方法和装置
CN106528123A (zh) * 2016-10-26 2017-03-22 珠海全志科技股份有限公司 一种基于eFuse模块的SoC启动方法和装置
CN108595981B (zh) * 2018-05-09 2021-07-20 深圳市桑格尔科技股份有限公司 加密安卓系统的方法
CN110334524B (zh) * 2019-03-15 2021-04-27 盛科网络（苏州）有限公司 基于二级密钥的soc启动方法及系统
CN110489169B (zh) * 2019-08-06 2021-10-19 晶晨半导体(上海)股份有限公司 一种片上系统的存储器快速启动方法
CN112256338B (zh) * 2020-10-27 2023-12-05 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164789A (zh) * 2013-03-06 2013-06-19 福州瑞芯微电子有限公司 一种带安全校验的debug电路结构及其实现方法
CN104221027A (zh) * 2012-03-22 2014-12-17 凯为公司 硬件和软件关联和认证

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881161B2 (en) * 2012-12-06 2018-01-30 S-Printing Solution Co., Ltd. System on chip to perform a secure boot, an image forming apparatus using the same, and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104221027A (zh) * 2012-03-22 2014-12-17 凯为公司 硬件和软件关联和认证
CN103164789A (zh) * 2013-03-06 2013-06-19 福州瑞芯微电子有限公司 一种带安全校验的debug电路结构及其实现方法

Also Published As

Publication number Publication date
CN104835537A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
CN104835537B (zh) Soc芯片自适应启动方法及装置
US9922729B2 (en) Soft post package repair of memory devices
CN106205730B (zh) 智能自修复器件和方法
US9202595B2 (en) Post package repair of memory devices
US20160307647A1 (en) Repair of memory devices using volatile and non-volatile memory
CN103187095A (zh) efuse模块的控制方法及带efuse模块的芯片
CN107424646A (zh) 用于存储器的目标刷新的设备及方法
CN107229881A (zh) 以sram为基础的认证电路
JPH03240127A (ja) プログラム制御システム
CN105339855B (zh) 可编程控制器
CN104778135A (zh) 一种器件兼容方法及系统
US20160224451A1 (en) Multi-Domain Fuse Management
CN106528123A (zh) 一种基于eFuse模块的SoC启动方法和装置
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
CN103150184A (zh) 一种对闪存进行操作的方法和系统芯片
CN102750982A (zh) 一种加密存储芯片的烧录方法及系统
CN107657153A (zh) 一种芯片内flash区的代码保护方法及装置
CN104616696A (zh) 一种efuse的控制方法
CN104282343B (zh) 半导体系统及其修复方法
CN106920576A (zh) 一种检验Nand Flash质量的方法及系统
CN115878193A (zh) 一种芯片启动方法及装置
CN104575605B (zh) 存储器装置及使用非易失性存储器对系统进行开机的方法
CN107871528A (zh) 启动控制电路及包括其的半导体装置
CN104835532A (zh) SOC芯片eFuse失效的处理方法及装置
CN103871478A (zh) 嵌入式存储器测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18

Applicant after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD.

Address before: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18

Applicant before: Fuzhou Rockchip Semiconductor Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.