CN107229881A - 以sram为基础的认证电路 - Google Patents

以sram为基础的认证电路 Download PDF

Info

Publication number
CN107229881A
CN107229881A CN201710182525.5A CN201710182525A CN107229881A CN 107229881 A CN107229881 A CN 107229881A CN 201710182525 A CN201710182525 A CN 201710182525A CN 107229881 A CN107229881 A CN 107229881A
Authority
CN
China
Prior art keywords
puf
sram
row
data
unstable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710182525.5A
Other languages
English (en)
Inventor
吕士濂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107229881A publication Critical patent/CN107229881A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103—Challenge-response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种以SRAM为基础的认证电路，该耦合到多个存储器位的认证电路包含监视引擎，经配置以提供第一数据式样到所有所述位，进而使得每一个位于第一数据状态中，响应于施加于所述多个位的第一下降电压而检测每一个位是否发生由第一数据状态转变为第二数据状态，提供第二数据式样到所有所述位，进而使得每一位于第二数据状态中，以及响应于施加于所述多个位的第二下降电压而检测每一位是否发生由所述第二数据状态转变为所述第一数据状态，其中所述第一数据状态不同于所述第二数据状态，以及PUF控制器经配置以基于每一个位的转变而产生PUF特征码。

Description

以SRAM为基础的认证电路
技术领域
本揭露涉及一种以SRAM为基础的认证电路。
背景技术
随着利用集成电路的电子装置的使用增加以提供不同形式的信息于多种不同的应用，越来越需要适当保护可存储于电子装置内的敏感/或关键信息，限制仅具有许可存取所述信息的其它装置可存取此类信息。一些应用范例包含装置的认证、保护装置内的机密信息、以及保护二或多个装置之间的通讯。
物理不可复制功能(physically unclonable function，PUF)通常为位于集成电路内的物理结构，响应于传到所述PUF的输入(例如挑战/请求)而提供一些对应的输出(例如响应)。通过建立辨识，可在装置之间提供安全通讯。PUF还可用于现有的认证目的，以取代分配身分到电子装置的现有方法。由于PUF基于制造过程的固有性质，因而PUF具有优于习知认证方式的各种优点，习知认证方式将身分刻写在装置上，容易被模仿及/或更容易逆向工程(reverse engineered)。
发明内容
本揭露的一些实施例提供一种认证电路，耦合到包含多个位的存储器装置，所述认证电路包括监视引擎，耦合到所述存储器电路的所述多个位，并且经配置以提供第一数据式样到所述多个位，因而使得所述多个位中的每一个于第一数据状态中，响应于施加于所述多个位上的第一下降电压而检测每一个位是否发生由所述第一数据状态转变为第二数据状态，提供第二数据式样于到所述多个位，因而使得所述多个位中的每一个于所述第二数据状态中，以及响应于施加于所述多个位的第二下降电压而检测每一个位是否发生由所述第二数据状态转变为第一数据状态，其中所述第一数据状态不同于所述第二数据状态；物理不可复制功能(PUF)控制器，耦合到所述存储器装置的所述多个位与所述监视引擎，并且经配置以基于每一个位的所述转变而产生PUF特征码。
附图说明
为协助读者达到最佳理解效果，建议在阅读本揭露时同时参考附件图示及其详细文字叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。
图1根据一些实施例说明包含认证电路的存储器装置的例示框图。
图2根据一些实施例说明图1的存储器装置的静态随机存取存储器(SRAM)块的例示框图。
图3根据一些实施例说明图1的存储器装置的数据库的例示图式。
图4根据一些实施例说明图1的存储器装置的数据库的例示图式。
图5根据一些实施例说明图1的存储器装置的数据库的例示图式。
图6根据一些实施例说明图1的存储器装置的数据库的例示图式。
图7为例示流程图，根据一些实施例说明产生物理不可复制供功能(PUF)特征码(signature)于图1的SRAM块。
具体实施方式
本揭露提供了数个不同的实施方法或实施例，可用于实现本发明的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，可理解当称元件为“连接到”或“耦合到”另一元件，其可直接连接或耦合到另一元件，或是可存在一或多个中间元件。
物理不可复制功能(physically unclonable function，PUF)通常用于认证与机密钥匙存储，不需要安全的电子式可擦除可编程只读存储器(electrically erasableprogrammable read-only memory，EEPROM)及/或其它昂贵硬件(例如电池支持的静态随机存取存储器)。取代存储机密于数字存储器中，PUF从集成电路(IC)的物理特性取得机密。PUF基于一个想法，即使使用相同制造过程，制造多个IC，然而，每一个IC仍可能因制造差异而有些微不同。PUF利用这差异得到“机密(secret)”信息，这对于每一个IC来说是独特的(例如硅“生物特征”)。通常，此机密信息指IC的特征码(signature)。此外，由于制造差异定义所述特征码，因而即使充分认识所述IC设计，也无法制造两个相同的IC。IC的各种形式的差异可作为定义此特征码，例如门延迟、阈值电压、静态随机存取存储器(SRAM)装置的开机状态、以及/或IC的各种物理特性中的任一者。
在使用上述静态随机存取存储器(SRAM)装置的开机状态的范例中，即使SRAM装置包含对称单元(位)，当SRAM装置开启时，制造差异仍可能造成SRAM装置的每一个位倾向于高状态(即逻辑“1”)或于低状态(即逻辑“0”)。所述位的此初始开启状态随机分布于整个SRAM装置，这引起可由PUF定义的差异，以产生SRAM装置独特的特征码。通常，通过使用SRAM装置的开启状态的PUF特征码称为“开启SRAM为基础的PUF(power-on SRAM-based PUF)”。此习知的开启SRAM为基础的PUF通常需要存储器/数据库以记录与存储SRAM装置的所有位的初始开启状态。当SRAM装置的尺寸倾向于成指数增加时，需要对应增加存储器/数据库的尺寸或容量，这不利地造成许多问题，例如制造SRAM装置的不动产(real estate)、操作SRAM装置的功率消耗等等。
本揭露的实施例提供各种系统与方法，大幅减少PUF使用的位数目，以通过监视引擎产生特征码，将再详细说明如下。位数目大幅减少可有利地改进习知PUF(例如开启SRAM为基础的PUF)所面临的许多问题。再者，目前实施例中所揭露的系统与方法提供对于所有位的动态监视过程，因而可动态改变(例如减少)PUF用以产生特征码的位数目。动态监视过程的细节也将详述如下。
图1根据不同实施例说明存储器装置100。在图1所述的实施例中，存储器装置100包含SRAM块102以及耦合到SRAM块102的认证电路104。虽然在图1的所述实施例中，认证电路104为与SRAM块102分离的组件，然而，在一些实施例中，认证电路104可整合或内嵌于SRAM块102中，此仍属本揭露的范围之内。根据本揭露的一些实施例，认证电路104经配置通过监视SRAM块102的每一个位的趋势(tendency)，以产生独特的UPF特征码用于SRAM块102，其详细说明如下。
在图1的所述的实施例中，认证电路104包含电压控制器106、监视引擎108、数据库110、物理不可复制功能(PUF)控制器112、以及错误校正码(error correction code，ECC)电路114，各自经由数据总线116而彼此耦合。根据一些实施例，监视引擎108可称为“BIST”引擎。在一些实施例中，认证电路104的所有组件(即电压控制器106、监视引擎108、数据库110、PUF控制器112以及ECC电路114)可耦合到共同的总线116而相互通讯。在一些实施例中，认证电路104包含输入端口124与输出端口126。认证电路104的输入端口124经配置以接收请求/挑战(例如请求开启耦合的SRAM块102、请求存取SRAM块102的机密信息等)。认证电路104的输出端口126经配置以基于SRAM块102的所监视的位，提供响应(例如PUF特征码)以响应所述请求。在一些实施例中，此输入与输出端口可直接耦合到PUF控制器112。即，根据此等实施例，PUF控制器112经配置以经由输入端口124而接收请求，以及经由输出端口126而提供响应。在一些实施例中，认证电路104/PUF控制器112提供的请求与对应的响应都可存储为请求-响应对，用于进一步加密使用(例如加密钥匙产生过程)。
参阅图1，在一些实施例中，数据库110包含非易失性存储器(non-volatilememory，NVM)装置，其中NVM装置可包含多个单元。在一些实施例中，数据库110的各个单元可包含单一位，但在一些其它的实施例中，数据库110的各个单元可包含两个或更多位，仍属本揭露的范围之内。所述单元的各个位可称为“引线(fuse)”。在一范例，如果数据库110包含10个单元且各个单元具有一位，那么数据库110称为具有10位的引线。
根据一些实施例，电压控制器106经配置以改变SRAM块102供应的电压电平。监视引擎108经配置以监视及/或辨识SRAM块102的各个位的趋势(tendency)。如上所述，数据库110可包含NVM装置，其用以存储SRAM块102的各个位的经辨识的趋势。PUF控制器112经配置以基于开启请求，产生初始的PUF特征码，并且基于SARM块102的经辨识的趋势，进一步处理所述初始的PUF特征码以产生新的PUF特征码。ECC电路114经配置以通过校正任何可能的错误而进一步处理PUF特征码。认证电路104的操作与认证电路104的各个组件的功能性将结合图2、3、4、5与6详细描述于下。
图2说明SRAM块102的例示实施例。如上所述，SRAM块102包含多个位201、202、203、204、205、206、207、208到209，以及建入的(built-in)电压控制器118。为清楚起见，图2的所示的实施例仅绘示9个位。各个位可包含多个晶体管(例如六个MOSFET用于6T SRAM，八个MOSFET用于8T SRAM等)以存储数据。在特定的实施例中，可通过对应的字线(WL)及/或位线(BL)，使用高状态(即逻辑1)或低状态(即逻辑0)，实施存储数据于各个位中。在图2的所述的实施例中，SRAM块102的WL/BL包含220、230、240、250、260到270，并且各个位分别耦合到WL与BL至少其中之一。在一实施例中，线220、230与240可为字线(WL)，以及线256、260与270可为位线(BL)。在另一实施例中，线220、230与240可为位线(BL)，以及线256、260与270可为字线(WL)。例如，可经由WL/BL 220/250，使用位201为具有状态1或0；可经由WL/BL 230/250，使用位202为具有状态1或0；可经由WL/BL 240/250，使用位203为具有状态1或0；可经由WL/BL 260/220，使用位204为具有状态1或0；可经由WL/BL 260/230，使用位205为具有状态1或0；可经由WL/BL 260/240，使用位206为具有状态1或0；可经由WL/BL 270/220，使用位207为具有状态1或0；可经由WL/BL 270/230，使用位208为具有状态1或0；可经由WL/BL270/240，使用位209为具有状态1或0。再者，如图2所示，SRAM块102的各个位耦合到供应电压，而后称为Vcc，且由所述供应电压供电。在一些实施例中，建入的电压控制器118经配置以与认证电路104的电压控制器106通讯，并且基于所述通讯，以进一步控制所述供应电压Vcc。
在一些实施例中，耦合到SRAM块102的认证电路104可经由输入端口118先接收请求(例如请求信号)。在以下所述的特定实施例中，所述请求用以开启SRAM块102。在一些其它的实施例中，所述请求可为经由认证电路104适合操作(或存取)SRAM块102的各种信号中的任一者，而仍属本揭露的范围之内。响应于所述开启请求，经由电压控制器106及/或建入的电压控制器118，开启SRAM块102。如上所述，当SRAM块102开启时，各个位(例如201、202、203、204、205、206、207、208到209)可具有初始状态，即0或1。
PUF控制器112通过使用SRAM 102中的所有位，产生初始PUF特征码。更具体来说，根据SRAM块102中的所有位的初始状态，产生此初始特征码。在一范例中，SRAM块包含8个位。由于各个位上的制造差异，当提供电压供应(例如开启电压)到这8个位的每一个，所述位各自可具有个别的初始状态，0或1。据此，SRAM块可具有数据状态，例如01101010，其为SRAM块的初始特征码。而后，认证电路104的监视引擎108提供第一数据式样到SRAM块102中的所有位。根据现有的实施例，第一数据式样不同于初始状态。在一些实施例中，监视引擎108使用第一数据式样，造成WL与BL在所有的位上存写“1”。即，SRAM块102的各个位于高状态“1”。而后，认证电路104的电压控制器106将改变供应电压Vcc。在一实施例中，电压控制器106经由SRAM块102的所述建入的电压控制器118，降低供应电压Vcc到阈值(例如SRAM块102，所述位的滞留电压(retention voltage)之下，而监视引擎108持续监视各个位上的状态变化。更具体来说，监视引擎108检测是否所述位中的任一者由1转变(即翻转(flip))到0。如果是这样(即位从1翻转到0)，那么监视引擎108可将所述位标记为“稳定位”，以及在一些实施例中，可记录其对应位置于数据库110中，详细说明结合图3到6如下所述。如果不是这样(即位保持为1)，那么监视引擎108可标记所述位为“不稳定位”，以及在一些实施例中，可记录其对应位置于数据库110中，详细说明结合图3到6如下所述。在现有的实施例中，虽然监视引擎108可记录所述稳定位或不稳定位的位置于数据库110中，监视引擎108可经配置以记录所述稳定位与不稳定位二者的位置于数据库110中，仍属本揭露的范围之内。
继续说明认证电路104的操作，监视引擎108可另使用第二数据式样，造成SRAM块102的WL与BL在SRAM块102的所有位上存写“0”。如上所述，电压控制器106经由SRAM块102的所述建入的电压控制器，降低供应电压Vcc到阈值之下，而监视引擎108持续监视各个位上的状态变化。换句话说，监视引擎108检测是否所述位中的任一者由0转变(即翻转(flip))到1。如果是这样(即位从0翻转到1)，那么监视引擎108可将所述位标记为“稳定位”，以及在一些实施例中，可记录其对应位置于数据库110中。如果不是这样(即位保持为0)，那么监视引擎108可将所述位标记为“不稳定位”，以及在一些实施例中，可记录其对应位置于数据库110中。
在一些实施例中，虽然监视引擎108可记录稳定位或不稳定位的位置于数据库110中，监视引擎108可经配置以记录所述稳定位与不稳定位二者的位置于数据库110中，仍属本揭露的范围之内。于上述的实施例中，在电压控制器106降低Vcc使得监视引擎108进行第一监视(此后称为“第一测试”)之前，监视引擎108提供第一数据式样，造成所有的位转变到高状态“1”，而后在电压控制器106降低Vcc使得监视引擎108进行第二监视(此后称为“第二测试”)之前，监视引擎108提供第二数据式样，造成所有位转变到低状态“0”。然而，在一些实施例中，在第一测试之前，监视引擎108提供的第一数据式样可造成所有位转变为“0”，以及在第二测试之前，第二数据式样可造成所有位转变为“1”。在一些实施例中，在第一与第二测试过程中，位可从1转变为0以及从0转变为1。在此例子中，监视引擎108可将此位标记为“不稳定位”。例如，如果在第一测试过程中，位从1转变为0，以及接着在第二测试过程中，位从0转变为1，那么位可由监视引擎108标记为不稳定位。在一些实施例中，虽然第一与第二测试都用以确定位的趋势(即稳定或不稳定)，然而无论第一或第二测试用以确定各个位的趋势，仍属本揭露的范围之内。
于一些实施例中，在监视引擎108检测/标记各个位的趋势(即稳定或不稳定)之后，认证电路104的PUF控制器112可仅使用稳定位以产生第二PUF特征码。在一些实施例中，PUF控制器112可通过进一步处理初始PUF特征码，产生第二PUF特征码。例如，如上所述，初始PUF特征码可包含SRAM块102的各个位(无论位为稳定或不稳定)的开启状态。在监视引擎108辨识各个位的趋势之后，PUF控制器112可存取初始PUF特征码且处理所述初始PUF特征码，通过过滤掉不稳定的位以产生第二PUF特征码。在一些实施例中，PUF控制器112可存取初始PUF特征码并且排除使用经辨识的不稳定位的初始状态以产生第二PUF特征码。据此，基于“稳定”位的开启状态(即初始状态)，代替包含稳定与不稳定的所有位，产生第二特征码。因此，由于稳定位为通过测试(无论是第一测试或是第二测试)的位并且因而可显示具有强趋势(无论是1或2)，因而第二特征码可更为可靠。再者，如下所述，在各个位的趋势被标记(辨识)之后，PUF控制器112可再次规避存取SRAM块102(这可能造成例如功率消耗、可信赖度、传输错误等等问题)。反而，PUF控制器112可存取数据库110，以使用稳定位，产生第二特征码，或是在一些其它的实施例中，辨识不稳定位并且使用经辨识的不稳定位，进一步处理(例如过滤)初始特征码，进而产生第二特征码。
经过长时间使用与SRAM块102老化之后，一或多个SRAM位可能改变其趋势。为了解决此问题，在一些实施例中，认证电路104的监视引擎108可周期性监视各个位的趋势，以对于各个SRAM位提供最更新的趋势。基于最更新的监视趋势，PUF控制器112可周期性提供更新的特征码，并且动态更新PUF特征码。
图3说明一例示实施例，其中稳定/不稳定位的位置存储于认证电路104的数据库110中。在上述说明中，在一些实施例中，监视引擎108可存储各个位的经辨识的趋势于数据库110中。在图3的特定实施例中，数据库110包含NVM，并且NVM包含NVM位310的阵列，SRAM块102的位阵列301是一对一映射(one-to-one mapped)到NVM位310的阵列。特别地，SRAM块102中的各个位(例如302、304与306)以相同的位置及其经辨识的趋势，对应于阵列310的NVM位(例如312、314与316)。例如，通过经辨识的趋势(例如，无论是稳定或不稳定，如上所述)，由SRAM块102的位302映射数据库110的NVM位312。位302与NVM位312都位于其个别阵列的相同位置；通过经辨识的趋势(无论是稳定或不稳定)，由SRAM块102的位304映射数据库110的NVM位314；通过经辨识的趋势(无论是稳定或不稳定)，由SRAM块102的位306映射数据库110的NVM位316。因此，PUF产生器112可直接存取数据库110，以过滤掉不稳定位，产生第二特征码，如上所述。在一些实施例中，ECC电路114可进一步处理第二特征码，以过滤掉未被监视引擎108标记的较不稳定位，以及/或在认证电路104输出第二特征码之前，校正各种条件(例如环境温度、电压波动等)造成的一些错误。
在一些实施例中，给定大量的稳定/不稳定位(例如，超过一千个不稳定位于4096位SRAM块中)，监视引擎108可不依位存储所有SRAM位的趋势于数据库110中。反而，每当此不稳定列(column)/行(row)包含至少一不稳定位时，监视引擎108可标记一列及/或一行的NVM位成为“不稳定列/行”，并且依列/行存储所述不稳定列/行于数据库110中。
图4说明一例示实施例，其中所述不稳定列(column)存储于认证电路104的数据库110中。使用图3提供的相同范例，阵列301包含由监视引擎108辨识的两个不稳定位302与304。基于由SRAM位映射到NVM位，监视引擎108可将包含不稳定位的整列NVM位标记为不稳定列(unstable column)。如图4所示，数据库110的NVM位410的阵列分为多列，由于列402包含不稳定位401(由SRAM位302所映射)以及列404包含另一不稳定位403(由SRAM位304所映射)，因而列402与404被监视引擎108辨识为不稳定列。
图5说明一例示实施例，其中不稳定行存储于认证电路104的数据库110中。使用图3与图4提供的相同范例，阵列301包含由监视引擎108辨识的两个不稳定位302与304。基于由SRAM位映射到NVM位，监视引擎108可将包含不稳定位的整行NVM位标记为不稳定行(unstable row)。如图5所示，数据库110的NVM位510的阵列分为多行，由于行502包含不稳定位501(由SRAM位302所映射)以及行504包含另一不稳定位503(由SRAM位304所映射)，因而行502与504被监视引擎108辨识为不稳定行。而后，PUF电路112可使用未包含于经辨识的不稳定列与行(例如406、408、506)中的NVM位(例如从阵列410及/或510)，以产生第二特征码。即，PUF控制器112可过滤掉不稳定列/行，用于产生第二特征码。
图6说明一例示实施例，其中稳定/不稳定区段存储于认证电路104的数据库110中。在一些实施例中，监视引擎108可将NVM位的列/行分为多个区段，每当不稳定列/行区段包含至少一不稳定位时，监视引擎108将所述列/行标记为“不稳定列/行区段”，并且依列/行区段，存储所述不稳定列/行区段于数据库110中。在图6的所述实施例(仍使用与上述相同范例)中，数据库110的NVM位610的阵列可先分为行(row)，各行被分为多个行区段，其中各个行区段为相同大小，具有4个NVM位。因此，行603包含行区段615、625到635；行601包含行区段613、623到633。由于行区段615包含由SRAM位304映射的不稳定位604，以及行区段613包含由SRAM位302映射的不稳定位602；行区段613与615可被监视引擎108标记为不稳定行区段。因此，PUF控制器112可使用阵列610中未包含于例如行区段625、635、623、633等的不稳定行区段中的NVM位，以产生第二特征码。即，PUF控制器112可过滤掉所述不稳定行区段，而产生第二特征码。同样地，以相同方式，不稳定列区段可存储于阵列610中，并且被PUF控制器112使用(过滤掉)。根据各种实施例，各行/列区段可具有任何数目的NVM位，例如2、3、5等，仍属于本揭露的范围之内。
图7为一例示流程图式，根据一些实施例，说明通过认证电路104对于SRAM块102产生物理不可复制功能(PUF)特征码的方法700。在各种实施例中，通过图1到6所示的至少一组件，进行方法700。为了讨论的目的，结合图1到6说明方法700的下列实施例。方法700的所述实施例仅为范例，因而可省略、重新排序、以及/或增加各种操作中的任一者，仍属本揭露的范围之内。
方法700从操作702开始，其中认证电路104经由输入端口124接收请求，以启动SRAM块102。根据一些实施例，响应于所述请求，经由电压控制器106及/或建入的电压控制器118，开启SRAM块102。方法700持续到操作704，其中PUF控制器112记录SRAM块102的每个位的初始状态。如上所述，当SRAM块102被启动时，SRAM块102的每一位可具有初始状态，即0或1。而后，PUF控制器112通过使用SRAM块102中的所有位的初始状态，产生初始PUF特征码。
方法700持续操作706，其中监视引擎108提供第一数据式样到SRAM块102的所有位。在一些实施例中，如上所述，第一数据式样可使SRAM块的WL与BL(220、230、240、250、260与270)存写/使用高状态(即逻辑1)到SRAM块102的各个位。而后，方法700持续到操作708，其中电压控制器106经由建入的电压控制器108而降低供应电压Vcc，并且当供应电压Vcc降低时，监视引擎108同时检测位是否发生状态转变。在各个位具有逻辑1的范例中，监视引擎108检测哪个位从1转变为0(即如上所述的第一测试)。根据本揭露的一些实施例，如果监视引擎108检测到位随着降低的供应电压由1转变为0(即发生转变)，那么监视引擎108将此位辨识为稳定位；如果监视引擎108检测到位随着降低的供应电压未由1转变为0(即未发生转变)，那么监视引擎108可将此位辨识为不稳定位。
参阅图7，方法700持续到操作710，其中监视引擎108存储稳定位的位置于数据库110中。然而，在一些其它的实施例中，在操作710的过程中，监视引擎108可存储不稳定位的位置于数据库110中。监视引擎108可使用从SRAM块102的位阵列301一对一映射(one-to-one mapping)到数据库110的NVM位阵列310，选择存储无论是稳定位或是不稳定位的位置于数据库110中，如图3所述。
方法700持续到操作712，其中监视引擎108提供第二数据式样到SRAM块102的所有位。第二数据式样可使SRAM块102的WL与BL(220、230、240、250、260与270)存写/使用低状态(即逻辑0)到SRAM块102的各个位。而后，方法700持续到操作714，其中电压控制器106经由建入的电压控制器108而降低供应电压Vcc，并且当供应电压Vcc降低时，监视引擎108检测各个位是否发生状态转变。在一些实施例中，第二数据式样不同于第一数据式样，因而可称为第二测试，如上所述。在各个位具有逻辑0的范例中，监视引擎108检测哪个位由0转变为1。根据本揭露的一些实施例，如果监视引擎108检测到位随着降低的供应电压由0转变为1(即发生转变)，那么监视引擎108可将此位辨识为稳定位；如果监视引擎108检测到位随着降低的供应电压未由0转变为1(即未发生转变)，那么监视引擎108可将此位辨识为不稳定位。
仍请参阅图7，方法700持续到操作716，其中监视引擎108存储稳定位的位置于数据库110。然而，在一些其它的实施例中，在操作710的过程中，监视引擎108可存储不稳定位的位置于数据库110中。监视引擎108可使用从SRAM块102的位阵列301一对一映射(one-to-one mapping)到数据库110的NVM位阵列310，选择存储无论是稳定位或是不稳定位的位置于数据库110中，如图3所述。
综上所述，监视引擎108经由第一与第二测试(即操作708与714)，辨识SRAM块102的各个位的趋势(即无论是稳定或不稳定)。在一些实施例中，此经辨识的趋势与从SRAM块102同等映射的(identically mapped)单一SVM位位置存储于数据库110中，如图3所述。因此，SRAM块102中的各个位的趋势由数据库110的映射的NVM位阵列310辨识。在一些其它的实施例中，如图4与图5所述，一或多个不稳定列/行可被辨识且存储于数据库110中。因此，可通过映射的NVM列/行位置(例如列402与404，以及行502与504)，辨识SRAM块102中的不稳定列/行。在如图6所述的一些其它实施例中，一或多个不稳定列/行区段可存储于可被辨识且存储于数据库110中。因此，可通过映射的NVM列/行区段位置(例如不稳定行区段613与615)，辨识SRAM块102中的不稳定列/行区段。
参阅图7，方法700持续到操作718，其中PUF控制器112存取数据库110，仅使用稳定位、稳定列、稳定行、稳定列区段、或稳定行区段，以产生PUF特征码(即操作720)。
在通过数据库110中映射的NVM位位置而辨识SRAM块102的稳定或不稳定位的范例中，在操作720中，PUF控制器112可使用存储于映射的数据库110中的经辨识的趋势，以过滤掉SRAM块102中的不稳定位，因而仅SRAM块102中的稳定位用于产生PUF特征码。更具体来说，在操作720中，PUF控制器112使用仅在SRAM块102中的稳定位的初始状态(记录于操作704中)，产生PUF特征码。即，原始用以产生初始PUF特征码的不稳定位的初始状态被PUF控制器112过滤掉及/或排除以产生PUF特征码。
通过数据库110中经映射的NVM列/行位置辨识SRAM块102的稳定或不稳定列/行的范例中，在操作720中，PUF控制器112可使用列或行的经辨识的趋势，过滤掉及/或排除SRAM块102中的不稳定列或行，因而SRAM块102中，仅稳定的列或行的位被用于产生PUF特征码。更具体来说，在操作720中，PUF控制器112仅使用SRAM块102中的稳定列或行的位的初始状态(记录于操作704中)，以产生PUF特征码。
通过数据库110中经映射的NVM列/行区段位置辨识SRAM块102的稳定或不稳定列/行区段的范例中，在操作720中，PUF控制器112可使用列或行区段的经辨识的趋势，过滤掉及/或排除SRAM块102中的不稳定列或行区段，因而SRAM块102中，仅稳定的列或行区段的位被用于产生PUF特征码。更具体来说，在操作720中，PUF控制器112仅使用SRAM块102中的稳定列或行区段的位的初始状态(记录于操作704中)，以产生PUF特征码。
在一实施例中，揭露认证电路。所述认证电路耦合到存储器装置，所述存储器装置包含多个位。认证电路包含监视引擎，耦合到存储器装置的所述多个位，并且经配置以提供第一数据式样到所述多个位，因而使得所述多个位中的每一个成为第一数据状态，响应于施加于所述多个位上的第一下降电压(reducing voltage)而检测每一个位是否发生由所述第一数据状态转变为第二数据状态，提供第二数据式样于到所述多个位，因而使得所述多个位中的每一个成为所述第二数据状态，以及响应于施加于所述多个位上的第二下降电压(reducing voltage)而检测每一个位是否发生由所述第二数据状态转变为第一数据状态，其中所述第一数据状态不同于所述第二数据状态，以及物理不可复制功能(PUF)控制器，耦合到所述存储器装置的所述多个位与所述监视引擎，并且经配置以基于每一个位的所述转变而产生PUF特征码。
在另一实施例中，存储器装置包含静态随机存取存储器(SRAM)块，其包含多个位的阵列，以及耦合到所述SRAM块的认证电路。认证电路包含监视引擎，耦合到所述多个位的阵列，并且经配置以提供第一数据式样到所述多个位的阵列，因而使得所述位的每一个于第一数据状态，响应于施加于所述多个位的阵列的第一下降电压而检测每一个位是否发生由所述第一数据状态转变为第二数据状态，提供第二数据式样到所述多个位的阵列，因而使得所述位的每一个于所述第二数据状态，并响应于施加于所述多个位的阵列的第二下降电压而检测每一个位是否发生由所述第二数据状态转变为所述第一数据状态，以及物理不可复制功能(PUF)控制器，耦合到所述多个位的阵列与所述监视引擎，并且经配置以基于每一个位的所述转变而产生PUF特征码。
在另一实施例中，揭露对于包含多个位的存储器阵列，产生物理不可复制功能(PUF)特征码的方法。所述方法包含启动所述存储器装置并且记录所述多个位的每一个的初始数据状态；通过使用第一数据式样到所述多个位，使得所述多个位的每一个于第一数据状态；响应于施加于所述多个位的下降电压而检测每一个位是否由所述第一数据状态转变到第二数据状态；如果检测到位从所述第一数据状态到所述第二数据状态的所述转变，辨识所述位为第一稳定位；通过使用第二数据式样到所述多个位，使得所述多个位的每一个于所述第二数据状态，其中所述第二数据状态不同于所述第一数据状态；响应于施加于所述多个位的下降电压而检测是否每一个位由所述第二数据状态转变为所述第一数据状态；如果检测到位从所述第二数据状态到所述第一数据状态的所述转变，辨识所述位为第二稳定位；以及基于所述稳定位的所述初始数据状态，产生所述PUF特征码。
前述内容概述一些实施方式的特征，因而所属领域的技术人员可更加理解本揭露的各方面。所属领域的技术人员应理解可轻易使用本揭露作为基础，用于设计或修饰其它过程与结构而实现与本申请案所述的实施例具有相同目的及/或达到相同优点。所属领域的技术人员还应理解此均等架构并不脱离本揭露揭示内容的精神与范围，并且所属领域的技术人员可进行各种变化、取代与替换，而不脱离本揭露的精神与范围。
符号说明
100 存储器装置
102 SRAM块
104 认证电路
106 电压控制器
108 监视引擎
110 数据库
112 物理不可复制功能控制器
114 错误校正码电路
116 数据总线
118 建入的电压控制器
124 输入端口
126 输出端口
201 位
202 位
203 位
204 位
205 位
206 位
207 位
208 位
209 位
220 位线
230 位线
240 位线
250 字线
260 字线
270 字线
301 位阵列
302 位
304 位
306 位
310 NVM位
312 NVM位
314 NVM位
316 NVM位
401 不稳定位
402 列
403 不稳定位
404 列
406 行
408 行
410 NVM位
501 不稳定位
502 行
503 不稳定位
504 行
506 行
510 NVM位
601 行
602 不稳定位
603 行
604 不稳定位
613 行区段
615 行区段
623 行区段
625 行区段
633 行区段
635 行区段

Claims (1)

1.一种认证电路，耦合到包含多个位的存储器装置，所述认证电路包括：
监视引擎，耦合到所述存储器电路的所述多个位，并且经配置以提供第一数据式样到所述多个位，因而使得所述多个位中的每一个于第一数据状态中，响应于施加于所述多个位上的第一下降电压而检测每一个位是否发生由所述第一数据状态转变为第二数据状态以，提供第二数据式样于到所述多个位，因而使得所述多个位中的每一个于所述第二数据状态中，以及响应于施加于所述多个位的第二下降电压而检测每一个位是否发生由所述第二数据状态转变为第一数据状态，其中所述第一数据状态不同于所述第二数据状态；
物理不可复制功能PUF控制器，耦合到所述存储器装置的所述多个位与所述监视引擎，并且经配置以基于每一个位的所述转变而产生PUF特征码。
CN201710182525.5A 2016-03-24 2017-03-24 以sram为基础的认证电路 Pending CN107229881A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662312959P 2016-03-24 2016-03-24
US62/312,959 2016-03-24
US15/192,297 2016-06-24
US15/192,297 US10067701B2 (en) 2016-03-24 2016-06-24 SRAM-based authentication circuit

Publications (1)

Publication Number Publication Date
CN107229881A true CN107229881A (zh) 2017-10-03

Family

ID=59898027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710182525.5A Pending CN107229881A (zh) 2016-03-24 2017-03-24 以sram为基础的认证电路

Country Status (3)

Country Link
US (2) US10067701B2 (zh)
CN (1) CN107229881A (zh)
TW (1) TW201734879A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918741A (zh) * 2017-11-24 2018-04-17 北京中电华大电子设计有限责任公司 一种实现物理不可克隆功能的增强型电路结构
CN110147290A (zh) * 2019-04-15 2019-08-20 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、芯片及终端

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106043B2 (ja) * 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US10439827B2 (en) * 2016-10-07 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based authentication circuit
US10511451B2 (en) * 2016-11-04 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Physically unclonable function (PUF) device and method of extending challenge/response pairs in a PUF device
US10185820B2 (en) * 2016-11-09 2019-01-22 Arizona Board Of Regents On Behalf Of Northern Arizona University PUF hardware arrangement for increased throughput
DE102017205818A1 (de) * 2017-04-05 2018-10-11 Robert Bosch Gmbh Einstellbare physikalische unklonbare Funktion
US11005669B2 (en) * 2017-11-14 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. PUF generators based on SRAM bit cells
US11309018B2 (en) 2018-01-18 2022-04-19 Regents Of The University Of Minnesota Stable memory cell identification for hardware security
US11108572B2 (en) * 2018-10-11 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function device with a load circuit to generate bias to sense amplifier
US11782090B2 (en) 2020-12-11 2023-10-10 PUFsecurity Corporation Built-in self-test circuit and built-in self-test method for physical unclonable function quality check
CN112600860B (zh) * 2021-03-02 2021-06-18 浙江口碑网络技术有限公司 设备身份认证的方法及装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9129707B2 (en) 2013-10-02 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port SRAM with dummy read recovery
US9436845B2 (en) * 2014-03-25 2016-09-06 Globalfoundries Inc. Physically unclonable fuse using a NOR type memory array
US10431295B2 (en) 2014-05-30 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of controlling the same
US9281056B2 (en) 2014-06-18 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of using the same
US9218872B1 (en) 2014-06-20 2015-12-22 Taiwan Semiconductor Manufactruing Company, Ltd. Memory chip and layout design for manufacturing same
US9564211B2 (en) 2014-06-27 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory chip and layout design for manufacturing same
US9455025B2 (en) 2014-06-27 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of controlling the same
US9584329B1 (en) * 2014-11-25 2017-02-28 Xilinx, Inc. Physically unclonable function and helper data indicating unstable bits
US10877531B2 (en) * 2015-08-03 2020-12-29 Texas Instruments Incorporated Methods and apparatus to create a physically unclonable function
US9947391B1 (en) * 2017-04-12 2018-04-17 Nxp Usa, Inc. SRAM based physically unclonable function and method for generating a PUF response

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918741A (zh) * 2017-11-24 2018-04-17 北京中电华大电子设计有限责任公司 一种实现物理不可克隆功能的增强型电路结构
CN110147290A (zh) * 2019-04-15 2019-08-20 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、芯片及终端

Also Published As

Publication number Publication date
US20170277457A1 (en) 2017-09-28
US10067701B2 (en) 2018-09-04
US20180349050A1 (en) 2018-12-06
US10324641B2 (en) 2019-06-18
TW201734879A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
CN107229881A (zh) 以sram为基础的认证电路
US11856115B2 (en) Physical unclonable function (PUF) security key generation
US10691414B2 (en) Random code generator and associated random code generating method
US10880103B2 (en) SRAM-based authentication circuit
CN103946854B (zh) 以模糊算法和动态密钥为特征的基于保留的本征指纹识别
CN108694335A (zh) 基于sram的物理不可克隆函数及产生puf响应的方法
CN106056003A (zh) 用于生成识别密钥的装置
JP6063679B2 (ja) 半導体装置
US10698840B2 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
US9146882B2 (en) Securing the contents of a memory device
US9875085B2 (en) Memory system and method of generating a seed value
EP3136286B1 (en) Data processing system with secure key generation
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
EP3203477B1 (en) Semiconductor apparatus and identification method of a semiconductor chip
US20140082372A1 (en) Secure spin torque transfer magnetic random access memory (sttmram)
EP4362021A1 (en) Reusing memory arrays for physically unclonable function (puf) generation
US11404119B1 (en) Non-volatile memory device and challenge response method
TWI614758B (zh) 儲存媒體、傳輸系統及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171003

WD01 Invention patent application deemed withdrawn after publication