CN101409110A - 修补缺陷存储晶胞的存储模块及其修补方法 - Google Patents
修补缺陷存储晶胞的存储模块及其修补方法 Download PDFInfo
- Publication number
- CN101409110A CN101409110A CNA200810172056XA CN200810172056A CN101409110A CN 101409110 A CN101409110 A CN 101409110A CN A200810172056X A CNA200810172056X A CN A200810172056XA CN 200810172056 A CN200810172056 A CN 200810172056A CN 101409110 A CN101409110 A CN 101409110A
- Authority
- CN
- China
- Prior art keywords
- programming
- memory module
- repairing
- row
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000007547 defect Effects 0.000 title claims description 32
- 241001269238 Data Species 0.000 claims description 3
- 230000008676 import Effects 0.000 claims description 3
- 230000008439 repair process Effects 0.000 abstract description 6
- 230000006870 function Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 13
- 230000005055 memory storage Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明是有关于一种修补缺陷存储晶胞的存储模块及其修补方法，其主要结构包括有一编程接口、一模式暂存器、一控制信号产生器、一熔丝单元、一主存储阵列及一冗余存储阵列，其中编程接口包括有复数个接脚，并由存储模块的一标准接口中所选定而成，编程接口用于输入复数个编程指令及编程数据，当缺陷存储晶胞出现于主存储阵列时，模式暂存器将根据编程指令而进入一编程模式，并依此编程熔丝单元，如此冗余存储阵列的冗余存储晶胞将可用于取代缺陷存储晶胞，藉此，熔丝单元可通过标准接口直接进行编程程序，以有效的减少修补时间及降低成本。
Description
技术领域
本发明是有关于一种修补缺陷存储晶胞的存储模块及其修补方法，熔丝单元可通过标准接口直接进行编程程序，以有效的减少修补时间及降低成本。
背景技术
现今的存储装置，由于容量的要求越来越高，所以封装程序将相对的变的更复杂与困难。在制程程序中，高整合的存储装置容易出现较多的缺陷存储晶胞。因此，存储装置随着容量的增加将产生更多的缺陷存储晶胞，而将进一步影响到存储装置的良率。
传统上，常使用冗余存储阵列来提升存储装置的良率，并且该冗余存储阵列是为冗余存储晶胞所组成。当缺陷存储晶胞出现于存储装置的主存储阵列中时，围绕在主存储阵列四周的冗余存储晶胞将取代缺陷存储晶胞。因此，在制程程序中，冗余存储阵列的采用将有效的提升存储装置的良率。
又，习用技术中，各冗余存储阵列分别通过一熔丝连接至主存储阵列中对应的位元线及字线。在进行一缺陷存储晶胞修补时，对应的熔丝将通过一激光光束熔断，以使得熔丝呈现开启的状态，如此，冗余存储晶胞将根据熔断的熔丝，取代缺陷存储晶胞。相反的，若无缺陷存储晶胞的产生，各熔丝将保持关闭的状态。藉此，缺陷存储晶胞产生时，熔丝将被编程开启，以对于主存储阵列中的缺陷存储晶胞的地地址进行修补。
在进行修补的过程中，往往必须使用一激光机台，并通过激光机台来产生激光光束以熔断熔丝。然，移动激光机台是相当不便的，并且将会增加成本及修补周期。此外，使用上述方式，当存储装置已经封装后，即使之后发现失败的存储晶胞仍不能进一步修补，将使得存储装置成为一劣品。
发明内容
本发明主要目的在于提供一种修补缺陷存储晶胞的存储模块及其修补方法，其中存储模块通过编程接口直接编程熔丝单元，甚至在完成封装程序之后，即使找到缺陷的存储晶胞，仍可修补缺陷存储晶胞。
本发明次要目的在于提供一种修补缺陷存储晶胞的存储模块及其修补方法，其中标准接口的编程接口用以修补缺陷存储晶胞，如此将有效的减少修补周期及成本，并且修补程序将更便利。
本发明又一目的在于提供一种修补缺陷存储晶胞的存储模块及其修补方法，其中一编程模式设定于一模式暂存器中，如此存储模块将根据一编程指令以进入编程模式及标准模式的其中之一。
为达成上述目的，本发明提供一种修补缺陷存储晶胞的存储模块及其修补方法，其主要结构包括有：一编程接口，包括有复数个接脚，是由该存储模块的一标准接口中所选定而成，用于输入复数个编程指令及复数个编程数据；一模式暂存器，连接至该标准接口，用以接收该编程指令，并根据该编程指令进入一编程模式及一标准模式的其中的一者；一控制信号产生器，连接至该标准接口及该模式暂存器，用以接收该编程指令及该编程数据；一熔丝单元，连接该控制信号产生器；一主存储阵列，包括有复数个存储晶胞，连接该控制信号产生器；及一冗余存储阵列，包括有复数个冗余存储晶胞，连接该熔丝单元及该控制信号产生器，并根据该熔丝单元以取代该主存储阵列中的缺陷存储晶胞；其中，当该存储模块在该编程模式时，该控制信号产生器根据该编程指令及该编程数据编程该熔丝单元。
为达成上述另一目的，本发明提供一种缺陷存储晶胞的修补方法，其主要步骤包括有：定义一编程接口，其包括有复数个接脚，并由该存储模块的一标准接口中所选定而成；根据该编程接口所输入的一第一编程指令进入一编程模式；栓锁该编程接口所输入的至少一编程数据；拉升一工作电压，并且根据该编程接口所输入的该编程数据及一第二编程指令编程一熔丝单元；恢复该工作电压，并且根据该编程接口所输入的一第三编程指令停止编程该熔丝单元；及根据该编程接口所输入的一第四编程指令离开该编程模式。
本发明的有益效果在于：记忆存储模组模块10能够通过模块本身的标准接口13来进行缺陷记忆存储晶胞的修补，不仅可直接对于熔丝进行编程，以减少修补时间及降低成本，并且不需要激光机台即可完成编程动作。此外，即使完成存储模块10的封装，仍可对于缺陷的记忆存储晶胞进行修补，藉此以增加产品良率。
附图说明
图1为本发明存储模块的编程接口的方块示意图；
图2为本发明存储模块一较佳实施例的电路方块示意图；
图3为本发明缺陷列存储晶胞的修补方法的方法流程图；
图4为本发明缺陷行存储晶胞的修补方法的方法流程图。
附图标记说明：
10-存储模块；11-编程指令；12-编程数据；13-标准接口；15-编程接口；17-模式暂存器；19-控制信号产生器；20-熔丝阵列；21-触发器；23-熔丝阵列；31-主存储阵列；33-冗余存储阵列；331-列冗余存储阵列；333-行冗余存储阵列。
具体实施方式
请参阅图1，是为本发明存储模块的编程接口的方块示意图。如图所示，本发明存储模块10包括有一标准接口13，该标准接口13包括有复数个接脚，并且复数个接脚中亦可选择部份接脚来作为一编程接口15，例如：CAS、RAS、A0、A1、A2及A3。并且，存储模块10可通过标准接口13中的编程接口15来进行缺陷存储晶胞的修补。此外，上述编程接口15的接脚仅是为本发明其中一实施例而已，该编程界面15亦可从标准接口13中选定别的接脚来组成，藉此以符合实际的设计需求。
请参阅图2，是为本发明存储模块一较佳实施例的电路方块示意图。如图所示，存储模块10包括有一编程接口15、一模式暂存器17、一控制信号产生器19、一熔丝单元20、一主存储阵列31及一冗余存储阵列33。
编程接口15用以输入复数个编程指令11及复数个编程数据12。其中编程数据12包括有修补地址信息，用以指示该主存储阵列31中缺陷存储晶胞的地址。模式暂存器17连接标准接口13以接收编程指令11，并用以记录及发布存储模块10的运作模式，而且编程指令11用以决定模式暂存器17进入一标准模式或一编程模式。
控制信号产生器19连接标准接口13及模式暂存器17，用以接收编程指令11及编程数据12。当模式暂存器17发布存储模块10操作于编程模式时，控制信号产生器19将根据编程指令11及编程数据12以进行缺陷存储晶胞的修补程序。
熔丝单元20连接控制信号产生器19，包括有一触发器21及一熔丝阵列23。触发器21用以锁存从编程接口15所输入的编程数据12，而熔丝阵列23是由复数个熔丝晶胞所组成，是为一非易失性存储器，并与该触发器21相连接。
此外，主存储阵列31包括有复数个主存储晶胞，而冗余存储阵列包括有一列冗余存储阵列331及一行冗余存储阵列333，并分别具有复数个冗余存储晶胞。主存储阵列31、列冗余存储阵列331及行冗余存储阵列333分别连接控制信号产生器19及熔丝单元20。
当存储模块10进行产品可靠度测试，并在主存储阵列31中发现缺陷存储晶胞，该模式暂存器17将会从编程接口15中接收到编程指令11，而编程指令11指示存储模块10进入编程模式，以使得存储模块10操作于编程模式。
而控制信号产生器19根据编程指令11接收编程数据12，并将编程数据12传输至触发器21，而该触发器21将锁存住编程数据12。此外，在编程模式周期中，控制信号产生器19将一工作电压拉升至编程模式所要求的电压量。藉此，将根据编程数据12所指示的修补地址信息，以一高电压编程熔丝阵列23中所对应的熔丝晶胞。
个别熔丝晶胞在完成编程程序后，熔丝阵列23中的编程熔丝晶胞将开启列冗余存储阵列331中所对应的列冗余存储晶胞及行冗余存储阵列333中所对应的行冗余存储晶胞。如此，这对应的列冗余存储晶胞及这对应的行冗余存储晶胞将可分别与主存储阵列31中的缺陷的列存储晶胞及行存储晶胞相连接，以取代缺陷的列存储晶胞及行存储晶胞。藉此，存储模块10将可成为一无缺陷的存储模块。
相对的，当存储模块10进行产品可靠度测试，并在主存储阵列31中未发现缺陷存储晶胞，该模式暂存器17将会从编程接口15接收到编程指令11，而编程指令11指示存储模块10进入标准模式。存储模块10操作于标准模式中，控制信号产生器19将不会接收到编程指令11及编程数据12，熔丝单元20也不会进行编程，并且冗余存储阵列33将处在关闭的状态，而此时的存储模块10可正常的存取主存储阵列31中的数据。
请参阅图3，是为本发明缺陷列存储晶胞的修补方法的方法流程图；本发明存储模块10可定义一编程接口15，该编程接口15包括有复数个接脚，而该接脚是由该存储模块10的一标准接口13中所选定而成，并且可通过该编程接口15以连续的输入一连串的编程指令11。
如图所示，列存储晶胞修补方法如以下步骤所述：首先，一第一列编程指令通过编程接口15输入于存储模块10，模式暂存器17将接收第一列编程指令，以记录及发布存储模块10进入列编程模式，如步骤51。
当存储模块10操作于列编程模式，可通过编程接口15继续输入一第二编程指令，而后，一控制信号产生器19接收第二编程指令将对于熔丝20进行编程，如步骤53。
同时间，控制信号产生器19通过编程接口15接收到第二编程指令外，尚接收到复数个编程数据12，该编程数据12包括有至少一列编程数据，并用以表示列修补地址的信息。而后，控制信号产生器19将编程数据12传输至熔丝单元20的触发器21，触发器21将锁存住编程数据12。此外，在列编程模式期间，控制信号产生器19会将一工作电压拉升至编程模式所要求的电压量。控制信号产生器19根据编程数据12所指示的修补地址信息，以一高电压编程熔丝阵列23中所对应的熔丝晶胞，藉此完成熔丝阵列23的个别熔丝晶胞编程动作。然后，已编程的熔丝晶胞将开启列冗余存储阵列33中所对应的列冗余存储晶胞，以使得对应的列冗余存储晶胞连接缺陷列存储晶胞，并以取代缺陷列存储晶胞，如步骤531。
当存储模块10根据编程数据12而完成全部缺陷列存储晶胞的修补，将通过编程接口15继续输入一第三编程指令。而控制信号产生器19从编程接口15接收到第三编程指令，将拉降工作电压至正常的电压值，并且停止熔丝单元20的编程，如步骤55。
当计忆模块10的工作电压恢复至正常的电压值，可通过编程接口15输入一第四编程指令，依此模式暂存器17将接收到第四编程指令。而模式暂存器17将根据第四编程指令的指示，以发布存储模块10离开列编程模式，并回复至标准模式，如步骤57。
请参阅图4，是为本发明缺陷行存储晶胞的修补方法的方法流程图；本发明存储模块10可定义一编程接口15，该编程接口15包括有复数个接脚，而该接脚是由该存储模块10的一标准接口13中所选定而成，并且可通过该编程接口15以连续的输入一连串的编程指令11。
如图所示，行存储晶胞修补方法如以下步骤所述：首先，一第一行编程指令通过编程接口15输入于存储模块10，模式暂存器17接收第一行编程指令，以记录及发布存储模块10进入行编程模式，如步骤61。
当存储模块10操作于行编程模式，可通过编程接口15继续输入一第二编程指令，而后，一控制信号产生器19接收第二编程指令将对于熔丝20进行编程，如步骤63。
同时间，控制信号产生器19通过编程接口15接收到第二编程指令外，尚接收到复数个编程数据12，该编程数据12包括有至少一行编程数据，并用以表示行修补地址的信息。而后，控制信号产生器19将编程数据12传输至熔丝单元20的触发器21，触发器21将锁存住编程数据12。此外，在行编程模式期间，控制信号产生器19会将一工作电压拉升至编程模式所要求的电压量。而控制信号产生器19根据编程数据12所指示的修补地址信息，以一高电压编程熔丝阵列23中所对应的熔丝晶胞，藉此完成熔丝阵列23的个别熔丝晶胞编程动作。然后，已编程的熔丝晶胞将开启行冗余存储阵列33中所对应的行冗余存储晶胞，以使得对应的行冗余存储晶胞连接缺陷行存储晶胞，并以取代缺陷行存储晶胞，如步骤631。
当存储模块10根据编程数据12而完成全部缺陷行存储晶胞的修补，将通过编程接口15继续输入一第三编程指令。而控制信号产生器19从编程接口15接收到第三编程指令，将拉降工作电压至正常的电压值，并停止熔丝单元20的编程，如步骤65。
最后，当计忆模块10的工作电压恢复至正常的电压值，可通过编程接口15输入一第四编程指令，依此模式暂存器17将接收到第四编程指令。而模式暂存器17将根据第四编程指令的指示，以发布存储模块10离开行编程模式，并回复至标准模式，如步骤67。
总和上述，本发明的存储模块10能够通过模块本身的标准接口13来进行缺陷存储晶胞的修补，不仅可直接对于熔丝进行编程，以减少修补时间及降低成本，并且不需要激光机台即可完成编程动作。此外，即使完成存储模块10的封装，仍可对于缺陷的存储晶胞进行修补，藉此以增加产品良率。
以上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (16)
1.一种修补缺陷存储晶胞的存储模块，其特征在于，包括有：
一编程接口，包括有复数个接脚，是由该存储模块的一标准接口中所选定的接脚组成，用于输入复数个编程指令及复数个编程数据；
一模式暂存器，连接至该标准接口，用以接收该编程指令，并根据该编程指令进入一编程模式及一标准模式的其中之一；
一控制信号产生器，连接至该标准接口及该模式暂存器，用以接收该编程指令及该编程数据；
一熔丝单元，连接该控制信号产生器；
一主存储阵列，包括有复数个存储晶胞，连接该控制信号产生器；及
一冗余存储阵列，包括有复数个冗余存储晶胞，连接该熔丝单元及该控制信号产生器，并根据该熔丝单元以取代该主存储阵列中的缺陷存储晶胞；
其中，当该存储模块在该编程模式时，该控制信号产生器根据该编程指令及该编程数据编程该熔丝单元。
2.根据权利要求1所述的存储模块，其特征在于，该熔丝单元包括有：
一触发器，连接该控制信号产生器；及
一熔丝阵列，包括有复数个熔丝晶胞，连接该触发器及该控制信号产生器。
3.根据权利要求2所述的存储模块，其特征在于，该熔丝阵列是为一非易失性存储器。
4.根据权利要求1所述的存储模块，其特征在于，该冗余存储阵列包括有一列冗余存储阵列及一行冗余存储阵列。
5.根据权利要求1所述的存储模块，其特征在于，该编程指令包括有复数个列编程指令及复数个行编程指令。
6.根据权利要求1所述的存储模块，其特征在于，该编程数据包括有复数个列编程数据及复数个行编程数据。
7.根据权利要求1所述的存储模块，其特征在于，该编程模式包括有一列编程模式及一行编程模式。
8.根据权利要求1所述的存储模块，其特征在于，该存储模块是为一DRAM存储模块及一SDRAM存储模块的其中之一。
9.一种缺陷存储晶胞的修补方法，其特征在于，包括以下步骤：
定义一编程接口，其包括有复数个接脚，并由该存储模块的一标准接口中所选定的接脚组成；
根据该编程接口所输入的一第一编程指令进入一编程模式；
栓锁该编程接口所输入的至少一编程数据；
拉升一工作电压，并且根据该编程接口所输入的该编程数据及一第二编程指令编程一熔丝单元；
恢复该工作电压，并且根据该编程接口所输入的一第三编程指令停止编程该熔丝单元；及
根据该编程接口所输入的一第四编程指令离开该编程模式。
10.根据权利要求9所述的修补方法，其特征在于，该熔丝单元包括有一触发器及一熔丝阵列。
11.根据权利要求10所述的修补方法，其特征在于，该触发器用以栓锁该编程数据。
12.根据权利要求10所述的修补方法，其特征在于，该熔丝阵列是为一非易失性存储器。
13.根据权利要求9所述的修补方法，其特征在于，该编程模式是为一修补列存储晶胞的列编程模式。
14.根据权利要求9所述的修补方法，其特征在于，该编程模式是为一修补行存储晶胞的行编程模式。
15.根据权利要求13所述的修补方法，其特征在于，该第一编程指令包括一第一列编程指令，而该编程数据包括有至少一列编程数据。
16.根据权利要求14所述的修补方法，其特征在于，该第一编程指令包括一第一行编程指令，而该编程数据包括有至少一行编程数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/984,707 | 2007-11-21 | ||
| US11/984,707 US7609579B2 (en) | 2007-11-21 | 2007-11-21 | Memory module with failed memory cell repair function and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101409110A true CN101409110A (zh) | 2009-04-15 |
| CN101409110B CN101409110B (zh) | 2011-10-19 |
Family
ID=40572075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810172056XA Active CN101409110B (zh) | 2007-11-21 | 2008-10-28 | 修补缺陷存储晶胞的存储模块及其修补方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7609579B2 (zh) |
| CN (1) | CN101409110B (zh) |
| TW (1) | TWI316256B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158048A (zh) * | 2014-12-05 | 2016-11-23 | 爱思开海力士有限公司 | 修复信息存储电路以及包括其的半导体装置 |
| US11600356B1 (en) | 2021-09-16 | 2023-03-07 | Winbond Electronics Corp. | Memory device capable of repairing defective word lines |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7835203B2 (en) * | 2008-03-12 | 2010-11-16 | Macronix International Co., Ltd | Programming method and memory device using the same |
| US9111624B2 (en) * | 2013-03-22 | 2015-08-18 | Katsuyuki Fujita | Semiconductor memory device |
| KR20160074925A (ko) | 2014-12-19 | 2016-06-29 | 에스케이하이닉스 주식회사 | 퓨즈 셀 회로, 퓨즈 셀 어레이 및 이를 포함하는 메모리 장치 |
| US11107549B2 (en) * | 2019-12-16 | 2021-08-31 | Microsoft Technology Licensing, Llc | At-risk memory location identification and management |
| CN114078562B (zh) * | 2020-08-18 | 2023-08-25 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
| US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960016807B1 (ko) * | 1994-06-30 | 1996-12-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 리던던시 회로 |
| US5734617A (en) * | 1996-08-01 | 1998-03-31 | Micron Technology Corporation | Shared pull-up and selection circuitry for programmable cells such as antifuse cells |
| US5931962A (en) * | 1996-09-23 | 1999-08-03 | Xilinx, Inc. | Method and apparatus for improving timing accuracy of a semiconductor test system |
| US6240033B1 (en) * | 1999-01-11 | 2001-05-29 | Hyundai Electronics Industries Co., Ltd. | Antifuse circuitry for post-package DRAM repair |
| US6584589B1 (en) * | 2000-02-04 | 2003-06-24 | Hewlett-Packard Development Company, L.P. | Self-testing of magneto-resistive memory arrays |
| KR100383259B1 (ko) * | 2000-11-23 | 2003-05-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 프로그램된 불량어드레스 확인 방법 |
| DE10311373B4 (de) * | 2003-03-14 | 2005-02-24 | Infineon Technologies Ag | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers |
| CN100462932C (zh) * | 2003-06-13 | 2009-02-18 | 钰创科技股份有限公司 | 低功率静态随机存取存储器备份修复结构 |
| US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
| US7215586B2 (en) * | 2005-06-29 | 2007-05-08 | Micron Technology, Inc. | Apparatus and method for repairing a semiconductor memory |
-
2007
- 2007-11-21 US US11/984,707 patent/US7609579B2/en active Active
-
2008
- 2008-09-11 TW TW097134808A patent/TWI316256B/zh active
- 2008-10-28 CN CN200810172056XA patent/CN101409110B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158048A (zh) * | 2014-12-05 | 2016-11-23 | 爱思开海力士有限公司 | 修复信息存储电路以及包括其的半导体装置 |
| US11600356B1 (en) | 2021-09-16 | 2023-03-07 | Winbond Electronics Corp. | Memory device capable of repairing defective word lines |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101409110B (zh) | 2011-10-19 |
| US20090129182A1 (en) | 2009-05-21 |
| TW200923960A (en) | 2009-06-01 |
| US7609579B2 (en) | 2009-10-27 |
| TWI316256B (en) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101409110B (zh) | 修补缺陷存储晶胞的存储模块及其修补方法 | |
| US6343366B1 (en) | BIST circuit for LSI memory | |
| US7721163B2 (en) | JTAG controlled self-repair after packaging | |
| US6922649B2 (en) | Multiple on-chip test runs and repairs for memories | |
| KR102117633B1 (ko) | 셀프 리페어 장치 | |
| US8315116B2 (en) | Repair circuit and repair method of semiconductor memory apparatus | |
| US6967878B2 (en) | Redundancy architecture for repairing semiconductor memories | |
| KR102593957B1 (ko) | 오티피 메모리 회로 및 이를 포함하는 반도체 장치 | |
| CN100421175C (zh) | 用于对缺陷单元地址编程的缺陷单元地址编程电路和方法 | |
| JPH09145790A (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
| US9978463B2 (en) | Semiconductor apparatus and repair method thereof | |
| US20070133325A1 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
| KR101967270B1 (ko) | 메모리 장치 및 이의 테스트 방법 | |
| US20060274586A1 (en) | Semiconductor memory device with redundancy function | |
| CN101071648A (zh) | 用于测试半导体存储器件的并行比特测试电路及其方法 | |
| KR20090070862A (ko) | 반도체 메모리 장치의 퓨즈 모니터링 회로 | |
| US7284168B2 (en) | Method and system for testing RAM redundant integrated circuits | |
| CN104733048A (zh) | 一种提高大容量反熔丝存储器成品率的方法 | |
| KR20080080694A (ko) | 메모리장치의 병렬 테스트회로 및 병렬 테스트방법 | |
| US9165686B2 (en) | Test mediation device, system for testing memory device and method for testing memory device | |
| US7058851B2 (en) | Integrated memory and method of repairing an integrated memory | |
| US7904766B1 (en) | Statistical yield of a system-on-a-chip | |
| CN115458029A (zh) | 用于验证存储器修复的方法及装置、存储器修复设备 | |
| CN116110489A (zh) | 一种三维芯片的测试方法、三维芯片及相关设备 | |
| KR20030052659A (ko) | 반도체 메모리 모듈에서 결함 셀을 정상 셀로 대체하는회로 및 이 셀 대체 회로를 이용하는 반도체 메모리 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |