TWI661430B - 自我修復裝置及其方法 - Google Patents

自我修復裝置及其方法 Download PDF

Info

Publication number
TWI661430B
TWI661430B TW104131873A TW104131873A TWI661430B TW I661430 B TWI661430 B TW I661430B TW 104131873 A TW104131873 A TW 104131873A TW 104131873 A TW104131873 A TW 104131873A TW I661430 B TWI661430 B TW I661430B
Authority
TW
Taiwan
Prior art keywords
fuse
signal
address
row
self
Prior art date
Application number
TW104131873A
Other languages
English (en)
Other versions
TW201701294A (zh
Inventor
沈榮輔
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201701294A publication Critical patent/TW201701294A/zh
Application granted granted Critical
Publication of TWI661430B publication Critical patent/TWI661430B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種自我修復裝置可以包括：電熔絲陣列，被配置為將故障位址的位元資訊儲存在熔絲中；電熔絲控制器，被配置為在出現故障時儲存與故障位元對應的列位址或行位址，透過將測試期間輸入的故障位址與儲存在其中的位址進行比較來產生修復位址，輸出用於控制電熔絲陣列的熔斷操作的熔斷致能訊號，以及回應於故障位址來輸出列熔絲組資料或行熔絲組資料；以及列/行冗餘單元，被配置為回應於從電熔絲陣列施加的列熔絲組資料或行熔絲組資料來執行一列冗餘操作或行冗餘操作。

Description

自我修復裝置及其方法
本申請案主張2015年6月16日提交給韓國智慧財產權局的申請號為10-2015-0085296的韓國專利申請案的優先權，透過在此併入其全部參考內容。
各種實施例總體而言係關於一種積體電路，更具體地，關於一種用於改善封裝修復操作期間之修復效率的自我修復裝置和方法。
半導體記憶體(諸如，動態隨機存取記憶體(在下文中被稱為“DRAM”))包括以矩陣排列的多個儲存單元。對高度密集之半導體記憶體元件的需求正導致設計規則(其定義晶片微影的最小特徵尺寸)的減少。設計規則的減少可能增大半導體記憶體元件中缺陷的機率，而晶片中的一個或更多個缺陷可能導致晶片被廢棄。
晶片上被發現正確執行之元件的比例被稱為“良率”。隨著缺陷單元的增加，良率會降低。因此，目前正針對可有效修復缺陷單元的方法進行研究，以提高良率。
用於修復缺陷單元之方法的示例可以包括使用修復電路(其用冗餘單元代替缺陷單元)的技術。一般來說，修復電路包括以每個包括多個冗餘儲存單元的列和行排列的冗餘列/行。修復電路選擇冗餘列/行來代替在其中出現缺陷的列/行。
即，當發現有缺陷的列位址和/或行位址被輸入時，選擇冗餘列/行來代替正常儲存單元庫中的這種有缺陷的列/行。
半導體記憶體元件可以包括多個熔絲以儲存關於被指定了缺陷單元的位址資訊。例如，半導體記憶體元件可以透過選擇性地切斷多個熔絲來將缺陷單元的位址儲存在多個熔絲中。
用於修復DRAM中的缺陷單元之方法的示例可以包括用於在晶片級修復缺陷單元的方法以及在封裝級修復缺陷單元的方法。
用於在晶片級修復缺陷單元的方法是在晶片級執行測試之後用冗餘單元代替缺陷單元。用於在封裝級修復缺陷單元的方法是在封裝級執行測試之後在封裝階段用冗餘單元代替缺陷單元。
在已知的封裝級的自我修復模式中，僅使用冗餘列來執行修復操作，而不使用冗餘行。因此，當出現基於行的缺陷時，良率可能降低，因為基於行的缺陷不能夠被修復。
在封裝級測試期間，可能出現位元故障、行故障或列故障。具有這種故障的半導體封裝體需要修復電路，這導致每個半導體晶片的尺寸增加。因此，修復電路可以導致每個晶片中的淨晶粒(net die)的減少。
如果半導體記憶體元件僅具有用於列自我修復模式(該列自我修復模式用在半導體封裝體中)的修復電路，則這樣的自我修復僅能夠在列冗餘中執行。因此，位元故障和列故障可以被修復，但是行故障不能被修復。
此外，為了增加良率，必須重複測試過程若干次。當重複這種情況時，可以增加良率上升時間(yield ramp-up time)
各種實施例是針對一種自我修復裝置和方法，其能夠在封裝功能測試期間選擇性地應用列自我修復模式和行自我修復模式並且執行冗餘操作，從而改善修復效率。
在一個實施例中，一種自我修復裝置可以包括：電熔絲陣列，被配置為將故障位址的資訊儲存在熔絲中；電熔絲控制器，被配置為在出現故障時儲存與故障位元對應的列位址或行位址，透過在測試期間輸入的故障位址與儲存在其中的位址進行比較來產生修復位址，輸出用於控制電熔絲陣列的熔斷操作的熔斷致能訊號，以及回應於故障位址來輸出列熔絲組資料或行熔絲組資料；以及列/行冗餘單元，被配置為回應於從電熔絲陣列施加的列熔絲組資料或行熔絲組資料來執行一列冗餘操作或行冗餘操作。
在一個實施例中，一種自我修複方法可以包括：回應於熔絲組選擇訊號來選擇列自我修復模式或行自我修復模式；將與第一故障位元對應的列位址或行位址儲存在閂鎖器中；透過在測試期間已經輸入的故障位址與儲存在閂鎖器中的位址進行比較來產生修復位址；在啟動操作期間回應於從電熔絲陣列施加的熔絲資訊來搜尋未使用的熔絲組資訊；接收修復位址和熔絲組資訊，並且使電熔絲陣列熔斷；以及回應於電熔絲陣列的輸出資料來執行一列冗餘操作或行冗餘操作。
根據實施例，自我修復裝置和方法可以根據在封裝體中出現的各種類型的缺陷來選擇列冗餘或行冗餘，並且使修復操作最優化，從而有助於改善封裝良率並且減少良率上升時間。。
100‧‧‧序列熔斷電熔絲陣列(ARE陣列)
110‧‧‧行單元陣列
111‧‧‧單元陣列
112‧‧‧單元陣列
113‧‧‧單元陣列
120‧‧‧列單元陣列
121‧‧‧單元陣列
122‧‧‧單元陣列
123‧‧‧單元陣列
130‧‧‧選擇單元
140‧‧‧選擇單元
150‧‧‧單元陣列控制單元
200‧‧‧序列熔斷電熔絲控制器(ARE控制器)
210‧‧‧熔斷/啟動控制單元
220‧‧‧位址選擇單元
230‧‧‧位址暫存器
231‧‧‧第一閂鎖器
232‧‧‧第二閂鎖器
233‧‧‧第三閂鎖器
234‧‧‧位址比較器
235‧‧‧位址比較器
236‧‧‧位址比較器
237‧‧‧位址結合器
240‧‧‧熔絲組閂鎖單元
250‧‧‧資料選擇單元
300‧‧‧列/行冗餘單元
AADD<0：V>‧‧‧修復位址
ADD_SEL<0：2>‧‧‧位址選擇訊號
ADD_SEL<0>‧‧‧位址選擇訊號
ADD_SEL<1>‧‧‧位址選擇訊號
ADD_SEL<2>‧‧‧位址選擇訊號
AFUSE_SET<0：U>‧‧‧未使用熔絲訊號
BL<0：a>‧‧‧位元線
BL<0：b>‧‧‧位元線
CNT_OUT<0：P>‧‧‧計數器訊號
END‧‧‧結束
FADD<0：S>‧‧‧選擇位址
FBANK<0：K>‧‧‧儲存庫訊號
FMAT<0：R>‧‧‧區塊訊號
FS_DIS‧‧‧熔絲組失能訊號
FS_EN‧‧‧熔絲組致能訊號
FUSE_SET<0：U>‧‧‧未使用熔絲訊號
MADD_1<0：S>‧‧‧選擇訊號
MADD_2<0：S>‧‧‧選擇訊號
MADD_3<0：S>‧‧‧選擇訊號
MADD_S<0：S>‧‧‧選擇訊號
MADD<0：S>‧‧‧選擇訊號
MainWL<0：511>‧‧‧主字元線
MainWL<0：J>‧‧‧主字元線
MainWL<512：1023>‧‧‧主字元線
MainWL<J-512：J>‧‧‧主字元線
MainY<0：D>‧‧‧主行線路
Mat<0>‧‧‧區塊
Mat<1>‧‧‧區塊
Mat<R>‧‧‧區塊
MBIT_EN‧‧‧多位元致能訊號
MBIT_FLAG‧‧‧多位元標誌訊號
MBIT_FLAG_S‧‧‧多位元標誌訊號
MRD<0：W>‧‧‧記憶體修復資料
PGM_PWR‧‧‧電源訊號
PIN‧‧‧輸入控制訊號
RedWL<0：7>‧‧‧冗餘字元線
RedWL<0：H>‧‧‧冗餘字元線
RedWL<8：15>‧‧‧冗餘字元線
RedWL<H-8：H>‧‧‧冗餘字元線
RedY<0：C>‧‧‧冗餘行線路
RUP_EN‧‧‧熔斷致能訊號
S1‧‧‧進入自我修復模式
S2‧‧‧第一功能測試(熔絲組選擇訊號為低位準)
S3‧‧‧列自我修復
S4‧‧‧第二功能測試(熔絲組選擇訊號為高位準)
S5‧‧‧行自我修復
S6‧‧‧第(N-1)功能測試(熔絲組選擇訊號為低位準)
S7‧‧‧列自我修復
S8‧‧‧第N功能測試(熔絲組選擇訊號為高位準)
S9‧‧‧行自我修復
S10‧‧‧第一重新開機操作(熔絲組選擇訊號為低位準)
S11‧‧‧第一位元自我熔斷操作(熔絲組選擇訊號為低位準)
S12‧‧‧第二重新開機操作(熔絲組選擇訊號為低位準)
S13‧‧‧第二位元自我熔斷操作(熔絲組選擇訊號為低位準)
S14‧‧‧第三重新開機操作(熔絲組選擇訊號為低位準)
S15‧‧‧第三位元自我熔斷操作(熔絲組選擇訊號為低位準)
S20‧‧‧第一重新開機操作(熔絲組選擇訊號為高位準)
S21‧‧‧第一位元自我熔斷操作(熔絲組選擇訊號為高位準)
S22‧‧‧第二重新開機操作(熔絲組選擇訊號為高位準)
S23‧‧‧第二位元自我熔斷操作(熔絲組選擇訊號為高位準)
S24‧‧‧第三重新開機操作(熔絲組選擇訊號為高位準)
S25‧‧‧第三位元自我熔斷操作(熔絲組選擇訊號為高位準)
S/A<0>‧‧‧感測放大器
S/A<1>‧‧‧感測放大器
S/A<C>‧‧‧感測放大器
S/A<D>‧‧‧感測放大器
SELFRUP‧‧‧自我熔斷訊號
START‧‧‧開始
TBOOTUP‧‧‧啟動訊號
TGIO_1<0：G>‧‧‧全域線路資料
TGIO_2<0：G>‧‧‧全域線路資料
TGIO_3<0：G>‧‧‧全域線路資料
TGIO_S<0：G>‧‧‧全域線路資料
TGIO<0：G>‧‧‧全域線路資料
TRUPTURE‧‧‧熔斷訊號
X_ADD<0：E>‧‧‧列位址
X_CLK‧‧‧時脈
XBLSEL<0：b>‧‧‧位元線感測選擇訊號
X_FS_DIS‧‧‧熔絲組失能訊號
X_FS_EN‧‧‧熔絲組致能訊號
X_FUSEDATA<0：D>‧‧‧列熔絲組資料
XFZEN‧‧‧列熔絲組致能訊號
XSASEL<0：D>‧‧‧感測放大器選擇訊號
XWL<0：L>‧‧‧字元線訊號
XWL<0：M>‧‧‧字元線訊號
XY_SEL‧‧‧熔絲組選擇訊號
Y_ADD<0：F>‧‧‧行位址
Y_CLK‧‧‧時脈
YBLSEL<0：a>‧‧‧位元線感測選擇訊號
Y_FS_DIS‧‧‧熔絲組失能訊號
Y_FS_EN‧‧‧熔絲組致能訊號
Y_FUSEDATA<0：C>‧‧‧行熔絲組資料
YFZEN‧‧‧行熔絲組致能訊號
YSASEL<0：C>‧‧‧感測放大器選擇訊號
YWL<0：L>‧‧‧字元線訊號
〔圖1〕係根據實施例中自我修復裝置的配置圖。
〔圖2〕係圖1中的ARE控制器的詳細電路圖。
〔圖3〕係圖2中的位址暫存器的詳細電路圖。
〔圖4〕係圖1中的ARE陣列的詳細電路圖。
〔圖5〕係用於描述根據實施例中自我修復裝置的操作流程圖。
〔圖6〕係用於描述實施例中的列/行冗餘損毀修復演算法的示例圖。
在下文中，以下將參照附圖透過實施例的各種示例來描述自我修復裝置和方法：圖1是根據實施例中自我修復裝置的配置圖。在一個實施例中，半導體記憶體元件可以包括自我修復裝置。
根據實施例的自我修復裝置可以包括序列熔斷電熔絲(Array Rupture Electrical fuse，在下文中被稱為“ARE”)陣列100、ARE控制器200和列/行冗餘單元300。
ARE陣列100可以儲存關於已經出現故障的位址的資訊。在記憶體測試期間收集的這種資訊可以被臨時儲存在記憶體測試器的儲存設備中，然後被施加至半導體記憶體元件以使與相應的位址對應的電熔絲熔斷，以便將該資訊永久地儲存在半導體記憶體元件中。
ARE陣列100可以接收熔絲組選擇訊號XY_SEL、熔斷致能訊號RUP_EN、列熔絲組致能訊號XFZEN、行熔絲組致能訊號YFZEN、未使用熔絲訊號AFUSE_SET<0：U>、修復位址AADD<0：V>以及時脈X_CLK和Y_CLK。 ARE陣列100可以將熔絲組致能訊號FS_EN和熔絲組失能訊號FS_DIS輸出至ARE控制器200，並且將列熔絲組資料X_FUSEDATA<0：D>和行熔絲組資料Y_FUSEDATA<0：C>輸出至列/行冗餘單元300。
隨著形成半導體積體電路元件的尺寸減小以及包括在一個半導體晶片中的元件的數量增加，缺陷密度的水準也增加。缺陷密度的增加可能導致半導體元件的良率降低。
為了降低缺陷密度，可以使用冗餘單元代替缺陷單元的冗餘電路。在一個實施例中，半導體記憶體元件可以在列(例如，字元線)和行(例如，位元線)中的每個處具有冗餘電路(例如，熔絲電路)。
冗餘電路可以包括ARE陣列100以儲存關於被發現有缺陷的位址(在下文中被稱為“故障位址”)的資訊。ARE陣列100可以包括多個熔絲組，每個熔絲組具有多個熔絲線。ARE陣列100可以是用於儲存關於故障位址資訊的記憶體。ARE陣列100可以根據表示熔絲選擇資訊的位址來選擇對應的列位址線。
熔絲組中的每個可以透過使用一過電流來熔化熔絲以編程資訊。此外，對於封裝級半導體記憶體元件，熔絲組可以執行自我修復(例如，修復或熔斷)以便修復位元故障。
當記憶體的測試結束時，ARE陣列100可以將資訊施加至半導體記憶體元件，並且使與相應的位元對應的電熔絲熔斷以便將資訊永久地儲存在半導體記憶體元件中。ARE陣列100可以回應於從ARE控制器200施加的熔斷致能訊號RUP_EN來控制熔斷操作。
當熔斷致能訊號RUP_EN被啟動時，ARE陣列100可以透過熔 斷操作來儲存故障位址資訊。熔絲組中的每個可以包括電熔絲(E-fuse)，並且可以透過使用一過電流來熔化熔絲以編程資訊。
ARE控制器200可以從記憶體測試器接收關於故障位址的資料，並且將接收到的資料輸出至ARE陣列100以控制電熔絲的熔斷。在供電操作之後與記憶體操作被執行之前，ARE控制器200可以將儲存在ARE陣列100中的列/行熔絲資料輸出至列/行冗餘單元300。
ARE控制器200可以接收多位元致能訊號MBIT_EN、熔絲組選擇訊號XY_SEL、啟動訊號TBOOTUP、熔斷訊號TRUPTURE、列位址X_ADD<0：E>、行位址Y_ADD<0：F>、全域線路資料TGIO<0：G>、輸入控制訊號PIN、位址選擇訊號ADD_SEL<0：2>、熔絲組致能訊號FS_EN以及熔絲組失能訊號FS_DIS。ARE控制器200可以輸出熔斷致能訊號RUP_EN、列熔絲組致能訊號XFZEN、行熔絲組致能訊號YFZEN、未使用熔絲訊號AFUSE_SET<0：U>、修復位址AADD<0：V>以及時脈X_CLK和Y_CLK。
列/行冗餘單元300可以在記憶體操作之前儲存來自ARE陣列100的故障位址的熔絲資料(例如，關於哪些熔絲被切斷的資訊)。列/行冗餘單元300可以將在記憶體操作期間輸入的位址與儲存的資料進行比較，並且致能一正常的列/行或空閒的列/行。
列/行冗餘單元300可以接收列熔絲組資料X_FUSEDATA<0：D>、行熔絲組資料Y_FUSEDATA<0：C>以及時脈X_CLK和Y_CLK，並且控制冗餘操作。
列熔絲組資料X_FUSEDATA<0：D>可以包括用於在ARE陣列100的啟動操作期間將儲存在ARE列單元陣列中的熔絲組資訊輸出至列冗餘單 元300的熔絲組資料。行熔絲組資料Y_FUSEDATA<0：C>可以包括用於在ARE陣列100的啟動操作期間將儲存在ARE行單元陣列中的熔絲組資訊輸出至行冗餘單元300的熔絲組資料。
圖2是圖1中的ARE控制器200的詳細電路圖。
ARE控制器200可以包括熔斷/啟動控制單元210、位址選擇單元220、位址暫存器230、熔絲組閂鎖單元240和資料選擇單元250。
熔斷/啟動控制單元210可以基於從外部記憶體測試器輸入的故障位址來控制針對包括在ARE陣列100中的電熔絲的熔斷操作。熔斷/啟動控制單元210可以在供電之後但在記憶體操作之前，將關於儲存在電熔絲中的故障位址的熔絲資料輸出至列/行冗餘單元300。
熔斷/啟動控制單元210可以接收啟動訊號TBOOTUP和熔斷訊號TUPTURE，並且輸出時脈X_CLK和Y_CLK、計數器訊號CNT_OUT<0：P>、列熔絲組致能訊號XFZEN、行熔絲組致能訊號YFZEN、電源訊號PGM_PWR和自我熔斷訊號SELFRUP。
啟動訊號TBOOTUP可以包括用於控制在記憶體操作之前將儲存在ARE陣列100中的電熔絲資訊傳輸至列/行冗餘單元300的操作訊號。熔斷訊號TRUPTURE可以包括用於基於故障位址來控制針對包括在ARE陣列100中的電熔絲的熔斷操作的訊號。
熔斷/啟動控制單元210可以包括振盪器和/或計數器(未示出)。振盪器和計數器可以產生時脈X_CLK和Y_CLK以將時脈X_CLK和Y_CLK提供給ARE陣列100和列/行冗餘單元300。振盪器和計數器也可以產生計數器訊號CNT_OUT<0：P>以將計數器訊號CNT_OUT<0：P>提供給熔絲組閂鎖單元240 和資料選擇單元250。計數器訊號CNT_OUT<0：P>可以包括在搜尋故障位址區中的未使用熔絲組時與ARE陣列100的熔絲組位址對準的訊號。
列熔絲組致能訊號XFZEN可以包括用於在ARE陣列100的啟動操作期間致能一列熔絲組資訊區的訊號。行熔絲組致能訊號YFZEN可以包括用於在ARE陣列100的啟動操作期間致能一行熔絲組資訊區的訊號。自我熔斷訊號SELFRUP可以在自我修復操作期間被致能。自我熔斷訊號SELFRUP可以用於選擇對應於自我修復資訊的未使用熔絲組訊號FUSE_SET<0：U>、儲存庫訊號FBANK<0：K>、區塊(mat)訊號FMAT<0：R>和選擇位址FADD<0：S>，而不是記憶體修復資料MRD<0：W>。
位址選擇單元220可以選擇從外部輸入的列位址和行位址，並且將選中位址輸出至位址暫存器230。位址選擇單元220可以接收列位址X_ADD<0：E>、行位址Y_ADD<0：F>和熔絲組選擇訊號XY_SEL，並且輸出選擇訊號MADD<0：S>。
可以回應於在ARE陣列100的啟動操作之前或在記憶體測試之前輸入的熔絲組選擇訊號XY_SEL來選擇列自我修復模式或行自我修復模式。列位址X_ADD<0：E>可以包括與記憶體啟動命令一起輸入的列位址。行位址Y_ADD<0：F>可以包括與記憶體讀/寫命令一起輸入的行位址。選擇訊號MADD<0：S>可以對應於透過熔絲組選擇訊號XY_SEL而在列位址X_ADD<0：E>和行位址Y_ADD<0：F>之間選擇的訊號。
位址暫存器230可以從位址選擇單元220施加的故障位址提取熔絲資訊(例如，儲存庫或熔絲區)，並且將提取的資訊輸出至熔絲組閂鎖單元240和資料選擇單元250。當在用於自我修復操作的記憶體測試期間出現故障時， 位址暫存器230可以儲存被發現有缺陷的儲存庫資訊、區塊資訊和列/行位址(例如，關於故障單元的資訊)。
位址暫存器230可以接收全域線路資料TGIO<0：G>、選擇訊號MADD<0：S>、輸入控制訊號PIN和位址選擇訊號ADD_SEL<0：2>，並且輸出儲存庫訊號FBANK<0：R>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG。
全域線路TGIO<0：G>可以包括以特定測試模式操作的全域資料線。當在記憶體讀取操作期間被存取的儲存單元是已經通過測試的儲存單元時，全域線路TGIO<0：G>可以被致能至高位準並且將儲存單元已經通過測試的資訊傳輸至記憶體的資料輸出緩衝器。另一方面，當儲存單元是故障儲存單元時，全域線路TGIO<0：G>可以轉變為低位準，並且將儲存單元未通過測試的資訊傳輸至記憶體的資料輸出緩衝器。
輸入控制訊號PIN可以包括脈衝訊號，脈衝訊號用於控制管道暫存器輸入單元，當儲存單元已通過測試或未通過測試的資訊在記憶體讀取操作期間被傳輸至資料輸出暫存器時，將載入在全域線路TGIO<0：G>中的資料儲存至管道暫存器。可以結合輸入控制訊號PIN和全域線路TGIO<0：G>的輸出來將故障位址儲存在位址暫存器230中。
位址選擇訊號ADD_SEL<0：2>可以用來逐個選擇儲存在位址暫存器230的第一閂鎖器至第三閂鎖器中的故障位址，並且輸出儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG。
儲存庫訊號FBANK<0：K>可以包括儲存在位址暫存器230中的 多個故障位址之中透過位址選擇訊號ADD_SEL<0：2>選擇的儲存庫資訊。區塊訊號FMAT<0：R>可以包括儲存在位址暫存器230中的多個故障位址之中透過位址選擇訊號ADD_SEL<0：2>選擇的區塊資訊。選擇位址FADD<0：S>可以包括儲存在位址暫存器230中的多個故障位址之中透過位址選擇訊號ADD_SEL<0：2>選擇的位址資訊。
多位元標誌訊號MBIT_FLAG可以指示儲存在位址暫存器230中的多個故障位址之中透過位址選擇訊號ADD_SEL<0：2>選擇的故障位址是否是多位元故障(例如，列故障或行故障)。
熔絲組閂鎖單元240可以在ARE陣列100的啟動操作期間搜尋ARE陣列100中的熔絲區(故障位址位於該熔絲區中)並且儲存未使用的熔絲組資訊。熔絲組閂鎖單元240可以接收計數器訊號CNT_OUT<0：P>、熔絲組致能訊號FS_EN、熔絲組失能訊號FS_DIS、儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、多位元致能訊號MBIT_EN和多位元標誌訊號MBIT_FLAG。熔絲組閂鎖單元240可以輸出熔斷致能訊號RUP_EN和未使用熔絲訊號AFUSE_SET<0：U>。
熔絲組致能訊號FS_EN可以包括用於致能ARE陣列100的列單元陣列或行單元陣列之中透過熔絲選擇訊號XY_SEL選擇的單元陣列的位元訊號。即，熔絲組致能訊號FS_EN可以指示對應的熔絲組是否被使用。熔絲組失能訊號FS_DIS可以包括用於禁止ARE陣列100的列單元陣列或行單元陣列之中透過熔絲選擇訊號XY_SEL選擇的單元陣列的位元訊號。即，熔絲組失能訊號FS_DIS可以指示對應的熔絲組是否是故障熔絲組。
多位元致能訊號MBIT_EN可以包括用於僅在選中故障位址是 多位元位址時控制修復功能的訊號。可以結合多位元致能訊號MBIT_EN和多位元標誌訊號MBIT_FLAG以控制熔斷致能訊號RUP_EN。例如，當多位元致能訊號MBIT_EN具有邏輯高位準時，熔斷致能訊號RUP_EN可以僅在故障位址是多位元位址的情況下被致能。另一方面，當多位元致能訊號具有邏輯低位準時，熔斷致能訊號RUP_EN可以針對所有故障位址被致能，而不管故障位址中的每個是多位元位址還是單位元位址。
熔斷致能訊號RUP_EN可以透過結合多位元致能訊號MBIT_EN和多位元標誌訊號MBIT_FLAG來獲得，並且指示針對對應的故障位址的熔斷操作是否可以被執行。例如，當熔斷致能訊號RUP_EN具有邏輯高位準時，修復操作可以被執行。因此，當執行自我修復序列時，可以使對應的熔絲熔斷。另一方面，當熔斷致能訊號RUP_EN具有邏輯低位準時，不能執行修復操作。因此，即使執行自我修復序列，也不會使對應的熔絲熔斷。
資料選擇單元250可以根據自我熔斷訊號SELFRUP來選擇記憶體修復資料MRD<0：W>與從位址暫存器230施加的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>或選擇位址FADD<0：S>之間的一個，以便執行列自我修復或行自我修復，以及將修復位址AADD<0：V>輸出至ARE陣列100。資料選擇單元250可以選擇從熔絲組閂鎖單元240輸入的未使用熔絲組訊號FUSE_SET<0：U>，並且將未使用熔絲訊號AFUSE_SET<0：U>輸出至ARE陣列100。此外，資料選擇單元250可以接收從熔斷/啟動控制單元210施加的計數器訊號CNT_OUT<0：P>。
記憶體修復資料MRD<0：W>可以包括修復資訊(例如，從記憶體測試器輸入的用來在晶片測試的測試操作之後執行修復操作的熔絲組資訊、 故障儲存庫資訊、故障區塊資訊和故障位址資訊)。未使用熔絲組訊號FUSE_SET<0：U>可以指示在啟動操作期間在故障位址區中搜尋到的未使用的熔絲組資訊。
未使用熔絲訊號AFUSE_SET<0：U>可以包括被輸出至ARE陣列100以執行修復操作的未使用的熔絲組資訊。修復位址AADD<0：V>可以包括被輸出至ARE陣列100以執行修復操作的位址資訊。
圖3是圖2中位址暫存器230的詳細電路圖。
位址暫存器230可以包括多個閂鎖器231至233、多個位址比較器234至236以及位址結合器237。
多個閂鎖器231至233可以儲存全域線路資料TGIO<0：G>、選擇訊號MADD<0：S>和輸入控制訊號PIN。閂鎖器231可以輸出全域線路資料TGIO_1<0：G>和選擇訊號MADD_1<0：S>。閂鎖器232可以輸出全域線路資料TGIO_2<0：G>和選擇訊號MADD_2<0：S>。閂鎖器233可以輸出全域線路資料TGIO_3<0：G>和選擇訊號MADD_3<0：S>。
位址比較器234可以根據位址選擇訊號ADD_SEL<0>來將從閂鎖器231輸出的全域線路資料TGIO_1<0：G>和選擇訊號MADD_1<0：S>與全域線路資料TGIO<0：G>和選擇訊號MADD<0：S>進行比較。位址比較器235可以根據位址選擇訊號ADD_SEL<1>來將從閂鎖器232輸出的全域線路資料TGIO_2<0：G>和選擇訊號MADD_2<0：S>與全域線路資料TGIO<0：G>和選擇訊號MADD<0：S>進行比較。位址比較器236可以根據位址選擇訊號ADD_SEL<2>來將從閂鎖器233輸出的全域線路資料TGIO_3<0：G>和選擇訊號MADD_3<0：S>與全域線路資料TGIO<0：G>和選擇訊號MADD<0：S>進行比較。
多個位址比較器234至236可以將從位址選擇單元220施加的全域線路TGIO<0：G>的訊號和選擇訊號MADD<0：S>與儲存在閂鎖器231至233中的訊號進行比較，並且輸出全域線路資料TGIO_S<0：G>、選擇訊號MADD_S<0：S>和多位元標誌訊號MBIT_FLAG_S。
位址結合器237可以結合全域線路資料TGIO_S<0：G>、選擇訊號MADD_S<0：S>和多位元標誌訊號MBIT_FLAG_S，並且輸出儲存庫訊號FBANK<0：K>、區塊訊號FAMT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG。
圖4是圖1中的ARE陣列100的詳細電路圖。
ARE陣列100可以包括行單元陣列110、列單元陣列120、選擇單元130和140以及單元陣列控制單元150。
行單元陣列110可以包括多個單元陣列111至113以及多個感測放大器S/A<0：C>。多個單元陣列111至113以及多個感測放大器S/A<0：C>可以透過位元線BL<0：a>來彼此耦接。可以根據字元線訊號YWL<0：L>來在多個單元陣列111至113之間選擇單元陣列。多個感測放大器S/A<0：C>可以接收位元線感測選擇訊號YBLSEL<0：a>和感測放大器選擇訊號YSASEL<0：C>，並且輸出行熔絲組資料Y_FUSEDATA<0：C>、熔絲組致能訊號Y_FS_EN和熔絲組失能訊號Y_FS_DIS。
列單元陣列120可以包括多個單元陣列121至123以及多個感測放大器S/A<0：D>。多個單元陣列121至123以及多個感測放大器S/A<0：D>可以透過位元線BL<0：b>來彼此耦接。可以根據字元線訊號XWL<0：L>來在多個單元陣列121至123之間選擇單元陣列。多個感測放大器S/A<0：D>可以接收 位元線感測選擇訊號XBLSEL<0：b>和感測放大器選擇訊號XSASEL<0：D>，並且輸出列熔絲組資料X_FUSEDATA<0：D>、熔絲組致能訊號X_FS_EN和熔絲組失能訊號X_FS_DIS。
選擇單元130可以回應於熔絲組選擇訊號XY_SEL來選擇熔絲組致能訊號X_FS_EN和熔絲組致能訊號Y_FS_EN中的一個，並且將選中訊號輸出作為熔絲組致能訊號FS_EN。此外，選擇單元140可以回應於熔絲組選擇訊號XY_SEL來選擇熔絲組失能訊號X_FS_DIS和熔絲組失能訊號Y_FS_DIS中的一個，並且將選中訊號輸出作為熔絲組失能訊號FS_DIS。
單元陣列控制單元150可以接收時脈X_CLK和Y_CLK、列熔絲組致能訊號XFZEN、行熔絲組致能訊號YFZEN、熔斷致能訊號RUP_EN、未使用熔絲訊號AFUSE_SET<0：U>和修復位址AADD<0：V>，輸出字元線訊號YWL<0：L>、位元線選擇訊號YBLSEL<0：a>和感測放大器選擇訊號YSASEL<0：C>，以及輸出字元線訊號XWL<0：M>、位元線選擇訊號XBLSEL<0：b>和感測放大器選擇訊號XSASEL<0：D>。
圖5是用於描述根據實施例的自我修復裝置的操作流程圖。
在半導體元件製造期間，對晶片上的所有晶粒執行晶片測試以在晶片級修復所有故障單元。然後，好的晶粒被裝配在封裝體中，並且執行封裝測試。此時，由於更新不足或缺乏感測餘裕(sensing margin)，可能出現與餘裕有關的故障。為了修復這樣的故障單元，記憶體可以自動地執行修復操作。該操作可以被稱為“自我修復”。
當在步驟S1處進入自我修復模式時，自我修復裝置可以在熔絲組選擇訊號XY_SEL具有邏輯低位準的情況下切換至列自我修復模式，以及在 熔絲組選擇訊號XY_SEL具有邏輯高位準的情況下切換至行自我修復模式。
即，當在第一功能測試期間熔絲組選擇訊號XY_SEL具有邏輯低位準時，自我修復裝置可以在步驟S2處進入列自我修復模式，以及在步驟S3處執行列自我修復操作。然後，當在第二功能測試期間熔絲組選擇訊號XY_SEL具有邏輯高位準時，自我修復裝置可以在步驟S4處進入行自我修復模式，以及在步驟S5處執行一行自我修復操作。
然後，當在第(N-1)功能測試期間，熔絲組選擇訊號XY_SEL具有邏輯低位準時，自我修復裝置可以在步驟S6處重新進入列自我修復模式，以及在步驟S7處執行一列自我修復操作。然後，當在第N功能測試期間，熔絲組選擇訊號XY_SEL具有邏輯高位準時，自我修復裝置可以在步驟S8處重新進入行自我修復模式，以及在步驟S9處執行一行自我修復操作。
在下文中，列自我修復模式的操作將被描述如下。
由於位址暫存器230包括三個閂鎖器231至233，因此位址暫存器230可以在記憶體測試期間儲存關於三個故障的位址資訊。在一個實施例中，將位址暫存器230包括三個閂鎖器231至233的情況作為示例來描述。然而，閂鎖器的數量不局限於此。
當在半導體記憶體元件進入特定測試模式之後而儲存庫被啟動時，可以忽略外部儲存庫位址，而可以啟動所有儲存庫。此外，當熔絲組選擇訊號XY_SEL以低位準輸入時，位址選擇單元220可以選擇列位址X_ADD<0：E>，並且將選中位址輸出作為選擇訊號MADD<0：S>。
然後，可以將資料寫入至記憶體的所有單元，並且可以執行讀取操作。當在讀取操作期間在非指定單元中出現故障時，全域線路的資料 TGIO<0：G>可以從高位準轉變為低位準。
此時，故障單元的列位址資訊和載入在全域線路TGIO中的儲存庫資訊可以透過輸入控制訊號PIN而儲存在位址暫存器230的第一閂鎖器231中。
在隨後的半導體記憶體元件的讀取操作期間，可以在不同的列位址處出現第二故障和第三故障。然後，故障單元的列位址資訊和載入在全域線路TGIO中的儲存庫資訊可以透過全域線路TGIO和輸入控制訊號PIN而儲存在位址暫存器230的第二閂鎖器232和第三閂鎖器233中。
然後，當在半導體記憶體元件的讀取操作期間出現故障時，位址比較器234可以將從全域線路TGIO施加的位址與閂鎖在閂鎖器231至233中的位址進行比較。當位址彼此相同時，位址比較器234可以增大對應的多位元標誌訊號MBIT_FLAG_S以指示故障是單位元故障還是多位元故障。
在此，多位元故障的位元數可以被設定為大於修復單位的數目。例如，當在修復操作期間兩個字元線被代替時，多位元故障可以指示三位元或更多位元。
然後，當記憶體測試結束時，多位元標誌訊號MBIT_FLAG可以指示儲存在位址暫存器230的閂鎖器中的三個故障位址中的每個是單位元位址還是多位元位址。例如，當多位元標誌訊號MBIT_FLAG具有邏輯低位準時，可以指示故障位址是單位元位址，以及當多位元標誌訊號MBIT_FLAG具有邏輯高位準時，可以指示故障位址是多位元位址。
到目前為止，已經描述了捕獲故障列位址以執行列自我修復的過程。接下來，在依序地選擇故障列位址時，修復儲存在第一閂鎖器231、第二 閂鎖器232和第三閂鎖器233中的故障列位址的過程將被描述如下。
當位址選擇訊號ADD_SEL<0：2>被致能以選擇儲存在第一閂鎖器231中的故障位址以便修復第一故障位址時，儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號BMIT_FLAG可以被輸出至熔絲組閂鎖單元240。
然後，當啟動訊號TBOOTUP被致能時，熔斷/啟動控制單元210可以輸出時脈X_CLK和Y_CLK。根據時脈X_CLK和Y_CLK，計數器可以被操作以將計數器訊號CNT_OUT<0：P>輸出至資料選擇單元250。資料選擇單元250可以將修復位址AADD<0：V>輸出至ARE陣列100，以及ARE陣列100可以根據修復位址AADD<0：V>來掃描熔絲組。
即，當位址選擇訊號ADD_SEL<0>被致能時，ARE陣列100可以基於被輸入至熔絲組閂鎖單元240的儲存庫訊號、區塊訊號和選擇位址來掃描熔絲組區。熔絲組閂鎖單元240可以搜索熔絲組致能訊號FS_EN和熔絲組失能訊號FS_DIS，並且儲存未使用的熔絲組資訊。
到目前為止，已經描述了準備修復缺陷位址所需的故障位址以及故障位址區中未使用的熔絲組的過程。接下來，將描述修復過程。
當熔斷訊號TRUPTURE被輸入以修復對應的故障時，熔斷/啟動控制單元210可以致能電源訊號PGM_PWR以產生熔絲熔斷所需的電壓。資料選擇單元250可以根據從熔斷/啟動控制單元210輸入的自我熔斷訊號SELFRUP透過未使用熔絲組訊號FUSE_SET<0：U>來將未使用熔絲訊號AFUSE_SET<0：U>輸出至ARE陣列100。然後，資料選擇單元250可以結合與故障位址有關的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>和選擇位址 FADD<0：S>，並且將修復位址AADD<0：V>輸出至ARE陣列100。
然後，當熔斷操作被執行而選中的未使用的熔絲組中與故障位址對應的位元依序地增加時，針對選中故障位址的修復操作可以完成。
到目前為止，已經描述了修復第一閂鎖器231中的故障列位址的過程。接下來，將描述修復儲存在第二閂鎖器232和第三閂鎖器233中的故障列位址的過程。
為了修復第二故障位址，可禁止位址選擇訊號ADD_SEL<0>，而致能位址選擇訊號ADD_SEL<1>。然後，用於儲存在第二閂鎖器232中的故障位址的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG可以被輸出至熔絲組閂鎖單元240。然後，可透過與上面修復過程中描述方式相同的方式，執行搜尋未使用的熔絲組和修復第二故障位址的操作。
為了修復第三故障位址，可禁止位址選擇訊號ADD_SEL<1>，而致能位址選擇訊號ADD_SEL<2>。然後，用於儲存在第三閂鎖器233中的故障位址的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG可以被輸出至熔絲組閂鎖單元240。然後，可透過與上面修復過程中描述方式相同的方式，執行搜尋未使用的熔絲組和修復第三故障位址的操作。
在列自我修復模式中，熔絲組選擇訊號XY_SEL可以變為低位準。當在步驟S10處第一重新開機操作被執行時，可以在步驟S11處執行針對第一位元的自我熔斷操作。然後，當在步驟S12處第二重新開機操作被執行時，可以在步驟S13處執行針對第二位元的自我熔斷操作。然後，當在步驟S14處 第三重新開機操作被執行時，可以在步驟S15處執行針對第三位元的自我熔斷操作。
到目前為止，已經描述了用於三個故障的列自我修復過程。接下來，將描述切換至行自我修復模式以及捕獲並修復故障位址的過程。
當在記憶體進入特定測試模式之後而儲存庫被啟動時，可以忽略外部儲存庫位址。同時，可以啟動所有儲存庫。然後，當熔絲組選擇訊號XY_SEL以高位準輸入時，位址選擇單元220可以選擇行位址Y_ADD<0：F>，並且將選中位址輸出作為選擇訊號MADD<0：S>。
可以將資料寫入至半導體記憶體元件的所有單元，然後可以執行讀取操作。當在讀取操作期間在非指定單元中出現故障時，全域線路的資料TGIO<0：G>可以從高位準轉變為低位準。
此時，故障單元的行位址資訊和載入在全域線路TGIO中的儲存庫資訊可以透過輸入控制訊號PIN而儲存在位址暫存器230的第一閂鎖器231中。
在隨後的半導體記憶體元件的讀取操作期間，可能在不同的行位址處出現第二故障和第三故障。然後，故障單元的行位址資訊和載入在全域線路TGIO中的儲存庫資訊可以透過全域線路TGIO和輸入控制訊號PIN而儲存在位址暫存器230的第二閂鎖器232和第三閂鎖器233中。
然後，當在半導體記憶體元件的讀取操作期間出現故障時，位址比較器234可以將從全域線路TGIO施加的位址與閂鎖在閂鎖器231至233中的位址進行比較。當位址彼此相同時，位址比較器234可以增大對應的多位元標誌訊號MBIT_FLAG_S以指示故障是單位元故障還是多位元故障。
此時，多位元故障的位元數可以被設定為大於修復單位的數目。例如，當在修復操作期間一個字元線被代替時，多位元故障可以指示兩位元或更多位元。
然後，當記憶體測試結束時，多位元標誌訊號MBIT_FLAG可以指示儲存在位址暫存器230的閂鎖器中的三個故障位址中的每個是單位元位址還是多位元位址。例如，當多位元標誌訊號MBIT_FLAG具有邏輯低位準時，可以指示故障位址是單位元位址，而當多位元標誌訊號MBIT_FLAG具有邏輯高位準時，可以指示故障位址是多位元位址。
到目前為止，已經描述了捕獲故障行位址以執行一行自我修復的過程。接下來，在依序地選擇故障行位址時修復儲存在第一閂鎖器231、第二閂鎖器232和第三閂鎖器233中的故障行位址的過程將被描述如下。
當位址選擇訊號ADD_SEL<0：2>被致能以選擇儲存在第一閂鎖器231中的故障位址以便修復第一故障位址時，儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號BMIT_FLAG可以被輸出至熔絲組閂鎖單元240。
然後，當啟動訊號TBOOTUP被致能時，熔斷/啟動控制單元210可以輸出時脈X_CLK和Y_CLK。根據時脈X_CLK和Y_CLK，計數器可以被操作以將計數器訊號CNT_OUT<0：P>輸出至資料選擇單元250。資料選擇單元250可以將修復位址AADD<0：V>輸出至ARE陣列100，而ARE陣列100可以根據修復位址AADD<0：V>來掃描熔絲組。
即，當位址選擇訊號ADD_SEL<0>被致能時，ARE陣列100可以基於被輸入至熔絲組閂鎖單元240的儲存庫訊號、區塊訊號和選擇位址來掃 描熔絲組區。熔絲組閂鎖單元240可以搜尋熔絲組致能訊號FS_EN和熔絲組失能訊號FS_DIS，並且儲存未使用的熔絲組資訊。
到目前為止，已經描述了準備修復缺陷位址所需的故障位址以及故障位址區的未使用的熔絲組的過程。接下來，將描述修復過程。
當熔斷訊號TRUPTURE被輸入以修復對應的故障時，熔斷/啟動控制單元210可以致能電源訊號PGM_PWR以產生熔絲熔斷所需的電壓。資料選擇單元250可以根據從熔斷/啟動控制單元210輸入的自我熔斷訊號SELFRUP透過未使用熔絲組訊號FUSE_SET<0：U>來將未使用熔絲訊號AFUSE_SET<0：U>輸出至ARE陣列100。然後，資料選擇單元250可以結合與故障位址有關的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>和選擇位址FADD<0：S>，並且將修復位址AADD<0：V>輸出至ARE陣列100。
然後，當熔斷操作被執行而選中的未使用的熔絲組中與故障位址對應的位元依序地增加時，針對選中故障位址的修復操作可以完成。
到目前為止，已經描述了修復儲存在第一閂鎖器231中的故障行位址的過程。接下來，修復儲存在第二閂鎖器232和第三閂鎖器233中的故障行位址的過程將被描述如下。
為了修復第二故障位址，位址選擇訊號ADD_SEL<0>可以被禁止，而位址選擇訊號ADD_SEL<1>可以被致能。然後，用於儲存在第二閂鎖器232中的故障位址的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG可以被輸出至熔絲組閂鎖單元240。然後，可透過與上面修復過程中描述方式相同的方式，執行搜尋未使用的熔絲組和修復第二故障位址的操作。
為了修復第三故障位址，位址選擇訊號ADD_SEL<1>可以被禁止，而位址選擇訊號ADD_SEL<2>可以被致能。然後，用於儲存在第三閂鎖器233中的故障位址的儲存庫訊號FBANK<0：K>、區塊訊號FMAT<0：R>、選擇位址FADD<0：S>和多位元標誌訊號MBIT_FLAG可以被輸出至熔絲組閂鎖單元240。然後，可透過與上面修復過程中描述的方式相同的方式，執行搜尋未使用的熔絲組和修復第三故障位址的操作。
在行自我修復模式中，熔絲組選擇訊號XY_SEL可以變為高位準。當在步驟S20處第一重新開機操作被執行時，可以在步驟S21處執行針對第一位元的自我熔斷操作。然後，當在步驟S22處第二重新開機操作被執行時，可以在步驟S23處執行針對第二位元的自我熔斷操作。然後，當在步驟S24處第三重新開機操作被執行時，可以在步驟S25處執行針對第三位元的自我熔斷操作。
到目前為止，已經描述了用於三個故障的行自我修復過程。此外，已經描述了用於三個故障列位址和三個故障行位址的捕獲過程和修復過程。
當甚至在以上過程之後故障單元仍存在時，可以在功能測試期間任意地選擇列自我修復模式或行自我修復模式以修復故障位址，直到所有的故障單元被修復。
如上所述，當使用列自我修復模式和行自我修復模式二者連同功能測試時，單位故障、基於列的故障和行的故障能夠被修復，這可以提高封裝體的良率。
圖6是用於描述實施例中的列/行冗餘損毀修復演算法的示例 圖。
多個區塊Mat<0：R>可以包括冗餘行線路RedY<0：C>、主行線路MainY<0：D>、冗餘字元線RedWL<0：H>和主字元線MainWL<0：J>。區塊Mat<0>可以包括冗餘字元線RedWL<0：7>和主字元線MainWL<0：511>，區塊Mat<1>可以包括冗餘字元線RedWL<8：15>和主字元線MainWL<512：1023>，以及區塊Mat<R>可以包括冗餘字元線RedWL<H-8：H>和主字元線MainWL<J-512：J>。
在列修復模式期間，主字元線MainWL<0：511>可以用冗餘字元線RedWL<0：7>代替。此外，在行修復模式期間，主列線路MainY<0：D>可以用冗餘行線路RedY<0：C>代替。
雖然已經描述了用於三個故障的修復操作，但是能夠被修復的故障的數量不局限於此，因此也可以修復多於三個的故障。在一個實施例中，在自我修復模式期間，可以使用ARE陣列100中的未使用的列熔絲組或未使用的行熔絲組。在另一實施例中，半導體記憶體元件可以包括專用於封裝體自我修復操作的額外的列熔絲組或行熔絲組。在一個實施例中，在半導體記憶體的封裝階段，故障儲存庫資訊、故障列/行位址資訊和熔絲組資訊可以在半導體記憶體元件的內部產生。在另一實施例中，在半導體記憶體的封裝階段，可以將故障儲存庫資訊、故障列/行位址資訊和熔絲組資訊從外部直接施加至半導體記憶體元件以用於修復。熔斷訊號TRUPTURE、啟動訊號TBOOTUP、熔絲組選擇訊號XY_SEL和多位元致能訊號MBIT_EN能夠從外部施加或內部地產生。在一個實施例中，在自我修復模式期間，自我修復裝置可以進入特定測試模式並且將儲存庫資訊載入至全域線路TGIO。在另一實施例中，自我修復裝置可以使用與啟動命令一起輸入的儲存庫資訊，而不進入特定測試模式。
因此，根據實施例的自我修復裝置可以根據在封裝體中出現的各種類型的缺陷來自動地選擇列冗餘或行冗餘，並且使修復操作最佳化，從而有助於提高封裝良率並且降低良率上升時間。
雖然以上已經描述了各種實施例，但是對於本領域技術人員來說將要理解的是，所描述的實施例僅是示例。因此，本文所描述的自我修復裝置和方法不應當基於所描述的實施例而受到限制。

Claims (20)

  1. 一種自我修復裝置，包括：一電熔絲陣列，被配置為將故障位址的資訊儲存在熔絲中；一電熔絲控制器，被配置為在出現故障時儲存與故障位元對應的列位址或行位址，透過將測試期間輸入的故障位址與儲存在其中的位址進行比較來產生修復位址，輸出用於控制該電熔絲陣列的熔斷操作的熔斷致能訊號，以及回應於該故障位址來輸出列熔絲組資料或行熔絲組資料；以及一列/行冗餘單元，被配置為回應於從該電熔絲陣列施加的該列熔絲組資料或該行熔絲組資料來執行一列冗餘操作或行冗餘操作，其中該電熔絲控制器被配置來基於一多位元致能訊號來於該故障位址為一多位元位址時控制該熔斷操作。
  2. 如請求項1所述之自我修復裝置，其中該電熔絲控制器包括：一熔斷/啟動控制單元，被配置為回應於該故障位址來控制該電熔絲陣列的熔斷操作和啟動操作；一位址選擇單元，被配置為回應於熔絲組選擇訊號來選擇一列自我修復模式或一行自我修復模式；一位址暫存器，被配置為從該位址選擇單元施加的該故障位址提取熔絲資訊，並且儲存關於被發現有缺陷的列/行位址的儲存庫資訊、區塊資訊和列/行位址資訊；一熔絲組閂鎖單元，被配置為在該電熔絲陣列的該啟動操作期間，透過搜尋該故障位址位於其中的熔絲區來儲存未使用的熔絲組資訊，以及回應於該熔斷/啟動控制單元的輸出和該位址暫存器的輸出來輸出未使用熔絲訊號和熔斷致能訊號；以及一資料選擇單元，被配置為回應於該未使用熔絲訊號、該熔斷/啟動控制單元的輸出以及該位址暫存器的輸出來產生修復位址。
  3. 如請求項2所述之自我修復裝置，其中，該熔斷/啟動控制單元接收一啟動訊號和一熔斷訊號，將一時脈訊號輸出至該列/行冗餘單元，將一列熔絲組致能訊號和一行熔絲組致能訊號輸出至該電熔絲陣列，以及輸出一計數器訊號、一電源訊號和一自我熔斷訊號。
  4. 如請求項2所述之自我修復裝置，其中，該位址選擇單元回應於該熔絲組選擇訊號而將該列位址或該行位址輸出作為一選擇訊號。
  5. 如請求項2所述之自我修復裝置，其中，該位址暫存器接收一全域線路的資料、一選擇訊號、一輸入控制訊號和一位址選擇訊號，並且輸出一儲存庫訊號、一區塊訊號、一選擇位址和一多位元標誌訊號。
  6. 如請求項5所述之自我修復裝置，其中，該全域線路包括一全域資料線，該全域資料線在特定測試模式中操作，當在記憶體讀取操作期間已經被存取的記憶體元件的儲存單元已經通過測試或未通過測試時被啟動至高位準或轉變為低位準，並且將關於該儲存單元已經通過該測試或未通過該測試的資訊傳輸至該記憶體元件的資料輸出緩衝器。
  7. 如請求項5所述之自我修復裝置，其中，該輸入控制訊號包括一脈衝訊號，該脈衝訊號控制一管道暫存器輸入單元，當該儲存單元已經通過該測試或未通過該測試的資訊在該記憶體讀取操作期間被傳輸至該資料輸出緩衝器時，將已經載入在該全域線路中的資料儲存在該管道暫存器中。
  8. 如請求項2所述之自我修復裝置，其中，該位址暫存器包括：多個閂鎖器，被配置為儲存一全域線路的訊號、一選擇訊號和一輸入控制訊號；多個位址比較器，被配置為回應於一位址選擇訊號來將該等閂鎖器的輸出與該全域線路的訊號和該選擇訊號進行比較；以及一位址結合器，被配置為結合該等位址比較器的輸出，並且輸出一儲存庫訊號、一區塊訊號、一選擇位址和一多位元標誌訊號。
  9. 如請求項8所述之自我修復裝置，其中，回應於該位址選擇訊號而逐個依序地選擇所述多個位址比較器。
  10. 如請求項8所述之自我修復裝置，其中，該多位元標誌訊號包括指示儲存在該位址暫存器中多個故障位址之中的透過該位址選擇訊號選擇的該故障位址是否是一多位元故障的訊號。
  11. 如請求項2所述之自我修復裝置，其中，該熔絲組閂鎖單元接收從該電熔絲陣列施加的一熔絲組致能訊號和一熔絲組失能訊號、從該熔斷/啟動控制單元施加的一計數器訊號、從該位址暫存器施加的一儲存庫訊號、一區塊訊號和一多位元標誌訊號以及該多位元致能訊號，並且輸出該熔斷致能訊號和該未使用熔絲訊號。
  12. 如請求項11所述之自我修復裝置，其中，該熔絲組致能訊號包括用於致能該電熔絲陣列的列單元陣列或行單元陣列之中透過該熔絲組選擇訊號選擇的單元陣列的一位元訊號，並且指示對應的熔絲組是否被使用。
  13. 如請求項11所述之自我修復裝置，其中，該熔絲組失能訊號包括用於禁止該電熔絲陣列的列單元陣列或行單元陣列之中透過該熔絲組選擇訊號選擇的單元陣列的一位元訊號，並且指示對應的熔絲組是否是一故障熔絲組。
  14. 如請求項11所述之自我修復裝置，其中，當該多位元致能訊號具有邏輯高位準時，該熔絲組閂鎖單元僅在該故障位址是一多位元位址的情況下致能該熔斷致能訊號，以及當該多位元致能訊號具有邏輯低位準時，該熔絲組閂鎖單元致能針對所有故障位址的該等熔斷致能訊號，而不管該等故障位址是多位元位址還是單位元位址。
  15. 如請求項2所述之自我修復裝置，其中，該資料選擇單元根據自我熔斷訊號來選擇記憶體修復資料資訊與從該位址暫存器施加的一儲存庫訊號、一區塊訊號或一選擇位址資訊之間的一個，並且將該修復位址輸出至該電熔絲陣列。
  16. 如請求項2所述之自我修復裝置，其中，該資料選擇單元選擇從該熔絲組閂鎖單元輸入的一未使用熔絲組訊號，並且在一啟動操作期間將在該故障位址區中發現的一未使用熔絲組訊號輸出至該電熔絲陣列。
  17. 如請求項1所述之自我修復裝置，其中，該電熔絲陣列包括：一行單元陣列，被配置為透過一行字元線來致能，將行熔絲組資料輸出至該列/行冗餘單元，以及輸出一行熔絲組致能訊號和一行熔絲組失能訊號；一列單元陣列，被配置為透過一列字元線來致能，將列熔絲組資料輸出至該列/行冗餘單元，以及輸出一列熔絲組致能訊號和一列熔絲組失能訊號；一第一選擇單元，被配置為回應於一熔絲組選擇訊號來選擇該列熔絲組致能訊號和該行熔絲組致能訊號中的一個，並且將選中訊號輸出作為一熔絲組致能訊號；一第二選擇單元，被配置為回應於該熔絲組選擇訊號來選擇該列熔絲組失能訊號和該行熔絲組失能訊號中的一個，並且將選中訊號輸出作為一熔絲組失能訊號；以及一單元陣列控制單元，被配置為產生用於控制該行單元陣列和該列單元陣列操作的控制訊號。
  18. 如請求項17所述之自我修復裝置，其中，該單元陣列控制單元接收一時脈、該列熔絲組致能訊號、該行熔絲組致能訊號、該熔斷致能訊號、一未使用熔絲訊號和該修復位址，輸出一行字元線的訊號、一行位元線選擇訊號和一行感測放大器選擇訊號，以及輸出一列字元線的訊號、一列位元線選擇訊號和一列感測放大器選擇訊號。
  19. 一種自我修複方法，包括：回應於一熔絲組選擇訊號來選擇一列自我修復模式或一行自我修復模式；將與一第一故障位元對應的列位址或行位址儲存在一閂鎖器中；透過將在測試期間已經輸入的一故障位址與儲存在該閂鎖器中的位址進行比較來產生一修復位址；在啟動操作期間，回應於從一電熔絲陣列施加的熔絲資訊來搜尋未使用的熔絲組資訊；接收該修復位址、一多位元致能訊號和該熔絲組資訊，並且使該電熔絲陣列熔斷；以及回應於該電熔絲陣列的輸出資料來執行一列冗餘操作或行冗餘操作。
  20. 如請求項19所述之自我修複方法，還包括：對該第一故障位元之後輸入的故障位元重複以上過程。
TW104131873A 2015-06-16 2015-09-25 自我修復裝置及其方法 TWI661430B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2015-0085296 2015-06-16
KR1020150085296A KR20160148347A (ko) 2015-06-16 2015-06-16 셀프 리페어 장치 및 방법

Publications (2)

Publication Number Publication Date
TW201701294A TW201701294A (zh) 2017-01-01
TWI661430B true TWI661430B (zh) 2019-06-01

Family

ID=57352021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131873A TWI661430B (zh) 2015-06-16 2015-09-25 自我修復裝置及其方法

Country Status (4)

Country Link
US (1) US9508456B1 (zh)
KR (1) KR20160148347A (zh)
CN (1) CN106257595B (zh)
TW (1) TWI661430B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730849B (zh) * 2020-07-21 2021-06-11 瑞昱半導體股份有限公司 積體電路自我修復方法及其積體電路
TWI777867B (zh) * 2020-12-02 2022-09-11 新加坡商聯發科技（新加坡）私人有限公司 記憶體電路、用於記憶體電路的自我修復的系統及方法

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102566325B1 (ko) * 2016-07-18 2023-08-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10446210B2 (en) * 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10008292B1 (en) * 2016-12-14 2018-06-26 Elite Semiconductor Memory Technology Inc. Memory auto repairing circuit preventing transmission of an enable signal and associated method
US9767924B1 (en) * 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells
KR20180082875A (ko) * 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 이퓨즈 회로
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system
US10381103B2 (en) * 2017-08-18 2019-08-13 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses to avoid address bits overwritten at a repair block
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
KR102498988B1 (ko) * 2018-06-11 2023-02-14 삼성전자주식회사 페일 어드레스들을 저장하는 레지스터들의 위치들이 병합된 메모리 장치
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
CN110970083B (zh) * 2018-09-30 2022-03-29 长鑫存储技术有限公司 集成电路修复方法及装置、存储介质、电子设备
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
KR20200121179A (ko) * 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102556939B1 (ko) * 2019-04-15 2023-07-20 에스케이하이닉스 주식회사 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US10755799B1 (en) * 2019-04-15 2020-08-25 Micron Technology, Inc. Apparatuses and methods for fuse latch redundancy
US10984884B2 (en) * 2019-04-18 2021-04-20 Micron Technology, Inc. Configurable associated repair addresses and circuitry for a memory device
US11017879B1 (en) * 2019-12-20 2021-05-25 Micron Technology, Inc. Adjustable column address scramble using fuses
US10998081B1 (en) * 2020-02-14 2021-05-04 Winbond Electronics Corp. Memory storage device having automatic error repair mechanism and method thereof
KR20210108740A (ko) * 2020-02-26 2021-09-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11646095B2 (en) * 2020-03-06 2023-05-09 Micron Technology, Inc. Configurable soft post-package repair (SPPR) schemes
CN113436660B (zh) * 2020-03-23 2022-05-24 长鑫存储技术有限公司 锁存电路
US11309057B2 (en) * 2020-04-28 2022-04-19 Micron Technology, Inc. Apparatuses and methods for post-package repair protection
EP4036917B1 (en) 2020-09-15 2023-05-24 Changxin Memory Technologies, Inc. Memory device, testing method therefor and usage method therefor, and memory system
CN114187954A (zh) * 2020-09-15 2022-03-15 长鑫存储技术有限公司 存储器装置及其测试方法和使用方法、存储器系统
EP4030436B1 (en) 2020-10-20 2024-05-29 Changxin Memory Technologies, Inc. Repair circuit and memory
CN114388048A (zh) * 2020-10-20 2022-04-22 长鑫存储技术有限公司 修复电路和存储器
US11335427B1 (en) * 2020-11-04 2022-05-17 Elite Semiconductor Microelectronics Technology Inc. Memory test circuit
KR20230012063A (ko) 2021-03-24 2023-01-25 양쯔 메모리 테크놀로지스 씨오., 엘티디. 리던던트 뱅크를 사용하여 결함 있는 메인 뱅크를 복구하기 위한 메모리 디바이스
JP7392183B2 (ja) 2021-03-24 2023-12-05 長江存儲科技有限責任公司 冗長バンクを使用した故障メインバンクの修理を伴うメモリデバイス
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US11915775B2 (en) * 2021-09-29 2024-02-27 Micron Technology, Inc. Apparatuses and methods for bad row mode
CN117524291B (zh) * 2024-01-05 2024-03-29 长鑫存储技术(西安)有限公司 封装后修复电路、封装后修复方法和存储器装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200823909A (en) * 2006-11-23 2008-06-01 Samsung Electronics Co Ltd Semiconductor memory device and redundancy method of the same
TW200915333A (en) * 2007-09-21 2009-04-01 Faraday Tech Corp Programmable memory built-in self test circuit and clock switching circuit thereof
TW200915335A (en) * 2007-08-08 2009-04-01 Atmel Corp Redundancy scheme in memory
TW201335938A (zh) * 2012-02-29 2013-09-01 Samsung Electronics Co Ltd 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307360B2 (ja) * 1999-03-10 2002-07-24 日本電気株式会社 半導体集積回路装置
KR100379556B1 (ko) 2001-05-15 2003-04-10 주식회사 하이닉스반도체 반도체 메모리의 컬럼 리페어 장치
KR100724333B1 (ko) * 2005-10-05 2007-06-04 삼성전자주식회사 리던던시 플래그 신호의 응답마진이 향상되는 반도체메모리 장치 및 이를 이용한 리던던시 구동 방법
JP2007323726A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
JP5082334B2 (ja) * 2006-08-18 2012-11-28 富士通セミコンダクター株式会社 電気ヒューズ回路、メモリ装置及び電子部品
JP2010244596A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 集積回路
KR102017724B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
US9087614B2 (en) 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
JP2015046205A (ja) * 2013-08-27 2015-03-12 マイクロン テクノロジー， インク． 半導体装置
KR102117633B1 (ko) * 2013-09-12 2020-06-02 에스케이하이닉스 주식회사 셀프 리페어 장치
US9815261B2 (en) * 2013-09-25 2017-11-14 GM Global Technology Operations LLC Applications of a reversible dry adhesive system
KR20150119547A (ko) * 2014-04-15 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200823909A (en) * 2006-11-23 2008-06-01 Samsung Electronics Co Ltd Semiconductor memory device and redundancy method of the same
TW200915335A (en) * 2007-08-08 2009-04-01 Atmel Corp Redundancy scheme in memory
TW200915333A (en) * 2007-09-21 2009-04-01 Faraday Tech Corp Programmable memory built-in self test circuit and clock switching circuit thereof
TW201335938A (zh) * 2012-02-29 2013-09-01 Samsung Electronics Co Ltd 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730849B (zh) * 2020-07-21 2021-06-11 瑞昱半導體股份有限公司 積體電路自我修復方法及其積體電路
TWI777867B (zh) * 2020-12-02 2022-09-11 新加坡商聯發科技（新加坡）私人有限公司 記憶體電路、用於記憶體電路的自我修復的系統及方法

Also Published As

Publication number Publication date
TW201701294A (zh) 2017-01-01
KR20160148347A (ko) 2016-12-26
CN106257595B (zh) 2020-10-30
US20160372214A1 (en) 2016-12-22
US9508456B1 (en) 2016-11-29
CN106257595A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
TWI661430B (zh) 自我修復裝置及其方法
KR102117633B1 (ko) 셀프 리페어 장치
CN100483557C (zh) 处理半导体管芯的方法
KR100745403B1 (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
US9870837B1 (en) Semiconductor memory device for performing a post package repair operation and operating method thereof
JP2002025292A (ja) 半導体集積回路
JP2005182866A (ja) 半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ
JP2010123159A (ja) 半導体集積回路
US8730743B2 (en) Repair method and integrated circuit using the same
JP2007172720A (ja) 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法
US20060239090A1 (en) Semiconductor memory device
US9847142B2 (en) Semiconductor apparatus and repair method thereof
WO2007110926A1 (ja) 半導体メモリおよびテストシステム
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
US11954338B2 (en) Shared components in fuse match logic
JP2006185569A (ja) 半導体記憶装置
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
JP2008059718A (ja) 半導体記憶装置
KR102021898B1 (ko) 테스트 매개 장치, 메모리 장치의 테스트 시스템 및 메모리 장치의 테스트 방법
US20160042813A1 (en) Semiconductor memory device and method for testing redundancy word line
TWI579862B (zh) 記憶體裝置
CN106710632B (zh) 存储器装置
JP5038788B2 (ja) 半導体装置
JP4848196B2 (ja) 半導体集積回路
JP2013161509A (ja) 半導体装置の冗長救済方法