CN113436660B - 锁存电路 - Google Patents

锁存电路 Download PDF

Info

Publication number
CN113436660B
CN113436660B CN202010207998.8A CN202010207998A CN113436660B CN 113436660 B CN113436660 B CN 113436660B CN 202010207998 A CN202010207998 A CN 202010207998A CN 113436660 B CN113436660 B CN 113436660B
Authority
CN
China
Prior art keywords
signal
latch
module
output
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010207998.8A
Other languages
English (en)
Other versions
CN113436660A (zh
Inventor
王科竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010207998.8A priority Critical patent/CN113436660B/zh
Priority to PCT/CN2021/079622 priority patent/WO2021190290A1/zh
Priority to US17/608,401 priority patent/US11705893B2/en
Publication of CN113436660A publication Critical patent/CN113436660A/zh
Application granted granted Critical
Publication of CN113436660B publication Critical patent/CN113436660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种锁存电路。所述锁存电路包括：锁存模块、置位控制模块、复位控制模块和时钟模块。其中，所述锁存模块用于锁存数据模块输入的数据；所述置位控制模块用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；所述复位控制模块用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；所述时钟模块用于为所述锁存模块提供读取时钟信号；其中，所述自测试使能信号决定所述锁存器处于自测试模式或正常工作模式。

Description

锁存电路
技术领域
本发明涉及集成电路领域，特别是涉及一种锁存电路。
背景技术
在现代的DRAM芯片中，使用大量的熔丝器件或反熔丝器件，为了存储熔丝器件或反熔丝器件的状态，需要使用大量的锁存器。同时，为了测试的目的，也会用锁存器存储自测试信号。
但是，一个DRAM芯片中可能使用数千甚至上万个锁存器，过多的锁存器会消耗大量的裸片面积，导致芯片面积增大。
发明内容
基于此，有必要针对目前锁存电路导致的芯片面积增大的问题，提供一种锁存电路。
本发明实施例提供了一种锁存电路，包括：
锁存模块，用于锁存数据模块输入的数据；
置位控制模块，用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；
复位控制模块，用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；
时钟模块，用于为所述锁存模块提供读取时钟信号；
其中，所述自测试使能信号决定所述锁存器处于自测试模式或正常工作模式。
在其中一个实施例中，所述置位控制模块的输入信号还包括自测试编码信号，所述置位控制模块的输出连接于所述锁存模块的置位端。
在其中一个实施例中，所述置位控制模块包括第一逻辑与单元，用于将所述控制信号、所述置位信号和所述自测试编码信号逻辑与后，输出给所述锁存模块和所述复位控制模块。
在其中一个实施例中，所述复位控制模块的输出连接于所述锁存模块的复位端。
在其中一个实施例中，所述复位控制模块包括：
反向运算单元，用于将所述置位控制模块的输出信号进行反向处理；
第二逻辑与单元，用于将反向处理后的所述置位控制模块的输出信号和所述自测使能信号进行逻辑与处理；以及
逻辑或单元，用于将所述第二逻辑与单元的输出与所述复位信息进行逻辑或后输出给所述锁存模块。
在其中一个实施例中，所述时钟模块的输入信号包括熔丝选择信号和熔丝时钟信号，所述时钟模块的输出连接于所述锁存模块的时钟端。
在其中一个实施例中，所述时钟模块包括第三逻辑与单元，用于将所述熔丝选择信号和熔丝时钟信号进行逻辑与后输出给所述锁存模块。
在其中一个实施例中，所述锁存模块的数据端接熔丝数据信号。
在其中一个实施例中，所述锁存模块为D触发器。
在其中一个实施例中，所述D触发器包括：
置位单元，用于在自测试模式下，当置位控制模块的输出为高电平时接收并输出第一电源提供的所述高电平信号；
熔丝单元，用于在正常工作模式下，根据所述读取时钟信号接收并输出所述熔丝数据信号；
复位单元，用于在所述复位控制信号的输出为高电平时接收并输出第二电源提供的所述低电平信号；
锁存器，用于接收并锁存所述置位单元输出的高电平信号、所述熔丝单元输出的所述熔丝数据信号或所述复位单元输出的所述低电平信号；以及
输出单元，用于输出锁存的所述高电平信号、所述熔丝数据信号或所述低电平信号。
本发明中，通过设置锁存模块、置位控制模块、复位控制模块和时钟模块，并在自测试模式中通过所述置位控制模块控制所述锁存模块输出高电平信号，并通过锁存器输出用于测试的所述高电平信号，以及在正常工作模式中所述锁存模块根据所述读取时钟信号从数据模块中读取数据并锁存，从而实现锁存所述数据模块输入的数据的功能以及DFT功能，简化了锁存电路的结构，进而减小了所需的芯片面积。
附图说明
图1为本发明提供的一种锁存电路的电气结构示意；
图2为本发明提供的另一种锁存电路的电路结构示意；
图3为本发明提供的置位控制模块的多个输入信号的时序图；
图4为本发明提供的一种锁存模块的电路结构示意。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
请参见图1和图2，本发明实施例提供了一种锁存电路，包括锁存模块100、置位控制模块200、复位控制模块300和时钟模块400。
所述锁存模块100用于锁存数据模块输入的数据。
所述置位控制模块200用于控制所述锁存模块100输出高电平信号，所述置位控制模块200的输入信号包括控制信号CTRL和置位信号SET。
所述复位控制模块300用于控制所述锁存模块100输出低电平信号，所述复位控制模块300的输入信号包括所述置位控制模块的输出信号、自测试使能信号DFTEN和复位信号Reset；其中，所述自测试使能信号DFTEN决定所述锁存器处于自测试模式或正常工作模式。
所述时钟模块400用于为所述锁存模块100提供读取时钟信号。
本实施例中，所述锁存电路通过所述自测试使能信号DFTEN启用自测试模式或正常工作模式。当所述自测试使能信号DFTEN＝1时，所述锁存电路进入自测试模式，所述控制信号CTRL＝1，所述置位信号SET＝1，所述时钟模块400接地，所述置位控制模块200的输出为高电平信号，通过所述置位控制模块的输出控制所述锁存模块100输出高电平信号，利用所述高电平信号实现可行性测试功能。当所述自测试使能信号DFTEN＝0时，所述锁存电路进入正常工作模式，所述置位信号SET输入端子接地，所述锁存模块100根据所述读取时钟信号接收所述数据模块输入的数据，并锁存。可见，本实施例中通过设置锁存模块100、置位控制模块200、复位控制模块300和时钟模块400，将DFT锁存器和熔丝锁存器合并为一个触发器，既可以实现输入数据的锁存功能，又可以实现DFT功能，减少了锁存器的使用数量，简化了锁存电路的结构，进而减小了所需的芯片面积。
在其中一个实施例中，所述置位控制模块200的输入信号还包括自测试编码信号DFTCODE，所述置位控制模块200的输出连接于所述锁存模块100的置位端。可以理解，对锁存器的测试需要高速的混合信号测试设备，而本实施中通过输入自测试编码信号DFTCODE实现自行测试，可减少对自动化设备的需求。同时，可实现对多个锁存器同步进行测试，以减少测试所需的时间，提高测试效率。参见图3，本实施例中，当所述锁存电路被选中进行测试时，选用三路自测编码信号，即包括自测试编码信号DFTCODE0、自测试编码信号DFTCODE1和自测试编码信号DFTCODE2。所述置位控制模块200根据接收到的自测试编码信号DFTCODE、控制信号CTRL和置位信号控制所述锁存模块100输出高电平信号；具体的，当自测试编码信号DFTCODE、控制信号CTRL和置位信号均为高电平时，所述锁存模块100输出所述高电平信号，实现可行性测试。
在其中一个实施例中，所述锁存模块100的数据端接熔丝数据信号FuseData。可以理解，在DRAM中，锁存熔丝信号是所述锁存模块100的主要功能之一，因此所述锁存模块100的数据端接收熔丝数据信号FuseData，以实现数据的存储和擦除。
在其中一个实施例中，所述置位控制模块200包括第一逻辑与单元210，用于将所述控制信号CTRL、所述置位信号SET和所述自测试编码信号DFTCODE逻辑与后，输出给所述锁存模块100和所述复位控制模块300。
本实施例中，第一逻辑与单元210设置有控制信号端子、置位信号端子和多个自测试编码信号端子，其中所述自测试编码信号端子的个数可根据实际测试需求设定，例如，3个。在测试模式下，自测试编码信号DFTCODE0、自测试编码信号DFTCODE1、自测试编码信号DFTCODE2、置位信号SET和控制信号CTRL均为高电平时，所述锁存模块100输出高电平。
具体的，本实施例中所述置位控制模块200包括第一逻辑与门211和第四逻辑与门212，其中第一逻辑与门211为二输入与门，所述第四逻辑与门212为四输入与门。所述四输入逻辑与门的四个输入端分别连接于自测试编码信号DFTCODE0、自测试编码信号DFTCODE1、自测试编码信号DFTCODE2和置位信号SET，并对自测试编码信号DFTCODE0、自测试编码信号DFTCODE1、自测试编码信号DFTCODE2和置位信号SET进行逻辑与；所述二输入逻辑与门的一个输入端连接所述四输入逻辑与门的输出端，其另一个输入端连接于所述控制信号CTRL，用于对四输入逻辑与门的输出数据和所述控制信号CTRL进行逻辑与后输出给所述锁存信号的置位端，通过置位0或1进行测试。在正常工作模式下，所述置位信号端子接地，置位信号SET＝0，通过四输入逻辑与门与所述二输入逻辑与门进行逻辑与处理后，置位控制模块200的输出为低电平。
在其中一个实施例中，所述复位控制模块300的输出连接于所述锁存模块100的复位端。本实施例中，在测试模式下，自测试使能信号DFTEN端子连接高电平电压信号VDD，自测试使能信号DFTEN＝1。在置位信号SET＝1的时间段内，置位控制模块200控制所述锁存模块100输出高电平，复位控制模块300的输出信号为低电平；当SET＝0变为低电平时，需要对锁存器进行复位，复位控制模块300通过所述置位控制模块的输出信号和自测试使能信号DFTEN控制所述锁存信号复位，使得所述锁存模块100输出低电平信号，从而通过置0或1实现测试功能。在正常工作模式下，置位信号端子和自测试使能信号DFTEN端子接地，所述锁存模块100根据所述读取时钟信号接收并锁存所述数据模块输入的数据，以及在写入所述数据后通过所述复位信号Reset对所述锁存模块100复位。
在其中一个实施例中，所述复位控制模块300包括反向运算单元310、第二逻辑与单元320和逻辑或单元330。
所述反向运算单元310用于将所述置位控制模块的输出信号进行反向处理。本实施例中，所述反向运算单元310包括第二反相器311，其输入端与所述置位控制模块200中的二输入逻辑与门的输出端连接，用于对所述置位控制模块的输出信号进行反向处理。
所述第二逻辑与单元320用于将反向处理后的所述置位控制模块的输出信号和所述自测使能信号进行逻辑与处理。本实施例中，所述第二逻辑与单元320包括第二逻辑与门321，连接于与所述第二反相器311的输出端以及自测试使能信号DFTEN端子，用于对反向处理后的所述置位控制模块的输出信号和所述自测使能信号进行逻辑与处理，并提供给所述逻辑或门。
所述逻辑或单元330用于将所述第二逻辑与单元320的输出与所述复位信息进行逻辑或后输出给所述锁存模块100。本实施例中，所述逻辑或单元330包括逻辑或门331，所述逻辑或门331连接于第二逻辑与门321的输出端和复位信号端子，用于对第二逻辑与门321的输出信号以及所述复位信号Reset进行逻辑或处理，并提供给所述锁存模块100的复位端，控制所述锁存模块100输出低电平信号。
具体的，在测试模式下，测试编码信号DFTCODE0、自测试编码信号DFTCODE1、自测试编码信号DFTCODE2和置位信号SET和控制信号CTRL均为高电平时，所述置位控制模块的输出信号为高电平时，经第二反向器处理后的所述置位控制模块的输出信号为低电平，此时再经过第二逻辑与门和所述自测试信号进行逻辑与后输出的信号为低电平；当置位信号SET变成低电平时，所述置位控制模块的输出信号低高电平时，经第二反向器处理后的所述置位控制模块的输出信号为高电平，通过第二逻辑与门的输出信号即可实现对所述锁存模块100进行复位，控制所述锁存模输出低电平信号。在正常工作模式下，置位信号端子和自测试使能信号DFTEN端子接地，第二逻辑与门321的输出信号为低电平，需要通过复位信号Reset控制所述锁存模块100复位。具体的，当所述复位信号Reset为高电平时，所述锁存模块100复位。
在其中一个实施例中，所述时钟模块400的输入信号包括熔丝选择信号FuseSel和熔丝时钟信号FuseClk，所述时钟模块400的输出连接于所述锁存模块100的时钟端。本实施例中，通过对所述熔丝选择信号FuseSel和熔丝时钟信号FuseClk进行逻辑与处理，生成并输出所述读取时钟信号，以使所述锁存模块100锁存所述熔丝数据信号FuseData。
在其中一个实施例中，所述时钟模块400包括第三逻辑与单元410，用于将所述熔丝选择信号FuseSel和熔丝时钟信号FuseClk进行逻辑与后输出给所述锁存模块100。具体的，第三逻辑与单元410对熔丝选择信号FuseSel和熔丝时钟信号FuseClk进行逻辑与后输出给所述锁存模块100的时钟端。
在其中一个实施例中，所述锁存模块100为D触发器。可以理解，在测试模式下，自测试使能信号DFTEN端子连接高电平电压信号VDD，自测试使能信号DFTEN＝1。在置位信号SET＝1的时间段内，置位控制模块200控制所述锁存模块100输出高电平，复位控制模块300的输出信号为低电平；当SET＝0变为低电平时，复位控制模块300通过所述置位控制模块的输出信号和自测试使能信号DFTEN控制所述锁存信号复位，使得所述锁存模块100输出低电平信号，从而通过置0或1实现测试功能。此外，在正常工作模式下，置位信号端子和自测试使能信号DFTEN端子接地，所述锁存模块100根据所述读取时钟信号接收并锁存所述数据模块输入的数据，以及在写入所述数据后通过所述复位信号Reset对所述锁存模块100复位，因此，所述锁存模块100可以为D触发器。
请参见图4，在其中一个实施例中，所述D触发器包括置位单元110、熔丝单元120、复位单元130、锁存器140和输出单元150。
所述置位单元110用于在自测试模式下，当置位控制模块200的输出为高电平时接收并输出第一电源提供的所述高电平信号。本实施例中，所述置位单元110包括第一反相器111和第一开关管K1。所述第一反相器111连接于所述置位控制模块200中的第一逻辑与门211的输出端，用于对第一逻辑与门211的输出信号进行反向处理，其中所述第一逻辑与门211的输出端即为所述置位控制模块200的输出端。所述第一开关管K1为P型MOS管，其栅极与所述第一逻辑与门211的输出端连接，用于在反向处理后的所述置位控制模块的输出信号为低电平时，接收第一电源提供的高电平信号。
所述熔丝单元120用于在正常工作模式下，根据所述读取时钟信号接收并输出所述熔丝数据信号FuseData。本实施例中，所述熔丝单元120包括传输门T，其中所述传输门的控制端相当于所述锁存模块100的时钟端，与所述时钟模块400的输出端连接，所述传输门的输入端相当于锁存模块100的数据端，接收所述数据模块输入的数据，例如，熔丝数据信号FuseData。当所述读取时钟信号为高电平时，所述传输门T导通，接收所述熔丝数据信号FuseData。
所述复位单元130用于在所述复位控制信号CTRL的输出为高电平时接收并输出第二电源提供的所述低电平信号。本实施例中，所述复位单元130包括第二开关管K2，所述第二开关管K2为N型MOS管。所述第二开关管K2的控制端相当于所述锁存模块100的复位端，与复位控制模块300中的逻辑或门331的输出端连接，当所述复位信号Reset为高电平，或者第二逻辑与门321的输出信号为高电平时，所述第二开关管K2导通，将所述熔丝单元120的输出端和所述置位单元110的输出端接地，或者为所述熔丝单元120的输出端和所述置位单元110的输出端提供低电平信号。其中，所述第一电源和第二电源可以是所述锁存模块100的工作电源，也可以是单独设置的电源。
所述锁存器140与用于接收并锁存所述置位单元110输出的高电平信号、所述熔丝单元120输出的所述熔丝数据信号FuseData或所述复位单元130输出的所述低电平信号。本实施例中，所述锁存器140在测试模式下接收并锁存所述置位单元110提供的高电平信号，在正常工作模式下接收并锁存所述熔丝单元120提供的熔丝数据信号FuseData。
所述输出单元150用于输出锁存的所述高电平信号、所述熔丝数据信号FuseData或所述低电平信号。
为了更清楚的描述本发明，下面综合图2和图4所示的锁存电路的工作过程进行详细的描述。
在测试模式下，熔丝选择信号端子接地，自测试使能信号DFTEN接高电平。测试编码信号DFTCODE0、自测试编码信号DFTCODE1、自测试编码信号DFTCODE2和置位信号SET和控制信号CTRL均为高电平时，经过逻辑与处理后得到的所述置位控制模块的输出信号为高电平，然后所述置位控制模块的输出信号经第一反向器处理后提供给所述第一开关管K1，所述第一开关管K1导通，接收第一电源提供的高电平信号。置位信号SET为低电平时，利用复位控制模块300控制所述锁存模块100复位，以使所述锁存模块100输出低电平信号，从而通过置0或1实现测试功能。
在正常工作模式下，自测试使能信号DFTEN端子和置位信号端子接地。当所述熔丝选择信号FuseSel和熔丝时钟信号FuseClk均为高电平时，所述传输门T导通，所述锁存器140锁存通过所述传输门传输的熔丝数据信号FuseData。以及，以及在写入所述熔丝数据信号FuseData后通过所述复位信号Reset对所述锁存模块100复位。
综上，本发明实施例提供了一种锁存电路。所述锁存电路包括：锁存模块100、置位控制模块200、复位控制模块300和时钟模块400。其中，所述锁存模块100用于锁存数据模块输入的数据；所述置位控制模块200用于控制所述锁存模块100输出高电平信号，所述置位控制模块200的输入信号包括控制信号CTRL和置位信号SET；所述复位控制模块300用于控制所述锁存模块100输出低电平信号，所述复位控制模块300的输入信号包括所述置位控制模块的输出信号、自测试使能信号DFTEN和复位信号Reset；所述时钟模块400用于为所述锁存模块100提供读取时钟信号；其中，所述自测试使能信号DFTEN决定所述锁存器140处于自测试模式或正常工作模式。本发明中，通过设置锁存模块100、置位控制模块200、复位控制模块300和时钟模块400，并在自测试模式中通过所述置位控制模块200控制所述锁存模块100输出高电平信号，并通过锁存器140输出用于测试的所述高电平信号，以及在正常工作模式中所述锁存模块100根据所述读取时钟信号从数据模块中读取数据并锁存，从而实现锁存所述数据模块输入的数据的功能以及DFT功能，简化了锁存器140电路的结构，进而减小了所需的芯片面积。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种锁存电路，其特征在于，包括：
锁存模块，用于锁存数据模块输入的数据；
置位控制模块，用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；
复位控制模块，用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；
时钟模块，用于为所述锁存模块提供读取时钟信号；
其中，所述自测试使能信号决定所述锁存电路处于自测试模式或正常工作模式。
2.根据权利要求1所述的锁存电路，其特征在于，所述置位控制模块的输入信号还包括自测试编码信号，所述置位控制模块的输出连接于所述锁存模块的置位端。
3.根据权利要求2所述的锁存电路，其特征在于，所述置位控制模块包括第一逻辑与单元，用于将所述控制信号、所述置位信号和所述自测试编码信号逻辑与后，输出给所述锁存模块和所述复位控制模块。
4.根据权利要求1所述的锁存电路，其特征在于，所述复位控制模块的输出连接于所述锁存模块的复位端。
5.根据权利要求1所述的锁存电路，其特征在于，所述复位控制模块包括：
反向运算单元，用于将所述置位控制模块的输出信号进行反向处理；
第二逻辑与单元，用于将反向处理后的所述置位控制模块的输出信号和所述自测试使能信号进行逻辑与处理；以及
逻辑或单元，用于将所述第二逻辑与单元的输出与所述复位信号进行逻辑或后输出给所述锁存模块。
6.根据权利要求1所述的锁存电路，其特征在于，所述时钟模块的输入信号包括熔丝选择信号和熔丝时钟信号，所述时钟模块的输出连接于所述锁存模块的时钟端。
7.根据权利要求6所述的锁存电路，其特征在于，所述时钟模块包括第三逻辑与单元，用于将所述熔丝选择信号和所述熔丝时钟信号进行逻辑与后输出给所述锁存模块。
8.根据权利要求1所述的锁存电路，其特征在于，所述锁存模块的数据端接熔丝数据信号。
9.根据权利要求1所述的锁存电路，其特征在于，所述锁存模块为D触发器。
10.根据权利要求9所述的锁存电路，其特征在于，所述D触发器包括：
置位单元，用于在自测试模式下，当置位控制模块的输出为高电平时接收并输出第一电源提供的所述高电平信号；
熔丝单元，用于在正常工作模式下，根据所述读取时钟信号接收并输出熔丝数据信号；
复位单元，用于在所述控制信号的输出为高电平时接收并输出第二电源提供的所述低电平信号；
锁存器，用于接收并锁存所述置位单元输出的高电平信号、所述熔丝单元输出的所述熔丝数据信号或所述复位单元输出的所述低电平信号；以及
输出单元，用于输出锁存的所述高电平信号、所述熔丝数据信号或所述低电平信号。
CN202010207998.8A 2020-03-23 2020-03-23 锁存电路 Active CN113436660B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010207998.8A CN113436660B (zh) 2020-03-23 2020-03-23 锁存电路
PCT/CN2021/079622 WO2021190290A1 (zh) 2020-03-23 2021-03-09 锁存器电路
US17/608,401 US11705893B2 (en) 2020-03-23 2021-03-09 Latch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010207998.8A CN113436660B (zh) 2020-03-23 2020-03-23 锁存电路

Publications (2)

Publication Number Publication Date
CN113436660A CN113436660A (zh) 2021-09-24
CN113436660B true CN113436660B (zh) 2022-05-24

Family

ID=77753276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010207998.8A Active CN113436660B (zh) 2020-03-23 2020-03-23 锁存电路

Country Status (3)

Country Link
US (1) US11705893B2 (zh)
CN (1) CN113436660B (zh)
WO (1) WO2021190290A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204809B (zh) * 2021-11-18 2023-10-20 华人运通(江苏)技术有限公司 一种动力输出电路的控制装置及供电系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379407A (zh) * 2001-03-30 2002-11-13 富士通株式会社 具有有效和可靠的冗余处理的半导体存储器件
CN1666297A (zh) * 2002-07-02 2005-09-07 因芬尼昂技术股份公司 顺序熔丝锁存器操作移位寄存器
CN101404184A (zh) * 2007-10-04 2009-04-08 松下电器产业株式会社 半导体存储装置
CN103345936A (zh) * 2011-04-19 2013-10-09 黑龙江大学 任意k值和8值dram的写入电路和读出电路
CN104796132A (zh) * 2014-01-22 2015-07-22 陈祺琦 一种触发器电路
JP2016004594A (ja) * 2014-06-17 2016-01-12 マイクロン テクノロジー， インク． 半導体装置
CN106257595A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 自修复器件及其方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5677917A (en) 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
JP3636965B2 (ja) * 2000-05-10 2005-04-06 エルピーダメモリ株式会社 半導体装置
CN100492906C (zh) * 2005-06-15 2009-05-27 清华大学 带复位和/或置位功能且基于条件预充结构的d触发器
US20080303573A1 (en) * 2007-06-11 2008-12-11 Faraday Technology Corporation Data-retention latch for sleep mode application
CN103018613A (zh) * 2011-09-21 2013-04-03 鸿富锦精密工业（深圳）有限公司 线路检测模组以及具有该线路侦测模组的测试治具
US8970274B2 (en) 2012-06-08 2015-03-03 Mediatek Singapore Pte. Ltd. Pulse latches
US10026498B1 (en) * 2017-04-10 2018-07-17 International Business Machines Corporation Simultaneous scan chain initialization with disparate latches
KR20190068198A (ko) * 2017-12-08 2019-06-18 에스케이하이닉스 주식회사 메모리 장치 및 그의 테스트 방법
CN108564982B (zh) 2018-03-28 2023-10-13 长鑫存储技术有限公司 存储器装置及用于其的测试电路
US11804829B2 (en) * 2021-07-19 2023-10-31 Changxin Memory Technologies, Inc. Latch circuit, latch method, and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379407A (zh) * 2001-03-30 2002-11-13 富士通株式会社 具有有效和可靠的冗余处理的半导体存储器件
CN1666297A (zh) * 2002-07-02 2005-09-07 因芬尼昂技术股份公司 顺序熔丝锁存器操作移位寄存器
CN101404184A (zh) * 2007-10-04 2009-04-08 松下电器产业株式会社 半导体存储装置
CN103345936A (zh) * 2011-04-19 2013-10-09 黑龙江大学 任意k值和8值dram的写入电路和读出电路
CN104796132A (zh) * 2014-01-22 2015-07-22 陈祺琦 一种触发器电路
JP2016004594A (ja) * 2014-06-17 2016-01-12 マイクロン テクノロジー， インク． 半導体装置
CN106257595A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 自修复器件及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bit line coupling scheme and electrical fuse circuit for reliable operation of high density DRAM;Kyunam Lim;《2001 Symposium on VLSI Circuits. Digest of Technical Papers》;20020807;33-34 *

Also Published As

Publication number Publication date
WO2021190290A1 (zh) 2021-09-30
US20230034171A1 (en) 2023-02-02
US11705893B2 (en) 2023-07-18
CN113436660A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US6968486B2 (en) Master-slave-type scanning flip-flop circuit for high-speed operation with reduced load capacity of clock controller
CN103308851A (zh) 扫描触发器及其方法和具有该扫描触发器的装置
KR910013711A (ko) 재순환 능력을 가진 에지 트리거형 d형 플립플롭 주사래치 셀
TWI642275B (zh) 正反器電路和掃描鏈
EP0398816A2 (en) Testing method, testing circuit and semiconductor integrated circuit having testing circuit
CN113436660B (zh) 锁存电路
US6489832B1 (en) Chip information output circuit
CN112929012A (zh) 漏电补偿锁存器、数据运算单元以及芯片
KR20190041052A (ko) 공통 클럭을 사용하는 플립플롭을 포함하는 전자 회로
JP3672184B2 (ja) 中継用マクロセル
US6301182B1 (en) Semiconductor memory device
US7640467B2 (en) Semiconductor memory with a circuit for testing the same
KR101691568B1 (ko) 플립-플롭 회로
US11575366B2 (en) Low power flip-flop
CN113299327A (zh) 锁存器、数据运算单元以及芯片
US7299391B2 (en) Circuit for control and observation of a scan chain
US11630153B2 (en) Chip testing apparatus and system with sharing test interface
US20110316616A1 (en) Semiconductor integrated circuit for controlling power supply
US6791357B2 (en) Bus signal hold cell, bus system, and method
CN214228230U (zh) 锁存器、数据运算单元以及芯片
KR100951572B1 (ko) 테스트 진입 회로와 테스트 진입 신호 생성 방법
US7463063B2 (en) Semiconductor device
KR20080066219A (ko) 반도체 메모리장치의 테스트 모드 셋팅 방법 및 회로
KR100230369B1 (ko) 전원 선택 회로
KR100192583B1 (ko) 출력버퍼회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant