JP3636965B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3636965B2 JP3636965B2 JP2000136622A JP2000136622A JP3636965B2 JP 3636965 B2 JP3636965 B2 JP 3636965B2 JP 2000136622 A JP2000136622 A JP 2000136622A JP 2000136622 A JP2000136622 A JP 2000136622A JP 3636965 B2 JP3636965 B2 JP 3636965B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- transistor
- reference voltage
- semiconductor device
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はリダンダンシセルを備えたメモリに好適な半導体装置に関し、特に、ヒューズ切断判定の高速化及び省面積化を図った半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体記憶装置のメモリセルでは、製造工程においてその良／不良を判断し、不良である場合には、予め冗長的に形成されているリダンダンシセルと置換されている。この置換の際には、不要箇所となるメモリセルに接続されたヒューズが切断される。図７は２個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【０００３】
従来の半導体装置には、図７に示すように、電位レベルの調整が必要になる箇所に電源（電圧ＶＣＣ）と接地との間に２個のヒューズＦ１０１及びＦ１０２が相互に直列に接続されている。そして、ヒューズＦ１０１及びＦ１０２の接続点にインバータＩＶ１０１が接続されている。
【０００４】
このように構成された従来の半導体装置においては、電源側に接続されたヒューズＦ１０１を切断すれば、インバータＩＶ１０１の入力がロウとなるので、インバータＩＶ１０１からハイが出力され、接地側に接続されたヒューズ１０２を切断すれば、インバータＩＶ１０１の入力がハイとなるので、インバータＩＶ１０１からロウが出力される。このようにして、確実に電位レベルの調整が可能である。
【０００５】
しかし、近時、半導体装置の省面積化及び省電力化の要請が高まっているが、ヒューズの縮小は困難であり、また、図７に示す構成では、ヒューズを切断する前の状態において電流消費が大きいという欠点がある。
【０００６】
そこで、近時、組み込むヒューズを１個のみとする半導体装置が主流となってきている。図８は１個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【０００７】
この従来の半導体装置においては、電位レベルの調整が必要になる箇所に電源（電圧ＶＣＣ）と接地との間に１個のヒューズＦ１０１及び１個の切断判定用トランジスタＴｒ１０１が相互に直列に接続されている。ヒューズＦ１０１と切断判定用トランジスタＴｒ１０１との接続点（ノードＮ１０１）には、ラッチ回路Ｌ１０１が接続されている。
【０００８】
また、ソースが定電流源Ｉ１０１に接続されたＰチャネルトランジスタＭＰ１０１並びにソースが接地ＧＮＤに接続されたＮチャネルトランジスタＭＮ１０１及びＭＮ１０２が設けられている。トランジスタＭＰ１０１及びＭＮ１０２の各ドレイン並びにトランジスタＭＮ１０１のドレイン及びゲートは共通接続されている。トランジスタＭＰ１０１及びＭＮ１０２のゲートには、ヒューズ判定信号Ｓ１０１がインバータＩＶ１１０により反転されて入力される。ヒューズ判定信号Ｓ１０１は、通常動作時にはロウとなっており、ヒューズＦ１０１の判定を行う際にハイとなる信号である。このようなトランジスタＭＰ１０１、ＭＮ１０１及びＭＮ１０２、定電流源Ｉ１０１並びにインバータＩＶ１１０から基準電圧発生回路１０１が構成されている。この基準電圧発生回路１０１中のトランジスタＭＰ１０１及びＭＮ１０２の接続点から基準電圧が発生され、切断判定用トランジスタＴｒ１０１のゲートに供給される。トランジスタＭＮ１０２は、フローティング防止用のトランジスタである。
【０００９】
なお、基準電圧及び切断判定用トランジスタＴｒ１０１のサイズは、切断判定用トランジスタＴｒ１０１のオン抵抗がヒューズＦ１０１の抵抗値の２倍程度となるように設定されている。また、ラッチ回路Ｌ１０１には、ノードＮ１０１の電位レベルＶＣＣ／２をしきい値として出力信号を反転するインバータが設けられている。
【００１０】
このように構成された従来の半導体装置においては、ヒューズＦ１０１が切断されているか否かを判定する場合、先ず、ヒューズ判定信号Ｓ１０１をロウからハイにする。こうすると、基準電圧発生回路１０１から基準電圧が発生して切断判定用トランジスタＴｒ１０１がオンする。そして、ヒューズＦ１０１と切断判定用トランジスタＴｒ１０１との抵抗比で決まる各接続点の電位が、ラッチ回路Ｌ１０１に入力され、ヒューズＦ１０１の切断の有無を示すデータがラッチされる。具体的には、ヒューズＦ１０１が切断され、ノードＮ１０１の電位がラッチ回路Ｌ１０１の入力しきい値を少しでも下回れば、ロウレベルがラッチされる。一方、ヒューズＦ１０１が切断されず、ノードＮ１０１の電位がラッチ回路Ｌ１０１の入力しきい値を少しでも上回れば、ハイレベルがラッチされる。
【００１１】
しかし、ヒューズは一般にレーザ等で溶断されるので、ヒューズの切断は必ずしも完全に行われるわけではなく、不完全に切断され、図８に示す従来の半導体装置では、ノードＮ１０１が電源に数十ｋΩ程度の高抵抗で接続される場合が多い。このような場合、ノードＮ１０１の電位レベルは、ヒューズＦ１０１の抵抗値とトランジスタＴｒ１０１のオン抵抗値との比で決まり、ノードＮ１０１の電位レベルがラッチ回路の入力しきい値を僅かでも上回っていれば、ヒューズが切断されたと判定されるが、温度変化、電圧変動又はヒューズ抵抗値の経時劣化等の要因で、その後に再度判定を行ったときには切断されていないと判定される虞がある。従って、このように、本来切断されているべきヒューズが不完全に切断された製品は選別工程等で確実に除去する必要があるが、従来の半導体装置ではそれが不可能であるという問題点がある。
【００１２】
そこで、特開平１０−６２４７７号公報には、電源と接地との間に判定対象であるヒューズと抵抗素子とを直列に接続し、それらの接続点の電位レベルを調節可能とした半導体装置が掲載されている。図９は特開平１０−６２４７７号公報に掲載された従来の半導体装置の一例を示す回路図である。
【００１３】
この従来の半導体装置においては、判定対象であるヒューズＦ１１１の一端が接地ＧＮＤに接続され、他端に抵抗素子１１２が接続されている。抵抗素子１１２の他端には、電圧ＶＤＤが供給される。ヒューズＦ１１１と抵抗素子１１２との接続点（ノードＮ１１１）にインバータＩＶ１１１が接続されている。また、ノードＮ１１１とインバータＩＶ１１１との間にドレインが接続されたＮチャネルトランジスタ１１７が設けられており、このトランジスタ１１７のソースと接地ＧＮＤとの間に抵抗素子１１８が接続されている。トランジスタ１１７のゲートには、トランジスタ１１７のオン／オフを切り替えるための信号Ｓ１１１が入力される。
【００１４】
このように構成された従来の半導体装置においては、通常状態では、信号Ｓ１１１はロウであるが、ヒューズＦ１１１が切断されているか否かを判定する場合、先ず、信号Ｓ１１１をロウからハイにして、トランジスタ１１７を導通させる。こうすると、ノードＮ１１１の電位レベルが引き下げられる。従って、ヒューズＦ１１１の切断が不完全な場合には、インバータＩＶ１１１の入力レベルがしきい値を下回るので、ヒューズＦ１１１が切断されていないとしてこの製品を除去することが可能となる。
【００１５】
【発明が解決しようとする課題】
しかしながら、図９に示す特開平１０−６２４７７号公報に掲載された従来の半導体装置では、抵抗素子１１２及び１１８に比較的大きい抵抗値が必要とされるので、金属層から形成すると装置全体が大きなものとなるという問題点があり、ポリシリコン層から形成すると専用の層が必要となって製造ばらつきが発生しやすくなるという問題点がある。また、ノードＮ１１１の電位レベルは瞬時には安定しないので、ヒューズＦ１１１の切断の有無の判定に時間がかかってしまうという問題点もある。
【００１６】
更に、このようなヒューズはダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等では多数設けられるが、その１個１個に対して抵抗素子１１２及び１１８が必要となるため、チップ面積が大きくなる。
【００１７】
更にまた、抵抗素子１１２及び１１８とトランジスタ１１７とは別工程で製造されるので、それらの間の相対精度を高く維持することが困難である。
【００１８】
本発明はかかる問題点に鑑みてなされたものであって、ヒューズの切断判定を高速に行うことができ、装置自体を小型化することができ、高い相対精度を容易に得ることができる半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。また、本発明に係る他の半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。更に、本発明に係る更に他の半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。
【００２０】
本発明においては、電流量調整手段により切断判定用トランジスタを流れる電流量が調整され、この結果、切断判定用トランジスタのオン抵抗に基づいてヒューズと切断判定用トランジスタとの接続点の電位レベルが上下する。このように電位レベルを上下させても、ヒューズが完全に切断されている場合又は全く切断されていない場合には影響はないが、ヒューズの切断が不完全な場合には、電位レベルの上昇／下降に応じて強制的に切断側／非切断側に割り振られることになる。このようにして、ヒューズが完全に切断されているか、全く切断されていないか、又は不完全に切断されているかをきわめて容易に判断することが可能となる。
【００２２】
更に、前記基準電圧発生回路に、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を設けることにより、通常動作時の不要な電力消費を防止することができる。
【００２３】
更にまた、前記電圧引上手段と前記電圧引下手段とは互いに異なるタイミングで動作するものであってもよい。前記電圧引下手段に、前記切断判定用トランジスタのゲートにドレイン及びゲートが接続された第１のトランジスタと、この第１のトランジスタのソースにドレインが接続され接地にソースが接続された第２のトランジスタと、を設けることにより、基準電圧を引き下げる際に切断判定用トランジスタのゲートが直接接地されることを防止することができる。
【００２４】
また、前記電圧引上手段及び前記電圧引下手段の少なくとも一方を複数個設けることにより、切断判定用トランジスタのオン抵抗を細かく調整することが可能となり、不完全に切断されたヒューズにおける切断の程度に関する情報を得ることが可能となる。
【００２５】
また、前記ヒューズ及び前記切断判定用トランジスタを複数組設け、前記切断判定用トランジスタの各ゲートを共通接続することにより、ＤＲＡＭ等で繰り返し設けられたヒューズの切断判定を一括して行うことが可能となると共に、装置自体の小型化が可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施例に係る半導体装置について、添付の図面を参照して具体的に説明する。図１は本発明の第１の実施例に係る半導体装置の構造を示す回路図である。図２は第１の実施例におけるラッチ回路の構造を示す回路図である。
【００２７】
第１の実施例においては、判定対象であるｎ個のヒューズＦ１、Ｆ２、・・・、Ｆｎの一端に夫々切断判定用トランジスタＴｒ１、Ｔｒ２、・・・、Ｔｒｎが接続されている。切断判定用トランジスタＴｒ１乃至Ｔｒｎは、例えばＮチャネルトランジスタから構成される。各ヒューズの非切断時の抵抗は、例えば数ｋΩ程度、各切断判定用トランジスタのオン抵抗は、例えば数１０ｋΩ程度であり、切断判定用トランジスタのオン抵抗はヒューズの非切断時の抵抗より、例えば１桁以上大きいものとなっている。ヒューズＦ１乃至Ｆｎの他端には電圧Ｖｃｃが供給され、切断判定用トランジスタＴｒ１乃至Ｔｒｎの他端は接地ＧＮＤに接続されている。切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートは共通接続されている。ヒューズＦ１乃至Ｆｎと切断判定用トランジスタＴｒ１乃至Ｔｒｎとの接続点（ノードＮ１乃至Ｎｎ）には、夫々ラッチ回路Ｌ１、Ｌ２、・・・、Ｌｎが接続されている。
【００２８】
また、第１の実施例には、ソースが定電流源Ｉ１に接続されたＰチャネルトランジスタＭＰ１並びにソースが接地ＧＮＤに接続されたＮチャネルトランジスタＭＮ１及びＭＮ２が設けられている。トランジスタＭＰ１及びＭＮ２の各ドレイン並びにトランジスタＭＮ１のドレイン及びゲートは共通接続されている。トランジスタＭＰ１及びＭＮ２のゲートには、ヒューズ判定信号Ｓ１がインバータＩＶ１０により反転されて入力される。ヒューズ判定信号Ｓ１は、通常動作時にはロウとなっており、ヒューズＦ１乃至Ｆｎの判定を行う際にハイとなる信号である。このようなトランジスタＭＰ１、ＭＮ１及びＭＮ２、定電流源Ｉ１並びにインバータＩＶ１０から基準電圧発生回路１が構成されている。この基準電圧発生回路１中のトランジスタＭＰ１及びＭＮ２の接続点から基準電圧が発生され、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートに供給される。トランジスタＭＮ２は、フローティング防止用のトランジスタである。
【００２９】
更に、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にドレインが接続されたＰチャネルトランジスタＭＰ１１が設けられている。トランジスタＭＰ１１のソースは定電流源Ｉ１に接続され、ゲートにはテストモード信号ＴＥＳＴ２が供給される。トランジスタＭＰ１１の駆動能力は、例えばトランジスタＭＰ１１が導通状態のときの切断判定用トランジスタのオン抵抗が非導通状態の時のオン抵抗の１／２倍程度となるように設定されている。また、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にゲート及びドレインが接続されたＮチャネルトランジスタＭＮ１１が設けられている。トランジスタＭＮ１１のソースには、ソースが接地されたＮチャネルトランジスタＭＮ２１のドレインが接続されている。トランジスタＭＮ２１のゲートにはテストモード信号ＴＥＳＴ１が供給される。トランジスタＭＮ１１及びＭＮ２１の駆動能力は、例えばトランジスタＭＮ２１が導通状態のときの切断判定用トランジスタのオン抵抗が非導通状態の時のオン抵抗の２倍程度となるように設定されている。テストモード信号ＴＥＳＴ１は、後述の第１の判定を行う際にハイとなる信号であり、テストモード信号ＴＥＳＴ２は、後述の第２の判定を行う際にロウとなる信号である。
【００３０】
ラッチ回路Ｌ１乃至Ｌｎには、図２に示すように、互いに直列に接続されたインバータＩＶ１及びＩＶ２が設けられている。インバータＩＶ１及びＩＶ２のしきい値は、例えば電圧ＶＣＣ／２である。インバータＩＶ１の入力端とヒューズＦｋ及び切断判定用トランジスタＴｒｋ（１≦ｋ≦ｎ）間のノードＮｋとの間にトランスファゲートＧ１が接続されている。また、インバータＩＶ１の入力端とインバータＩＶ２の出力端との間にトランスファゲートＧ２が接続されている。更に、ヒューズ判定信号Ｓ１を反転するインバータＩＶ３が設けられており、ヒューズ判定信号Ｓ１は、トランスファゲートＧ１を構成するＰチャネルトランジスタ及びトランスファゲートＧ２を構成するＮチャネルトランジスタの各ゲートに反転されることなくそのまま入力され、トランスファゲートＧ１を構成するＮチャネルトランジスタ及びトランスファゲートＧ２を構成するＰチャネルトランジスタの各ゲートには反転して入力される。このように構成されたラッチ回路に保持された値はインバータＩＶ２の出力端に相当するノードＮＬ１から出力される。
【００３１】
次に、上述のように構成された第１の実施例の動作について説明する。
【００３２】
ヒューズＦ１乃至Ｆｎが切断されているか否かを判定する場合、先ず、ヒューズ判定信号Ｓ１をロウからハイにする。こうすると、基準電圧発生回路１から基準電圧が発生して切断判定用トランジスタＴｒ１乃至Ｔｒｎがオンする。そして、夫々ヒューズＦ１乃至Ｆｎと切断判定用トランジスタＴｒ１乃至Ｔｒｎとの抵抗比で決まる各接続点の電位が、夫々ラッチ回路Ｌ１乃至Ｌｎに入力され、ヒューズＦ１乃至Ｆｎの切断の有無を示すデータがラッチされる。具体的には、ヒューズが切断され、ノードＮｋの電位がインバータＩＶ１のしきい値を少しでも下回れば、ロウレベルがラッチされる。一方、ヒューズが切断されず、ノードＮｋの電位がインバータＩＶ１のしきい値を少しでも上回れば、ハイレベルがラッチされる。しかし、これだけでは、前述のように、切断が不完全に行われたヒューズを検出することができない。
【００３３】
そこで、本実施例では、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をハイとして第１の判定を行い、その後、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をロウとすると共に、テストモード信号ＴＥＳＴ２をロウとして第２の判定を行う。以下、これらの判定方法について説明する。図３は本発明の第１の実施例に係る半導体装置におけるヒューズの切断の判定方法を示すグラフ図である。
【００３４】
第１の判定では、上述のように、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をハイとする。こうすると、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲートに印加される基準電圧が引き下げられるので、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗が高くなる。この結果、ノードＮ１乃至Ｎｎの電圧レベルも上昇し、図３に二点鎖線で示すように、本来の電圧レベルが図３中において波線で挟まれた領域内にある不完全に切断されたヒューズに対しては、完全に切断されていないヒューズと同様に、ラッチ回路にハイレベルのデ−タがラッチされる。つまり、切断されていないと判定される。一方、ほぼ完全に切断されたヒューズに対しては、ノードの電位が上昇しないか、又は上昇してもその程度は僅かであるので、ラッチ回路にはロウレベルがラッチされる。
【００３５】
従って、本来切断されるべきであるにも拘わらず、切断が不完全なためにその抵抗値が判定用トランジスタのオン抵抗より僅かに高くなっているようなヒューズについても、非切断の判定がされるので、その後の試験で不良品として排除することが可能である。
【００３６】
第２の判定では、上述のように、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１及びＴＥＳＴ２をロウとする。こうすると、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲートに印加される基準電圧が引き上げられるので、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗が低くなる。この結果、ノードＮ１乃至Ｎｎの電位も下降し、図３に一点鎖線で示すように、本来の電圧レベルが図３中において波線で挟まれた領域内にある不完全に切断されたヒューズに対しては、完全に切断されたヒューズと同様に、ラッチ回路にロウレベルのデ−タがラッチされる。つまり、第２の判定では、第１の判定と異なり、切断されていると判定される。一方、切断されていないヒューズに対しては、ノードの電位が下降しても、その程度は僅かであるので、ラッチ回路にはハイレベルがラッチされる。
【００３７】
切断が不完全なためにその抵抗値が判定用トランジスタのオン抵抗より僅かに低くなっているようなヒューズがある製品は、第１の判定によって不良品として排除することができるが、第１の判定のみでは、その不良の原因がどこにあるのかを明らかにすることができない。つまり、ヒューズの切断に不良があるのかヒューズの切断によって動作する回路に不良があるのかは判断できない。具体的には、メモリ素子におけるリダンダンシ回路では、置換先のメモリセルに不良があるのか、リダンダンシセルを選択するデコーダに不良があるのか、又はヒューズの切断に不良があるのか、は不明である。このような場合に、第２の判定を行うことにより、抵抗値が判定用トランジスタのオン抵抗より僅かに低くなっているようなヒューズに対しては、強制的に切断されているとの判定がなされるので、その後の試験で良品との判定が得られた場合には不良の原因がヒューズの切断にあるものと特定することが可能となる。
【００３８】
このような第１及び第２の判定の結果に基づいて、各ヒューズの切断状態を下記表１に示すように判定することができる。
【００３９】
【表１】
【００４０】
また、第２の判定によれば、本来切断されるべきでないにも拘わらず高抵抗化したヒューズの検出も可能となる。図６（ａ）は及び（ｂ）は通常のエッチング工程を工程順に示す断面図、（ｃ）はエッチングが過剰に行われたヒューズを示す断面図である。図６（ａ）に示すように、ヒューズとなる金属層１１は、その製造工程で一旦保護膜１２に覆われる。その後、図６（ｂ）に示すように、レーザによる溶断が可能となるように、保護膜１２がエッチングされ、金属層１１が露出される。しかし、保護膜１２のエッチングが過剰に行われると、図６（ｃ）に示すように、金属層１１が薄膜化されるので、このヒューズが切断されないものである場合、その部分の抵抗値が所定のものよりも高くなってしまい誤動作が生じる虞がある。
【００４１】
同様に、レーザトリミング装置の誤動作及びプログラムミス（ヒューズの座標（位置）の指定ミス）等による誤切断によってもヒューズの抵抗値が部分的に高くなることがある。
【００４２】
そして、これらの結果、ヒューズの抵抗値が、基準電圧の引き上げ及び引き下げのいずれも行わない通常判定時の切断判定用トランジスタの抵抗値よりも僅かに低いものとなっている場合であっても、第２の判定によれば、このような製品を不良品として排除することが可能となる。
【００４３】
また、図９に示す従来の半導体装置をメモリ等の多数のヒューズ素子が設けられるものに適用する場合、スタンバイ電流を抑制するために抵抗素子１１２及びヒューズＦ１１１には極めて高い抵抗値が要求される。例えば、電源電圧が３Ｖ、スタンバイ電流のスペック値が１００μＡ、ヒューズの本数が１０００本の場合、抵抗素子１１２には全体で、次式で示すように、少なくとも３０×１０6（Ω）もの抵抗値が要求される。
【００４４】
【数１】
【００４５】
更に、他の内部回路の消費電流及びリーク電流を考慮すると、更に高い抵抗値が必要となるが、近時、抵抗層は金属層から形成されているので、十分な抵抗値を確保するためには、膨大な面積が必要となる。これに対し、本発明の第１の実施例では、抵抗素子が設けられていないので、このようなチップの省面積化に逆行するようなことはない。
【００４６】
また、図９に示す従来の半導体装置においては、ヒューズＦ１１１が接続されたノードＮ１１１にトランジスタ１１７及び抵抗素子１１８を接続しなければ検査を行うことができない。このため、第１の実施例のように複数のヒューズを有する半導体装置に適用した場合、ヒューズの数に相当する抵抗素子及びトランジスタが必要になる。更に、電源側にも同様な回路を設ける場合には、その倍の抵抗素子及びトランジスタが必要になる。
【００４７】
これに対して、第１の実施例においては、基準電圧発生回路１、引き上げ用及び引き下げ用のトランジスタＭＰ１１、ＭＮ１及びＭＮ２１並びに切断判定用トランジスタＴｒ１乃至Ｔｒｎがあれば、その他に抵抗分割に必要な素子は不要であるので、この点においても省面積化に好適である。
【００４８】
更に、図９に示す従来の半導体装置において、抵抗素子１１２の抵抗値は固定値なので、プロセスパラメータの変動等により、装置内のＮチャネルトランジスタのしきい値が上昇した場合には、ノードＮ１１１の電位レベルは変動しない。テストモード時であっても、トランジスタ１１７のオン抵抗は抵抗素子１１８の抵抗値と比較すると極めて小さいので、トランジスタ１１７のしきい値変動によるノードＮ１１１の電位レベルへの影響は極めて小さい。その一方で、インバータＩＶ１１１のしきい値は変動するので、切断されていると判定される場合のヒューズの抵抗値（切断判定抵抗値）にばらつきが生じやすい。これに対し、第１の実施例では、Ｎチャネルトランジスタのしきい値が上昇すると、切断判定用トランジスタＴｒ１乃至Ｔｒｎの駆動能力が低下するが、トランジスタＭＮ１のオン抵抗が上昇するため、基準電圧が上昇する。この結果、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲート−ソース間電圧が上昇するため、全体として切断判定抵抗値の変動は相殺される。
【００４９】
次に、本発明の第２の実施例について説明する。第２の実施例では、基準電圧発生回路と切断判定用トランジスタのゲートとの間に複数のレベル引き上げ用Ｐチャネルトランジスタ及びレベル引き下げ用Ｎチャネルトランジスタが接続されている。図４は本発明の第２の実施例に係る半導体装置の構造を示す回路図である。なお、図４に示す第２の実施例において、図１に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。
【００５０】
第２の実施例には、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にドレインが接続されたｎ個のＰチャネルトランジスタＭＰ１１−１乃至ＭＰ１１−ｎが設けられている。トランジスタＭＰ１１−１乃至ＭＰ１１−ｎのソースは定電流源Ｉ１に接続され、ゲートには、夫々テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎが供給される。
【００５１】
また、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にゲート及びドレインが接続されたＮチャネルトランジスタＭＮ１１−１乃至ＭＮ１１−ｎが設けられている。トランジスタＭＮ１１−１乃至ＭＮ−ｎのソースには、夫々ソースが接地されたＮチャネルトランジスタＭＮ２１−１乃至ＭＮ２１−ｎのドレインが接続されている。ＮチャネルトランジスタＭＮ２１−１乃至ＭＮ２１−ｎのゲートには、夫々テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎが供給される。テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎは、後述の第１の判定を行う際に適宜ハイとなる信号であり、テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎは、後述の第２の判定を行う際に適宜ロウとなる信号である。
【００５２】
なお、トランジスタＭＰ１１−１乃至ＭＰ１１−ｎの駆動能力は互いに等しくてもよく、異なっていてもよい。同様に、トランジスタＭＮ２１−１乃至ＭＮ２１−ｎの駆動能力も互いに等しくてもよく、異なっていてもよい。
【００５３】
このように構成された第２の実施例においては、第１の判定を行う際には、第１の実施例と同様に、テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎの中から１以上の信号をハイとするが、その組み合わせにより基準電圧の引き下げの程度を調節することが可能となる。
【００５４】
同様に、第２の判定を行う際には、テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎの中から１以上の信号をロウとするが、その組み合わせにより基準電圧の引き上げの程度を調節することが可能となる。
【００５５】
従って、第１及び第２の判定のいずれにおいても、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗を調節することが可能となる。即ち、図３における二点鎖線又は一点鎖線で示す電圧レベルの調節が可能となるので、不完全に切断されたヒューズの切断の程度を示す情報を得ることができる。
【００５６】
次に、本発明の第３の実施例について説明する。第３の実施例においては、基準電圧発生回路と基準電圧引き上げ用のトランジスタとが一体化されている。図５は本発明の第３の実施例に係る半導体装置の構造を示す回路図である。なお、図５に示す第３の実施例において、図１に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。
【００５７】
第３の実施例には、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートにドレインが接続されたＰチャネルトランジスタＭＰ２１乃至ＭＰ２５が設けられている。トランジスタＭＰ２１乃至ＭＰ２５のソースは定電流源Ｉ１に接続されている。また、夫々テストモード信号ＴＥＳＴ１１、ＴＥＳＴ１２、ＴＥＳＴ１３、ＴＥＳＴ１４、ＴＥＳＴ１５が反転して一の入力端に入力され、他の入力端にヒューズ判定信号Ｓ１が入力される２入力のデコード用ＮＡＮＤゲートＧ１１、Ｇ１２、Ｇ１３、Ｇ１４及びＧ１５が設けられている。ＮＡＮＤゲートＧ１１、Ｇ１２、Ｇ１３、Ｇ１４及びＧ１５の出力信号が、夫々トランジスタＭＰ２１乃至ＭＰ２５のゲートに入力される。例えば、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１３はデフォルトでハイに設定され、テストモード信号ＴＥＳＴ１４及びＴＥＳＴ１５はデフォルトでロウに設定されている。
【００５８】
このように構成された第３の実施例においては、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１５をデフォルトのままとしてヒューズ判定信号Ｓ１をロウからハイにする。こうすると、トランジスタＭＰ２１乃至ＭＰ２３がオン状態となり、トランジスタＭＰ２１乃至ＭＰ２３とトランジスタＭＮ１との接続点から基準電圧が発生して切断判定用トランジスタＴｒ１乃至Ｔｒｎがオンする。
【００５９】
このとき、プロセスパラメータの変動によりヒューズの抵抗値が低く製造されている場合、及びトランジスタＭＮ１及びＭＮ２の駆動能力が低く製造されているような場合には、ノードＮ１乃至Ｎｎの電位レベルが設計値よりも高くなる。このため、切断されていると判定される場合のヒューズの抵抗値（切断判定抵抗値）が設計値よりも高くなるので、つまり、より十分に切断されていなければ切断されていると判定されなくなるので、判定時間が長くなる。
【００６０】
そこで、第３の実施例では、このような場合には、テストモード信号ＴＥＳＴ１４及びＴＥＳＴ１５を適宜ハイに切替えることにより、基準電圧を引き上げ、切断判定用トランジスタのオン抵抗を低くする。この結果、ノードＮ１乃至Ｎｎの電位レベルが下がってプロセスパラメータの変動によるヒューズの切断判定抵抗値の変動が相殺される。
【００６１】
一方、ヒューズの抵抗値が高く製造されている場合、及びトランジスタＭＮ１及びＭＮ２の駆動能力が高く製造されているような場合には、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１３を適宜ロウに切替えることにより、切断判定用トランジスタのオン抵抗を高くする。この結果、ノードＮ１乃至Ｎｎの電位レベルが上がってプロセスパラメータの変動によるヒューズの切断判定抵抗値の変動が相殺される。更に、ノードＮ１乃至Ｎｎの電位レベルを最適なものに設定することにより、不要な消費電流を削除することも可能である。
【００６２】
そして、ヒューズの切断判定が終了した後には、ヒューズオプション、ボンディングオプション又はマスク修正等によりテストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１５のデフォルトの設定を変更する。
【００６３】
このような第３の実施例によれば、半導体装置の製造装置又は試作条件等の相違によりトランジスタの駆動能力及びヒューズの抵抗値（層抵抗）等にプロセスパラメータの変動が生じた場合であっても、初期の評価においてこれらに対応した最適な基準電圧を設定することが可能である。
【００６４】
なお、テストモード信号、デコード用素子及び引き上げ用トランジスタ（Ｐチャネルトランジスタ）を増やせば、より一層微細な評価が可能となる。また、第３の実施例によっても第１及び第２の実施例での判定は可能である。
【００６５】
【発明の効果】
以上詳述したように、本発明によれば、切断判定用トランジスタのオン抵抗が瞬時に定まり、ヒューズと切断判定用トランジスタとの接続点の電位レベルも早期に定まるので、ヒューズの切断判定を高速に行うことができる。また、ヒューズの切断判定に使用される抵抗素子が含まれておらず、トランジスタで構成することが可能であるため、装置自体を小型化することができると共に、高い相対精度を容易に得ることができる。
【００６６】
また、請求項４に係る発明によれば、通常動作時の不要な電力消費を防止することができ、請求項６に係る発明によれば、基準電圧を引き下げる際に切断判定用トランジスタのゲートが直接接地されることを防止することができる。更に、請求項７に係る発明によれば、切断判定用トランジスタのオン抵抗を細かく調整することが可能となり、不完全に切断されたヒューズにおける切断の程度に関する情報を得ることができ、請求項８に係る発明によれば、ＤＲＡＭ等で繰り返し設けられたヒューズの切断判定を一括して行うことができ、より一層の装置自体の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の構造を示す回路図である。
【図２】第１の実施例におけるラッチ回路の構造を示す回路図である。
【図３】本発明の第１の実施例に係る半導体装置におけるヒューズの切断の判定方法を示すグラフ図である。
【図４】本発明の第２の実施例に係る半導体装置の構造を示す回路図である。
【図５】本発明の第３の実施例に係る半導体装置の構造を示す回路図である。
【図６】（ａ）は及び（ｂ）は通常のエッチング工程を工程順に示す断面図、（ｃ）はエッチングが過剰に行われたヒューズを示す断面図である。
【図７】２個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【図８】１個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【図９】特開平１０−６２４７７号公報に掲載された従来の半導体装置の一例を示す回路図である。
【符号の説明】
１；基準電圧発生回路
Ｆ１、Ｆ２、Ｆｎ；ヒューズ
Ｔｒ１、Ｔｒ２、Ｔｒｎ；切断判定用トランジスタ
Ｌ１、Ｌ２、Ｌｎ；ラッチ回路
ＭＰ１、ＭＰ１１、ＭＰ１１−１、ＭＰ１１−ｎ、ＭＰ２１、ＭＰ２２、ＭＰ２３、ＭＰ２４、ＭＰ２５；Ｐチャネルトランジスタ
ＭＮ１、ＭＮ２、ＭＮ１１、ＭＮ１１−１、ＭＮ１１−ｎ、ＭＮ２１、ＭＮ２１−１、ＭＮ２１−ｎ；Ｎチャネルトランジスタ
Ｓ１；ヒューズ判定信号
ＴＥＳＴ１、ＴＥＳＴ１−１、ＴＥＳＴ１−ｎ、ＴＥＳＴ２、ＴＥＳＴ２−１、ＴＥＳＴ２−ｎ、ＴＥＳＴ１１、ＴＥＳＴ１２、ＴＥＳＴ１３、ＴＥＳＴ１４、ＴＥＳＴ１５；テストモード信号
Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５；ＮＡＮＤゲート
【発明の属する技術分野】
本発明はリダンダンシセルを備えたメモリに好適な半導体装置に関し、特に、ヒューズ切断判定の高速化及び省面積化を図った半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体記憶装置のメモリセルでは、製造工程においてその良／不良を判断し、不良である場合には、予め冗長的に形成されているリダンダンシセルと置換されている。この置換の際には、不要箇所となるメモリセルに接続されたヒューズが切断される。図７は２個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【０００３】
従来の半導体装置には、図７に示すように、電位レベルの調整が必要になる箇所に電源（電圧ＶＣＣ）と接地との間に２個のヒューズＦ１０１及びＦ１０２が相互に直列に接続されている。そして、ヒューズＦ１０１及びＦ１０２の接続点にインバータＩＶ１０１が接続されている。
【０００４】
このように構成された従来の半導体装置においては、電源側に接続されたヒューズＦ１０１を切断すれば、インバータＩＶ１０１の入力がロウとなるので、インバータＩＶ１０１からハイが出力され、接地側に接続されたヒューズ１０２を切断すれば、インバータＩＶ１０１の入力がハイとなるので、インバータＩＶ１０１からロウが出力される。このようにして、確実に電位レベルの調整が可能である。
【０００５】
しかし、近時、半導体装置の省面積化及び省電力化の要請が高まっているが、ヒューズの縮小は困難であり、また、図７に示す構成では、ヒューズを切断する前の状態において電流消費が大きいという欠点がある。
【０００６】
そこで、近時、組み込むヒューズを１個のみとする半導体装置が主流となってきている。図８は１個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【０００７】
この従来の半導体装置においては、電位レベルの調整が必要になる箇所に電源（電圧ＶＣＣ）と接地との間に１個のヒューズＦ１０１及び１個の切断判定用トランジスタＴｒ１０１が相互に直列に接続されている。ヒューズＦ１０１と切断判定用トランジスタＴｒ１０１との接続点（ノードＮ１０１）には、ラッチ回路Ｌ１０１が接続されている。
【０００８】
また、ソースが定電流源Ｉ１０１に接続されたＰチャネルトランジスタＭＰ１０１並びにソースが接地ＧＮＤに接続されたＮチャネルトランジスタＭＮ１０１及びＭＮ１０２が設けられている。トランジスタＭＰ１０１及びＭＮ１０２の各ドレイン並びにトランジスタＭＮ１０１のドレイン及びゲートは共通接続されている。トランジスタＭＰ１０１及びＭＮ１０２のゲートには、ヒューズ判定信号Ｓ１０１がインバータＩＶ１１０により反転されて入力される。ヒューズ判定信号Ｓ１０１は、通常動作時にはロウとなっており、ヒューズＦ１０１の判定を行う際にハイとなる信号である。このようなトランジスタＭＰ１０１、ＭＮ１０１及びＭＮ１０２、定電流源Ｉ１０１並びにインバータＩＶ１１０から基準電圧発生回路１０１が構成されている。この基準電圧発生回路１０１中のトランジスタＭＰ１０１及びＭＮ１０２の接続点から基準電圧が発生され、切断判定用トランジスタＴｒ１０１のゲートに供給される。トランジスタＭＮ１０２は、フローティング防止用のトランジスタである。
【０００９】
なお、基準電圧及び切断判定用トランジスタＴｒ１０１のサイズは、切断判定用トランジスタＴｒ１０１のオン抵抗がヒューズＦ１０１の抵抗値の２倍程度となるように設定されている。また、ラッチ回路Ｌ１０１には、ノードＮ１０１の電位レベルＶＣＣ／２をしきい値として出力信号を反転するインバータが設けられている。
【００１０】
このように構成された従来の半導体装置においては、ヒューズＦ１０１が切断されているか否かを判定する場合、先ず、ヒューズ判定信号Ｓ１０１をロウからハイにする。こうすると、基準電圧発生回路１０１から基準電圧が発生して切断判定用トランジスタＴｒ１０１がオンする。そして、ヒューズＦ１０１と切断判定用トランジスタＴｒ１０１との抵抗比で決まる各接続点の電位が、ラッチ回路Ｌ１０１に入力され、ヒューズＦ１０１の切断の有無を示すデータがラッチされる。具体的には、ヒューズＦ１０１が切断され、ノードＮ１０１の電位がラッチ回路Ｌ１０１の入力しきい値を少しでも下回れば、ロウレベルがラッチされる。一方、ヒューズＦ１０１が切断されず、ノードＮ１０１の電位がラッチ回路Ｌ１０１の入力しきい値を少しでも上回れば、ハイレベルがラッチされる。
【００１１】
しかし、ヒューズは一般にレーザ等で溶断されるので、ヒューズの切断は必ずしも完全に行われるわけではなく、不完全に切断され、図８に示す従来の半導体装置では、ノードＮ１０１が電源に数十ｋΩ程度の高抵抗で接続される場合が多い。このような場合、ノードＮ１０１の電位レベルは、ヒューズＦ１０１の抵抗値とトランジスタＴｒ１０１のオン抵抗値との比で決まり、ノードＮ１０１の電位レベルがラッチ回路の入力しきい値を僅かでも上回っていれば、ヒューズが切断されたと判定されるが、温度変化、電圧変動又はヒューズ抵抗値の経時劣化等の要因で、その後に再度判定を行ったときには切断されていないと判定される虞がある。従って、このように、本来切断されているべきヒューズが不完全に切断された製品は選別工程等で確実に除去する必要があるが、従来の半導体装置ではそれが不可能であるという問題点がある。
【００１２】
そこで、特開平１０−６２４７７号公報には、電源と接地との間に判定対象であるヒューズと抵抗素子とを直列に接続し、それらの接続点の電位レベルを調節可能とした半導体装置が掲載されている。図９は特開平１０−６２４７７号公報に掲載された従来の半導体装置の一例を示す回路図である。
【００１３】
この従来の半導体装置においては、判定対象であるヒューズＦ１１１の一端が接地ＧＮＤに接続され、他端に抵抗素子１１２が接続されている。抵抗素子１１２の他端には、電圧ＶＤＤが供給される。ヒューズＦ１１１と抵抗素子１１２との接続点（ノードＮ１１１）にインバータＩＶ１１１が接続されている。また、ノードＮ１１１とインバータＩＶ１１１との間にドレインが接続されたＮチャネルトランジスタ１１７が設けられており、このトランジスタ１１７のソースと接地ＧＮＤとの間に抵抗素子１１８が接続されている。トランジスタ１１７のゲートには、トランジスタ１１７のオン／オフを切り替えるための信号Ｓ１１１が入力される。
【００１４】
このように構成された従来の半導体装置においては、通常状態では、信号Ｓ１１１はロウであるが、ヒューズＦ１１１が切断されているか否かを判定する場合、先ず、信号Ｓ１１１をロウからハイにして、トランジスタ１１７を導通させる。こうすると、ノードＮ１１１の電位レベルが引き下げられる。従って、ヒューズＦ１１１の切断が不完全な場合には、インバータＩＶ１１１の入力レベルがしきい値を下回るので、ヒューズＦ１１１が切断されていないとしてこの製品を除去することが可能となる。
【００１５】
【発明が解決しようとする課題】
しかしながら、図９に示す特開平１０−６２４７７号公報に掲載された従来の半導体装置では、抵抗素子１１２及び１１８に比較的大きい抵抗値が必要とされるので、金属層から形成すると装置全体が大きなものとなるという問題点があり、ポリシリコン層から形成すると専用の層が必要となって製造ばらつきが発生しやすくなるという問題点がある。また、ノードＮ１１１の電位レベルは瞬時には安定しないので、ヒューズＦ１１１の切断の有無の判定に時間がかかってしまうという問題点もある。
【００１６】
更に、このようなヒューズはダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等では多数設けられるが、その１個１個に対して抵抗素子１１２及び１１８が必要となるため、チップ面積が大きくなる。
【００１７】
更にまた、抵抗素子１１２及び１１８とトランジスタ１１７とは別工程で製造されるので、それらの間の相対精度を高く維持することが困難である。
【００１８】
本発明はかかる問題点に鑑みてなされたものであって、ヒューズの切断判定を高速に行うことができ、装置自体を小型化することができ、高い相対精度を容易に得ることができる半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。また、本発明に係る他の半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。更に、本発明に係る更に他の半導体装置は、ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする。
【００２０】
本発明においては、電流量調整手段により切断判定用トランジスタを流れる電流量が調整され、この結果、切断判定用トランジスタのオン抵抗に基づいてヒューズと切断判定用トランジスタとの接続点の電位レベルが上下する。このように電位レベルを上下させても、ヒューズが完全に切断されている場合又は全く切断されていない場合には影響はないが、ヒューズの切断が不完全な場合には、電位レベルの上昇／下降に応じて強制的に切断側／非切断側に割り振られることになる。このようにして、ヒューズが完全に切断されているか、全く切断されていないか、又は不完全に切断されているかをきわめて容易に判断することが可能となる。
【００２２】
更に、前記基準電圧発生回路に、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を設けることにより、通常動作時の不要な電力消費を防止することができる。
【００２３】
更にまた、前記電圧引上手段と前記電圧引下手段とは互いに異なるタイミングで動作するものであってもよい。前記電圧引下手段に、前記切断判定用トランジスタのゲートにドレイン及びゲートが接続された第１のトランジスタと、この第１のトランジスタのソースにドレインが接続され接地にソースが接続された第２のトランジスタと、を設けることにより、基準電圧を引き下げる際に切断判定用トランジスタのゲートが直接接地されることを防止することができる。
【００２４】
また、前記電圧引上手段及び前記電圧引下手段の少なくとも一方を複数個設けることにより、切断判定用トランジスタのオン抵抗を細かく調整することが可能となり、不完全に切断されたヒューズにおける切断の程度に関する情報を得ることが可能となる。
【００２５】
また、前記ヒューズ及び前記切断判定用トランジスタを複数組設け、前記切断判定用トランジスタの各ゲートを共通接続することにより、ＤＲＡＭ等で繰り返し設けられたヒューズの切断判定を一括して行うことが可能となると共に、装置自体の小型化が可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施例に係る半導体装置について、添付の図面を参照して具体的に説明する。図１は本発明の第１の実施例に係る半導体装置の構造を示す回路図である。図２は第１の実施例におけるラッチ回路の構造を示す回路図である。
【００２７】
第１の実施例においては、判定対象であるｎ個のヒューズＦ１、Ｆ２、・・・、Ｆｎの一端に夫々切断判定用トランジスタＴｒ１、Ｔｒ２、・・・、Ｔｒｎが接続されている。切断判定用トランジスタＴｒ１乃至Ｔｒｎは、例えばＮチャネルトランジスタから構成される。各ヒューズの非切断時の抵抗は、例えば数ｋΩ程度、各切断判定用トランジスタのオン抵抗は、例えば数１０ｋΩ程度であり、切断判定用トランジスタのオン抵抗はヒューズの非切断時の抵抗より、例えば１桁以上大きいものとなっている。ヒューズＦ１乃至Ｆｎの他端には電圧Ｖｃｃが供給され、切断判定用トランジスタＴｒ１乃至Ｔｒｎの他端は接地ＧＮＤに接続されている。切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートは共通接続されている。ヒューズＦ１乃至Ｆｎと切断判定用トランジスタＴｒ１乃至Ｔｒｎとの接続点（ノードＮ１乃至Ｎｎ）には、夫々ラッチ回路Ｌ１、Ｌ２、・・・、Ｌｎが接続されている。
【００２８】
また、第１の実施例には、ソースが定電流源Ｉ１に接続されたＰチャネルトランジスタＭＰ１並びにソースが接地ＧＮＤに接続されたＮチャネルトランジスタＭＮ１及びＭＮ２が設けられている。トランジスタＭＰ１及びＭＮ２の各ドレイン並びにトランジスタＭＮ１のドレイン及びゲートは共通接続されている。トランジスタＭＰ１及びＭＮ２のゲートには、ヒューズ判定信号Ｓ１がインバータＩＶ１０により反転されて入力される。ヒューズ判定信号Ｓ１は、通常動作時にはロウとなっており、ヒューズＦ１乃至Ｆｎの判定を行う際にハイとなる信号である。このようなトランジスタＭＰ１、ＭＮ１及びＭＮ２、定電流源Ｉ１並びにインバータＩＶ１０から基準電圧発生回路１が構成されている。この基準電圧発生回路１中のトランジスタＭＰ１及びＭＮ２の接続点から基準電圧が発生され、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートに供給される。トランジスタＭＮ２は、フローティング防止用のトランジスタである。
【００２９】
更に、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にドレインが接続されたＰチャネルトランジスタＭＰ１１が設けられている。トランジスタＭＰ１１のソースは定電流源Ｉ１に接続され、ゲートにはテストモード信号ＴＥＳＴ２が供給される。トランジスタＭＰ１１の駆動能力は、例えばトランジスタＭＰ１１が導通状態のときの切断判定用トランジスタのオン抵抗が非導通状態の時のオン抵抗の１／２倍程度となるように設定されている。また、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にゲート及びドレインが接続されたＮチャネルトランジスタＭＮ１１が設けられている。トランジスタＭＮ１１のソースには、ソースが接地されたＮチャネルトランジスタＭＮ２１のドレインが接続されている。トランジスタＭＮ２１のゲートにはテストモード信号ＴＥＳＴ１が供給される。トランジスタＭＮ１１及びＭＮ２１の駆動能力は、例えばトランジスタＭＮ２１が導通状態のときの切断判定用トランジスタのオン抵抗が非導通状態の時のオン抵抗の２倍程度となるように設定されている。テストモード信号ＴＥＳＴ１は、後述の第１の判定を行う際にハイとなる信号であり、テストモード信号ＴＥＳＴ２は、後述の第２の判定を行う際にロウとなる信号である。
【００３０】
ラッチ回路Ｌ１乃至Ｌｎには、図２に示すように、互いに直列に接続されたインバータＩＶ１及びＩＶ２が設けられている。インバータＩＶ１及びＩＶ２のしきい値は、例えば電圧ＶＣＣ／２である。インバータＩＶ１の入力端とヒューズＦｋ及び切断判定用トランジスタＴｒｋ（１≦ｋ≦ｎ）間のノードＮｋとの間にトランスファゲートＧ１が接続されている。また、インバータＩＶ１の入力端とインバータＩＶ２の出力端との間にトランスファゲートＧ２が接続されている。更に、ヒューズ判定信号Ｓ１を反転するインバータＩＶ３が設けられており、ヒューズ判定信号Ｓ１は、トランスファゲートＧ１を構成するＰチャネルトランジスタ及びトランスファゲートＧ２を構成するＮチャネルトランジスタの各ゲートに反転されることなくそのまま入力され、トランスファゲートＧ１を構成するＮチャネルトランジスタ及びトランスファゲートＧ２を構成するＰチャネルトランジスタの各ゲートには反転して入力される。このように構成されたラッチ回路に保持された値はインバータＩＶ２の出力端に相当するノードＮＬ１から出力される。
【００３１】
次に、上述のように構成された第１の実施例の動作について説明する。
【００３２】
ヒューズＦ１乃至Ｆｎが切断されているか否かを判定する場合、先ず、ヒューズ判定信号Ｓ１をロウからハイにする。こうすると、基準電圧発生回路１から基準電圧が発生して切断判定用トランジスタＴｒ１乃至Ｔｒｎがオンする。そして、夫々ヒューズＦ１乃至Ｆｎと切断判定用トランジスタＴｒ１乃至Ｔｒｎとの抵抗比で決まる各接続点の電位が、夫々ラッチ回路Ｌ１乃至Ｌｎに入力され、ヒューズＦ１乃至Ｆｎの切断の有無を示すデータがラッチされる。具体的には、ヒューズが切断され、ノードＮｋの電位がインバータＩＶ１のしきい値を少しでも下回れば、ロウレベルがラッチされる。一方、ヒューズが切断されず、ノードＮｋの電位がインバータＩＶ１のしきい値を少しでも上回れば、ハイレベルがラッチされる。しかし、これだけでは、前述のように、切断が不完全に行われたヒューズを検出することができない。
【００３３】
そこで、本実施例では、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をハイとして第１の判定を行い、その後、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をロウとすると共に、テストモード信号ＴＥＳＴ２をロウとして第２の判定を行う。以下、これらの判定方法について説明する。図３は本発明の第１の実施例に係る半導体装置におけるヒューズの切断の判定方法を示すグラフ図である。
【００３４】
第１の判定では、上述のように、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１をハイとする。こうすると、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲートに印加される基準電圧が引き下げられるので、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗が高くなる。この結果、ノードＮ１乃至Ｎｎの電圧レベルも上昇し、図３に二点鎖線で示すように、本来の電圧レベルが図３中において波線で挟まれた領域内にある不完全に切断されたヒューズに対しては、完全に切断されていないヒューズと同様に、ラッチ回路にハイレベルのデ−タがラッチされる。つまり、切断されていないと判定される。一方、ほぼ完全に切断されたヒューズに対しては、ノードの電位が上昇しないか、又は上昇してもその程度は僅かであるので、ラッチ回路にはロウレベルがラッチされる。
【００３５】
従って、本来切断されるべきであるにも拘わらず、切断が不完全なためにその抵抗値が判定用トランジスタのオン抵抗より僅かに高くなっているようなヒューズについても、非切断の判定がされるので、その後の試験で不良品として排除することが可能である。
【００３６】
第２の判定では、上述のように、ヒューズ判定信号Ｓ１がハイとなっている状態で、テストモード信号ＴＥＳＴ１及びＴＥＳＴ２をロウとする。こうすると、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲートに印加される基準電圧が引き上げられるので、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗が低くなる。この結果、ノードＮ１乃至Ｎｎの電位も下降し、図３に一点鎖線で示すように、本来の電圧レベルが図３中において波線で挟まれた領域内にある不完全に切断されたヒューズに対しては、完全に切断されたヒューズと同様に、ラッチ回路にロウレベルのデ−タがラッチされる。つまり、第２の判定では、第１の判定と異なり、切断されていると判定される。一方、切断されていないヒューズに対しては、ノードの電位が下降しても、その程度は僅かであるので、ラッチ回路にはハイレベルがラッチされる。
【００３７】
切断が不完全なためにその抵抗値が判定用トランジスタのオン抵抗より僅かに低くなっているようなヒューズがある製品は、第１の判定によって不良品として排除することができるが、第１の判定のみでは、その不良の原因がどこにあるのかを明らかにすることができない。つまり、ヒューズの切断に不良があるのかヒューズの切断によって動作する回路に不良があるのかは判断できない。具体的には、メモリ素子におけるリダンダンシ回路では、置換先のメモリセルに不良があるのか、リダンダンシセルを選択するデコーダに不良があるのか、又はヒューズの切断に不良があるのか、は不明である。このような場合に、第２の判定を行うことにより、抵抗値が判定用トランジスタのオン抵抗より僅かに低くなっているようなヒューズに対しては、強制的に切断されているとの判定がなされるので、その後の試験で良品との判定が得られた場合には不良の原因がヒューズの切断にあるものと特定することが可能となる。
【００３８】
このような第１及び第２の判定の結果に基づいて、各ヒューズの切断状態を下記表１に示すように判定することができる。
【００３９】
【表１】
また、第２の判定によれば、本来切断されるべきでないにも拘わらず高抵抗化したヒューズの検出も可能となる。図６（ａ）は及び（ｂ）は通常のエッチング工程を工程順に示す断面図、（ｃ）はエッチングが過剰に行われたヒューズを示す断面図である。図６（ａ）に示すように、ヒューズとなる金属層１１は、その製造工程で一旦保護膜１２に覆われる。その後、図６（ｂ）に示すように、レーザによる溶断が可能となるように、保護膜１２がエッチングされ、金属層１１が露出される。しかし、保護膜１２のエッチングが過剰に行われると、図６（ｃ）に示すように、金属層１１が薄膜化されるので、このヒューズが切断されないものである場合、その部分の抵抗値が所定のものよりも高くなってしまい誤動作が生じる虞がある。
【００４１】
同様に、レーザトリミング装置の誤動作及びプログラムミス（ヒューズの座標（位置）の指定ミス）等による誤切断によってもヒューズの抵抗値が部分的に高くなることがある。
【００４２】
そして、これらの結果、ヒューズの抵抗値が、基準電圧の引き上げ及び引き下げのいずれも行わない通常判定時の切断判定用トランジスタの抵抗値よりも僅かに低いものとなっている場合であっても、第２の判定によれば、このような製品を不良品として排除することが可能となる。
【００４３】
また、図９に示す従来の半導体装置をメモリ等の多数のヒューズ素子が設けられるものに適用する場合、スタンバイ電流を抑制するために抵抗素子１１２及びヒューズＦ１１１には極めて高い抵抗値が要求される。例えば、電源電圧が３Ｖ、スタンバイ電流のスペック値が１００μＡ、ヒューズの本数が１０００本の場合、抵抗素子１１２には全体で、次式で示すように、少なくとも３０×１０6（Ω）もの抵抗値が要求される。
【００４４】
【数１】
更に、他の内部回路の消費電流及びリーク電流を考慮すると、更に高い抵抗値が必要となるが、近時、抵抗層は金属層から形成されているので、十分な抵抗値を確保するためには、膨大な面積が必要となる。これに対し、本発明の第１の実施例では、抵抗素子が設けられていないので、このようなチップの省面積化に逆行するようなことはない。
【００４６】
また、図９に示す従来の半導体装置においては、ヒューズＦ１１１が接続されたノードＮ１１１にトランジスタ１１７及び抵抗素子１１８を接続しなければ検査を行うことができない。このため、第１の実施例のように複数のヒューズを有する半導体装置に適用した場合、ヒューズの数に相当する抵抗素子及びトランジスタが必要になる。更に、電源側にも同様な回路を設ける場合には、その倍の抵抗素子及びトランジスタが必要になる。
【００４７】
これに対して、第１の実施例においては、基準電圧発生回路１、引き上げ用及び引き下げ用のトランジスタＭＰ１１、ＭＮ１及びＭＮ２１並びに切断判定用トランジスタＴｒ１乃至Ｔｒｎがあれば、その他に抵抗分割に必要な素子は不要であるので、この点においても省面積化に好適である。
【００４８】
更に、図９に示す従来の半導体装置において、抵抗素子１１２の抵抗値は固定値なので、プロセスパラメータの変動等により、装置内のＮチャネルトランジスタのしきい値が上昇した場合には、ノードＮ１１１の電位レベルは変動しない。テストモード時であっても、トランジスタ１１７のオン抵抗は抵抗素子１１８の抵抗値と比較すると極めて小さいので、トランジスタ１１７のしきい値変動によるノードＮ１１１の電位レベルへの影響は極めて小さい。その一方で、インバータＩＶ１１１のしきい値は変動するので、切断されていると判定される場合のヒューズの抵抗値（切断判定抵抗値）にばらつきが生じやすい。これに対し、第１の実施例では、Ｎチャネルトランジスタのしきい値が上昇すると、切断判定用トランジスタＴｒ１乃至Ｔｒｎの駆動能力が低下するが、トランジスタＭＮ１のオン抵抗が上昇するため、基準電圧が上昇する。この結果、切断判定用トランジスタＴｒ１乃至Ｔｒｎのゲート−ソース間電圧が上昇するため、全体として切断判定抵抗値の変動は相殺される。
【００４９】
次に、本発明の第２の実施例について説明する。第２の実施例では、基準電圧発生回路と切断判定用トランジスタのゲートとの間に複数のレベル引き上げ用Ｐチャネルトランジスタ及びレベル引き下げ用Ｎチャネルトランジスタが接続されている。図４は本発明の第２の実施例に係る半導体装置の構造を示す回路図である。なお、図４に示す第２の実施例において、図１に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。
【００５０】
第２の実施例には、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にドレインが接続されたｎ個のＰチャネルトランジスタＭＰ１１−１乃至ＭＰ１１−ｎが設けられている。トランジスタＭＰ１１−１乃至ＭＰ１１−ｎのソースは定電流源Ｉ１に接続され、ゲートには、夫々テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎが供給される。
【００５１】
また、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートとトランジスタＭＰ１及びＭＮ２の接続点との間にゲート及びドレインが接続されたＮチャネルトランジスタＭＮ１１−１乃至ＭＮ１１−ｎが設けられている。トランジスタＭＮ１１−１乃至ＭＮ−ｎのソースには、夫々ソースが接地されたＮチャネルトランジスタＭＮ２１−１乃至ＭＮ２１−ｎのドレインが接続されている。ＮチャネルトランジスタＭＮ２１−１乃至ＭＮ２１−ｎのゲートには、夫々テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎが供給される。テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎは、後述の第１の判定を行う際に適宜ハイとなる信号であり、テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎは、後述の第２の判定を行う際に適宜ロウとなる信号である。
【００５２】
なお、トランジスタＭＰ１１−１乃至ＭＰ１１−ｎの駆動能力は互いに等しくてもよく、異なっていてもよい。同様に、トランジスタＭＮ２１−１乃至ＭＮ２１−ｎの駆動能力も互いに等しくてもよく、異なっていてもよい。
【００５３】
このように構成された第２の実施例においては、第１の判定を行う際には、第１の実施例と同様に、テストモード信号ＴＥＳＴ１−１乃至ＴＥＳＴ１−ｎの中から１以上の信号をハイとするが、その組み合わせにより基準電圧の引き下げの程度を調節することが可能となる。
【００５４】
同様に、第２の判定を行う際には、テストモード信号ＴＥＳＴ２−１乃至ＴＥＳＴ２−ｎの中から１以上の信号をロウとするが、その組み合わせにより基準電圧の引き上げの程度を調節することが可能となる。
【００５５】
従って、第１及び第２の判定のいずれにおいても、切断判定用トランジスタＴｒ１乃至Ｔｒｎのオン抵抗を調節することが可能となる。即ち、図３における二点鎖線又は一点鎖線で示す電圧レベルの調節が可能となるので、不完全に切断されたヒューズの切断の程度を示す情報を得ることができる。
【００５６】
次に、本発明の第３の実施例について説明する。第３の実施例においては、基準電圧発生回路と基準電圧引き上げ用のトランジスタとが一体化されている。図５は本発明の第３の実施例に係る半導体装置の構造を示す回路図である。なお、図５に示す第３の実施例において、図１に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。
【００５７】
第３の実施例には、切断判定用トランジスタＴｒ１乃至Ｔｒｎの各ゲートにドレインが接続されたＰチャネルトランジスタＭＰ２１乃至ＭＰ２５が設けられている。トランジスタＭＰ２１乃至ＭＰ２５のソースは定電流源Ｉ１に接続されている。また、夫々テストモード信号ＴＥＳＴ１１、ＴＥＳＴ１２、ＴＥＳＴ１３、ＴＥＳＴ１４、ＴＥＳＴ１５が反転して一の入力端に入力され、他の入力端にヒューズ判定信号Ｓ１が入力される２入力のデコード用ＮＡＮＤゲートＧ１１、Ｇ１２、Ｇ１３、Ｇ１４及びＧ１５が設けられている。ＮＡＮＤゲートＧ１１、Ｇ１２、Ｇ１３、Ｇ１４及びＧ１５の出力信号が、夫々トランジスタＭＰ２１乃至ＭＰ２５のゲートに入力される。例えば、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１３はデフォルトでハイに設定され、テストモード信号ＴＥＳＴ１４及びＴＥＳＴ１５はデフォルトでロウに設定されている。
【００５８】
このように構成された第３の実施例においては、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１５をデフォルトのままとしてヒューズ判定信号Ｓ１をロウからハイにする。こうすると、トランジスタＭＰ２１乃至ＭＰ２３がオン状態となり、トランジスタＭＰ２１乃至ＭＰ２３とトランジスタＭＮ１との接続点から基準電圧が発生して切断判定用トランジスタＴｒ１乃至Ｔｒｎがオンする。
【００５９】
このとき、プロセスパラメータの変動によりヒューズの抵抗値が低く製造されている場合、及びトランジスタＭＮ１及びＭＮ２の駆動能力が低く製造されているような場合には、ノードＮ１乃至Ｎｎの電位レベルが設計値よりも高くなる。このため、切断されていると判定される場合のヒューズの抵抗値（切断判定抵抗値）が設計値よりも高くなるので、つまり、より十分に切断されていなければ切断されていると判定されなくなるので、判定時間が長くなる。
【００６０】
そこで、第３の実施例では、このような場合には、テストモード信号ＴＥＳＴ１４及びＴＥＳＴ１５を適宜ハイに切替えることにより、基準電圧を引き上げ、切断判定用トランジスタのオン抵抗を低くする。この結果、ノードＮ１乃至Ｎｎの電位レベルが下がってプロセスパラメータの変動によるヒューズの切断判定抵抗値の変動が相殺される。
【００６１】
一方、ヒューズの抵抗値が高く製造されている場合、及びトランジスタＭＮ１及びＭＮ２の駆動能力が高く製造されているような場合には、テストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１３を適宜ロウに切替えることにより、切断判定用トランジスタのオン抵抗を高くする。この結果、ノードＮ１乃至Ｎｎの電位レベルが上がってプロセスパラメータの変動によるヒューズの切断判定抵抗値の変動が相殺される。更に、ノードＮ１乃至Ｎｎの電位レベルを最適なものに設定することにより、不要な消費電流を削除することも可能である。
【００６２】
そして、ヒューズの切断判定が終了した後には、ヒューズオプション、ボンディングオプション又はマスク修正等によりテストモード信号ＴＥＳＴ１１乃至ＴＥＳＴ１５のデフォルトの設定を変更する。
【００６３】
このような第３の実施例によれば、半導体装置の製造装置又は試作条件等の相違によりトランジスタの駆動能力及びヒューズの抵抗値（層抵抗）等にプロセスパラメータの変動が生じた場合であっても、初期の評価においてこれらに対応した最適な基準電圧を設定することが可能である。
【００６４】
なお、テストモード信号、デコード用素子及び引き上げ用トランジスタ（Ｐチャネルトランジスタ）を増やせば、より一層微細な評価が可能となる。また、第３の実施例によっても第１及び第２の実施例での判定は可能である。
【００６５】
【発明の効果】
以上詳述したように、本発明によれば、切断判定用トランジスタのオン抵抗が瞬時に定まり、ヒューズと切断判定用トランジスタとの接続点の電位レベルも早期に定まるので、ヒューズの切断判定を高速に行うことができる。また、ヒューズの切断判定に使用される抵抗素子が含まれておらず、トランジスタで構成することが可能であるため、装置自体を小型化することができると共に、高い相対精度を容易に得ることができる。
【００６６】
また、請求項４に係る発明によれば、通常動作時の不要な電力消費を防止することができ、請求項６に係る発明によれば、基準電圧を引き下げる際に切断判定用トランジスタのゲートが直接接地されることを防止することができる。更に、請求項７に係る発明によれば、切断判定用トランジスタのオン抵抗を細かく調整することが可能となり、不完全に切断されたヒューズにおける切断の程度に関する情報を得ることができ、請求項８に係る発明によれば、ＤＲＡＭ等で繰り返し設けられたヒューズの切断判定を一括して行うことができ、より一層の装置自体の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の構造を示す回路図である。
【図２】第１の実施例におけるラッチ回路の構造を示す回路図である。
【図３】本発明の第１の実施例に係る半導体装置におけるヒューズの切断の判定方法を示すグラフ図である。
【図４】本発明の第２の実施例に係る半導体装置の構造を示す回路図である。
【図５】本発明の第３の実施例に係る半導体装置の構造を示す回路図である。
【図６】（ａ）は及び（ｂ）は通常のエッチング工程を工程順に示す断面図、（ｃ）はエッチングが過剰に行われたヒューズを示す断面図である。
【図７】２個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【図８】１個のヒューズを組み込んだ従来の半導体装置の構造を示す回路図である。
【図９】特開平１０−６２４７７号公報に掲載された従来の半導体装置の一例を示す回路図である。
【符号の説明】
１；基準電圧発生回路
Ｆ１、Ｆ２、Ｆｎ；ヒューズ
Ｔｒ１、Ｔｒ２、Ｔｒｎ；切断判定用トランジスタ
Ｌ１、Ｌ２、Ｌｎ；ラッチ回路
ＭＰ１、ＭＰ１１、ＭＰ１１−１、ＭＰ１１−ｎ、ＭＰ２１、ＭＰ２２、ＭＰ２３、ＭＰ２４、ＭＰ２５；Ｐチャネルトランジスタ
ＭＮ１、ＭＮ２、ＭＮ１１、ＭＮ１１−１、ＭＮ１１−ｎ、ＭＮ２１、ＭＮ２１−１、ＭＮ２１−ｎ；Ｎチャネルトランジスタ
Ｓ１；ヒューズ判定信号
ＴＥＳＴ１、ＴＥＳＴ１−１、ＴＥＳＴ１−ｎ、ＴＥＳＴ２、ＴＥＳＴ２−１、ＴＥＳＴ２−ｎ、ＴＥＳＴ１１、ＴＥＳＴ１２、ＴＥＳＴ１３、ＴＥＳＴ１４、ＴＥＳＴ１５；テストモード信号
Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５；ＮＡＮＤゲート
Claims (7)
- ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする半導体装置。
- ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする半導体装置。
- ヒューズの切断の有無により動作を切替える半導体装置において、前記ヒューズに接続された切断判定用トランジスタと、この切断判定用トランジスタの抵抗を少なくとも第１のオンレベルと第２のオンレベルに変化させて前記切断判定用トランジスタを流れる電流量を調整する電流量調整手段と、前記ヒューズと前記切断判定用トランジスタとの接続点の電位レベルを保持するラッチ回路とを有し、前記電流量調整手段は、前記切断判定用トランジスタのゲートに接続され基準電圧を発生する基準電圧発生回路と、前記基準電圧を引き上げる電圧引上手段と、前記基準電圧を引き下げる電圧引下手段とを有し、前記基準電圧発生回路は、前記ヒューズの切断の有無を判定するときのみに前記基準電圧を発生させる電圧発生タイミング調整手段を有することを特徴とする半導体装置。
- 前記電圧引上手段と前記電圧引下手段とは互いに異なるタイミングで動作することを特徴とする請求項３に記載の半導体装置。
- 前記電圧引下手段は、前記切断判定用トランジスタのゲートにドレイン及びゲートが接続された第１のトランジスタと、この第１のトランジスタのソースにドレインが接続され、接地にソースが接続された第２のトランジスタとを有することを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置。
- 前記電圧引上手段及び前記電圧引下手段の少なくとも一方は複数個設けられていることを特徴とする請求項３又は４に記載の半導体装置。
- 前記ヒューズ及び前記切断判定用トランジスタは複数組設けられており、前記切断判定用トランジスタの各ゲートは共通接続されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136622A JP3636965B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置 |
| TW090110262A TW544683B (en) | 2000-05-10 | 2001-04-30 | Semiconductor device |
| DE10121459A DE10121459A1 (de) | 2000-05-10 | 2001-05-02 | Halbleitervorrichtung |
| US09/850,274 US6548884B2 (en) | 2000-05-10 | 2001-05-07 | Semiconductor device |
| KR10-2001-0024963A KR100418726B1 (ko) | 2000-05-10 | 2001-05-08 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136622A JP3636965B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319499A JP2001319499A (ja) | 2001-11-16 |
| JP3636965B2 true JP3636965B2 (ja) | 2005-04-06 |
Family
ID=18644536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000136622A Expired - Fee Related JP3636965B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6548884B2 (ja) |
| JP (1) | JP3636965B2 (ja) |
| KR (1) | KR100418726B1 (ja) |
| DE (1) | DE10121459A1 (ja) |
| TW (1) | TW544683B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791367B2 (en) * | 2002-03-19 | 2004-09-14 | Broadcom Corporation | Hardware and software programmable fuses for memory repair |
| JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | ヒューズレイアウト，及びトリミング方法 |
| US6882202B2 (en) * | 2003-01-21 | 2005-04-19 | Infineon Technologies Ag | Multiple trip point fuse latch device and method |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
| US6751147B1 (en) * | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| JP4545416B2 (ja) * | 2003-11-04 | 2010-09-15 | パナソニック株式会社 | Ｐｒｏｍ回路 |
| US6903436B1 (en) * | 2004-04-27 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time programmable electrical fuse utilizing MOS oxide breakdown |
| US7026848B2 (en) * | 2004-05-18 | 2006-04-11 | Rambus Inc. | Pre-driver circuit |
| JP4685388B2 (ja) * | 2004-09-06 | 2011-05-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP4828835B2 (ja) * | 2005-02-09 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体製品の製造方法 |
| JP2006352034A (ja) * | 2005-06-20 | 2006-12-28 | Freescale Semiconductor Inc | ヒューズ回路及び電子回路 |
| US20070217248A1 (en) * | 2006-03-15 | 2007-09-20 | Zhanping Chen | Standby circuitry for fuse cell |
| JP4884077B2 (ja) * | 2006-05-25 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5266920B2 (ja) * | 2008-07-15 | 2013-08-21 | 富士通セミコンダクター株式会社 | ヒューズ素子読み出し回路 |
| KR101110794B1 (ko) * | 2009-05-13 | 2012-02-24 | 주식회사 하이닉스반도체 | 퓨즈 회로 및 리던던시 회로 |
| JP2013101744A (ja) * | 2012-12-27 | 2013-05-23 | Fujitsu Semiconductor Ltd | ヒューズ素子読み出し回路 |
| KR20140092537A (ko) * | 2013-01-16 | 2014-07-24 | 삼성전자주식회사 | 메모리 셀 및 이를 포함하는 메모리 장치 |
| US9940457B2 (en) * | 2015-02-13 | 2018-04-10 | International Business Machines Corporation | Detecting a cryogenic attack on a memory device with embedded error correction |
| US9606851B2 (en) | 2015-02-02 | 2017-03-28 | International Business Machines Corporation | Error monitoring of a memory device containing embedded error correction |
| CN113436660B (zh) | 2020-03-23 | 2022-05-24 | 长鑫存储技术有限公司 | 锁存电路 |
| JP7504359B2 (ja) | 2020-12-02 | 2024-06-24 | 株式会社村田製作所 | 記憶素子への通過電流を制御する半導体装置 |
| US20240194240A1 (en) * | 2022-12-09 | 2024-06-13 | Nanya Technology Corporation | Memory device |
| CN116566373B (zh) * | 2023-07-10 | 2023-09-12 | 中国电子科技集团公司第五十八研究所 | 一种高可靠抗辐射反熔丝开关单元结构 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532607A (en) * | 1981-07-22 | 1985-07-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Programmable circuit including a latch to store a fuse's state |
| US4546455A (en) * | 1981-12-17 | 1985-10-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| JPS59126651A (ja) * | 1983-01-10 | 1984-07-21 | Mitsubishi Electric Corp | 冗長回路におけるプログラム回路装置 |
| JPH0461697A (ja) * | 1990-06-28 | 1992-02-27 | Fujitsu Ltd | 半導体記憶装置 |
| US5140554A (en) * | 1990-08-30 | 1992-08-18 | Texas Instruments Incorporated | Integrated circuit fuse-link tester and test method |
| JPH05258600A (ja) * | 1992-03-09 | 1993-10-08 | Fujitsu Ltd | 冗長選択回路 |
| KR0147194B1 (ko) * | 1995-05-26 | 1998-11-02 | 문정환 | 반도체 메모리 소자 |
| JP3274364B2 (ja) | 1996-08-14 | 2002-04-15 | 株式会社東芝 | 半導体装置及びヒューズチェック方法 |
| US5952833A (en) * | 1997-03-07 | 1999-09-14 | Micron Technology, Inc. | Programmable voltage divider and method for testing the impedance of a programmable element |
| US6157583A (en) * | 1999-03-02 | 2000-12-05 | Motorola, Inc. | Integrated circuit memory having a fuse detect circuit and method therefor |
| JP3642555B2 (ja) * | 1999-06-29 | 2005-04-27 | 株式会社東芝 | 半導体装置及びそのテスト方法 |
-
2000
- 2000-05-10 JP JP2000136622A patent/JP3636965B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-30 TW TW090110262A patent/TW544683B/zh not_active IP Right Cessation
- 2001-05-02 DE DE10121459A patent/DE10121459A1/de not_active Withdrawn
- 2001-05-07 US US09/850,274 patent/US6548884B2/en not_active Expired - Lifetime
- 2001-05-08 KR KR10-2001-0024963A patent/KR100418726B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010103669A (ko) | 2001-11-23 |
| US20010052633A1 (en) | 2001-12-20 |
| JP2001319499A (ja) | 2001-11-16 |
| KR100418726B1 (ko) | 2004-02-19 |
| DE10121459A1 (de) | 2001-11-22 |
| TW544683B (en) | 2003-08-01 |
| US6548884B2 (en) | 2003-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636965B2 (ja) | 半導体装置 | |
| KR100336953B1 (ko) | 용장 회로를 갖는 반도체 메모리 장치 | |
| EP0323643B1 (en) | Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage | |
| US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
| US20070109700A1 (en) | Semiconductor integrated circuit device | |
| US20020075743A1 (en) | Antifuse address detecting circuit programmable by applying a high voltage and semiconductor integrated circuit device provided with the same | |
| US6266291B1 (en) | Voltage independent fuse circuit and method | |
| KR100526493B1 (ko) | 구동 능력을 조정할 수 있는 반도체 장치의 출력 회로 | |
| JP3763090B2 (ja) | プログラマブル温度センサーとこれを具備する半導体装置 | |
| JP4727796B2 (ja) | 半導体集積回路 | |
| JP2006012211A (ja) | 半導体集積回路 | |
| KR101710056B1 (ko) | 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치 | |
| JP4073708B2 (ja) | 半導体集積回路 | |
| US5726945A (en) | Semiconductor device with reduced power consumption and thin film transistor used in semiconductor memory device for achieving reduction in power consumption | |
| JP3307349B2 (ja) | プログラム回路および冗長アドレスデコーダ | |
| US6738280B2 (en) | Read only memory | |
| US6522591B2 (en) | Semiconductor memory circuit | |
| US20040052118A1 (en) | Programmable circuit and its method of operation | |
| JP4620480B2 (ja) | 半導体装置 | |
| KR100480906B1 (ko) | 반도체 메모리 소자의 리페어 회로 | |
| US20050097496A1 (en) | High-speed and low-power logical unit | |
| US7915916B2 (en) | Antifuse programming circuit with snapback select transistor | |
| JP2001028198A (ja) | アドレス入力回路及びそれを用いた半導体メモリ | |
| JP3070089B2 (ja) | コード設定回路 | |
| JPH10336013A (ja) | 入力レベル可変バッファとその調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |